Intel UG-20093 ModelSim FPGA Edition Simulation

ModelSim* – Intel® FPGA Edition Simulation Quick-Start Intel® Quartus® Prime Pro Edition

Este documento demostra como simular un deseño Intel® Quartus® Prime Pro Edition no simulador ModelSim* – Intel FPGA Edition. A simulación de deseño verifica o teu deseño antes de programar o dispositivo. O software Intel Quartus Prime xera simulación files para simuladores EDA compatibles durante a compilación do deseño.
Figura 1. ModelSim – Edición Intel FPGA

A simulación de deseño implica a xeración de simulación files, compilar modelos de simulación, executar a simulación e viewfacendo os resultados. Os seguintes pasos describen este fluxo:

1. Abre o Example Deseño na páxina 4
2. Especifique a configuración da ferramenta EDA na páxina 4
3. Xerar un modelo de script de configuración do simulador na páxina 5
4. Modifique o script de configuración do simulador na páxina 6
5. Compile e simula o deseño na páxina 8
6. View Formas de onda de sinal na páxina 9
7. Engadir sinais á simulación na páxina 11
8. Volver executar a simulación na páxina 12
9. Modifique o banco de probas de simulación na páxina 12

Abre o Exampo Deseño

O PLL_RAM exampO deseño do le inclúe núcleos Intel FPGA IP para demostrar o fluxo de simulación básico. Descargar exampo deseño files e abra o proxecto no software Intel Quartus Prime.
Nota: Este inicio rápido require unha comprensión básica da sintaxe da linguaxe de descrición do hardware e do fluxo de deseño de Intel Quartus Prime, tal e como describe a formación en liña de Intel Quartus Prime Pro Edition Foundation.

1. Descarga e descomprime o deseño Quartus_Pro_PLL_RAM.zip, por exemploample.
2. Inicie a versión de software Intel Quartus Prime Pro Edition 19.4 ou posterior.
3. Para abrir o exampo proxecto de deseño, fai clic File ➤ Abre Proxecto, selecciona o proxecto pll_ram.qpf filee prema en Aceptar.

Figura 2. Proxecto pll_ram na edición Intel Quartus Prime Pro

Especifique a configuración da ferramenta EDA

Especifique a configuración da ferramenta EDA para xerar simulación files para simuladores compatibles.

1. No software Intel Quartus Prime, faga clic en Asignacións ➤ Configuración ➤ Configuración da ferramenta EDA.
2. En Simulación, seleccione ModelSim-Intel FPGA como nome da ferramenta. Manteña a configuración predeterminada para Formato para a lista de saída e o directorio de saída.

Xerar un modelo de script de configuración do simulador

Os scripts de configuración do simulador axúdanche a simular os núcleos IP no teu deseño. Siga estes pasos para xerar o modelo de script de configuración do simulador específico do provedor para os módulos IP do exampo deseño. Despois podes personalizar este modelo para os teus obxectivos de simulación específicos.

1. Para compilar o deseño, faga clic en Procesamento ➤ Iniciar compilación. A xanela Mensaxes indica cando se completa a compilación.
2. Faga clic en Ferramentas ➤ Xerar script de configuración do simulador para IP. Manteña o directorio de saída predeterminado e Use rutas relativas sempre que sexa posible para o script de configuración file. O modelo do script de configuración xérase no directorio que especifique.

Figura 3. Caixa de diálogo IP Xerar scripts de configuración do simulador

Modifique o script de configuración do simulador

Modifique o script de configuración do simulador xerado para activar comandos específicos que simulen os núcleos IP no proxecto.

1. Nun editor de texto, abra o /PLL_RAM/mentor/msim_setup.tcl file.
2. Crea un novo texto file co nome mentor_example.do e gárdao no directorio /PLL_RAM/mentor/.
3. No msim_setup.tcl file, copie a sección de código incluída nos comentarios MODELO DE NIVEL SUPERIOR – BEGIN e MODELO DE NIVEL SUPERIOR – FIN e, a continuación, pegue este código no novo mentor_example.do file.
4. No mentor_example.do file, elimine os caracteres de letra única (#) que preceden ás seguintes liñas resaltadas para activar os comandos de compilación:

Figura 4. Descomentar os comandos de simulación destacados no script

1. Substitúe as seguintes liñas no mentor_exampscript le.do:

Táboa 1. Especifique os valores no mentor_example.do Script

Substitúe esta liña	Con esta Liña
establecer QSYS_SIMDIR	../
vlog files>	vlog -vlog01compat -traballo traballo ../PLL_RAM.v vlog -vlog01compat -traballo de traballo ../UP_COUNTER_IP/UP_COUNTER_IP.v vlog -vlog01compat -traballo de traballo ../DOWN_COUNTER_IP/DOWN_COUNTER_IP.v vlog -vlog01compat -traballo de traballo ../ClockPLL/ClockPLL.v vlog -vlog01compat -traballo de traballo ../RAMhub/RAMhub.v vlog -vlog01compat -traballo de traballo ../testbench_1.v
definir TOP_LEVEL_NAME	establecer TOP_LEVEL_NAME tb
correr -a	engadir onda * view estrutura view os sinais executan -todos

1. Garda o /PLL_RAM/mentor/mentor_example.do file. A seguinte figura mostra o mentor_example.do file despois de completar as revisións:

Figura 5. Script de configuración de simulación de IP de nivel superior completado

Compilar e simular o deseño

Executar o nivel superior mentor_exampscript le.do no software ModelSim – Intel FPGA Edition para compilar e simular o teu deseño.

1. Inicie o software ModelSim – Intel FPGA Edition. A GUI ModelSim - Intel FPGA Edition organiza os elementos da súa simulación en fiestras e pestanas separadas.
2. Desde o directorio do proxecto PLL_RAM, abra o testbench_1.v file. Do mesmo xeito, abra o mentor/mentor_example.do file.
3. Para mostrar a xanela Transcrición, prema View ➤ Transcrición. Podes introducir comandos para ModelSim – Intel FPGA Edition directamente na xanela Transcrición.
4. Escriba o seguinte comando na xanela Transcrición e prema Intro: do mentor_example.do

O deseño compila e simula, segundo as túas especificacións no mentor_example.sen guión. A seguinte figura mostra o simulador ModelSim – Intel FPGA Edition:

Figura 6. ModelSim – Intel FPGA Edition GUI

View Formas de onda de sinal

Siga estes pasos para view sinais na forma de onda de simulación testbench_1.v:

1. Fai clic na xanela Wave. A forma de onda de simulación remata en 11030 ns, como especifica o banco de probas. A xanela Wave enumera os sinais CLOCK, WE, OFFSET, RESET_N e RD_DATA.

Figura 7. ModelSim – Ventá de onda Intel FPGA Edition

1. Para view os sinais do deseño pll_ram.v de nivel superior, fai clic na pestana Sim. A xanela Sim sincronízase coa xanela Obxectos.

Figura 8. ModelSim – Intel FPGA Edition Sim and Objects Windows

1. Para view os sinais do módulo de nivel superior, expanda o cartafol tb na pestana Obxectos. Do mesmo xeito, expanda o cartafol Test1. A xanela Obxectos mostra os sinais UP_module, DOWN_module, PLL_module e RAM_module.
2. Na xanela Sim, fai clic nun módulo baixo Test1 para mostrar os sinais do módulo na xanela Obxectos.
3. View a biblioteca de simulación files na xanela da Biblioteca.

Figura 9. ModelSim – Ventá da biblioteca Intel FPGA Edition

Engadir sinais á simulación

Os sinais CLOCK, WE, OFFSET, RESET_N e RD_DATA aparecen automaticamente na xanela Wave porque o deseño de nivel superior define estas E/S. Ademais, opcionalmente pode engadir sinais internos á simulación.

1. Na xanela Obxectos, localice os módulos UP_module, DOWN_module, PLL_module e RAM_module.
2. Na xanela Obxectos, seleccione RAM_module. As entradas e saídas do módulo son
3. visualización.

Figura 10. Engadir sinais á ventá de onda

1. Para engadir os sinais internos entre o módulo RAM do contador inferior e dobre porto, faga clic co botón dereito en rdaddress e, a continuación, en Engadir onda.
2. Para engadir os sinais internos entre o módulo RAM do contador e dobre porto, fai clic co botón dereito do rato en wraddress e, a continuación, fai clic en Engadir onda. Alternativamente, pode arrastrar e soltar estes sinais desde a xanela Obxectos á xanela Onda.
3. Para xerar as formas de onda dos novos sinais que engade, faga clic en Simular ➤ Executar ➤ Continuar.

Volver a executar a simulación

Debes volver executar a simulación se realizas cambios na configuración da simulación, como engadir sinais á xanela Wave ou modificar o testbench_1.v file. Siga estes pasos para volver executar a simulación:

1. No simulador ModelSim – Intel FPGA Edition, faga clic en Simular ➤ Reiniciar. Conserva as opcións predeterminadas e fai clic en Aceptar. Estas opcións borran as formas de onda e reinician o tempo de simulación, mantendo os sinais e axustes necesarios.
   Nota: Alternativamente, podes volver executar /PLL_RAM/mentor/mentor_exampscript le.do para volver executar a simulación na liña de comandos.
2. Fai clic en Simular ➤ Executar ➤ Executar -all. O banco de probas_1.v file simula segundo as especificacións do banco de probas. Para continuar coa simulación, faga clic en Simular ➤ Executar ➤ Continuar. Este comando continúa a simulación ata que faga clic no botón Deter.

Modificar o banco de probas de simulación

O banco de probas_1.v example testbench proba só un conxunto específico de condicións e casos de proba. Podes editar manualmente o testbench_1.v file no simulador ModelSim – Intel FPGA Edition para probar outros casos e condicións:

1. Abre o banco de probas_1.v file no simulador ModelSim – Intel FPGA Edition.
2. Fai clic co botón dereito en testbench_1.v file para confirmar que o file non está configurado como Só lectura.
3. Introduza e garde os parámetros adicionais do banco de probas no testbench_1.v file.
4. Para xerar as formas de onda dun banco de probas que modifique, faga clic en Simular ➤ Reiniciar.
5. Fai clic en Simular ➤ Executar ➤ Executar -all.

ModelSim – Historial de revisións de inicio rápido de simulación Intel FPGA Edition

Versión do documento	Versión Intel Quartus Prime	Cambios
2019.12.30	19.4	• Pasos e capturas de pantalla actualizados para Intel Quartus Prime Pro Edition versión 19.4. • Deseño actualizado example file ligazón e contido.
2018.09.25	18.0	Erros de sintaxe corrixidos en mentor_example.do Script.
2018.05.07	18.0	Eliminouse o paso innecesario de Executar a simulación na liña de comandos procedemento.
2017.07.15	17.1	Lanzamento inicial.

Intel Corporation. Todos os dereitos reservados. Intel, o logotipo de Intel e outras marcas de Intel son marcas comerciais de Intel Corporation ou das súas subsidiarias. Intel garante o rendemento dos seus produtos FPGA e semicondutores segundo as especificacións actuais de acordo coa garantía estándar de Intel, pero resérvase o dereito de facer cambios en calquera produto e servizo en calquera momento e sen previo aviso. Intel non asume ningunha responsabilidade ou responsabilidade derivada da aplicación ou uso de calquera información, produto ou servizo descrito aquí, salvo que Intel o acorde expresamente por escrito. Recoméndase aos clientes de Intel que obteñan a versión máis recente das especificacións do dispositivo antes de confiar en calquera información publicada e antes de facer pedidos de produtos ou servizos.

• Outros nomes e marcas pódense reclamar como propiedade doutros.

Documentos/Recursos

Intel UG-20093 ModelSim FPGA Edition Simulation [pdfGuía do usuario Simulación UG-20093 ModelSim FPGA Edition, UG-20093, Simulación ModelSim FPGA Edition, Simulación FPGA Edition, Simulación edición

Referencias

• Manual de usuario