intel UG-20093 ModelSim FPGA Edition Simulation

ModelSim* – Intel® FPGA Edition Simulation Quick-Start Intel® Quartus® Prime Pro Edition

Dette dokument viser, hvordan man simulerer et Intel® Quartus® Prime Pro Edition-design i ModelSim* – Intel FPGA Edition-simulatoren. Designsimulering verificerer dit design før enhedsprogrammering. Intel Quartus Prime-softwaren genererer simulering files for understøttede EDA-simulatorer under designkompilering.
Figur 1. ModelSim – Intel FPGA Edition

Designsimulering involverer generering af simulering files, kompilering af simuleringsmodeller, afvikling af simuleringen og viewi resultaterne. Følgende trin beskriver dette flow:

1. Åbn Example Design på side 4
2. Angiv EDA-værktøjsindstillinger på side 4
3. Generer en simulatoropsætningsscriptskabelon på side 5
4. Rediger simulatoropsætningsscriptet på side 6
5. Kompiler og simuler designet på side 8
6. View Signalbølgeformer på side 9
7. Tilføj signaler til simuleringen på side 11
8. Genkør simulering på side 12
9. Rediger simuleringstestbænken på side 12

Åbn Example Design

PLL_RAM exampDesignet inkluderer Intel FPGA IP-kerner for at demonstrere det grundlæggende simuleringsflow. Download exampdesign files og åbn projektet i Intel Quartus Prime-softwaren.
Note: Denne Quick-Start kræver en grundlæggende forståelse af hardwarebeskrivelsessprogsyntaks og Intel Quartus Prime-designflowet, som Intel Quartus Prime Pro Edition Foundation Online Training beskriver.

1. Download og udpak Quartus_Pro_PLL_RAM.zip-designet f.eksample.
2. Start Intel Quartus Prime Pro Edition-softwareversion 19.4 eller nyere.
3. For at åbne exampet designprojekt, klik File ➤ Åbn Project, vælg pll_ram.qpf-projektet file, og klik derefter på OK.

Figur 2. pll_ram-projekt i Intel Quartus Prime Pro Edition

Angiv EDA-værktøjsindstillinger

Angiv EDA-værktøjsindstillinger for at generere simulering files for understøttede simulatorer.

1. I Intel Quartus Prime-softwaren skal du klikke på Assignments ➤ Settings ➤ EDA Tool Settings.
2. Under Simulering skal du vælge ModelSim-Intel FPGA som værktøjsnavn. Behold standardindstillingerne for Format for output netlist og Output bibliotek.

Generer en simulatoropsætningsscriptskabelon

Simulatoropsætningsscripts hjælper dig med at simulere IP-kernerne i dit design. Følg disse trin for at generere den leverandørspecifikke simulatoropsætningsscriptskabelon for IP-modulerne i f.eksampdesign. Du kan derefter tilpasse denne skabelon til dine specifikke simuleringsmål.

1. For at kompilere designet skal du klikke på Behandling ➤ Start kompilering. Meddelelsesvinduet angiver, hvornår kompileringen er færdig.
2. Klik på Værktøjer ➤ Generer simulatoropsætningsscript til IP. Behold standardoutputbiblioteket og Brug relative stier, når det er muligt, indstilling for opsætningsscriptet file. Opsætningsscriptskabelonen genereres i den mappe, du angiver.

Figur 3. Generer Simulator Setup Scripts IP Dialogboks

Rediger simulatoropsætningsscriptet

Rediger det genererede simulatoropsætningsscript for at aktivere specifikke kommandoer, der simulerer IP-kernerne i projektet.

1. I en teksteditor skal du åbne /PLL_RAM/mentor/msim_setup.tcl file.
2. Opret en ny tekst file med navnet mentor_example.do og gem det i mappen /PLL_RAM/mentor/.
3. I msim_setup.tcl file, kopier sektionen af ​​kode, der er indeholdt i TOP-LEVEL TEMPLATE – BEGIN og TOP-LEVEL TEMPLATE – END kommentarerne, og indsæt derefter denne kode i den nye mentor_example.do file.
4. I mentor_example.do file, slet de enkelte pund (#) tegn foran de følgende fremhævede linjer for at aktivere kompileringskommandoer:

Figur 4. Fjern fremhævede simuleringskommandoer i scriptet

1. Erstat følgende linjer i mentor_example.do script:

Tabel 1. Angiv værdier i mentor_example.do Script

Udskift denne linje	Med denne Linje
sæt QSYS_SIMDIR	../
vlog files>	vlog -vlog01compat -arbejde arbejde ../PLL_RAM.v vlog -vlog01compat -arbejde arbejde ../UP_COUNTER_IP/UP_COUNTER_IP.v vlog -vlog01compat -arbejde arbejde ../DOWN_COUNTER_IP/DOWN_COUNTER_IP.v vlog -vlog01compat -arbejde arbejde ../ClockPLL/ClockPLL.v vlog -vlog01compat -arbejde arbejde ../RAMhub/RAMhub.v vlog -vlog01compat -arbejde arbejde ../testbench_1.v
sæt TOP_LEVEL_NAME	sæt TOP_LEVEL_NAME tb
køre -a	tilføj bølge * view struktur view signaler kører -alle

1. Gem /PLL_RAM/mentor/mentor_example.do file. Følgende figur viser mentor_example.do file efter revisioner er færdige:

Figur 5. Fuldført script til opsætning af IP-simulering på topniveau

Kompiler og simuler designet

Kør mentor_ex på øverste niveauample.do script i ModelSim – Intel FPGA Edition-softwaren til at kompilere og simulere dit design.

1. Start ModelSim – Intel FPGA Edition-softwaren. ModelSim – Intel FPGA Edition GUI organiserer elementerne i din simulering i separate vinduer og faner.
2. Fra PLL_RAM-projektbiblioteket skal du åbne testbench_1.v file. På samme måde åbner du mentor/mentor_example.do file.
3. Klik på for at få vist vinduet Transskription View ➤ Afskrift. Du kan indtaste kommandoer til ModelSim – Intel FPGA Edition direkte i Transcript-vinduet.
4. Skriv følgende kommando i Transcript-vinduet, og tryk derefter på Enter: do mentor_example.do

Designet kompilerer og simulerer i henhold til dine specifikationer i mentor_example.no script. Følgende figur viser ModelSim – Intel FPGA Edition-simulatoren:

Figur 6. ModelSim – Intel FPGA Edition GUI

View Signalbølgeformer

Følg disse trin for at view signaler i testbench_1.v simuleringsbølgeformen:

1. Klik på Wave-vinduet. Simuleringsbølgeformen slutter ved 11030 ns, som testbænken specificerer. Wave-vinduet viser signalerne CLOCK, WE, OFFSET, RESET_N og RD_DATA.

Figur 7. ModelSim – Intel FPGA Edition Wave-vindue

1. Til view signalerne i pll_ram.v-designet på øverste niveau, skal du klikke på Sim-fanen. Sim-vinduet synkroniseres med objektvinduet.

Figur 8. ModelSim – Intel FPGA Edition Sim og Objects Windows

1. Til view modulsignalerne på øverste niveau, skal du udvide tb-mappen på fanen Objekter. På samme måde skal du udvide mappen Test1. Objektvinduet viser signalerne UP_module, DOWN_module, PLL_module og RAM_module.
2. I Sim-vinduet skal du klikke på et modul under Test1 for at få vist modulets signaler i objektvinduet.
3. View simuleringsbiblioteket files i biblioteksvinduet.

Figur 9. ModelSim – Intel FPGA Edition Library Window

Tilføj signaler til simuleringen

CLOCK-, WE-, OFFSET-, RESET_N- og RD_DATA-signalerne vises automatisk i Wave-vinduet, fordi topniveaudesignet definerer disse I/O. Derudover kan du valgfrit tilføje interne signaler til simuleringen.

1. Find modulerne UP_module, DOWN_module, PLL_module og RAM_module i objektvinduet.
2. I objektvinduet skal du vælge RAM_module. Modulets ind- og udgange er
3. vise.

Figur 10. Tilføj signaler til Wave-vinduet

1. For at tilføje de interne signaler mellem down-counter og dual-port RAM-modulet skal du højreklikke på rdaddress og derefter klikke på Add Wave.
2. For at tilføje de interne signaler mellem up-counter og dual-port RAM-modulet skal du højreklikke på wraddress og derefter klikke på Add Wave. Alternativt kan du trække og slippe disse signaler fra objektvinduet til vinduet Wave.
3. For at generere bølgeformerne for de nye signaler, du tilføjer, skal du klikke på Simuler ➤ Kør ➤ Fortsæt.

Genkør simulering

Du skal køre simuleringen igen, hvis du foretager ændringer i simuleringsopsætningen, såsom at tilføje signaler til Wave-vinduet eller ændre testbench_1.v file. Følg disse trin for at køre simulering igen:

1. I ModelSim – Intel FPGA Edition-simulatoren skal du klikke på Simuler ➤ Genstart. Behold standardindstillingerne, og klik på OK. Disse muligheder rydder bølgeformerne og genstarter simuleringstiden, mens de bevarer de nødvendige signaler og indstillinger.
   Note: Alternativt kan du køre /PLL_RAM/mentor/mentor_ex igenample.do script til at køre simulering igen på kommandolinjen.
2. Klik på Simuler ➤ Kør ➤ Kør - alle. Testbænken_1.v file simulerer i henhold til testbænkens specifikationer. For at fortsætte simuleringen skal du klikke på Simuler ➤ Kør ➤ Fortsæt. Denne kommando fortsætter simuleringen, indtil du klikker på knappen Stop.

Rediger simuleringstestbænken

Testbench_1.v example testbench tester kun et specifikt sæt betingelser og testcases. Du kan manuelt redigere testbench_1.v file i ModelSim – Intel FPGA Edition-simulatoren for at teste andre tilfælde og forhold:

1. Åbn testbench_1.v file i ModelSim – Intel FPGA Edition-simulatoren.
2. Højreklik i testbench_1.v file for at bekræfte, at file er ikke indstillet til skrivebeskyttet.
3. Indtast og gem eventuelle yderligere testbench-parametre i testbench_1.v file.
4. For at generere bølgeformerne for en testbench, som du ændrer, skal du klikke på Simuler ➤ Genstart.
5. Klik på Simuler ➤ Kør ➤ Kør - alle.

ModelSim – Intel FPGA Edition Simulation Quick-Start revisionshistorik

Dokumentversion	Intel Quartus Prime-version	Ændringer
2019.12.30	19.4	• Opdaterede trin og skærmbilleder til Intel Quartus Prime Pro Edition version 19.4. • Opdateret design example file link og indhold.
2018.09.25	18.0	Rettet syntaksfejl i mentor_example.do Script.
2018.05.07	18.0	Fjernet unødvendige skridt fra Kør simulering på kommandolinjen procedure.
2017.07.15	17.1	Første udgivelse.

Intel Corporation. Alle rettigheder forbeholdes. Intel, Intel-logoet og andre Intel-mærker er varemærker tilhørende Intel Corporation eller dets datterselskaber. Intel garanterer ydeevnen af ​​sine FPGA- og halvlederprodukter i henhold til de aktuelle specifikationer i overensstemmelse med Intels standardgaranti, men forbeholder sig retten til at foretage ændringer af produkter og tjenester til enhver tid uden varsel. Intel påtager sig intet ansvar eller erstatningsansvar som følge af applikationen eller brugen af ​​oplysninger, produkter eller tjenester beskrevet heri, undtagen som udtrykkeligt skriftligt aftalt af Intel. Intel-kunder rådes til at indhente den seneste version af enhedsspecifikationerne, før de stoler på nogen offentliggjort information, og før de afgiver ordrer på produkter eller tjenester.

• Andre navne og mærker kan hævdes som andres ejendom.

Dokumenter/ressourcer

intel UG-20093 ModelSim FPGA Edition Simulation [pdfBrugervejledning UG-20093 ModelSim FPGA Edition Simulation, UG-20093, ModelSim FPGA Edition Simulation, FPGA Edition Simulation, Edition Simulation

Referencer

• Brugermanual