內容 隱藏
1 intel UG-20093 ModelSim FPGA 版仿真
2 ModelSim* – 英特爾® FPGA 版模擬快速入門英特爾® Quartus® Prime 專業版
2.1 打開前amp設計
2.2 編譯和仿真設計
2.3 View 信號波形
2.4 修改模擬測試台
3 ModelSim – 英特爾 FPGA 版模擬快速入門修訂歷史
4 文件/資源
4.1 參考
5 相關貼文

英特爾LOGO

intel UG-20093 ModelSim FPGA 版仿真

intel-UG-20093-ModelSim-FPGA-版本-模擬-產品

ModelSim* – 英特爾® FPGA 版模擬快速入門英特爾® Quartus® Prime 專業版

本文檔示範如何在 ModelSim* – 英特爾 FPGA 版模擬器中模擬英特爾® Quartus® Prime 專業版設計。設計仿真可在裝置程式設計之前驗證您的設計。 Intel Quartus Prime 軟體產生仿真 file設計編譯期間支援的 EDA 模擬器。
圖 1. ModelSim – 英特爾 FPGA 版本intel-UG-20093-ModelSim-FPGA-Edition-Simulation-FIG-11

設計模擬涉及生成模擬 files，編譯仿真模型，運行仿真，以及 view荷蘭國際集團的結果。 以下步驟描述了此流程：

  1. 打開前amp第 4 頁的設計
  2. 指定 EDA 工具設置（第 4 頁）
  3. 生成模擬器設置腳本模板（第 5 頁）
  4. 修改模擬器設定腳本（第 6 頁）
  5. 編譯和仿真設計（第 8 頁）
  6. View 第 9 頁的信號波形
  7. 將信號添加到仿真 (第 11 頁)
  8. 重新運行仿真（第 12 頁）
  9. 修改第 12 頁的模擬測試台
打開前amp設計

PLL_RAM 前amp該設計包括 Intel FPGA IP 內核，用於演示基本仿真流程。下載前amp設計 files 並在 Intel Quartus Prime 軟體中開啟該專案。
筆記： 本快速入門需要對硬體描述語言語法和 Intel Quartus Prime 設計流程有基本的了解，如 Intel Quartus Prime Pro Edition 基礎線上培訓所述。

  1. 下載並解壓 Quartus_Pro_PLL_RAM.zip design examp勒。
  2. 啟動 Intel Quartus Prime Pro Edition 軟體版本 19.4 或更高版本。
  3. 打開前amp樂設計項目，點擊 File ➤ 打開項目，選擇 pll_ram.qpf 項目 file，然後按一下「確定」。

圖 2. Intel Quartus Prime Pro Edition 中的 pll_ram 項目intel-UG-20093-ModelSim-FPGA-Edition-Simulation-FIG-1

指定 EDA 工具設置

指定 EDA 工具設置以生成仿真 files 表示支援的模擬器。

  1. 在 Intel Quartus Prime 軟件中，點擊 Assignments > Settings > EDA Tool Settings。
  2. 在「模擬」下，選擇「ModelSim-Intel FPGA」作為工具名稱。保留輸出網表格式和輸出目錄的預設設定。intel-UG-20093-ModelSim-FPGA-Edition-Simulation-FIG-2

生成模擬器設置腳本模板

模擬器設定腳本可協助您模擬設計中的 IP 核心。請依照下列步驟為 ex 中的 IP 模組產生特定於供應商的模擬器設定腳本模板amp樂設計。 然後，您可以為您的特定模擬目標自定義此模板。

  1. 要編譯設計，請單擊 Processing > Start Compilation。 Messages 窗口指示編譯何時完成。
  2. 單擊 Tools > Generate Simulator Setup Script for IP。 保留安裝腳本的默認輸出目錄和盡可能使用相對路徑設置 file。安裝腳本模板會在您指定的目錄中產生。

圖 3. 生成模擬器設置腳本 IP 對話框intel-UG-20093-ModelSim-FPGA-Edition-Simulation-FIG-3

修改模擬器設定腳本

修改產生的模擬器設定腳本以啟用模擬專案中 IP 核的特定命令。

  1. 在文字編輯器中，開啟 /PLL_RAM/mentor/msim_setup.tcl file.
  2. 創建新文本 file 名字為 mentor_example.do 並將其保存在 /PLL_RAM/mentor/ 目錄中。
  3. 在 msim_setup.tcl file，複製包含在 TOP-LEVEL TEMPLATE – BEGIN 和 TOP-LEVEL TEMPLATE – END 註釋中的代碼部分，然後將此代碼粘貼到新的 mentor_examp樂多 file.
  4. 在 mentor_examp樂多 file，刪除以下反白的行前面的單一井號 (#) 字元以啟用編譯命令：

圖 4. 取消註釋腳本中突出顯示的仿真命令intel-UG-20093-ModelSim-FPGA-Edition-Simulation-FIG-4

  1. 替換 mentor_ex 中的以下行ample.do 腳本：

表 1. 在 mentor_ex 中指定值ample.do 腳本

替換此行 有了這條線
設定 QSYS_SIMDIR

../
視頻博客 files>  

vlog -vlog01compat -work 工作../PLL_RAM.v

vlog -vlog01compat -work 工作 ../UP_COUNTER_IP/UP_COUNTER_IP.v vlog -vlog01compat -work 工作 ../DOWN_COUNTER_IP/DOWN_COUNTER_IP.v vlog -vlog01compat -work 工作 ../ClockPLL/ClockPLL.v

vlog -vlog01compat -work 工作../RAMhub/RAMhub.v vlog -vlog01compat -work 工作../testbench_1.v
設置 TOP_LEVEL_NAME

設置 TOP_LEVEL_NAME tb
運行-a  

添加波* view 結構 view 信號全部運行
  1. 儲存 /PLL_RAM/mentor/mentor_examp樂多 file. 下圖為mentor_examp樂多 file 修改完成後：

圖 5. 完成的頂層 IP 仿真設置腳本intel-UG-20093-ModelSim-FPGA-Edition-Simulation-FIG-5

編譯和仿真設計

運行頂層的 mentor_exampModelSim – 英特爾 FPGA 版軟體中的 le.do 腳本可編譯和模擬您的設計。

  1. 啟動 ModelSim – 英特爾 FPGA 版軟體。 ModelSim – Intel FPGA 版 GUI 將模擬元素組織到單獨的視窗和標籤中。
  2. 從 PLL_RAM 專案目錄中，開啟 testbench_1.v file。同樣，打開mentor/mentor_examp樂多 file.
  3. 要顯示 Transcript 窗口，請單擊 View ➤ 成績單。您可以直接在 Transcript 視窗中輸入 ModelSim – Intel FPGA Edition 的指令。
  4. 在 Transcript 窗口中鍵入以下命令，然後按 Enter：do mentor_examp樂多

該設計根據您在 Mentor_ex 中的規格進行編譯和模擬ample.沒有腳本。下圖顯示了 ModelSim – Intel FPGA 版模擬器：

圖 6. ModelSim – 英特爾 FPGA 版 GUIintel-UG-20093-ModelSim-FPGA-Edition-Simulation-FIG-6

View 信號波形

請依照以下步驟操作 view testbench_1.v 仿真波形中的信號：

  1. 單擊波形窗口。 正如測試台指定的那樣，仿真波形在 11030 ns 處結束。 Wave 窗口列出了 CLOCK、WE、OFFSET、RESET_N 和 RD_DATA 信號。

圖 7. ModelSim – 英特爾 FPGA 版 Wave 窗口intel-UG-20093-ModelSim-FPGA-Edition-Simulation-FIG-7

  1. 到 view 對於頂層 pll_ram.v 設計中的訊號，按一下 Sim 標籤。 Sim 視窗與Objects 視窗同步。

圖 8. ModelSim – 英特爾 FPGA 版 Sim 與物件視窗intel-UG-20093-ModelSim-FPGA-Edition-Simulation-FIG-8

  1. 到 view 頂級模組訊號，展開「物件」標籤中的 tb 資料夾。同樣，展開 Test1 資料夾。物件視窗顯示 UP_module、DOWN_module、PLL_module 和 RAM_module 訊號。
  2. 在 Sim 視窗中，按一下 Test1 下的模組以在「物件」視窗中顯示該模組的訊號。
  3. View 模擬庫 files 在庫窗口中。

圖 9. ModelSim – 英特爾 FPGA 版本庫窗口intel-UG-20093-ModelSim-FPGA-Edition-Simulation-FIG-9

將信號添加到仿真中

CLOCK、WE、OFFSET、RESET_N 和 RD_DATA 信號自動出現在 Wave 窗口中，因為頂層設計定義了這些 I/O。 此外，您可以選擇將內部信號添加到仿真中。

  1. 在對象窗口中，找到 UP_module、DOWN_module、PLL_module 和 RAM_module 模塊。
  2. 在物件視窗中，選擇 RAM_module。此模組的輸入和輸出是
  3. 展示。

圖 10. 將訊號加入波形窗口intel-UG-20093-ModelSim-FPGA-Edition-Simulation-FIG-10

  1. 若要新增遞減計數器和雙埠 RAM 模組之間的內部訊號，請以滑鼠右鍵按一下 rdaddress，然後按一下新增波形。
  2. 若要新增遞增計數器和雙埠 RAM 模組之間的內部訊號，請以滑鼠右鍵按一下 wraddress，然後按一下新增波形。或者，您可以將這些訊號從「物件」視窗拖曳到「波形」視窗。
  3. 若要為新增的新訊號產生波形，請按一下「模擬」➤「執行」➤「繼續」。

重新運行模擬

如果更改仿真設置，例如向 Wave 窗口添加信號或修改 testbench_1.v，則必須重新運行仿真 file. 按照以下步驟重新運行模擬：

  1. 在 ModelSim – Intel FPGA 版模擬器中，按一下 Simulate ➤ Restart。保留預設選項並按一下“確定”。這些選項清除波形並重新啟動模擬時間，同時保留必要的訊號和設定。
    筆記： 或者，您可以重新執行 /PLL_RAM/mentor/mentor_example.do 腳本在命令列重新運行模擬。
  2. 單擊模擬 ➤ 運行 ➤ 運行 -all。 testbench_1.v file 根據測試平台規范進行模擬。 要繼續仿真，請單擊 Simulate ➤ Run ➤ Continue。 此命令會繼續模擬，直到您單擊“停止”按鈕。
修改模擬測試台

testbench_1.v 前ample testbench 僅測試一組特定的條件和測試案例。您可以手動編輯testbench_1.v file 在 ModelSim – 英特爾 FPGA 版模擬器中測試其他情況和條件：

  1. 開啟testbench_1.v file 在 ModelSim – 英特爾 FPGA 版模擬器中。
  2. 右鍵點選 testbench_1.v file 確認 file 未設定為唯讀。
  3. 在 testbench_1.v 中輸入並儲存任何其他測試平台參數 file.
  4. 若要為您修改的測試台產生波形，請按一下 Simulate ➤ Restart。
  5. 按一下“模擬”➤“運行”➤“運行 -all”。

ModelSim – 英特爾 FPGA 版模擬快速入門修訂歷史

檔案版本 英特爾 Quartus Prime 版本 變化
2019.12.30 19.4 • 更新了Intel Quartus Prime Pro Edition 版本19.4 的步驟和螢幕截圖。

• 更新設計擴展ample file 連結和內容。
2018.09.25 18.0 更正了 Mentor_ex 中的語法錯誤ample.do 腳本。
2018.05.07 18.0 刪除了不必要的步驟 在命令列運行模擬

程式.
2017.07.15 17.1 初次發布。

英特爾公司。 版權所有。 英特爾、英特爾標識和其他英特爾標誌是英特爾公司或其子公司的商標。 英特爾根據英特爾的標准保證保證其 FPGA 和半導體產品的性能符合當前規格，但保留隨時更改任何產品和服務的權利，恕不另行通知。 除非英特爾明確書面同意，否則英特爾不承擔因應用或使用此處描述的任何信息、產品或服務而產生的任何責任或義務。 建議英特爾客戶在依賴任何已發布的信息以及為產品或服務下訂單之前獲取最新版本的設備規格。

  • 其他名稱和品牌可能被聲稱為其他人的財產。

文件/資源

intel UG-20093 ModelSim FPGA 版仿真 [pdf] 使用者指南
UG-20093 ModelSim FPGA版模擬,UG-20093,ModelSim FPGA版模擬,FPGA版模擬,版仿真

參考

相關貼文

發表評論

您的電子郵件地址不會被公開。 必填欄位已標記 *