Intel UG-20093 ModelSim FPGA Edition Моделирование

ModelSim* — Intel® FPGA Edition Simulation Quick Start Intel® Quartus® Prime Pro Edition

В этом документе показано, как смоделировать проект Intel® Quartus® Prime Pro Edition в симуляторе ModelSim* — Intel FPGA Edition. Моделирование проекта проверяет ваш проект перед программированием устройства. Программное обеспечение Intel Quartus Prime создает симуляцию files для поддерживаемых симуляторов EDA во время компиляции проекта.
Рис. 1. ModelSim — Intel FPGA Edition

Моделирование проектирования включает в себя создание моделирования files, компиляция имитационных моделей, запуск моделирования и viewрезультаты. Следующие шаги описывают этот поток:

1. Откройте Example Дизайн на стр. 4
2. Задайте настройки инструмента EDA на стр. 4
3. Создание шаблона сценария настройки симулятора на стр. 5
4. Изменение сценария настройки симулятора на стр. 6
5. Компиляция и моделирование проекта на стр. 8
6. View Формы сигналов на стр. 9
7. Добавление сигналов к моделированию на стр. 11
8. Повторите симуляцию на стр. 12
9. Изменение тестового стенда Simulation на стр. 12

Откройте ExampЛе Дизайн

PLL_RAM exampПроект включает IP-ядра Intel FPGA для демонстрации основного процесса моделирования. Скачать эксampдизайн files и откройте проект в программе Intel Quartus Prime.
Примечание: Для этого краткого руководства требуется базовое понимание синтаксиса языка описания оборудования и процесса проектирования Intel Quartus Prime, как описано в онлайн-обучении Intel Quartus Prime Pro Edition Foundation.

1. Загрузите и разархивируйте проект Quartus_Pro_PLL_RAM.zip exampле.
2. Запустите программное обеспечение Intel Quartus Prime Pro Edition версии 19.4 или более поздней.
3. Чтобы открыть бывшуюampдизайн-проект, нажмите File ➤ Откройте проект, выберите проект pll_ram.qpf file, а затем нажмите кнопку ОК.

Рисунок 2. Проект pll_ram в Intel Quartus Prime Pro Edition

Укажите настройки инструмента EDA

Задайте настройки инструмента EDA для создания симуляции files для поддерживаемых симуляторов.

1. В программном обеспечении Intel Quartus Prime выберите «Назначения» ➤ «Настройки» ➤ «Настройки инструмента EDA».
2. В разделе Simulation выберите ModelSim-Intel FPGA в качестве имени инструмента. Сохраните настройки по умолчанию для формата выходного списка соединений и выходного каталога.

Создание шаблона сценария настройки симулятора

Сценарии настройки симулятора помогают имитировать IP-ядра в вашем проекте. Выполните следующие действия, чтобы сгенерировать шаблон сценария настройки симулятора конкретного поставщика для модулей IP в exampле дизайн. Затем вы можете настроить этот шаблон для своих конкретных целей моделирования.

1. Чтобы скомпилировать проект, нажмите «Обработка» ➤ «Начать компиляцию». Окно сообщений показывает, когда компиляция завершена.
2. Выберите «Инструменты» ➤ «Создать сценарий настройки симулятора для IP». Сохраняйте выходной каталог по умолчанию и используйте относительные пути, когда это возможно, для сценария установки. file. Шаблон сценария установки создается в указанном вами каталоге.

Рис. 3. Диалоговое окно «Создать сценарии настройки симулятора IP»

Измените сценарий настройки симулятора

Измените сгенерированный сценарий настройки симулятора, чтобы включить определенные команды, имитирующие IP-ядра в проекте.

1. В текстовом редакторе откройте файл /PLL_RAM/mentor/msim_setup.tcl. file.
2. Создать новый текст file с именем mentor_example.do и сохраните его в каталоге /PLL_RAM/mentor/.
3. В файле msim_setup.tcl file, скопируйте часть кода, заключенную в комментарии TOP-LEVEL TEMPLATE — BEGIN и TOP-LEVEL TEMPLATE — END, а затем вставьте этот код в новый mentor_exampле.до file.
4. В mentor_exampле.до file, удалите одиночные символы решетки (#) перед следующими выделенными строками, чтобы включить команды компиляции:

Рис. 4. Раскомментируйте выделенные команды моделирования в скрипте

1. Замените следующие строки в mentor_example.do скрипт:

Таблица 1. Укажите значения в mentor_example.do Скрипт

Заменить эту строку	С этой линией
установить QSYS_SIMDIR	../
влог files>	vlog -vlog01compat -работа работа ../PLL_RAM.v vlog -vlog01compat -работа работа ../UP_COUNTER_IP/UP_COUNTER_IP.v vlog -vlog01compat -работа работа ../DOWN_COUNTER_IP/DOWN_COUNTER_IP.v vlog -vlog01compat -работа работа ../ClockPLL/ClockPLL.v vlog -vlog01compat -работа работа ../RAMhub/RAMhub.v vlog -vlog01compat -работа работа ../testbench_1.v
установить TOP_LEVEL_NAME	установить TOP_LEVEL_NAME tb
запустить -а	добавить волну * view структура view сигналы бегут -все

1. Сохраните /PLL_RAM/mentor/mentor_exampле.до file. На следующем рисунке показан mentor_exampле.до file после завершения доработок:

Рис. 5. Завершенный сценарий настройки имитации IP верхнего уровня

Скомпилируйте и смоделируйте дизайн

Запустите mentor_ex верхнего уровняample.do в программе ModelSim — Intel FPGA Edition для компиляции и моделирования вашего проекта.

1. Запустите программное обеспечение ModelSim — Intel FPGA Edition. Графический интерфейс ModelSim — Intel FPGA Edition организует элементы вашего моделирования в отдельные окна и вкладки.
2. Из каталога проекта PLL_RAM откройте testbench_1.v file. Аналогично открываем ментор/mentor_exampле.до file.
3. Чтобы отобразить окно стенограммы, нажмите View ➤ Стенограмма. Вы можете вводить команды для ModelSim — Intel FPGA Edition прямо в окне Transcript.
4. Введите следующую команду в окне Transcript и нажмите Enter: do mentor_exampле.до

Проект компилируется и моделируется согласно вашим спецификациям в mentor_exampле.нет скрипт. На следующем рисунке показан симулятор ModelSim — Intel FPGA Edition:

Рис. 6. ModelSim — графический интерфейс Intel FPGA Edition

View Сигнальные формы

Выполните следующие шаги, чтобы view сигналы в форме волны симуляции testbench_1.v:

1. Щелкните окно волны. Форма сигнала моделирования заканчивается на 11030 нс, как указывает испытательный стенд. В окне Wave перечислены сигналы CLOCK, WE, OFFSET, RESET_N и RD_DATA.

Рис. 7. ModelSim — окно волны Intel FPGA Edition

1. К view сигналы в проекте pll_ram.v верхнего уровня, щелкните вкладку Sim. Окно Sim синхронизируется с окном Objects.

Рис. 8. ModelSim — Intel FPGA Edition Sim и Objects Windows

1. К view сигналы модуля верхнего уровня, разверните папку tb на вкладке Objects. Точно так же разверните папку Test1. В окне Objects отображаются сигналы UP_module, DOWN_module, PLL_module и RAM_module.
2. В окне Sim щелкните модуль под Test1, чтобы отобразить сигналы модуля в окне Objects.
3. View библиотека моделирования files в окне библиотеки.

Рис. 9. ModelSim — окно библиотеки Intel FPGA Edition

Добавьте сигналы к симуляции

Сигналы CLOCK, WE, OFFSET, RESET_N и RD_DATA автоматически появляются в окне Wave, потому что дизайн верхнего уровня определяет эти вводы-выводы. Кроме того, вы можете дополнительно добавить в симуляцию внутренние сигналы.

1. В окне «Объекты» найдите модули UP_module, DOWN_module, PLL_module и RAM_module.
2. В окне Objects выберите RAM_module. Входы и выходы модуля
3. отображать.

Рисунок 10. Добавление сигналов в окно волны

1. Чтобы добавить внутренние сигналы между счетчиком и двухпортовым модулем ОЗУ, щелкните правой кнопкой мыши rdaddress и выберите «Добавить волну».
2. Чтобы добавить внутренние сигналы между прямым счетчиком и двухпортовым модулем ОЗУ, щелкните правой кнопкой мыши wraddress и выберите «Добавить волну». Кроме того, вы можете перетащить эти сигналы из окна Objects в окно Wave.
3. Чтобы сгенерировать формы сигналов для новых добавляемых сигналов, выберите «Моделирование» ➤ «Выполнить» ➤ «Продолжить».

Повторно запустить симуляцию

Вы должны перезапустить симуляцию, если вы вносите изменения в настройки симуляции, такие как добавление сигналов в окно Wave или изменение testbench_1.v file. Выполните следующие шаги, чтобы перезапустить симуляцию:

1. В симуляторе ModelSim — Intel FPGA Edition нажмите Simulate ➤ Restart. Сохраните параметры по умолчанию и нажмите OK. Эти опции очищают сигналы и перезапускают время симуляции, сохраняя при этом необходимые сигналы и настройки.
   Примечание: Кроме того, вы можете повторно запустить файл /PLL_RAM/mentor/mentor_ex.ampСкрипт le.do для повторного запуска симуляции в командной строке.
2. Щелкните «Симуляция» ➤ «Выполнить» ➤ «Выполнить все». Тестовый стенд_1.v file моделирует в соответствии со спецификациями тестового стенда. Чтобы продолжить моделирование, выберите «Симуляция» ➤ «Выполнить» ➤ «Продолжить». Эта команда продолжает симуляцию, пока вы не нажмете кнопку «Стоп».

Измените испытательный стенд Simulation

testbench_1.v example testbench тестирует только определенный набор условий и тестовых случаев. Вы можете вручную отредактировать testbench_1.v file в симуляторе ModelSim — Intel FPGA Edition для проверки других случаев и условий:

1. Откройте testbench_1.v file в симуляторе ModelSim — Intel FPGA Edition.
2. Щелкните правой кнопкой мыши в testbench_1.v file чтобы подтвердить, что file не установлен только для чтения.
3. Введите и сохраните любые дополнительные параметры тестового стенда в файле testbench_1.v. file.
4. Чтобы сгенерировать сигналы для изменяемого вами тестового стенда, выберите «Симуляция» ➤ «Перезапустить».
5. Щелкните «Симуляция» ➤ «Выполнить» ➤ «Выполнить все».

ModelSim — история изменений, посвященных быстрому запуску моделирования Intel FPGA Edition

Версия документа	Версия Intel Quartus Prime	Изменения
2019.12.30	19.4	• Обновлены шаги и снимки экрана для Intel Quartus Prime Pro Edition версии 19.4. • Обновленный дизайнample file ссылка и содержание.
2018.09.25	18.0	Исправлены синтаксические ошибки в mentor_ex.ample.do Скрипт.
2018.05.07	18.0	Удален ненужный шаг из Запустите симуляцию в командной строке процедура.
2017.07.15	17.1	Первоначальный выпуск.

Корпорация Интел. Все права защищены. Intel, логотип Intel и другие товарные знаки Intel являются товарными знаками корпорации Intel или ее дочерних компаний. Корпорация Intel гарантирует производительность своих FPGA и полупроводниковых продуктов в соответствии с текущими спецификациями в соответствии со стандартной гарантией Intel, но оставляет за собой право вносить изменения в любые продукты и услуги в любое время без предварительного уведомления. Intel не принимает на себя никакой ответственности или обязательств, возникающих в связи с применением или использованием какой-либо информации, продуктов или услуг, описанных в настоящем документе, за исключением случаев, когда это прямо согласовано с корпорацией Intel в письменной форме. Клиентам Intel рекомендуется получить последнюю версию спецификаций устройств, прежде чем полагаться на какую-либо опубликованную информацию и размещать заказы на продукты или услуги.

• Другие названия и бренды могут быть заявлены как собственность других лиц.

Документы/Ресурсы

Intel UG-20093 ModelSim FPGA Edition Моделирование [pdf] Руководство пользователя UG-20093 ModelSim FPGA Edition Simulation, UG-20093, ModelSim FPGA Edition Simulation, Моделирование Edition FPGA, Edition Simulation

Ссылки

• Руководство пользователя