intel UG-20093 ModelSim FPGA Edition Simulacija

ModelSim* – simulacija Intel® FPGA izdanja Quick-Start Intel® Quartus® Prime Pro Edition

Ovaj dokument pokazuje kako simulirati Intel® Quartus® Prime Pro Edition dizajn u ModelSim* – Intel FPGA Edition simulatoru. Simulacija dizajna provjerava vaš dizajn prije programiranja uređaja. Softver Intel Quartus Prime generira simulaciju files za podržane EDA simulatore tijekom kompilacije dizajna.
Slika 1. ModelSim – Intel FPGA Edition

Simulacija dizajna uključuje generiranje simulacije files, sastavljanje simulacijskih modela, pokretanje simulacije i viewing rezultata. Sljedeći koraci opisuju ovaj tijek:

1. Otvorite Example Dizajn na stranici 4
2. Odredite postavke EDA alata na stranici 4
3. Generirajte predložak skripte za postavljanje simulatora na stranici 5
4. Izmijenite skriptu za postavljanje simulatora na stranici 6
5. Kompajlirajte i simulirajte dizajn na stranici 8
6. View Valni oblici signala na stranici 9
7. Dodajte signale u simulaciju na stranici 11
8. Ponovno pokrenite simulaciju na stranici 12
9. Izmijenite Simulation Testbench na stranici 12

Otvorite Example Dizajn

PLL_RAM nprampdizajn uključuje Intel FPGA IP jezgre za demonstraciju osnovnog tijeka simulacije. Preuzmite example dizajn files i otvorite projekt u softveru Intel Quartus Prime.
Bilješka: Ovaj brzi početak zahtijeva osnovno razumijevanje sintakse jezika opisa hardvera i tijeka dizajna Intel Quartus Prime, kao što je opisano u internetskoj obuci Intel Quartus Prime Pro Edition Foundation.

1. Preuzmite i raspakirajte Quartus_Pro_PLL_RAM.zip dizajn nprample.
2. Pokrenite Intel Quartus Prime Pro Edition verziju softvera 19.4 ili noviju.
3. Za otvaranje example dizajn projekt, kliknite File ➤ Otvorite projekt, odaberite projekt pll_ram.qpf file, a zatim kliknite U redu.

Slika 2. Projekt pll_ram u izdanju Intel Quartus Prime Pro

Navedite postavke EDA alata

Navedite postavke EDA alata za generiranje simulacije files za podržane simulatore.

1. U softveru Intel Quartus Prime kliknite Assignments ➤ Settings ➤ EDA Tool Settings.
2. U odjeljku Simulacija odaberite ModelSim-Intel FPGA kao naziv alata. Zadržite zadane postavke za Format za izlaznu listu mreža i Izlazni direktorij.

Generirajte predložak skripte za postavljanje simulatora

Skripte za postavljanje simulatora pomažu vam u simulaciji IP jezgri u vašem dizajnu. Slijedite ove korake za generiranje predloška skripte za postavljanje simulatora specifičnog dobavljača za IP module u example dizajn. Zatim možete prilagoditi ovaj predložak za svoje specifične ciljeve simulacije.

1. Za kompajliranje dizajna kliknite Obrada ➤ Pokreni kompilaciju. Prozor s porukama pokazuje kada je kompilacija dovršena.
2. Pritisnite Alati ➤ Generiraj skriptu za postavljanje simulatora za IP. Zadržite zadani izlazni direktorij i postavku Koristi relativne staze kad god je to moguće za skriptu za postavljanje file. Predložak skripte za postavljanje generira se u direktoriju koji navedete.

Slika 3. IP dijaloški okvir za generiranje skripti za postavljanje simulatora

Izmijenite skriptu za postavljanje simulatora

Izmijenite generiranu skriptu za postavljanje simulatora kako biste omogućili određene naredbe koje simuliraju IP jezgre u projektu.

1. U uređivaču teksta otvorite /PLL_RAM/mentor/msim_setup.tcl file.
2. Napravite novi tekst file s imenom mentor_example.do i spremite ga u direktorij /PLL_RAM/mentor/.
3. U datoteci msim_setup.tcl file, kopirajte dio koda unutar komentara PREDLOŽAK NAJVIŠE RAZINE – POČETAK i PREDLOŽAK NAJVIŠE RAZINE – KRAJ, a zatim zalijepite ovaj kod u novi mentor_example.do file.
4. U mentor_example.do file, izbrišite pojedinačne znakove funte (#) ispred sljedećih istaknutih redaka kako biste omogućili naredbe kompilacije:

Slika 4. Odkomentirajte označene simulacijske naredbe u skripti

1. Zamijenite sljedeće retke u mentor_example.do skripta:

Tablica 1. Navedite vrijednosti u mentor_example.do Skripta

Zamijenite ovu liniju	S ovom linijom
postaviti QSYS_SIMDIR	.. /
vlog files>	vlog -vlog01compat -work rad ../PLL_RAM.v vlog -vlog01compat -work posao ../UP_COUNTER_IP/UP_COUNTER_IP.v vlog -vlog01compat -work posao ../DOWN_COUNTER_IP/DOWN_COUNTER_IP.v vlog -vlog01compat -work posao ../ClockPLL/ClockPLL.v vlog -vlog01compat -work posao ../RAMhub/RAMhub.v vlog -vlog01compat -work posao ../testbench_1.v
postaviti TOP_LEVEL_NAME	postavi TOP_LEVEL_NAME tb
trčati -a	dodaj val * view struktura view signali pokrenuti -sve

1. Spremite /PLL_RAM/mentor/mentor_example.do file. Sljedeća slika prikazuje mentor_example.do file nakon dovršetka revizija:

Slika 5. Dovršena skripta za postavljanje IP simulacije najviše razine

Sastavite i simulirajte dizajn

Pokrenite mentor_ex najviše razineample.do skripta u softveru ModelSim – Intel FPGA Edition za kompajliranje i simulaciju vašeg dizajna.

1. Pokrenite softver ModelSim – Intel FPGA Edition. GUI ModelSim – Intel FPGA Edition organizira elemente vaše simulacije u zasebne prozore i kartice.
2. Iz direktorija projekta PLL_RAM otvorite testbench_1.v file. Na sličan način otvorite mentor/mentor_example.do file.
3. Za prikaz prozora transkripta kliknite View ➤ Prijepis. Naredbe za ModelSim – Intel FPGA Edition možete unijeti izravno u prozor transkripta.
4. Upišite sljedeću naredbu u prozor transkripta, a zatim pritisnite Enter: do mentor_example.do

Dizajn se kompilira i simulira, prema vašim specifikacijama u mentor_example.no skripta. Sljedeća slika prikazuje ModelSim – Intel FPGA Edition simulator:

Slika 6. ModelSim – Intel FPGA Edition GUI

View Valni oblici signala

Slijedite ove korake za view signali u valnom obliku simulacije testbench_1.v:

1. Pritisnite prozor Wave. Simulacijski valni oblik završava na 11030 ns, kao što ispitni uređaj navodi. Prozor Wave navodi signale CLOCK, WE, OFFSET, RESET_N i RD_DATA.

Slika 7. ModelSim – valovni prozor Intel FPGA Edition

1. Do view signale u dizajnu pll_ram.v najviše razine, kliknite karticu Sim. Prozor Sim se sinkronizira s prozorom Objekti.

Slika 8. ModelSim – Intel FPGA Edition Sim i Objects Windows

1. Do view signalizira modul najviše razine, proširite mapu tb na kartici Objekti. Slično, proširite mapu Test1. Prozor Objekti prikazuje signale UP_module, DOWN_module, PLL_module i RAM_module.
2. U prozoru Sim kliknite modul pod Test1 za prikaz signala modula u prozoru Objekti.
3. View knjižnica simulacija files u prozoru Biblioteke.

Slika 9. ModelSim – prozor knjižnice Intel FPGA Edition

Dodajte signale u simulaciju

Signali CLOCK, WE, OFFSET, RESET_N i RD_DATA automatski se pojavljuju u prozoru Wave jer dizajn najviše razine definira te I/O. Osim toga, po želji možete dodati interne signale u simulaciju.

1. U prozoru Objekti pronađite module UP_module, DOWN_module, PLL_module i RAM_module.
2. U prozoru Objekti odaberite RAM_module. Ulazi i izlazi modula su
3. prikaz.

Slika 10. Prozor za dodavanje signala u val

1. Da biste dodali interne signale između donjeg brojača i RAM modula s dva priključka, desnom tipkom miša kliknite rdaddress, a zatim kliknite Dodaj val.
2. Da biste dodali interne signale između up-counter i dual-port RAM modula, desnom tipkom miša kliknite wraddress, a zatim kliknite Add Wave. Alternativno, možete povući i ispustiti te signale iz prozora Objekti u prozor Val.
3. Za generiranje valnih oblika za nove signale koje dodate kliknite Simulacija ➤ Pokreni ➤ Nastavi.

Ponovno pokreni simulaciju

Morate ponovno pokrenuti simulaciju ako napravite promjene u postavkama simulacije, kao što je dodavanje signala u prozor Wave ili modificiranje testbench_1.v file. Slijedite ove korake za ponovno pokretanje simulacije:

1. U simulatoru ModelSim – Intel FPGA Edition kliknite Simuliraj ➤ Ponovno pokreni. Zadržite zadane opcije i kliknite OK. Ove opcije brišu valne oblike i ponovno pokreću vrijeme simulacije, zadržavajući potrebne signale i postavke.
   Bilješka: Alternativno, možete ponovno pokrenuti /PLL_RAM/mentor/mentor_example.do skripta za ponovno pokretanje simulacije u naredbenom retku.
2. Pritisnite Simuliraj ➤ Pokreni ➤ Pokreni -sve. Ispitni stol_1.v file simulira prema specifikacijama ispitnog stola. Za nastavak simulacije kliknite Simuliraj ➤ Pokreni ➤ Nastavi. Ova naredba nastavlja simulaciju sve dok ne kliknete gumb Stop.

Izmijenite Simulation Testbench

Testbench_1.v example testbench testira samo određeni skup uvjeta i testnih slučajeva. Možete ručno urediti testbench_1.v file u simulatoru ModelSim – Intel FPGA Edition za testiranje drugih slučajeva i uvjeta:

1. Otvorite testbench_1.v file u simulatoru ModelSim – Intel FPGA Edition.
2. Kliknite desnom tipkom miša u testbench_1.v file kako bi potvrdio da file nije postavljeno samo za čitanje.
3. Unesite i spremite sve dodatne parametre testbench-a u testbench_1.v file.
4. Za generiranje valnih oblika za ispitni uređaj koji modificirate kliknite Simuliraj ➤ Ponovno pokreni.
5. Pritisnite Simuliraj ➤ Pokreni ➤ Pokreni -sve.

ModelSim – Povijest revizija brzog pokretanja simulacije Intel FPGA Edition

Verzija dokumenta	Intel Quartus Prime verzija	Promjene
2019.12.30	19.4	• Ažurirani koraci i snimke zaslona za Intel Quartus Prime Pro Edition verziju 19.4. • Ažurirani dizajn prample file link i sadržaj.
2018.09.25	18.0	Ispravljene sintaktičke pogreške u mentor_example.do Skripta.
2018.05.07	18.0	Uklonjen nepotreban korak iz Pokrenite simulaciju na naredbenom retku postupak.
2017.07.15	17.1	Početno izdanje.

Intel Corporation. Sva prava pridržana. Intel, Intelov logotip i druge Intelove oznake zaštitni su znakovi Intel Corporation ili njegovih podružnica. Intel jamči performanse svojih FPGA i poluvodičkih proizvoda prema trenutnim specifikacijama u skladu s Intelovim standardnim jamstvom, ali zadržava pravo izmjene bilo kojeg proizvoda i usluge u bilo kojem trenutku bez prethodne obavijesti. Intel ne preuzima nikakvu odgovornost niti obvezu koja proizlazi iz primjene ili korištenja bilo koje informacije, proizvoda ili usluge opisane ovdje, osim ako je Intel izričito pismeno pristao. Intelovim kupcima savjetuje se da dobiju najnoviju verziju specifikacija uređaja prije nego što se pouzdaju u bilo kakve objavljene informacije i prije naručivanja proizvoda ili usluga.

• Ostala imena i robne marke mogu se smatrati vlasništvom drugih.

Dokumenti / Resursi

intel UG-20093 ModelSim FPGA Edition Simulacija [pdf] Korisnički priručnik UG-20093 ModelSim FPGA Edition Simulacija, UG-20093, ModelSim FPGA Edition Simulacija, FPGA Edition Simulacija, Edition Simulacija

Reference

• korisnički priručnik