intel UG-20093 ModelSim FPGA Edición Simulación

ModelSim*: Intel® FPGA Edition Inicio rápido de simulación Intel® Quartus® Prime Pro Edition

Este documento demuestra cómo simular un diseño Intel® Quartus® Prime Pro Edition en el simulador ModelSim* – Intel FPGA Edition. La simulación de diseño verifica su diseño antes de la programación del dispositivo. El software Intel Quartus Prime genera simulación files para simuladores EDA compatibles durante la compilación del diseño.
Figura 1. ModelSim: edición Intel FPGA

La simulación de diseño implica la generación de simulación. files, compilar modelos de simulación, ejecutar la simulación y viewing los resultados. Los siguientes pasos describen este flujo:

1. abre el example Diseño en la página 4
2. Especifique la configuración de la herramienta EDA en la página 4
3. Generar una plantilla de script de configuración del simulador en la página 5
4. Modificar el script de configuración del simulador en la página 6
5. Compile y simule el diseño en la página 8
6. View Formas de onda de señal en la página 9
7. Agregar señales a la simulación en la página 11
8. Vuelva a ejecutar la simulación en la página 12
9. Modificar el banco de pruebas de simulación en la página 12

abre el exampel diseño

El ejemplo de PLL_RAMampEl diseño del archivo incluye núcleos Intel FPGA IP para demostrar el flujo de simulación básico. Descarga el exampdiseño files y abra el proyecto en el software Intel Quartus Prime.
Nota: Este inicio rápido requiere una comprensión básica de la sintaxis del lenguaje de descripción de hardware y el flujo de diseño de Intel Quartus Prime, como se describe en la capacitación en línea básica de Intel Quartus Prime Pro Edition.

1. Descargue y descomprima el diseño Quartus_Pro_PLL_RAM.zip exampel.
2. Inicie la versión 19.4 o posterior del software Intel Quartus Prime Pro Edition.
3. Para abrir el example proyecto de diseño, haga clic en File ➤ Abrir proyecto, seleccione el proyecto pll_ram.qpf filey luego haga clic en Aceptar.

Figura 2. Proyecto pll_ram en Intel Quartus Prime Pro Edition

Especificar la configuración de la herramienta EDA

Especifique la configuración de la herramienta EDA para generar la simulación files para simuladores compatibles.

1. En el software Intel Quartus Prime, haga clic en Asignaciones ➤ Configuración ➤ Configuración de la herramienta EDA.
2. En Simulación, seleccione ModelSim-Intel FPGA como el nombre de la herramienta. Conserve la configuración predeterminada de Formato para lista de conexiones de salida y Directorio de salida.

Generar una plantilla de secuencia de comandos de configuración del simulador

Los scripts de configuración del simulador lo ayudan a simular los núcleos de IP en su diseño. Siga estos pasos para generar la plantilla de secuencia de comandos de configuración del simulador específica del proveedor para los módulos IP en el ejemplo.ampel diseño. A continuación, puede personalizar esta plantilla para sus objetivos de simulación específicos.

1. Para compilar el diseño, haga clic en Procesamiento ➤ Iniciar compilación. La ventana Mensajes indica cuando se completa la compilación.
2. Haga clic en Herramientas ➤ Generar script de configuración del simulador para IP. Conserve el directorio de salida predeterminado y use rutas relativas siempre que sea posible para el script de configuración file. La plantilla de script de instalación se genera en el directorio que especifique.

Figura 3. Cuadro de diálogo Generar secuencias de comandos de configuración del simulador IP

Modificar el script de configuración del simulador

Modifique el script de configuración del simulador generado para habilitar comandos específicos que simulen los núcleos de IP en el proyecto.

1. En un editor de texto, abra /PLL_RAM/mentor/msim_setup.tcl file.
2. Crear un nuevo texto file con el nombre mentor_example.do y guárdelo en el directorio /PLL_RAM/mentor/.
3. En msim_setup.tcl file, copie la sección de código incluida en los comentarios PLANTILLA DE NIVEL SUPERIOR – COMIENZO y PLANTILLA DE NIVEL SUPERIOR – FINALIZAR y luego pegue este código en el nuevo mentor_example.do file.
4. En el mentor_example.do file, elimine los caracteres de libra (#) que preceden a las siguientes líneas resaltadas para habilitar los comandos de compilación:

Figura 4. Descomente los comandos de simulación resaltados en el script

1. Reemplace las siguientes líneas en el mentor_exampguión le.do:

Tabla 1. Especificar valores en mentor_exampGuión le.do

Reemplazar esta línea	con esta línea
establecer QSYS_SIMDIR	.. /
vlog files>	vlog -vlog01compat -trabajo trabajo ../PLL_RAM.v vlog -vlog01compat -work trabajo ../UP_COUNTER_IP/UP_COUNTER_IP.v vlog -vlog01compat -work trabajo ../DOWN_COUNTER_IP/DOWN_COUNTER_IP.v vlog -vlog01compat -work trabajo ../ClockPLL/ClockPLL.v vlog -vlog01compat -trabajo trabajo ../RAMhub/RAMhub.v vlog -vlog01compat -trabajo trabajo ../testbench_1.v
establecer TOP_LEVEL_NAME	establecer TOP_LEVEL_NAME tb
correr -a	agregar ola * view estructura view las señales corren -todas

1. Guarde /PLL_RAM/mentor/mentor_example.do file. La siguiente figura muestra el mentor_example.do file una vez completadas las revisiones:

Figura 5. Secuencia de comandos de configuración de simulación de IP de nivel superior completada

Compilar y simular el diseño

Ejecute el mentor_ex de nivel superiorample.do script en el software ModelSim - Intel FPGA Edition para compilar y simular su diseño.

1. Inicie el software ModelSim - Intel FPGA Edition. La GUI de ModelSim - Intel FPGA Edition organiza los elementos de su simulación en ventanas y pestañas separadas.
2. Desde el directorio del proyecto PLL_RAM, abra testbench_1.v file. Del mismo modo, abra el mentor/mentor_example.do file.
3. Para mostrar la ventana Transcripción, haga clic en View ➤ Transcripción. Puede ingresar comandos para ModelSim – Intel FPGA Edition directamente en la ventana Transcripción.
4. Escriba el siguiente comando en la ventana Transcripción y luego presione Entrar: do mentor_example.do

El diseño compila y simula, según tus especificaciones en el mentor_example.sin guión. La siguiente figura muestra el simulador ModelSim – Intel FPGA Edition:

Figura 6. ModelSim: interfaz gráfica de usuario de Intel FPGA Edition

View Formas de onda de señal

Siga estos pasos para view señales en la forma de onda de simulación testbench_1.v:

1. Haga clic en la ventana Onda. La forma de onda de simulación termina en 11030 ns, como especifica el banco de pruebas. La ventana Wave enumera las señales CLOCK, WE, OFFSET, RESET_N y RD_DATA.

Figura 7. ModelSim: ventana Wave de Intel FPGA Edition

1. A view las señales en el diseño pll_ram.v de nivel superior, haga clic en la pestaña Sim. La ventana Sim se sincroniza con la ventana Objetos.

Figura 8. ModelSim: Intel FPGA Edition Sim and Objects Windows

1. A view las señales del módulo de nivel superior, expanda la carpeta tb en la pestaña Objetos. Del mismo modo, expanda la carpeta Test1. La ventana Objetos muestra las señales UP_module, DOWN_module, PLL_module y RAM_module.
2. En la ventana Sim, haga clic en un módulo debajo de Test1 para mostrar las señales del módulo en la ventana Objetos.
3. View la biblioteca de simulación files en la ventana Biblioteca.

Figura 9. ModelSim: ventana de la biblioteca Intel FPGA Edition

Agregar señales a la simulación

Las señales CLOCK, WE, OFFSET, RESET_N y RD_DATA aparecen automáticamente en la ventana Wave porque el diseño de nivel superior define estas E/S. Además, opcionalmente puede agregar señales internas a la simulación.

1. En la ventana Objetos, busque los módulos UP_module, DOWN_module, PLL_module y RAM_module.
2. En la ventana Objetos, seleccione RAM_module. Las entradas y salidas del módulo son
3. mostrar.

Figura 10. Agregar señales a la ventana Wave

1. Para agregar las señales internas entre el módulo de RAM de dos puertos y el contador descendente, haga clic con el botón derecho en rdaddress y luego haga clic en Add Wave.
2. Para agregar las señales internas entre el módulo de RAM de dos puertos y el contador ascendente, haga clic con el botón derecho en wraddress y luego haga clic en Add Wave. Alternativamente, puede arrastrar y soltar estas señales desde la ventana Objetos a la ventana Onda.
3. Para generar las formas de onda para las nuevas señales que agregue, haga clic en Simular ➤ Ejecutar ➤ Continuar.

Vuelva a ejecutar la simulación

Debe volver a ejecutar la simulación si realiza cambios en la configuración de la simulación, como agregar señales a la ventana Wave o modificar testbench_1.v file. Siga estos pasos para volver a ejecutar la simulación:

1. En el simulador ModelSim – Intel FPGA Edition, haga clic en Simular ➤ Reiniciar. Conserve las opciones predeterminadas y haga clic en Aceptar. Estas opciones borran las formas de onda y reinician el tiempo de simulación, conservando las señales y configuraciones necesarias.
   Nota: Alternativamente, puede volver a ejecutar /PLL_RAM/mentor/mentor_exampscript le.do para volver a ejecutar la simulación en la línea de comando.
2. Haga clic en Simular ➤ Ejecutar ➤ Ejecutar todo. El banco de pruebas_1.v file simula de acuerdo con las especificaciones del banco de pruebas. Para continuar con la simulación, haga clic en Simular ➤ Ejecutar ➤ Continuar. Este comando continúa la simulación hasta que haga clic en el botón Detener.

Modificar el banco de pruebas de simulación

El testbench_1.v example testbench prueba solo un conjunto específico de condiciones y casos de prueba. Puede editar manualmente testbench_1.v file en el simulador ModelSim – Intel FPGA Edition para probar otros casos y condiciones:

1. Abra testbench_1.v file en el simulador ModelSim - Intel FPGA Edition.
2. Haga clic derecho en testbench_1.v file para confirmar que el file no está configurado en Solo lectura.
3. Ingrese y guarde cualquier parámetro adicional del banco de pruebas en testbench_1.v file.
4. Para generar las formas de onda para un banco de pruebas que modifique, haga clic en Simular ➤ Reiniciar.
5. Haga clic en Simular ➤ Ejecutar ➤ Ejecutar todo.

ModelSim: Historial de revisión de inicio rápido de simulación Intel FPGA Edition

Versión del documento	Versión Intel Quartus Prime	Cambios
2019.12.30	19.4	• Pasos y capturas de pantalla actualizados para Intel Quartus Prime Pro Edition versión 19.4. • Diseño actualizado example file enlace y contenido.
2018.09.25	18.0	Corregidos errores de sintaxis en mentor_example.do Guión.
2018.05.07	18.0	Se eliminó el paso innecesario de Ejecutar simulación en la línea de comandos procedimiento.
2017.07.15	17.1	Lanzamiento inicial.

Corporación Intel. Reservados todos los derechos. Intel, el logotipo de Intel y otras marcas de Intel son marcas comerciales de Intel Corporation o sus subsidiarias. Intel garantiza el rendimiento de sus productos semiconductores y FPGA según las especificaciones actuales de acuerdo con la garantía estándar de Intel, pero se reserva el derecho de realizar cambios en cualquier producto y servicio en cualquier momento sin previo aviso. Intel no asume ninguna responsabilidad u obligación que surja de la aplicación o el uso de cualquier información, producto o servicio descrito en este documento, excepto que Intel lo acuerde expresamente por escrito. Se recomienda a los clientes de Intel que obtengan la versión más reciente de las especificaciones del dispositivo antes de confiar en cualquier información publicada y antes de realizar pedidos de productos o servicios.

• Otros nombres y marcas pueden ser reclamados como propiedad de terceros.

Documentos / Recursos

intel UG-20093 ModelSim FPGA Edición Simulación [pdf] Guía del usuario UG-20093 ModelSim Edición FPGA Simulación, UG-20093, ModelSim Edición FPGA Simulación, Edición FPGA Simulación, Edición Simulación

Referencias

• Manual de usuario