인텔 UG-20093 ModelSim FPGA 에디션 시뮬레이션

ModelSim* – 인텔® FPGA 에디션 시뮬레이션 빠른 시작 인텔® Quartus® 프라임 프로 에디션

이 문서는 ModelSim* – Intel FPGA Edition 시뮬레이터에서 Intel® Quartus® Prime Pro Edition 설계를 시뮬레이션하는 방법을 보여줍니다. 설계 시뮬레이션은 장치 프로그래밍 전에 설계를 검증합니다. Intel Quatus Prime 소프트웨어는 시뮬레이션을 생성합니다. files는 설계 컴파일 중 지원되는 EDA 시뮬레이터용입니다.
그림 1. ModelSim – 인텔 FPGA 에디션

설계 시뮬레이션에는 시뮬레이션 생성이 포함됩니다. files, 시뮬레이션 모델 컴파일, 시뮬레이션 실행 및 view결과를 보고 있습니다. 다음 단계에서는 이 흐름을 설명합니다.

1. 전 열기amp4페이지의 디자인
2. 4페이지의 EDA 도구 설정 지정
3. 5페이지의 시뮬레이터 설정 스크립트 템플릿 생성
4. 6페이지의 시뮬레이터 설정 스크립트 수정
5. 8페이지의 설계 컴파일 및 시뮬레이션
6. View 9페이지의 신호 파형
7. 11페이지의 시뮬레이션에 신호 추가
8. 12페이지의 시뮬레이션 재실행
9. 12페이지의 시뮬레이션 테스트벤치 수정

전 열기amp르 디자인

PLL_RAM 예amp파일 설계에는 기본 시뮬레이션 흐름을 시연하기 위한 Intel FPGA IP 코어가 포함됩니다. 전 다운로드amp르 디자인 files Intel Quartus Prime 소프트웨어에서 프로젝트를 엽니다.
메모: 이 빠른 시작은 Intel Quartus Prime Pro Edition Foundation 온라인 교육에서 설명한 것처럼 하드웨어 설명 언어 구문과 Intel Quartus Prime 설계 흐름에 대한 기본적인 이해가 필요합니다.

1. Quartus_Pro_PLL_RAM.zip 디자인 ex를 다운로드하고 압축을 풉니다.amp르.
2. Intel Quartus Prime Pro Edition 소프트웨어 버전 19.4 이상을 실행합니다.
3. 전을 열려면amp디자인 프로젝트 클릭 File ➤ 프로젝트 열기, pll_ram.qpf 프로젝트 선택 file을 클릭한 다음 확인을 클릭합니다.

그림 2. Intel Quartus Prime Pro Edition의 pll_ram 프로젝트

EDA 도구 설정 지정

EDA 도구 설정을 지정하여 시뮬레이션 생성 files는 지원되는 시뮬레이터용입니다.

1. Intel Quartus Prime 소프트웨어에서 할당 ➤ 설정 ➤ EDA 도구 설정을 클릭합니다.
2. 시뮬레이션에서 ModelSim-Intel FPGA를 도구 이름으로 선택합니다. 출력 넷리스트 형식 및 출력 디렉토리에 대한 기본 설정을 유지합니다.

시뮬레이터 설정 스크립트 템플릿 생성

시뮬레이터 설정 스크립트는 설계에서 IP 코어를 시뮬레이션하는 데 도움이 됩니다. ex의 IP 모듈에 대한 벤더별 시뮬레이터 설정 스크립트 템플릿을 생성하려면 다음 단계를 따르십시오.amp르 디자인. 그런 다음 특정 시뮬레이션 목표에 맞게 이 템플릿을 사용자 정의할 수 있습니다.

1. 디자인을 컴파일하려면 처리 ➤ 컴파일 시작을 클릭하십시오. 컴파일이 완료되면 메시지 창에 표시됩니다.
2. 도구 ➤ IP용 시뮬레이터 설정 스크립트 생성을 클릭합니다. 기본 출력 디렉터리를 유지하고 설정 스크립트에 대한 설정이 가능할 때마다 상대 경로 사용 file. 설정 스크립트 템플릿은 지정한 디렉터리에 생성됩니다.

그림 3. 시뮬레이터 설정 스크립트 IP 생성 대화 상자

시뮬레이터 설정 스크립트 수정

생성된 시뮬레이터 설정 스크립트를 수정하여 프로젝트의 IP 코어를 시뮬레이트하는 특정 명령을 활성화합니다.

1. 텍스트 편집기에서 /PLL_RAM/mentor/msim_setup.tcl을 엽니다. file.
2. 새 텍스트 만들기 file 멘토_엑스라는 이름으로ample.do를 만들고 /PLL_RAM/mentor/ 디렉토리에 저장합니다.
3. msim_setup.tcl에서 file, TOP-LEVEL TEMPLATE – BEGIN 및 TOP-LEVEL TEMPLATE – END 주석에 포함된 코드 섹션을 복사한 다음 이 코드를 새 멘토_ex에 붙여넣습니다.amp르도 file.
4. 멘토엑스에서amp르도 file, 다음 강조 표시된 줄 앞에 있는 단일 파운드(#) 문자를 삭제하여 컴파일 명령을 활성화합니다.

그림 4. 스크립트에서 강조 표시된 시뮬레이션 명령의 주석 해제

1. Mentor_ex에서 다음 줄을 바꿉니다.ample.do 스크립트:

표 1. Mentor_ex에 값 지정ample.do 스크립트

이 줄 바꾸기	이 라인으로
QSYS_SIMDIR 설정	../
브이로그 files>	vlog -vlog01compat -작업 작업 ../PLL_RAM.v vlog -vlog01compat -작업 작업 ../UP_COUNTER_IP/UP_COUNTER_IP.v vlog -vlog01compat -작업 작업 ../DOWN_COUNTER_IP/DOWN_COUNTER_IP.v vlog -vlog01compat -작업 작업 ../ClockPLL/ClockPLL.v vlog -vlog01compat -작업 작업 ../RAMhub/RAMhub.v vlog -vlog01compat -작업 작업 ../testbench_1.v
TOP_LEVEL_NAME 설정	TOP_LEVEL_NAMETB 설정
실행 -a	웨이브 추가 * view 구조 view 신호 실행 -모두

1. /PLL_RAM/mentor/mentor_ex 저장amp르도 file. 다음 그림은 Mentor_ex를 보여줍니다.amp르도 file 개정이 완료된 후:

그림 5. 완성된 최상위 IP 시뮬레이션 설정 스크립트

설계 컴파일 및 시뮬레이션

최상위 멘토_ex 실행ampModelSim의 le.do 스크립트 – 디자인을 컴파일하고 시뮬레이션하기 위한 인텔 FPGA 에디션 소프트웨어.

1. ModelSim – 인텔 FPGA 에디션 소프트웨어를 시작합니다. ModelSim – Intel FPGA Edition GUI는 시뮬레이션 요소를 별도의 창과 탭으로 구성합니다.
2. PLL_RAM 프로젝트 디렉토리에서 testbench_1.v를 엽니다. file. 마찬가지로, 멘토/mentor_ex를 엽니다.amp르도 file.
3. 성적 증명서 창을 표시하려면 View ➤ 성적표. Transcript 창에서 직접 ModelSim – Intel FPGA Edition에 대한 명령을 입력할 수 있습니다.
4. Transcript 창에 다음 명령을 입력한 다음 Enter 키를 누릅니다.amp르도

디자인은 Mentor_ex의 사양에 따라 컴파일되고 시뮬레이션됩니다.ample.no 스크립트. 다음 그림은 ModelSim – Intel FPGA Edition 시뮬레이터를 보여줍니다.

그림 6. ModelSim - 인텔 FPGA 에디션 GUI

View 신호 파형

다음 단계를 따르세요. view testbench_1.v 시뮬레이션 파형의 신호:

1. 웨이브 창을 클릭합니다. 시뮬레이션 파형은 테스트벤치가 지정한 대로 11030ns에서 끝납니다. Wave 창에는 CLOCK, WE, OFFSET, RESET_N 및 RD_DATA 신호가 나열됩니다.

그림 7. ModelSim - 인텔 FPGA 에디션 웨이브 창

1. 에게 view 최상위 pll_ram.v 설계의 신호를 보려면 Sim 탭을 클릭합니다. Sim 창은 Objects 창과 동기화됩니다.

그림 8. ModelSim – Intel FPGA Edition Sim 및 개체 창

1. 에게 view 최상위 모듈 신호를 보려면 개체 탭에서 tb 폴더를 확장합니다. 마찬가지로 Test1 폴더를 확장합니다. 개체 창에는 UP_module, DOWN_module, PLL_module 및 RAM_module 신호가 표시됩니다.
2. Sim 창에서 Test1 아래의 모듈을 클릭하여 개체 창에 모듈의 신호를 표시합니다.
3. View 시뮬레이션 라이브러리 file라이브러리 창에 있습니다.

그림 9. ModelSim – 인텔 FPGA 에디션 라이브러리 창

시뮬레이션에 신호 추가

CLOCK, WE, OFFSET, RESET_N 및 RD_DATA 신호는 최상위 설계에서 이러한 I/O를 정의하기 때문에 Wave 창에 자동으로 나타납니다. 또한 선택적으로 내부 신호를 시뮬레이션에 추가할 수 있습니다.

1. 개체 창에서 UP_module, DOWN_module, PLL_module 및 RAM_module 모듈을 찾습니다.
2. 개체 창에서 RAM_module을 선택합니다. 모듈의 입력 및 출력은 다음과 같습니다.
3. 표시하다.

그림 10. Wave 창에 신호 추가

1. 다운 카운터와 이중 포트 RAM 모듈 사이에 내부 신호를 추가하려면 rdaddress를 마우스 오른쪽 버튼으로 클릭한 다음 Add Wave를 클릭합니다.
2. 업 카운터와 이중 포트 RAM 모듈 사이에 내부 신호를 추가하려면 wraddress를 마우스 오른쪽 버튼으로 클릭한 다음 Add Wave를 클릭합니다. 또는 이러한 신호를 Objects 창에서 Wave 창으로 끌어다 놓을 수 있습니다.
3. 추가한 새 신호에 대한 파형을 생성하려면 시뮬레이션 ➤ 실행 ➤ 계속을 클릭하십시오.

시뮬레이션 재실행

Wave 창에 신호를 추가하거나 testbench_1.v를 수정하는 등 시뮬레이션 설정을 변경한 경우 시뮬레이션을 다시 실행해야 합니다. file. 시뮬레이션을 다시 실행하려면 다음 단계를 따르십시오.

1. ModelSim – Intel FPGA Edition 시뮬레이터에서 Simulate ➤ Restart를 클릭하십시오. 기본 옵션을 유지하고 확인을 클릭합니다. 이러한 옵션은 필요한 신호와 설정을 유지하면서 파형을 지우고 시뮬레이션 시간을 다시 시작합니다.
   메모: 또는 /PLL_RAM/mentor/mentor_ex를 다시 실행할 수 있습니다.amp명령줄에서 시뮬레이션을 다시 실행하는 le.do 스크립트.
2. 시뮬레이트 ➤ 실행 ➤ 모두 실행을 클릭하십시오. testbench_1.v file 테스트벤치 사양에 따라 시뮬레이션합니다. 시뮬레이션을 계속하려면 시뮬레이션 ➤ 실행 ➤ 계속을 클릭하십시오. 이 명령은 중지 버튼을 클릭할 때까지 시뮬레이션을 계속합니다.

시뮬레이션 테스트벤치 수정

testbench_1.v 예ample testbench는 특정 조건 및 테스트 사례 집합만 테스트합니다. testbench_1.v를 수동으로 편집할 수 있습니다. file ModelSim – 인텔 FPGA 에디션 시뮬레이터에서 다른 사례 및 조건 테스트:

1. testbench_1.v 열기 file ModelSim – 인텔 FPGA 에디션 시뮬레이터에서.
2. testbench_1.v에서 마우스 오른쪽 버튼을 클릭합니다. file 확인하기 위해 file 읽기 전용으로 설정되어 있지 않습니다.
3. testbench_1.v에 추가 테스트벤치 매개변수를 입력하고 저장합니다. file.
4. 수정한 테스트벤치에 대한 파형을 생성하려면 시뮬레이션 ➤ 다시 시작을 클릭하십시오.
5. 시뮬레이트 ➤ 실행 ➤ 모두 실행을 클릭하십시오.

ModelSim – 인텔 FPGA 에디션 시뮬레이션 빠른 시작 개정 내역

문서 버전	인텔 Quatus 프라임 버전	변화
2019.12.30	19.4	• Intel Quartus Prime Pro Edition 버전 19.4의 단계 및 스크린샷이 업데이트되었습니다. • 업데이트된 디자인 예ample file 링크 및 내용.
2018.09.25	18.0	Mentor_ex의 구문 오류 수정ample.do 스크립트.
2018.05.07	18.0	에서 불필요한 단계를 제거했습니다. 명령줄에서 시뮬레이션 실행 절차.
2017.07.15	17.1	최초 출시.

인텔사. 판권 소유. 인텔, 인텔 로고 및 기타 인텔 마크는 인텔사 또는 그 자회사의 상표입니다. Intel은 Intel의 표준 보증에 따라 FPGA 및 반도체 제품의 성능을 현재 사양으로 보증하지만 언제든지 통지 없이 제품 및 서비스를 변경할 수 있는 권한을 보유합니다. 인텔은 인텔이 서면으로 명시적으로 동의한 경우를 제외하고 여기에 설명된 정보, 제품 또는 서비스의 응용 프로그램 또는 사용으로 인해 발생하는 책임을 지지 않습니다. 인텔 고객은 게시된 정보에 의존하기 전에 그리고 제품이나 서비스를 주문하기 전에 장치 사양의 최신 버전을 확인하는 것이 좋습니다.

• 다른 이름과 브랜드는 다른 사람의 재산이라고 주장될 수 있습니다.

문서 / 리소스

인텔 UG-20093 ModelSim FPGA 에디션 시뮬레이션 [PDF 파일] 사용자 가이드 UG-20093 ModelSim FPGA 에디션 시뮬레이션, UG-20093, ModelSim FPGA 에디션 시뮬레이션, FPGA 에디션 시뮬레이션, 에디션 시뮬레이션

참고문헌

• 사용자 설명서