intel UG-20093 ModelSim FPGA Edition Simulation

ModelSim* – Intel® FPGA Edition Simulation Quick-Start Intel® Quartus® Prime Pro Edition

Цей документ демонструє, як симулювати дизайн Intel® Quartus® Prime Pro Edition у ModelSim* – симуляторі Intel FPGA Edition. Моделювання дизайну перевіряє ваш дизайн перед програмуванням пристрою. Програмне забезпечення Intel Quartus Prime створює моделювання files для підтримуваних симуляторів EDA під час компіляції проекту.
Рисунок 1. ModelSim – Intel FPGA Edition

Моделювання дизайну передбачає створення моделювання files, складання імітаційних моделей, виконання моделювання та viewотримання результатів. Наступні кроки описують цей потік:

1. Відкрийте Example Дизайн на сторінці 4
2. Укажіть параметри EDA Tool на сторінці 4
3. Створіть шаблон сценарію налаштування симулятора на сторінці 5
4. Змініть сценарій налаштування симулятора на сторінці 6
5. Скомпілюйте та змоделюйте проект на сторінці 8
6. View Форми сигналу на сторінці 9
7. Додайте сигнали до симуляції на сторінці 11
8. Повторіть моделювання на сторінці 12
9. Змініть Simulation Testbench на сторінці 12

Відкрийте Example Дизайн

PLL_RAM напрampДизайн файлу включає IP-ядра Intel FPGA для демонстрації основного процесу моделювання. Завантажте колишнійample дизайн files і відкрийте проект у програмному забезпеченні Intel Quartus Prime.
Примітка: Для цього швидкого старту потрібне базове розуміння синтаксису мови опису апаратного забезпечення та процесу проектування Intel Quartus Prime, як описано в онлайн-навчанні Intel Quartus Prime Pro Edition Foundation.

1. Завантажте та розпакуйте дизайн Quartus_Pro_PLL_RAM.zip напрample.
2. Запустіть програмне забезпечення Intel Quartus Prime Pro Edition версії 19.4 або новішої.
3. Щоб відкрити ексample дизайн-проект, натисніть File ➤ Відкрийте проект, виберіть проект pll_ram.qpf file, а потім натисніть OK.

Рисунок 2. Проект pll_ram у Intel Quartus Prime Pro Edition

Укажіть параметри EDA Tool

Вкажіть параметри інструменту EDA для створення симуляції files для підтримуваних симуляторів.

1. У програмному забезпеченні Intel Quartus Prime натисніть «Призначення» ➤ «Параметри» ➤ «Параметри інструменту EDA».
2. У розділі Simulation виберіть ModelSim-Intel FPGA як назву Tool. Зберігайте параметри за замовчуванням для формату вихідного списку мереж і вихідного каталогу.

Створіть шаблон сценарію налаштування симулятора

Сценарії налаштування симулятора допомагають імітувати IP-ядра у вашому проекті. Виконайте ці кроки, щоб створити шаблон сценарію налаштування симулятора постачальника для IP-модулів у example дизайн. Потім ви можете налаштувати цей шаблон для ваших конкретних цілей моделювання.

1. Щоб скомпілювати дизайн, натисніть «Обробка» ➤ «Почати компіляцію». Вікно повідомлень вказує на завершення компіляції.
2. Натисніть «Інструменти» ➤ «Створити сценарій налаштування симулятора для IP». Зберігайте стандартний вихідний каталог і використовуйте відносні шляхи, коли це можливо, для сценарію налаштування file. Шаблон сценарію налаштування створюється у вказаному вами каталозі.

Малюнок 3. Діалогове вікно IP-адреси створення сценаріїв налаштування симулятора

Змініть сценарій налаштування симулятора

Змініть створений сценарій налаштування симулятора, щоб увімкнути певні команди, які імітують IP-ядра в проекті.

1. У текстовому редакторі відкрийте /PLL_RAM/mentor/msim_setup.tcl file.
2. Створіть новий текст file з іменем mentor_example.do та збережіть його в каталозі /PLL_RAM/mentor/.
3. У файлі msim_setup.tcl file, скопіюйте розділ коду, який міститься в коментарях ШАБЛОН ВЕРХНЬОГО РІВНЯ – ПОЧАТОК і ШАБЛОН ВЕРХНЬОГО РІВНЯ – КІНЕЦЬ, а потім вставте цей код у новий mentor_example.do file.
4. У mentor_example.do file, видаліть один символ фунта (#) перед наступними виділеними рядками, щоб увімкнути команди компіляції:

Малюнок 4. Розкоментуйте виділені команди моделювання в сценарії

1. Замініть наступні рядки в mentor_exampсценарій le.do:

Таблиця 1. Укажіть значення в mentor_exampСценарій le.do

Замініть цей рядок	З цією лінією
встановити QSYS_SIMDIR	.. /
відеоблог files>	vlog -vlog01compat -work робота ../PLL_RAM.v vlog -vlog01compat -робота робота ../UP_COUNTER_IP/UP_COUNTER_IP.v vlog -vlog01compat -робота робота ../DOWN_COUNTER_IP/DOWN_COUNTER_IP.v vlog -vlog01compat -робота робота ../ClockPLL/ClockPLL.v vlog -vlog01compat -робота робота ../RAMhub/RAMhub.v vlog -vlog01compat -робота робота ../testbench_1.v
встановити TOP_LEVEL_NAME	встановити TOP_LEVEL_NAME tb
бігти -а	додати хвилю * view структура view сигнали біг -все

1. Збережіть /PLL_RAM/mentor/mentor_example.do file. На наступному малюнку показано mentor_example.do file після завершення ревізій:

Рисунок 5. Завершений сценарій налаштування симуляції IP верхнього рівня

Скомпілюйте та симулюйте проект

Запустіть mentor_ex верхнього рівняampсценарій le.do у програмному забезпеченні ModelSim – Intel FPGA Edition для компіляції та моделювання вашого проекту.

1. Запустіть програмне забезпечення ModelSim – Intel FPGA Edition. GUI ModelSim – Intel FPGA Edition організовує елементи вашої симуляції в окремі вікна та вкладки.
2. З каталогу проекту PLL_RAM відкрийте testbench_1.v file. Так само відкрийте mentor/mentor_example.do file.
3. Щоб відкрити вікно стенограми, натисніть View ➤ Стенограма. Ви можете вводити команди для ModelSim – Intel FPGA Edition безпосередньо у вікні стенограми.
4. Введіть таку команду у вікні стенограми та натисніть Enter: do mentor_example.do

Дизайн компілюється та моделюється відповідно до ваших специфікацій у mentor_exampсценарій le.no. На наступному малюнку показано симулятор ModelSim – Intel FPGA Edition:

Рисунок 6. ModelSim – Intel FPGA Edition GUI

View Форми сигналу

Виконайте ці дії, щоб view сигнали у формі сигналу моделювання testbench_1.v:

1. Клацніть вікно Wave. Форма хвилі моделювання закінчується на 11030 нс, як зазначено на випробувальному стенді. У вікні Wave перераховані сигнали CLOCK, WE, OFFSET, RESET_N і RD_DATA.

Рисунок 7. ModelSim – хвильове вікно Intel FPGA Edition

1. до view сигналів у дизайні pll_ram.v верхнього рівня, натисніть вкладку Sim. Вікно Sim синхронізується з вікном Objects.

Рисунок 8. ModelSim – Intel FPGA Edition Sim і Objects Windows

1. до view сигналізує модуль верхнього рівня, розгорніть папку tb на вкладці «Об’єкти». Так само розгорніть папку Test1. У вікні Objects відображаються сигнали UP_module, DOWN_module, PLL_module і RAM_module.
2. У вікні Sim клацніть модуль під Test1, щоб відобразити сигнали модуля у вікні Objects.
3. View бібліотека моделювання files у вікні бібліотеки.

Рисунок 9. ModelSim – вікно бібліотеки Intel FPGA Edition

Додайте сигнали до симуляції

Сигнали CLOCK, WE, OFFSET, RESET_N і RD_DATA автоматично з’являються у вікні Wave, оскільки дизайн верхнього рівня визначає ці введення/виведення. Крім того, ви можете додатково додати внутрішні сигнали до симуляції.

1. У вікні «Об’єкти» знайдіть модулі UP_module, DOWN_module, PLL_module та RAM_module.
2. У вікні Об’єкти виберіть RAM_module. Входи та виходи модуля є
3. дисплей.

Малюнок 10. Вікно додавання сигналів до хвилі

1. Щоб додати внутрішні сигнали між нижнім лічильником і двопортовим модулем оперативної пам’яті, клацніть правою кнопкою миші rdaddress і виберіть «Додати хвилю».
2. Щоб додати внутрішні сигнали між лічильником і двопортовим модулем оперативної пам’яті, клацніть правою кнопкою миші wraddress і виберіть «Додати хвилю». Крім того, ви можете перетягнути ці сигнали з вікна «Об’єкти» у вікно «Хвиля».
3. Щоб згенерувати сигнали для нових сигналів, які ви додаєте, клацніть «Симулювати» ➤ «Запустити» ➤ «Продовжити».

Повторити симуляцію

Ви повинні повторно запустити моделювання, якщо ви вносите зміни в налаштування моделювання, наприклад додавання сигналів у вікно Wave або змінення testbench_1.v file. Щоб повторно запустити симуляцію, виконайте такі дії:

1. У симуляторі ModelSim – Intel FPGA Edition натисніть Simulate ➤ Restart. Збережіть параметри за замовчуванням і натисніть OK. Ці параметри очищають форми хвиль і перезапускають час моделювання, зберігаючи необхідні сигнали та налаштування.
   Примітка: Крім того, ви можете повторно запустити /PLL_RAM/mentor/mentor_exampсценарій le.do для повторного запуску моделювання в командному рядку.
2. Клацніть «Імітувати» ➤ «Виконати» ➤ «Виконати -все». Тестовий стенд_1.v file моделює відповідно до специфікацій тестового стенду. Щоб продовжити симуляцію, натисніть «Імітувати» ➤ «Запустити» ➤ «Продовжити». Ця команда продовжує симуляцію, доки ви не натиснете кнопку Зупинити.

Змініть тестовий стенд моделювання

Testbench_1.v прample testbench тестує лише певний набір умов і тестів. Ви можете вручну редагувати testbench_1.v file у симуляторі ModelSim – Intel FPGA Edition, щоб перевірити інші випадки та умови:

1. Відкрийте testbench_1.v file у симуляторі ModelSim – Intel FPGA Edition.
2. Клацніть правою кнопкою миші в testbench_1.v file щоб підтвердити, що file не встановлено лише для читання.
3. Введіть і збережіть будь-які додаткові параметри testbench у testbench_1.v file.
4. Щоб згенерувати сигнали для випробувального стенду, який ви змінюєте, клацніть Simulate ➤ Restart.
5. Клацніть «Імітувати» ➤ «Виконати» ➤ «Виконати -все».

ModelSim – Історія версій для швидкого запуску моделювання Intel FPGA Edition

Версія документа	Версія Intel Quartus Prime	Зміни
2019.12.30	19.4	• Оновлені кроки та знімки екрана для Intel Quartus Prime Pro Edition версії 19.4. • Оновлений дизайн прample file посилання та вміст.
2018.09.25	18.0	Виправлено синтаксичні помилки в mentor_exampСценарій le.do.
2018.05.07	18.0	Видалено непотрібний крок із Запустіть симуляцію з командного рядка процедура.
2017.07.15	17.1	Початковий випуск.

Корпорація Intel. Всі права захищені. Intel, логотип Intel та інші знаки Intel є товарними знаками корпорації Intel або її дочірніх компаній. Intel гарантує роботу своїх FPGA та напівпровідникових продуктів відповідно до поточних специфікацій відповідно до стандартної гарантії Intel, але залишає за собою право вносити зміни в будь-які продукти та послуги в будь-який час без попередження. Корпорація Intel не бере на себе жодної відповідальності чи зобов’язань, що виникають у зв’язку із застосуванням або використанням будь-якої інформації, продукту чи послуги, описаних у цьому документі, за винятком випадків, чітко наданих корпорацією Intel у письмовій формі. Клієнтам Intel рекомендується отримати останню версію специфікацій пристрою, перш ніж покладатися на будь-яку опубліковану інформацію та перед тим, як розміщувати замовлення на продукти чи послуги.

• Інші назви та бренди можуть бути визнані власністю інших осіб.

Документи / Ресурси

intel UG-20093 ModelSim FPGA Edition Simulation [pdfПосібник користувача UG-20093 ModelSim FPGA Edition Simulation, UG-20093, ModelSim FPGA Edition Simulation, FPGA Edition Simulation, Edition Simulation

Список літератури

• Посібник користувача