intel UG-20093 ModelSim FPGA Edition Simulation

ModelSim* – Intel® FPGA Edition Simulation Quick-Start Intel® Quartus® Prime Pro Edition

Gipakita sa kini nga dokumento kung giunsa ang pag-simulate sa usa ka disenyo sa Intel® Quartus® Prime Pro Edition sa ModelSim* – Intel FPGA Edition simulator. Ang simulation sa disenyo nagpamatuod sa imong disenyo sa wala pa ang pagprograma sa aparato. Ang Intel Quartus Prime software nagmugna og simulation files alang sa gisuportahan nga mga simulator sa EDA sa panahon sa paghugpong sa disenyo.
Figure 1. ModelSim - Intel FPGA Edition

Ang simulation sa disenyo naglakip sa paghimo og simulation files, pag-compile sa mga modelo sa simulation, pagpadagan sa simulation, ug viewsa mga resulta. Ang mosunod nga mga lakang naghulagway niini nga dagan:

1. Ablihi ang ExampAng Disenyo sa panid 4
2. Ipiho ang EDA Tool Settings sa panid 4
3. Paghimo og Simulator Setup Script Template sa panid 5
4. Usba ang Simulator Setup Script sa panid 6
5. I-compile ug I-simulate ang Disenyo sa panid 8
6. View Signal Waveforms sa panid 9
7. Idugang ang mga Signal sa Simulation sa panid 11
8. Pag-usab sa Simulation sa panid 12
9. Usba ang Simulation Testbench sa panid 12

Ablihi ang Example Disenyo

Ang PLL_RAM exampAng disenyo naglakip sa Intel FPGA IP cores aron ipakita ang batakang simulation flow. I-download ang exampang disenyo files ug ablihi ang proyekto sa Intel Quartus Prime software.
Mubo nga sulat: Kini nga Quick-Start nanginahanglan usa ka sukaranan nga pagsabut sa syntax sa sinultian nga paghulagway sa hardware ug ang dagan sa disenyo sa Intel Quartus Prime, ingon sa gihulagway sa Intel Quartus Prime Pro Edition Online Training.

1. I-download ug i-unzip ang Quartus_Pro_PLL_RAM.zip design example.
2. Ilunsad ang Intel Quartus Prime Pro Edition software nga bersyon 19.4 o mas ulahi.
3. Para ma open ang example disenyo nga proyekto, i-klik File ➤ Open Project, pilia ang pll_ram.qpf project file, ug dayon i-klik ang OK.

Figure 2. pll_ram Project sa Intel Quartus Prime Pro Edition

Ipiho ang EDA Tool Settings

Ipiho ang mga setting sa himan sa EDA aron makamugna og simulation files alang sa gisuportahan nga mga simulator.

1. Sa Intel Quartus Prime software, i-klik ang Mga Assignment ➤ Settings ➤ EDA Tool Settings.
2. Ubos sa Simulation, pilia ang ModelSim-Intel FPGA isip ngalan sa Tool. Ipabilin ang default setting para sa Format para sa output netlist ug Output directory.

Paghimo ug Simulator Setup Script Template

Ang mga script sa pag-setup sa simulator makatabang kanimo sa pagsundog sa mga IP core sa imong disenyo. Sunda kini nga mga lakang aron makamugna ang piho nga tigbaligya nga simulator setup script template para sa mga IP module sa exampang disenyo. Mahimo nimong ipasibo kini nga template alang sa imong piho nga mga katuyoan sa simulation.

1. Aron ma-compile ang disenyo, i-klik ang Processing ➤ Start Compilation. Ang bintana sa Mga Mensahe nagpakita kung kompleto na ang pag-compile.
2. I-klik ang Tools ➤ Paghimo og Simulator Setup Script para sa IP. Ipabilin ang default nga direktoryo sa Output ug Gamita ang mga relatibong agianan kon posible nga setting alang sa script sa pag-setup file. Ang setup script template nagmugna sa direktoryo nga imong gipiho.

Figure 3. Paghimo og Simulator Setup Scripts IP Dialog Box

Usba ang Simulator Setup Script

Usba ang namugna nga script sa pag-setup sa simulator aron mahimo ang mga piho nga mga sugo nga magsundog sa mga IP core sa proyekto.

1. Sa usa ka text editor, ablihi ang /PLL_RAM/mentor/msim_setup.tcl file.
2. Paghimo og bag-ong teksto file sa ngalan nga mentor_example.do ug i-save kini sa /PLL_RAM/mentor/ direktoryo.
3. Sa msim_setup.tcl file, kopyaha ang seksyon sa code nga gilakip sulod sa TOP-LEVEL TEMPLATE – BEGIN ug TOP-LEVEL TEMPLATE – END comments, ug unya i-paste kini nga code sa bag-ong mentor_example.do file.
4. Sa mentor_example.do file, kuhaa ang usa ka libra (#) nga mga karakter nga nag-una sa mosunod nga gipasiugda nga mga linya aron mahimo ang mga kompilasyon nga mga sugo:

Figure 4. Uncomment Highlighted Simulation Commands sa Script

1. Ilisan ang mosunod nga mga linya sa mentor_example.do nga script:

Talaan 1. Ipiho ang mga Bili sa mentor_example.do Script

Ilisan kini nga Linya	Uban niini nga Linya
ibutang ang QSYS_SIMDIR	../
vlog files>	vlog -vlog01compat -trabaho nga trabaho ../PLL_RAM.v vlog -vlog01compat -trabaho trabaho ../UP_COUNTER_IP/UP_COUNTER_IP.v vlog -vlog01compat -trabaho trabaho ../DOWN_COUNTER_IP/DOWN_COUNTER_IP.v vlog -vlog01compat -trabaho trabaho ../ClockPLL/ClockPLL.v vlog -vlog01compat -trabaho trabaho ../RAMhub/RAMhub.v vlog -vlog01compat -trabaho trabaho ../testbench_1.v
ibutang ang TOP_LEVEL_NAME	itakda ang TOP_LEVEL_NAME tb
dagan -a	add wave * view istruktura view signal run -tanan

1. I-save ang /PLL_RAM/mentor/mentor_example.do file. Ang mosunod nga numero nagpakita sa mentor_example.do file human makompleto ang mga rebisyon:

Figure 5. Nakompleto ang Top-Level IP Simulation Setup Script

Pag-compile ug Pag-simulate sa Disenyo

Pagdalagan ang top-level mentor_example.do nga script sa ModelSim - Intel FPGA Edition software aron ma-compile ug ma-simulate ang imong disenyo.

1. Ilunsad ang ModelSim - Intel FPGA Edition software. Ang ModelSim - Intel FPGA Edition GUI nag-organisar sa mga elemento sa imong simulation ngadto sa lain nga mga bintana ug mga tab.
2. Gikan sa direktoryo sa proyekto sa PLL_RAM, ablihi ang testbench_1.v file. Sa susama, ablihi ang mentor/mentor_example.do file.
3. Aron ipakita ang Transcript window, i-klik View ➤ Transcript. Mahimo kang mosulod sa mga sugo alang sa ModelSim - Intel FPGA Edition direkta sa Transcript window.
4. Isulat ang mosunod nga sugo sa Transcript window ug dayon pindota ang Enter: do mentor_example.do

Ang disenyo nag-compile ug nag-simulate, sumala sa imong mga detalye sa mentor_example.walay script. Ang mosunod nga numero nagpakita sa ModelSim - Intel FPGA Edition simulator:

Figure 6. ModelSim - Intel FPGA Edition GUI

View Mga porma sa signal wave

Sunda kini nga mga lakang sa view mga signal sa testbench_1.v simulation waveform:

1. I-klik ang Wave window. Ang simulation waveform matapos sa 11030 ns, ingon sa gitino sa testbench. Ang Wave window naglista sa CLOCK, WE, OFFSET, RESET_N, ug RD_DATA nga mga signal.

Figure 7. ModelSim - Intel FPGA Edition Wave Window

1. Sa view ang mga signal sa top-level nga pll_ram.v nga disenyo, i-klik ang Sim tab. Ang Sim window nag-synchronize sa Objects window.

Figure 8. ModelSim – Intel FPGA Edition Sim ug Objects Windows

1. Sa view ang top-level nga mga signal sa module, palapdan ang tb folder sa tab nga Mga butang. Sa susama, palapdan ang folder sa Test1. Ang bintana sa Objects nagpakita sa UP_module, DOWN_module, PLL_module, ug RAM_module nga mga signal.
2. Sa Sim window, i-klik ang module ubos sa Test1 aron ipakita ang mga signal sa module sa Objects window.
3. View ang simulation library files sa bintana sa Library.

Figure 9. ModelSim - Intel FPGA Edition Library Window

Idugang ang mga Signal sa Simulation

Ang CLOCK, WE, OFFSET, RESET_N, ug RD_DATA nga mga signal awtomatikong makita sa Wave window tungod kay ang top-level nga disenyo naghubit niini nga I/O. Dugang pa, mahimo nimong idugang ang mga internal nga signal sa simulation.

1. Sa Objects window, pangitaa ang UP_module, DOWN_module, PLL_module, ug RAM_module modules.
2. Sa Objects window, pilia ang RAM_module. Ang mga input ug output sa module mao ang
3. display.

Figure 10. Idugang ang mga Signal Sa Wave Window

1. Aron idugang ang internal nga mga signal tali sa down-counter ug dual-port RAM module, i-right-click ang rdaddress ug dayon i-klik ang Add Wave.
2. Aron idugang ang internal nga mga signal tali sa up-counter ug dual-port RAM module, i-right-click ang wraddress ug dayon i-klik ang Add Wave. Sa laing paagi, mahimo nimong i-drag ug ihulog kini nga mga signal gikan sa bintana sa Mga butang ngadto sa bintana sa Wave.
3. Aron makamugna og mga waveform alang sa bag-ong mga signal nga imong idugang, i-klik ang Simulate ➤ Run ➤ Continue.

Pag-usab sa Simulation

Kinahanglan nimo nga balikon ang simulation kung maghimo ka mga pagbag-o sa setup sa simulation, sama sa pagdugang mga signal sa Wave window, o pagbag-o sa testbench_1.v file. Sunda kini nga mga lakang aron mabalik ang simulation:

1. Sa ModelSim – Intel FPGA Edition simulator, i-klik ang Simulate ➤ Restart. Ipadayon ang default nga mga kapilian ug i-klik OK. Kini nga mga kapilian naglimpyo sa mga waveform ug i-restart ang simulation time, samtang gipabilin ang gikinahanglan nga mga signal ug setting.
   Mubo nga sulat: Sa laing bahin, mahimo nimong ipadagan pag-usab ang /PLL_RAM/mentor/mentor_example.do script aron ipadagan pag-usab ang simulation sa command line.
2. I-klik ang Simulate ➤ Run ➤ Run -all. Ang testbench_1.v file simulates sumala sa mga detalye sa testbench. Aron ipadayon ang simulation, i-klik ang Simulate ➤ Run ➤ Continue. Kini nga sugo nagpadayon sa simulation hangtud nga imong i-klik ang Stop button.

Usba ang Simulation Testbench

Ang testbench_1.v exampAng testbench nagsulay lamang sa usa ka piho nga hugpong sa mga kondisyon ug mga kaso sa pagsulay. Mahimo nimo nga mano-mano ang pag-edit sa testbench_1.v file sa ModelSim - Intel FPGA Edition simulator aron sulayan ang ubang mga kaso ug kondisyon:

1. Ablihi ang testbench_1.v file sa ModelSim - Intel FPGA Edition simulator.
2. Pag-right-click sa testbench_1.v file sa pagkumpirma nga ang file wala gibutang sa Read Only.
3. Pagsulod ug i-save ang bisan unsang dugang nga mga parameter sa testbench sa testbench_1.v file.
4. Aron makamugna ang mga waveform alang sa usa ka testbench nga imong usbon, i-klik ang Simulate ➤ I-restart.
5. I-klik ang Simulate ➤ Run ➤ Run -all.

ModelSim – Intel FPGA Edition Simulation Quick-Start Revision History

Bersyon sa Dokumento	Intel Quartus Prime nga Bersyon	Mga kausaban
2019.12.30	19.4	• Gi-update nga mga lakang ug mga screenshot alang sa Intel Quartus Prime Pro Edition nga bersyon 19.4. • Gi-update nga disenyo example file link ug sulod.
2018.09.25	18.0	Gitul-id nga mga sayup sa syntax sa mentor_example.do Script.
2018.05.07	18.0	Gikuha ang wala kinahanglana nga lakang gikan sa Pagdalag Simulation sa Command Line pamaagi.
2017.07.15	17.1	Inisyal nga pagpagawas.

Intel Corporation. Tanang katungod gigahin. Ang Intel, ang logo sa Intel, ug uban pang mga marka sa Intel mao ang mga marka sa pamatigayon sa Intel Corporation o mga subsidiary niini. Gigarantiya sa Intel ang paghimo sa iyang mga produkto nga FPGA ug semiconductor sa kasamtangang mga espesipikasyon subay sa standard warranty sa Intel, apan adunay katungod sa paghimog mga pagbag-o sa bisan unsang produkto ug serbisyo bisan unsang orasa nga wala’y pahibalo. Ang Intel walay responsibilidad o tulubagon nga naggikan sa aplikasyon o paggamit sa bisan unsang impormasyon, produkto, o serbisyo nga gihulagway dinhi gawas sa dayag nga giuyonan sa pagsulat sa Intel. Gitambagan ang mga kostumer sa Intel nga makuha ang pinakabag-o nga bersyon sa mga detalye sa aparato sa dili pa magsalig sa bisan unsang gipatik nga kasayuran ug sa dili pa magbutang mga order alang sa mga produkto o serbisyo.

• Ang ubang mga ngalan ug mga tatak mahimong maangkon ingon nga kabtangan sa uban.

Mga Dokumento / Mga Kapanguhaan

intel UG-20093 ModelSim FPGA Edition Simulation [pdf] Giya sa Gumagamit UG-20093 ModelSim FPGA Edition Simulation, UG-20093, ModelSim FPGA Edition Simulation, FPGA Edition Simulation, Edition Simulation

Mga pakisayran

• Manwal sa Gumagamit