intel UG-20093 ModelSim FPGA Edition Simulation

ModelSim* – Intel® FPGA Edition Simulation Quick-Start Intel® Quartus® Prime Pro Edition

Tento dokument ukazuje, ako simulovať dizajn Intel® Quartus® Prime Pro Edition v simulátore ModelSim* – Intel FPGA Edition. Simulácia návrhu overí váš návrh pred programovaním zariadenia. Softvér Intel Quartus Prime generuje simuláciu files pre podporované simulátory EDA počas zostavovania návrhu.
Obrázok 1. ModelSim – Intel FPGA Edition

Simulácia návrhu zahŕňa generovanie simulácie files, zostavenie simulačných modelov, spustenie simulácie a viewvýsledky. Nasledujúce kroky popisujú tento tok:

1. Otvorte Example Dizajn na strane 4
2. Zadajte nastavenia nástroja EDA na strane 4
3. Vygenerujte šablónu skriptu nastavenia simulátora na strane 5
4. Upravte skript nastavenia simulátora na strane 6
5. Zostavte a simulujte návrh na strane 8
6. View Priebehy signálu na strane 9
7. Pridanie signálov do simulácie na strane 11
8. Znova spustite simuláciu na strane 12
9. Upravte simulačný test na strane 12

Otvorte Example Dizajn

PLL_RAM naprampNávrh obsahuje jadrá Intel FPGA IP na demonštráciu základného simulačného toku. Stiahnite si example dizajn files a otvorte projekt v softvéri Intel Quartus Prime.
Poznámka: Tento rýchly štart vyžaduje základné pochopenie syntaxe jazyka popisu hardvéru a vývojového toku Intel Quartus Prime, ako to popisuje online školenie Intel Quartus Prime Pro Edition Foundation.

1. Stiahnite si a rozbaľte dizajn Quartus_Pro_PLL_RAM.zip example.
2. Spustite softvér Intel Quartus Prime Pro Edition verzie 19.4 alebo novšej.
3. Na otvorenie example návrh projektu, kliknite File ➤ Otvorte projekt, vyberte projekt pll_ram.qpf filea potom kliknite na tlačidlo OK.

Obrázok 2. Projekt pll_ram v edícii Intel Quartus Prime Pro

Zadajte nastavenia nástroja EDA

Zadajte nastavenia nástroja EDA na generovanie simulácie files pre podporované simulátory.

1. V softvéri Intel Quartus Prime kliknite na položky Assignments ➤ Settings ➤ EDA Tool Settings.
2. V časti Simulácia vyberte ako názov nástroja ModelSim-Intel FPGA. Zachovajte predvolené nastavenia pre Format for output netlist a Output directory.

Vytvorte šablónu skriptu nastavenia simulátora

Skripty nastavenia simulátora vám pomôžu simulovať jadrá IP vo vašom návrhu. Ak chcete vygenerovať šablónu skriptu nastavenia simulátora špecifického pre dodávateľa pre moduly IP v príklade, postupujte podľa týchto krokovample dizajn. Túto šablónu potom môžete prispôsobiť svojim špecifickým cieľom simulácie.

1. Ak chcete skompilovať návrh, kliknite na Spracovanie ➤ Spustiť kompiláciu. Okno Správy ukazuje, kedy je kompilácia dokončená.
2. Kliknite na Nástroje ➤ Generovať skript nastavenia simulátora pre IP. Ponechajte predvolený výstupný adresár a nastavenie Použiť relatívne cesty vždy, keď je to možné, pre nastavovací skript file. Šablóna skriptu nastavenia sa vygeneruje v adresári, ktorý určíte.

Obrázok 3. Dialógové okno IP Generate Simulator Setup Scripts

Upravte skript nastavenia simulátora

Upravte vygenerovaný skript nastavenia simulátora, aby ste povolili špecifické príkazy, ktoré simulujú jadrá IP v projekte.

1. V textovom editore otvorte súbor /PLL_RAM/mentor/msim_setup.tcl file.
2. Vytvorte nový text file s názvom mentor_example.do a uložte ho do adresára /PLL_RAM/mentor/.
3. V súbore msim_setup.tcl file, skopírujte časť kódu priloženú v komentároch TOP-LEVEL TEMPLATE – BEGIN a TOP-LEVEL TEMPLATE – END a potom vložte tento kód do nového mentor_example.do file.
4. V mentor_example.do file, odstráňte znaky jednej libry (#) pred nasledujúcimi zvýraznenými riadkami, aby ste povolili príkazy na kompiláciu:

Obrázok 4. Odkomentovanie zvýraznených simulačných príkazov v skripte

1. Nahraďte nasledujúce riadky v mentor_exampskript le.do:

Tabuľka 1. Zadajte hodnoty do mentor_example.do skript

Vymeňte tento riadok	S touto linkou
nastaviť QSYS_SIMDIR	../
vlog files>	vlog -vlog01compat -work work ../PLL_RAM.v vlog -vlog01compat -work work ../UP_COUNTER_IP/UP_COUNTER_IP.v vlog -vlog01compat -work work ../DOWN_COUNTER_IP/DOWN_COUNTER_IP.v vlog -vlog01compat -work work ../ClockPLL/ClockPLL.v vlog -vlog01compat -pracovná práca ../RAMhub/RAMhub.v vlog -vlog01compat -pracovná práca ../testbench_1.v
nastaviť TOP_LEVEL_NAME	nastaviť TOP_LEVEL_NAME tb
spustiť -a	pridať vlnu * view štruktúru view signály bežia -všetko

1. Uložte súbor /PLL_RAM/mentor/mentor_example.do file. Nasledujúci obrázok zobrazuje mentor_example.do file po dokončení revízií:

Obrázok 5. Dokončený skript nastavenia simulácie IP najvyššej úrovne

Zostavte a simulujte návrh

Spustite mentor_ex najvyššej úrovneampSkript le.do v softvéri ModelSim – Intel FPGA Edition na zostavenie a simuláciu vášho návrhu.

1. Spustite softvér ModelSim – Intel FPGA Edition. GUI ModelSim – Intel FPGA Edition organizuje prvky vašej simulácie do samostatných okien a kariet.
2. Z adresára projektu PLL_RAM otvorte testbench_1.v file. Podobne otvorte mentor/mentor_example.do file.
3. Ak chcete zobraziť okno Prepis, kliknite View ➤ Prepis. Príkazy pre ModelSim – Intel FPGA Edition môžete zadávať priamo v okne Prepis.
4. Do okna Prepis zadajte nasledujúci príkaz a stlačte kláves Enter: do mentor_example.do

Návrh sa zostavuje a simuluje podľa vašich špecifikácií v mentor_example.no skript. Nasledujúci obrázok zobrazuje simulátor ModelSim – Intel FPGA Edition:

Obrázok 6. ModelSim – GUI edície Intel FPGA

View Signálne priebehy

Postupujte podľa týchto krokov view signály v simulačnom tvare vlny testbench_1.v:

1. Kliknite na okno Wave. Simulačný priebeh končí na 11030 ns, ako špecifikuje testovacia plocha. V okne Wave sú uvedené signály CLOCK, WE, OFFSET, RESET_N a RD_DATA.

Obrázok 7. Okno ModelSim – Intel FPGA Edition Wave Window

1. Komu view signálov v dizajne pll_ram.v najvyššej úrovne, kliknite na kartu Sim. Okno Sim sa synchronizuje s oknom Objekty.

Obrázok 8. ModelSim – Intel FPGA Edition Sim and Objects Windows

1. Komu view signály modulu najvyššej úrovne, rozbaľte priečinok tb na karte Objekty. Podobne rozbaľte priečinok Test1. Okno Objects zobrazuje signály UP_module, DOWN_module, PLL_module a RAM_module.
2. V okne Sim kliknite na modul pod Test1, aby sa v okne Objekty zobrazili signály modulu.
3. View simulačná knižnica files v okne Knižnica.

Obrázok 9. Okno ModelSim – Intel FPGA Edition Library

Pridajte signály do simulácie

Signály CLOCK, WE, OFFSET, RESET_N a RD_DATA sa automaticky objavia v okne Wave, pretože tieto I/O definuje dizajn najvyššej úrovne. Okrem toho môžete do simulácie voliteľne pridať interné signály.

1. V okne Objects nájdite moduly UP_module, DOWN_module, PLL_module a RAM_module.
2. V okne Objects vyberte RAM_module. Vstupy a výstupy modulu sú
3. displej.

Obrázok 10. Okno Pridať signály do vlny

1. Ak chcete pridať interné signály medzi počítadlo a dvojportový modul RAM, kliknite pravým tlačidlom myši na rdaddress a potom kliknite na Pridať vlnu.
2. Ak chcete pridať interné signály medzi up-counter a dvojportový modul RAM, kliknite pravým tlačidlom myši na wraddress a potom kliknite na Add Wave. Prípadne môžete tieto signály presunúť myšou z okna Objects do okna Wave.
3. Ak chcete vygenerovať priebehy pre nové signály, ktoré pridáte, kliknite na položku Simulovať ➤ Spustiť ➤ Pokračovať.

Znovu spustite simuláciu

Ak vykonáte zmeny v nastavení simulácie, ako je pridanie signálov do okna Wave alebo úprava súboru testbench_1.v, musíte simuláciu spustiť znova file. Ak chcete znova spustiť simuláciu, postupujte podľa týchto krokov:

1. V simulátore ModelSim – Intel FPGA Edition kliknite na Simulate ➤ Restart. Ponechajte predvolené možnosti a kliknite na tlačidlo OK. Tieto možnosti vymažú priebehy a reštartujú čas simulácie, pričom si zachovajú potrebné signály a nastavenia.
   Poznámka: Prípadne môžete znova spustiť /PLL_RAM/mentor/mentor_example.do skript na opätovné spustenie simulácie na príkazovom riadku.
2. Kliknite na položku Simulovať ➤ Spustiť ➤ Spustiť - všetko. Testbench_1.v file simuluje podľa špecifikácií testovacej stolice. Ak chcete pokračovať v simulácii, kliknite na Simulovať ➤ Spustiť ➤ Pokračovať. Tento príkaz pokračuje v simulácii, kým nekliknete na tlačidlo Stop.

Upravte simulačný test

Testbench_1.v example testbench testuje iba špecifický súbor podmienok a testovacích prípadov. Súbor testbench_1.v môžete upraviť manuálne file v simulátore ModelSim – Intel FPGA Edition na testovanie ďalších prípadov a podmienok:

1. Otvorte testbench_1.v file v simulátore ModelSim – Intel FPGA Edition.
2. Kliknite pravým tlačidlom myši na testbench_1.v file na potvrdenie, že file nie je nastavené na Len na čítanie.
3. Zadajte a uložte ďalšie parametre testbench v testbench_1.v file.
4. Ak chcete vygenerovať krivky pre testovaciu plochu, ktorú upravujete, kliknite na Simulovať ➤ Reštartovať.
5. Kliknite na položku Simulovať ➤ Spustiť ➤ Spustiť - všetko.

ModelSim – Intel FPGA Edition Simulation Quick-Start História revízií

Verzia dokumentu	Verzia Intel Quartus Prime	Zmeny
2019.12.30	19.4	• Aktualizované kroky a snímky obrazovky pre Intel Quartus Prime Pro Edition verzie 19.4. • Aktualizovaný dizajn naprample file odkaz a obsah.
2018.09.25	18.0	Opravené chyby syntaxe v mentor_example.do skript.
2018.05.07	18.0	Nepotrebný krok bol odstránený z Spustite simuláciu v príkazovom riadku postup.
2017.07.15	17.1	Prvotné uvoľnenie.

Intel Corporation. Všetky práva vyhradené. Intel, logo Intel a ďalšie značky Intel sú ochranné známky spoločnosti Intel Corporation alebo jej dcérskych spoločností. Spoločnosť Intel zaručuje výkon svojich FPGA a polovodičových produktov podľa aktuálnych špecifikácií v súlade so štandardnou zárukou spoločnosti Intel, ale vyhradzuje si právo kedykoľvek bez upozornenia zmeniť akékoľvek produkty a služby. Spoločnosť Intel nepreberá žiadnu zodpovednosť ani zodpovednosť vyplývajúcu z aplikácie alebo používania akýchkoľvek informácií, produktov alebo služieb opísaných v tomto dokumente, pokiaľ to nie je výslovne písomne ​​dohodnuté spoločnosťou Intel. Zákazníkom spoločnosti Intel sa odporúča získať najnovšiu verziu špecifikácií zariadenia skôr, ako sa budú spoliehať na akékoľvek zverejnené informácie a pred zadaním objednávky produktov alebo služieb.

• Iné názvy a značky môžu byť majetkom iných.

Dokumenty / zdroje

intel UG-20093 ModelSim FPGA Edition Simulation [pdf] Používateľská príručka UG-20093 ModelSim FPGA Edition Simulation, UG-20093, ModelSim FPGA Edition Simulation, FPGA Edition Simulation, Edition Simulation

Referencie

• Používateľská príručka