Intel UG-20093 ModelSim Édition FPGA Simulation

ModelSim* – Démarrage rapide de la simulation Intel® FPGA Edition Intel® Quartus® Prime Pro Edition

Ce document montre comment simuler une conception Intel® Quartus® Prime Pro Edition dans le simulateur ModelSim* – Intel FPGA Edition. La simulation de conception vérifie votre conception avant la programmation de l'appareil. Le logiciel Intel Quartus Prime génère la simulation files pour les simulateurs EDA pris en charge lors de la compilation de la conception.
Figure 1. ModelSim – Édition Intel FPGA

La simulation de conception consiste à générer une simulation files, compiler des modèles de simulation, exécuter la simulation, et viewles résultats. Les étapes suivantes décrivent ce flux :

1. Ouvrez l'Example Conception à la page 4
2. Spécifier les paramètres de l'outil EDA à la page 4
3. Générer un modèle de script de configuration du simulateur à la page 5
4. Modifier le script de configuration du simulateur à la page 6
5. Compiler et simuler la conception à la page 8
6. View Formes d'onde du signal à la page 9
7. Ajouter des signaux à la simulation à la page 11
8. Relancer la simulation à la page 12
9. Modifier le banc d'essai de simulation à la page 12

Ouvrez l'Example Design

La PLL_RAM exampLa conception du fichier comprend des cœurs Intel FPGA IP pour démontrer le flux de simulation de base. Télécharger l'example design files et ouvrez le projet dans le logiciel Intel Quartus Prime.
Note: Ce démarrage rapide nécessite une compréhension de base de la syntaxe du langage de description du matériel et du flux de conception Intel Quartus Prime, comme le décrit la formation en ligne Intel Quartus Prime Pro Edition Foundation.

1. Téléchargez et décompressez l'ex de conception Quartus_Pro_PLL_RAM.zipample.
2. Lancez le logiciel Intel Quartus Prime Pro Edition version 19.4 ou ultérieure.
3. Pour ouvrir l'example projet de conception, cliquez sur File ➤ Ouvrir Projet, sélectionnez le projet pll_ram.qpf file, puis cliquez sur OK.

Figure 2. Projet pll_ram dans l'édition Intel Quartus Prime Pro

Spécifier les paramètres de l'outil EDA

Spécifier les paramètres de l'outil EDA pour générer la simulation files pour les simulateurs pris en charge.

1. Dans le logiciel Intel Quartus Prime, cliquez sur Devoirs ➤ Paramètres ➤ Paramètres de l'outil EDA.
2. Sous Simulation, sélectionnez ModelSim-Intel FPGA comme nom d'outil. Conservez les paramètres par défaut pour Format for output netlist et Output directory.

Générer un modèle de script de configuration du simulateur

Les scripts de configuration du simulateur vous aident à simuler les cœurs IP dans votre conception. Suivez ces étapes pour générer le modèle de script de configuration du simulateur spécifique au fournisseur pour les modules IP dans l'exampla conception. Vous pouvez ensuite personnaliser ce modèle pour vos objectifs de simulation spécifiques.

1. Pour compiler la conception, cliquez sur Traitement ➤ Démarrer la compilation. La fenêtre Messages indique quand la compilation est terminée.
2. Cliquez sur Outils ➤ Générer le script de configuration du simulateur pour IP. Conservez le répertoire de sortie par défaut et utilisez les chemins relatifs dans la mesure du possible pour le script de configuration file. Le modèle de script de configuration est généré dans le répertoire que vous spécifiez.

Figure 3. Boîte de dialogue Générer les scripts de configuration du simulateur IP

Modifier le script de configuration du simulateur

Modifiez le script de configuration du simulateur généré pour activer des commandes spécifiques qui simulent les cœurs IP dans le projet.

1. Dans un éditeur de texte, ouvrez le fichier /PLL_RAM/mentor/msim_setup.tcl file.
2. Créer un nouveau texte file avec le nom mentor_example.do et enregistrez-le dans le répertoire /PLL_RAM/mentor/.
3. Dans le fichier msim_setup.tcl file, copiez la section de code incluse dans les commentaires TOP-LEVEL TEMPLATE - BEGIN et TOP-LEVEL TEMPLATE - END, puis collez ce code dans le nouveau mentor_example.do file.
4. Dans le mentor_example.do file, supprimez les caractères dièse (#) précédant les lignes en surbrillance suivantes pour activer les commandes de compilation :

Figure 4. Décommenter les commandes de simulation en surbrillance dans le script

1. Remplacez les lignes suivantes dans le mentor_exampscript le.do :

Tableau 1. Spécifiez les valeurs dans mentor_example.do Script

Remplacer cette ligne	Avec cette ligne
définir QSYS_SIMDIR	.. /
vlog files>	vlog -vlog01compat -work travail ../PLL_RAM.v vlog -vlog01compat -work work ../UP_COUNTER_IP/UP_COUNTER_IP.v vlog -vlog01compat -work work ../DOWN_COUNTER_IP/DOWN_COUNTER_IP.v vlog -vlog01compat -work work ../ClockPLL/ClockPLL.v vlog -vlog01compat -travail travail ../RAMhub/RAMhub.v vlog -vlog01compat -travail travail ../testbench_1.v
définir TOP_LEVEL_NAME	définir TOP_LEVEL_NAME tb
exécuter -a	ajouter une vague * view structure view les signaux fonctionnent -tous

1. Enregistrez la /PLL_RAM/mentor/mentor_example.do file. La figure suivante montre le mentor_example.do file une fois les révisions terminées :

Figure 5. Script de configuration de simulation IP de niveau supérieur terminé

Compiler et simuler la conception

Exécutez le mentor_ex de niveau supérieurample.do dans le logiciel ModelSim – Intel FPGA Edition pour compiler et simuler votre conception.

1. Lancez le logiciel ModelSim – Intel FPGA Edition. L'interface graphique ModelSim – Intel FPGA Edition organise les éléments de votre simulation dans des fenêtres et des onglets séparés.
2. Depuis le répertoire du projet PLL_RAM, ouvrez le testbench_1.v file. De même, ouvrez le mentor/mentor_example.do file.
3. Pour afficher la fenêtre Transcription, cliquez sur View ➤ Transcription. Vous pouvez entrer des commandes pour ModelSim – Intel FPGA Edition directement dans la fenêtre Transcript.
4. Tapez la commande suivante dans la fenêtre de transcription, puis appuyez sur Entrée : do mentor_example.do

La conception compile et simule, selon vos spécifications dans le mentor_exampscript le.no. La figure suivante montre le simulateur ModelSim – Intel FPGA Edition :

Figure 6. ModelSim – Interface graphique Intel FPGA Edition

View Formes d'onde des signaux

Suivez ces étapes pour view signaux dans la forme d'onde de simulation testbench_1.v :

1. Cliquez sur la fenêtre Wave. La forme d'onde de simulation se termine à 11030 ns, comme le spécifie le banc d'essai. La fenêtre Wave répertorie les signaux CLOCK, WE, OFFSET, RESET_N et RD_DATA.

Figure 7. ModelSim – Fenêtre d'onde Intel FPGA Edition

1. À view les signaux dans la conception de niveau supérieur pll_ram.v, cliquez sur l'onglet Sim. La fenêtre Sim se synchronise avec la fenêtre Objets.

Figure 8. ModelSim – Sim et fenêtres d'objets Intel FPGA Edition

1. À view les signaux du module de niveau supérieur, développez le dossier tb dans l'onglet Objets. De même, développez le dossier Test1. La fenêtre Objets affiche les signaux UP_module, DOWN_module, PLL_module et RAM_module.
2. Dans la fenêtre Sim, cliquez sur un module sous Test1 pour afficher les signaux du module dans la fenêtre Objets.
3. View la bibliothèque de simulation files dans la fenêtre Bibliothèque.

Figure 9. ModelSim – Fenêtre de la bibliothèque Intel FPGA Edition

Ajouter des signaux à la simulation

Les signaux CLOCK, WE, OFFSET, RESET_N et RD_DATA apparaissent automatiquement dans la fenêtre Wave car la conception de niveau supérieur définit ces E/S. De plus, vous pouvez éventuellement ajouter des signaux internes à la simulation.

1. Dans la fenêtre Objets, localisez les modules UP_module, DOWN_module, PLL_module et RAM_module.
2. Dans la fenêtre Objets, sélectionnez RAM_module. Les entrées et les sorties du module sont
3. afficher.

Figure 10. Ajouter des signaux à la fenêtre Wave

1. Pour ajouter les signaux internes entre le décompteur et le module RAM à double port, cliquez avec le bouton droit sur rdaddress puis cliquez sur Add Wave.
2. Pour ajouter les signaux internes entre le compteur progressif et le module RAM à double port, cliquez avec le bouton droit sur wraddress, puis cliquez sur Add Wave. Vous pouvez également faire glisser et déposer ces signaux de la fenêtre Objets vers la fenêtre Wave.
3. Pour générer les formes d'onde des nouveaux signaux que vous ajoutez, cliquez sur Simuler ➤ Exécuter ➤ Continuer.

Relancer la simulation

Vous devez réexécuter la simulation si vous apportez des modifications à la configuration de la simulation, telles que l'ajout de signaux à la fenêtre Wave ou la modification de testbench_1.v file. Suivez ces étapes pour relancer la simulation :

1. Dans le simulateur ModelSim – Intel FPGA Edition, cliquez sur Simuler ➤ Redémarrer. Conservez les options par défaut et cliquez sur OK. Ces options effacent les formes d'onde et redémarrent le temps de simulation, tout en conservant les signaux et paramètres nécessaires.
   Note: Alternativement, vous pouvez réexécuter le /PLL_RAM/mentor/mentor_example.do script pour relancer la simulation en ligne de commande.
2. Cliquez sur Simuler ➤ Exécuter ➤ Exécuter -tout. Le banc d'essai_1.v file simule selon les spécifications du banc d'essai. Pour continuer la simulation, cliquez sur Simuler ➤ Exécuter ➤ Continuer. Cette commande continue la simulation jusqu'à ce que vous cliquiez sur le bouton Arrêter.

Modifier le banc d'essai de simulation

Le testbench_1.v example testbench ne teste qu'un ensemble spécifique de conditions et de cas de test. Vous pouvez modifier manuellement le testbench_1.v file dans le simulateur ModelSim – Intel FPGA Edition pour tester d'autres cas et conditions :

1. Ouvrez le testbench_1.v file dans le simulateur ModelSim – Intel FPGA Edition.
2. Faites un clic droit dans le testbench_1.v file pour confirmer que le file n'est pas défini sur Lecture seule.
3. Entrez et enregistrez tous les paramètres de testbench supplémentaires dans testbench_1.v file.
4. Pour générer les formes d'onde d'un banc d'essai que vous modifiez, cliquez sur Simuler ➤ Redémarrer.
5. Cliquez sur Simuler ➤ Exécuter ➤ Exécuter -tout.

ModelSim - Historique des révisions du démarrage rapide de la simulation Intel FPGA Edition

Version du document	Version Intel Quartus Prime	Changements
2019.12.30	19.4	• Étapes et captures d'écran mises à jour pour Intel Quartus Prime Pro Edition version 19.4. • Conception mise à jour example file lien et contenu.
2018.09.25	18.0	Correction des erreurs de syntaxe dans mentor_example.do Script.
2018.05.07	18.0	Suppression de l'étape inutile de Exécuter la simulation en ligne de commande procédure.
2017.07.15	17.1	Version initiale.

Société intel. Tous les droits sont réservés. Intel, le logo Intel et les autres marques Intel sont des marques commerciales d'Intel Corporation ou de ses filiales. Intel garantit les performances de ses produits FPGA et semi-conducteurs selon les spécifications actuelles conformément à la garantie standard d'Intel, mais se réserve le droit d'apporter des modifications à tout produit et service à tout moment et sans préavis. Intel n'assume aucune responsabilité découlant de l'application ou de l'utilisation de toute information, produit ou service décrit dans le présent document, sauf accord exprès et écrit d'Intel. Il est conseillé aux clients d'Intel d'obtenir la dernière version des spécifications de l'appareil avant de se fier aux informations publiées et avant de passer des commandes de produits ou de services.

• D’autres noms et marques peuvent être revendiqués comme étant la propriété d’autrui.

Documents / Ressources

Intel UG-20093 ModelSim Édition FPGA Simulation [pdf] Guide de l'utilisateur UG-20093 Simulation de l'édition ModelSim FPGA, UG-20093, Simulation de l'édition ModelSim FPGA, Simulation de l'édition FPGA, Simulation de l'édition

Références

• Manuel d'utilisation