intel UG-20093 ModelSim FPGA エディション シミュレーション

ModelSim* – Intel® FPGA エディション シミュレーション クイックスタート Intel® Quartus® Prime プロ エディション

このドキュメントでは、ModelSim* – Intel FPGA EditionシミュレーターでIntel® Quartus® Prime Pro Editionデザインをシミュレーションする方法を説明します。デザインシミュレーションは、デバイスプログラミングの前にデザインを検証します。Intel Quartus Primeソフトウェアはシミュレーションを生成します。 file設計コンパイル中にサポートされている EDA シミュレーターを使用します。
図 1. ModelSim – Intel FPGA エディション

設計シミュレーションにはシミュレーションの生成が含まれる files、シミュレーション モデルのコンパイル、シミュレーションの実行、および view結果を表示します。 次の手順では、このフローについて説明します。

1. Exを開くamp4 ページのデザイン
2. 4 ページの EDA ツール設定の指定
3. シミュレータ セットアップ スクリプト テンプレートの生成 (5 ページ)
4. シミュレータセットアップスクリプトを変更する（6ページ）
5. デザインのコンパイルとシミュレーション (8 ページ)
6. View 信号波形 (9 ページ)
7. シミュレーションへの信号の追加 (11 ページ)
8. シミュレーションの再実行 (12 ページ)
9. 12ページのシミュレーションテストベンチの変更

Exを開くampルデザイン

PLL_RAM exampleデザインには、基本的なシミュレーションフローを示すIntel FPGA IPコアが含まれています。exをダウンロードしてくださいampルデザイン files をクリックし、Intel Quartus Prime ソフトウェアでプロジェクトを開きます。
注記： このクイックスタートでは、Intel Quartus Prime Pro Edition Foundation オンライン トレーニングで説明されているように、ハードウェア記述言語の構文と Intel Quartus Prime 設計フローの基本的な理解が必要です。

1. Quartus_Pro_PLL_RAM.zip デザイン ex をダウンロードして解凍します。ampル。
2. Intel Quartus Prime Pro Edition ソフトウェア バージョン 19.4 以降を起動します。
3. 元を開くにはampファイルデザインプロジェクト、クリック File ➤ プロジェクトを開き，pll_ram.qpf プロジェクトを選択します fileをクリックし、[OK] をクリックします。

図2. Intel Quartus Prime Pro Editionのpll_ramプロジェクト

EDA ツール設定の指定

シミュレーションを生成するための EDA ツール設定の指定 fileサポートされているシミュレーターについては、こちらをご覧ください。

1. インテル Quartus Prime ソフトウェアで、Assignments ➤ Settings ➤ EDA Tool Settings をクリックします。
2. シミュレーションで、ツール名として ModelSim-Intel FPGA を選択します。出力ネットリストのフォーマットと出力ディレクトリはデフォルト設定のままにします。

シミュレータ セットアップ スクリプト テンプレートの生成

シミュレータセットアップスクリプトは、設計内のIPコアをシミュレートするのに役立ちます。次の手順に従って、exのIPモジュール用のベンダー固有のシミュレータセットアップスクリプトテンプレートを生成します。ampルデザイン。 その後、特定のシミュレーションの目標に合わせてこのテンプレートをカスタマイズできます。

1. デザインをコンパイルするには、Processing ➤ Start Compilation をクリックします。 コンパイルが完了すると、[メッセージ] ウィンドウに表示されます。
2. Tools > Generate Simulator Setup Script for IP をクリックします。 デフォルトの出力ディレクトリを保持し、可能な限り相対パスを使用するセットアップ スクリプトの設定 fileセットアップ スクリプト テンプレートは、指定したディレクトリに生成されます。

図 3. Generate Simulator Setup Scripts IP ダイアログ ボックス

シミュレータセットアップスクリプトを変更する

生成されたシミュレーターのセットアップ スクリプトを変更して、プロジェクト内の IP コアをシミュレートする特定のコマンドを有効にします。

1. テキストエディタで、/PLL_RAM/mentor/msim_setup.tclを開きます。 file.
2. 新しいテキストを作成する file mentor_ex という名前でample.do を作成し、/PLL_RAM/mentor/ ディレクトリに保存します。
3. msim_setup.tcl 内 file、TOP-LEVEL TEMPLATE – BEGIN および TOP-LEVEL TEMPLATE – END コメントで囲まれたコードのセクションをコピーし、このコードを新しい mentor_ex に貼り付けます。ampルド file.
4. mentor_ex でampルド fileコンパイル コマンドを有効にするには、次の強調表示された行の前の単一のポンド (#) 文字を削除します。

図 4. スクリプト内の強調表示されたシミュレーション コマンドのコメントを解除

1. mentor_ex の次の行を置き換えますample.do スクリプト:

表 1. mentor_ex での値の指定ample.do スクリプト

この行を置換	この行で
QSYS_SIMDIRを設定する	.. /
ブログ files>	vlog -vlog01compat -work work ../PLL_RAM.v vlog -vlog01compat -work work ../UP_COUNTER_IP/UP_COUNTER_IP.v vlog -vlog01compat -work work ../DOWN_COUNTER_IP/DOWN_COUNTER_IP.v vlog -vlog01compat -work work ../ClockPLL/ClockPLL.v vlog -vlog01compat -work work ../RAMhub/RAMhub.v vlog -vlog01compat -work work ../testbench_1.v
TOP_LEVEL_NAME を設定	TOP_LEVEL_NAME を設定
実行 -a	波を追加 * view 構造 view シグナル run -all

1. /PLL_RAM/mentor/mentor_exを保存します。ampルド file. 次の図は、mentor_ex を示しています。ampルド file 改訂が完了した後:

図 5. 完成した最上位 IP シミュレーション セットアップ スクリプト

デザインのコンパイルとシミュレーション

最上位の mentor_ex を実行しますampModelSim – Intel FPGA Edition ソフトウェアの le.do スクリプトを使用して、デザインをコンパイルおよびシミュレートします。

1. ModelSim – Intel FPGA Edition ソフトウェアを起動します。ModelSim – Intel FPGA Edition GUI は、シミュレーションの要素を個別のウィンドウとタブに整理します。
2. PLL_RAMプロジェクトディレクトリからtestbench_1.vを開きます。 file同様に、mentor/mentor_exを開きます。ampルド file.
3. [トランスクリプト] ウィンドウを表示するには、 View ➤ トランスクリプト。ModelSim – Intel FPGA Edition のコマンドをトランスクリプト ウィンドウに直接入力できます。
4. [トランスクリプト] ウィンドウに次のコマンドを入力し、Enter キーを押します: do mentor_exampルド

設計は、mentor_exの仕様に従ってコンパイルおよびシミュレーションされます。ample.no スクリプト。次の図は、ModelSim – Intel FPGA Edition シミュレータを示しています。

図6. ModelSim – Intel FPGA Edition GUI

View 信号波形

以下の手順に従って view testbench_1.v シミュレーション波形の信号:

1. 波形ウィンドウをクリックします。 テストベンチで指定されているように、シミュレーション波形は 11030 ns で終了します。 波形ウィンドウには、CLOCK、WE、OFFSET、RESET_N、および RD_DATA 信号が一覧表示されます。

図 7. ModelSim – Intel FPGA Edition の波形ウィンドウ

1. に view トップレベルの pll_ram.v デザインの信号を表示するには、[Sim] タブをクリックします。[Sim] ウィンドウは [Objects] ウィンドウと同期します。

図 8. ModelSim – Intel FPGA Edition のシミュレーションとオブジェクト ウィンドウ

1. に view 最上位モジュール信号を表示するには、[オブジェクト] タブで tb フォルダーを展開します。同様に、Test1 フォルダーを展開します。[オブジェクト] ウィンドウには、UP_module、DOWN_module、PLL_module、および RAM_module 信号が表示されます。
2. Sim ウィンドウで、Test1 の下のモジュールをクリックして、オブジェクト ウィンドウにモジュールの信号を表示します。
3. View シミュレーション ライブラリ file[ライブラリ] ウィンドウに表示されます。

図9. ModelSim – Intel FPGA Editionのライブラリウィンドウ

シミュレーションへの信号の追加

CLOCK、WE、OFFSET、RESET_N、および RD_DATA 信号は、最上位デザインでこれらの I/O が定義されているため、波形ウィンドウに自動的に表示されます。 さらに、必要に応じて内部信号をシミュレーションに追加できます。

1. [Objects] ウィンドウで、UP_module、DOWN_module、PLL_module、および RAM_module モジュールを見つけます。
2. オブジェクトウィンドウで、RAM_moduleを選択します。モジュールの入力と出力は
3. 画面。

図 10. 波形ウィンドウに信号を追加する

1. ダウンカウンタとデュアルポート RAM モジュール間の内部信号を追加するには、rdaddress を右クリックし、[波形の追加] をクリックします。
2. アップカウンタとデュアルポート RAM モジュール間の内部信号を追加するには、wraddress を右クリックし、[波形の追加] をクリックします。または、これらの信号を [オブジェクト] ウィンドウから [波形] ウィンドウにドラッグ アンド ドロップすることもできます。
3. 追加した新しい信号の波形を生成するには、[シミュレート] ➤ [実行] ➤ [続行] をクリックします。

シミュレーションを再実行

波形ウィンドウに信号を追加したり、testbench_1.v を変更するなど、シミュレーションの設定を変更した場合は、シミュレーションを再実行する必要があります。 file. 次の手順に従って、シミュレーションを再実行します。

1. ModelSim – Intel FPGA Edition シミュレーターで、[Simulate] ➤ [Restart] をクリックします。デフォルトのオプションを保持して、[OK] をクリックします。これらのオプションは、波形をクリアし、必要な信号と設定を保持しながらシミュレーション時間を再開します。
   注記： あるいは、/PLL_RAM/mentor/mentor_exを再実行することもできます。ampコマンドラインでシミュレーションを再実行する le.do スクリプト。
2. [シミュレート] ➤ [実行] ➤ [すべて実行] をクリックします。 テストベンチ_1.v file テストベンチの仕様に従ってシミュレートします。 シミュレーションを続行するには、[シミュレート] ➤ [実行] ➤ [続行] をクリックします。 このコマンドは、[停止] ボタンをクリックするまでシミュレーションを続行します。

シミュレーションテストベンチを変更する

testbench_1.v exはampleテストベンチは特定の条件とテストケースのセットのみをテストします。testbench_1.vを手動で編集することができます。 file ModelSim – Intel FPGA Editionシミュレーターで他のケースや条件をテストします。

1. testbench_1.vを開く file ModelSim – Intel FPGA Edition シミュレーターで。
2. testbench_1.vを右クリック file 確認するために file 読み取り専用に設定されていません。
3. 追加のテストベンチパラメータをtestbench_1.vに入力して保存します。 file.
4. 変更したテストベンチの波形を生成するには、[シミュレート] ➤ [再起動] をクリックします。
5. [シミュレート] ➤ [実行] ➤ [すべて実行] をクリックします。

ModelSim – Intel FPGA エディション シミュレーション クイックスタートの改訂履歴

ドキュメントバージョン	インテル Quartus Prime バージョン	変更点
2019.12.30	19.4	• Intel Quartus Prime Pro Edition バージョン 19.4 の手順とスクリーンショットを更新しました。 • 更新されたデザインexample file リンクとコンテンツ。
2018.09.25	18.0	mentor_ex の構文エラーを修正しましたample.do スクリプト。
2018.05.07	18.0	不要なステップを削除 コマンドラインでシミュレーションを実行する 手順。
2017.07.15	17.1	初回リリース。

インテルコーポレーション。 全著作権所有。 Intel、Intel ロゴ、およびその他の Intel マークは、Intel Corporation またはその子会社の商標です。 インテルは、インテルの標準保証に従って、FPGA および半導体製品の性能を現在の仕様に合わせて保証しますが、予告なしにいつでも製品およびサービスを変更する権利を留保します。 インテルは、インテルが書面で明示的に同意した場合を除き、ここに記載されている情報、製品、またはサービスの適用または使用から生じる一切の責任を負わないものとします。 インテルのお客様は、公開されている情報を信頼したり、製品やサービスを注文したりする前に、最新バージョンのデバイス仕様を入手することをお勧めします。

• その他の名前およびブランドは、他者の財産として主張される場合があります。

ドキュメント / リソース

intel UG-20093 ModelSim FPGA エディション シミュレーション [pdf] ユーザーガイド UG-20093 ModelSim FPGA エディション シミュレーション、UG-20093、ModelSim FPGA エディション シミュレーション、FPGA エディション シミュレーション、エディション シミュレーション

参考文献

• ユーザーマニュアル