intel UG-20093 ModelSim FPGA Edition Simulimi

ModelSim* – Intel® FPGA Edition Simulimi Fillimi i shpejtë Intel® Quartus® Prime Pro Edition

Ky dokument demonstron se si të simuloni një dizajn Intel® Quartus® Prime Pro Edition në simulatorin ModelSim* – Intel FPGA Edition. Simulimi i dizajnit verifikon dizajnin tuaj përpara programimit të pajisjes. Softueri Intel Quartus Prime gjeneron simulim files për simulatorët EDA të mbështetur gjatë përpilimit të dizajnit.
Figura 1. ModelSim – Intel FPGA Edition

Simulimi i projektimit përfshin gjenerimin e simulimit files, përpilimi i modeleve të simulimit, ekzekutimi i simulimit dhe viewduke marrë rezultatet. Hapat e mëposhtëm përshkruajnë këtë rrjedhë:

1. Hapni Example Dizajni në faqen 4
2. Specifikoni Cilësimet e veglave EDA në faqen 4
3. Krijo një shabllon të skriptit të konfigurimit të simulatorit në faqen 5
4. Ndryshoni skriptin e konfigurimit të simulatorit në faqen 6
5. Përpiloni dhe simuloni dizajnin në faqen 8
6. View Format e valëve të sinjalit në faqen 9
7. Shtoni sinjale te simulimi në faqen 11
8. Riprodhoni simulimin në faqen 12
9. Modifiko Simulation Testbench në faqen 12

Hapni Example Dizajni

PLL_RAM ishampDizajni përfshin bërthamat IP të Intel FPGA për të demonstruar rrjedhën bazë të simulimit. Shkarkoni ishample design files dhe hapni projektin në softuerin Intel Quartus Prime.
Shënim: Ky Fillim i Shpejtë kërkon një kuptim bazë të sintaksës së gjuhës së përshkrimit të harduerit dhe rrjedhës së dizajnit Intel Quartus Prime, siç përshkruan Trajnimi Online i Fondacionit Intel Quartus Prime Pro Edition.

1. Shkarkoni dhe çzipni modelin Quartus_Pro_PLL_RAM.zip example.
2. Hapni versionin 19.4 të softuerit Intel Quartus Prime Pro Edition ose më vonë.
3. Për të hapur ishampnë projektin e projektimit, klikoni File ➤ Hapni Projektin, zgjidhni projektin pll_ram.qpf file, dhe më pas klikoni OK.

Figura 2. Projekti pll_ram në versionin Intel Quartus Prime Pro

Specifikoni cilësimet e veglave EDA

Specifikoni cilësimet e veglës EDA për të gjeneruar simulim files për simulatorët e mbështetur.

1. Në softuerin Intel Quartus Prime, klikoni Assignments ➤ Settings ➤ EDA Tool Settings.
2. Nën Simulimi, zgjidhni ModelSim-Intel FPGA si emrin e mjetit. Ruani cilësimet e paracaktuara për Format për listën e rrjetit të daljes dhe direktorinë e daljes.

Gjeneroni një shabllon të skriptit të konfigurimit të simulatorit

Skriptet e konfigurimit të simulatorit ju ndihmojnë të simuloni bërthamat IP në dizajnin tuaj. Ndiqni këto hapa për të gjeneruar shabllonin e skriptit të konfigurimit të simulatorit specifik për shitësin për modulet IP në ishample design. Më pas mund ta personalizoni këtë shabllon për qëllimet tuaja specifike të simulimit.

1. Për të përpiluar dizajnin, klikoni Processing ➤ Start Compilation. Dritarja e Mesazheve tregon kur kompilimi ka përfunduar.
2. Klikoni Tools ➤ Generate Simulator Setup Script for IP. Ruani direktorinë e parazgjedhur të Output dhe Përdorni shtigje relative kurdo që është e mundur cilësimin për skriptin e konfigurimit file. Shablloni i skriptit të konfigurimit gjenerohet në drejtorinë që specifikoni.

Figura 3. Gjeneroni kutinë e dialogut IP të skripteve të konfigurimit të simulatorit

Modifiko skriptin e konfigurimit të simulatorit

Modifikoni skriptin e krijuar të konfigurimit të simulatorit për të mundësuar komanda specifike që simulojnë bërthamat IP në projekt.

1. Në një redaktues teksti, hapni /PLL_RAM/mentor/msim_setup.tcl file.
2. Krijo një tekst të ri file me emrin mentor_example.do dhe ruajeni në drejtorinë /PLL_RAM/mentor/.
3. Në msim_setup.tcl file, kopjoni seksionin e kodit të mbyllur brenda komenteve TOP-LEVEL TEMPLATE – BEGIN dhe TOP-LEVEL TEMPLATE – END, dhe më pas ngjisni këtë kod në mentor_ex të riample.bëj file.
4. Në mentor_example.bëj file, fshini karakteret e vetme paund (#) që i paraprijnë rreshtave të theksuara në vijim për të aktivizuar komandat e përpilimit:

Figura 4. Çkomento komandat e simulimit të theksuara në skript

1. Zëvendësoni rreshtat e mëposhtëm në mentor_exampSkripti le.do:

Tabela 1. Specifikoni vlerat në mentor_example.do Script

Zëvendësoni këtë linjë	Me këtë linjë
cakto QSYS_SIMDIR	../
vlog files>	vlog -vlog01compat -punë pune ../PLL_RAM.v vlog -vlog01compat -puna e punës ../UP_COUNTER_IP/UP_COUNTER_IP.v vlog -vlog01compat -puna e punës ../DOWN_COUNTER_IP/DOWN_COUNTER_IP.v vlog -vlog01compat -puna e punës ../ClockPLL/ClockPLL.v vlog -vlog01compat -work work ../RAMhub/RAMhub.v vlog -vlog01compat -work work ../testbench_1.v
cakto TOP_LEVEL_NAME	cakto TOP_LEVEL_NAME tb
vrapoj -a	shtoni valë * view strukturën view sinjalet drejtuar -të gjithë

1. Ruani /PLL_RAM/mentor/mentor_example.bëj file. Figura e mëposhtme tregon mentor_example.bëj file pas përfundimit të rishikimeve:

Figura 5. Skripti i konfigurimit të simulimit të IP të nivelit të lartë

Përpiloni dhe simuloni dizajnin

Drejtoni mentor_ex të nivelit të lartëampSkripti le.do në softuerin ModelSim – Intel FPGA Edition për të përpiluar dhe simuluar dizajnin tuaj.

1. Hapni softuerin ModelSim – Intel FPGA Edition. ModelSim – Intel FPGA Edition GUI organizon elementet e simulimit tuaj në dritare dhe skeda të veçanta.
2. Nga drejtoria e projektit PLL_RAM, hapni testbench_1.v file. Në mënyrë të ngjashme, hapni mentorin/mentor_example.bëj file.
3. Për të shfaqur dritaren e Transkriptit, klikoni View ➤ Transkript. Ju mund të futni komanda për ModelSim – Intel FPGA Edition direkt në dritaren e Transkriptit.
4. Shkruani komandën e mëposhtme në dritaren e Transkriptit dhe më pas shtypni Enter: do mentor_example.bëj

Dizajni përpilohet dhe simulon, sipas specifikave tuaja në mentor_example.pa skenar. Figura e mëposhtme tregon simulatorin ModelSim – Intel FPGA Edition:

Figura 6. ModelSim – Intel FPGA Edition GUI

View Format e valëve të sinjalit

Ndiqni këto hapa për të view sinjalet në formën e valës së simulimit testbench_1.v:

1. Klikoni dritaren Wave. Forma e valës së simulimit përfundon në 11030 ns, siç specifikon paneli i testimit. Dritarja Wave liston sinjalet CLOCK, WE, OFFSET, RESET_N dhe RD_DATA.

Figura 7. ModelSim – Dritarja e valëve të Edition Intel FPGA

1. te view sinjalet në dizajnin e nivelit të lartë pll_ram.v, klikoni në skedën Sim. Dritarja Sim sinkronizohet me dritaren Objects.

Figura 8. ModelSim – Intel FPGA Edition Sim and Objects Windows

1. te view sinjalizon modulin e nivelit të lartë, zgjeroni dosjen tb në skedën Objects. Në mënyrë të ngjashme, zgjeroni dosjen Test1. Dritarja Objects shfaq sinjalet UP_module, DOWN_module, PLL_module dhe RAM_module.
2. Në dritaren Sim, klikoni një modul nën Test1 për të shfaqur sinjalet e modulit në dritaren Objects.
3. View biblioteka e simulimit files në dritaren e Bibliotekës.

Figura 9. ModelSim – Dritarja e Bibliotekës së Edition Intel FPGA

Shtoni sinjale në simulim

Sinjalet CLOCK, WE, OFFSET, RESET_N dhe RD_DATA shfaqen automatikisht në dritaren Wave sepse dizajni i nivelit të lartë i përcakton këto I/O. Përveç kësaj, mund të shtoni opsionalisht sinjale të brendshme në simulim.

1. Në dritaren Objects, gjeni modulet UP_module, DOWN_module, PLL_module dhe RAM_module.
2. Në dritaren Objects, zgjidhni RAM_module. Hyrjet dhe daljet e modulit janë
3. shfaqja.

Figura 10. Shtoni sinjale në dritaren e valëve

1. Për të shtuar sinjalet e brendshme midis modulit RAM me numërator dhe me dy porte, kliko me të djathtën mbi adresën dhe më pas kliko Add Wave.
2. Për të shtuar sinjalet e brendshme ndërmjet modulit RAM me numërator dhe me dy porte, kliko me të djathtën mbi adresën dhe më pas kliko Add Wave. Përndryshe, ju mund t'i tërhiqni dhe t'i lëshoni këto sinjale nga dritarja Objects në dritaren Wave.
3. Për të gjeneruar format e valëve për sinjalet e reja që shtoni, klikoni Simulo ➤ Run ➤ Continue.

Simulimi i përsëritjes

Duhet të ridrejtoni simulimin nëse bëni ndryshime në konfigurimin e simulimit, të tilla si shtimi i sinjaleve në dritaren e valëve ose modifikimi i testbench_1.v file. Ndiqni këto hapa për të përsëritur simulimin:

1. Në simulatorin ModelSim – Intel FPGA Edition, klikoni Simulate ➤ Rinisni. Mbani opsionet e paracaktuara dhe klikoni OK. Këto opsione pastrojnë format e valëve dhe rinisin kohën e simulimit, duke ruajtur sinjalet dhe cilësimet e nevojshme.
   Shënim: Përndryshe, mund të ridrejtoni /PLL_RAM/mentor/mentor_exampskript le.do për të ridrejtuar simulimin në vijën e komandës.
2. Kliko Simulo ➤ Run ➤ Run -all. The testbench_1.v file simulon sipas specifikimeve të panelit të testimit. Për të vazhduar simulimin, kliko Simulo ➤ Run ➤ Vazhdo. Kjo komandë vazhdon simulimin derisa të klikoni butonin Stop.

Modifiko panelin e testimit të simulimit

The testbench_1.v example testbench teston vetëm një grup specifik kushtesh dhe rastesh testimi. Mund ta modifikoni manualisht testbench_1.v file në simulatorin ModelSim – Intel FPGA Edition për të testuar raste dhe kushte të tjera:

1. Hapni testbench_1.v file në simulatorin ModelSim – Intel FPGA Edition.
2. Klikoni me të djathtën në testbench_1.v file për të konfirmuar që file nuk është caktuar në Read Only.
3. Futni dhe ruani çdo parametër shtesë të testbench në testbench_1.v file.
4. Për të gjeneruar format e valëve për një panel testimi që modifikoni, klikoni Simulo ➤ Rinisni.
5. Kliko Simulo ➤ Run ➤ Run -all.

ModelSim – Historia e rishikimit të fillimit të shpejtë të simulimit të versionit Intel FPGA

Versioni i dokumentit	Versioni i Intel Quartus Prime	Ndryshimet
2019.12.30	19.4	• Hapat dhe pamjet e përditësuara të ekranit për versionin 19.4 të Intel Quartus Prime Pro Edition. • Dizajni i përditësuar p.shample file lidhjen dhe përmbajtjen.
2018.09.25	18.0	Gabimet sintaksore të korrigjuara në mentor_example.do Script.
2018.05.07	18.0	U hoq hapi i panevojshëm nga Ekzekutoni simulimin në vijën e komandës procedurë.
2017.07.15	17.1	Lëshimi fillestar.

Korporata Intel. Të gjitha të drejtat e rezervuara. Intel, logoja e Intel dhe markat e tjera Intel janë marka tregtare të Intel Corporation ose filialeve të saj. Intel garanton performancën e produkteve të saj FPGA dhe gjysmëpërçuese sipas specifikimeve aktuale në përputhje me garancinë standarde të Intel, por rezervon të drejtën të bëjë ndryshime në çdo produkt dhe shërbim në çdo kohë pa paralajmërim. Intel nuk merr përsipër asnjë përgjegjësi ose përgjegjësi që rrjedh nga aplikimi ose përdorimi i ndonjë informacioni, produkti ose shërbimi të përshkruar këtu, përveçse kur është rënë dakord shprehimisht me shkrim nga Intel. Klientët e Intel këshillohen të marrin versionin më të fundit të specifikimeve të pajisjes përpara se të mbështeten në çdo informacion të publikuar dhe përpara se të bëjnë porosi për produkte ose shërbime.

• Emra dhe marka të tjera mund të pretendohen si pronë e të tjerëve.

Dokumentet / Burimet

intel UG-20093 ModelSim FPGA Edition Simulimi [pdfUdhëzuesi i përdoruesit UG-20093 ModelSim FPGA Edition Simulation, UG-20093, ModelSim FPGA Edition Simulation, FPGA Edition Simulation, Edition Simulation

Referencat

• Manuali i Përdoruesit