intel UG-20093 ModelSim FPGA Edition Simulation

ModelSim* - Intel® FPGA Edition Simulation Quick-Start Intel® Quartus® Prime Pro Edition

دا سند ښیې چې څنګه د Intel® Quartus® Prime Pro Edition ډیزاین په ماډلسیم * - Intel FPGA Edition سمیلیټر کې انډول کړئ. ډیزاین سمولیشن ستاسو ډیزاین د وسیلې برنامې دمخه تاییدوي. د Intel Quartus Prime سافټویر سمولیشن تولیدوي fileد ډیزاین تالیف پرمهال د ملاتړ شوي EDA سمیلیټرونو لپاره.
شکل 1. ماډل سیم – د انټل FPGA نسخه

ډیزاین سمولیشن د سمولو تولید کول شامل دي files، د سمولیشن ماډلونه تالیف کول، د سمول چلول، او viewپایلې ترلاسه کول. لاندې مرحلې دا جریان تشریح کوي:

1. Ex خلاص کړئample ډیزاین په 4 پاڼه کې
2. په 4 پاڼه کې د EDA وسیلې ترتیبات مشخص کړئ
3. په 5 مخ کې د سمیلیټر ترتیب سکریپټ ټیمپلیټ رامینځته کړئ
4. په 6 مخ کې د سمیلیټر ترتیب سکریپټ بدل کړئ
5. په 8 مخ کې ډیزاین تالیف او انډول کړئ
6. View د سیګنال څپې په 9 پاڼه کې
7. په 11 مخ کې سمولیشن ته سیګنالونه اضافه کړئ
8. په 12 مخ کې سمول بیا چلول
9. په 12 مخ کې د سمولیشن ټیسټ بینچ تعدیل کړئ

Ex خلاص کړئampد ډیزاین

د PLL_RAM پخوانیampپه ډیزاین کې د Intel FPGA IP کورونه شامل دي ترڅو د لومړني سمولیشن جریان وښیې. پخوانی ډاونلوډ کړئampد ډیزاین files او د Intel Quartus Prime سافټویر کې پروژه خلاص کړئ.
یادونه: دا چټک پیل د هارډویر توضیحي ژبې ترکیب او د Intel Quartus Prime ډیزاین جریان لومړني پوهاوی ته اړتیا لري، لکه څنګه چې د Intel Quartus Prime Pro Edition Foundation آنلاین ټریننګ تشریح کوي.

1. د Quartus_Pro_PLL_RAM.zip ډیزاین ډیزاین ډاونلوډ او خلاص کړئample.
2. د Intel Quartus Prime Pro Edition سافټویر نسخه 19.4 یا وروسته لانچ کړئ.
3. د پخواني خلاصولو لپارهampد ډیزاین پروژه، کلیک وکړئ File ➤ پروژه خلاص کړئ، د pll_ram.qpf پروژه غوره کړئ file، او بیا په OK کلیک وکړئ.

شکل 2. pll_ram پروژه په Intel Quartus Prime Pro Edition کې

د EDA اوزار ترتیبات مشخص کړئ

د سمولیشن تولید لپاره د EDA وسیلې تنظیمات مشخص کړئ fileد ملاتړ شوي سمیلیټرونو لپاره.

1. د Intel Quartus Prime سافټویر کې، په اسائنمنٹس ➤ ترتیبات ➤ د EDA اوزار ترتیبات کلیک وکړئ.
2. د سمولیشن لاندې ، د وسیلې نوم په توګه ماډل سیم - انټل FPGA غوره کړئ. د محصول د نیټ لیست او آؤټ پټ لارښود لپاره د فارمیټ لپاره ډیفالټ تنظیمات وساتئ.

د سمیلیټر سیټ اپ سکریپټ ټیمپلیټ رامینځته کړئ

د سمیلیټر ترتیب سکریپټ تاسو سره ستاسو په ډیزاین کې د IP کورونو سمولو کې مرسته کوي. په پخواني کې د IP ماډلونو لپاره د پلورونکي ځانګړي سمیلیټر ترتیب سکریپټ ټیمپلیټ رامینځته کولو لپاره دا مرحلې تعقیب کړئampد ډیزاین. بیا تاسو کولی شئ دا ټیمپلیټ د خپلو ځانګړو سمولو اهدافو لپاره تنظیم کړئ.

1. د ډیزاین تالیف کولو لپاره، کلیک وکړئ پروسس کول ➤ تالیف پیل کړئ. د پیغامونو کړکۍ په ګوته کوي کله چې تالیف بشپړ شي.
2. په وسیلو کلیک وکړئ ➤ د IP لپاره د سمیلیټر سیټ اپ سکریپټ تولید کړئ. د ډیفالټ آوټ پټ لارښود وساتئ او هرکله چې د سیټ اپ سکریپټ لپاره امکان ولري اړونده لارې وکاروئ file. د ترتیب سکریپټ ټیمپلیټ په هغه لارښود کې رامینځته کیږي چې تاسو یې مشخص کوئ.

شکل 3. د سمیلیټر ترتیب سکریپټ IP ډیالوګ بکس تولید کړئ

د سمیلیټر ترتیب سکریپټ بدل کړئ

د تولید شوي سمیلیټر سیټ اپ سکریپټ بدل کړئ ترڅو ځانګړي کمانډونه فعال کړئ چې په پروژه کې د IP کورونه انډول کوي.

1. په متن ایډیټر کې، /PLL_RAM/mentor/msim_setup.tcl خلاص کړئ file.
2. یو نوی متن جوړ کړئ file د mentor_ex نوم سرهample.do او په /PLL_RAM/mentor/ لارښود کې یې خوندي کړئ.
3. په msim_setup.tcl کې file, د کوډ برخه کاپي کړئ چې د TOP-LEVEL TEMPLEATE – BEGIN او TOP-LEVEL TEMPLATE – END تبصرو کې تړل شوي، او بیا دا کوډ په نوي mentor_ex کې پیسټ کړئample.do file.
4. په لارښود_example.do file، د تالیف کمانډونو د فعالولو لپاره د لاندې روښانه شوي کرښو څخه دمخه واحد پونډ (#) حروف حذف کړئ:

شکل 4. په سکریپټ کې د سمولو کمانډونه روښانه نه کول

1. لاندې کرښې په mentor_ex کې ځای په ځای کړئample.do سکریپټ:

جدول 1. په لارښود کې ارزښتونه مشخص کړئample.do سکریپټ

دا کرښه بدله کړئ	د دې کرښې سره
QSYS_SIMDIR ترتیب کړئ	../
vlog files>	vlog -vlog01compat -د کار کار ../PLL_RAM.v vlog -vlog01compat -work work ../UP_COUNTER_IP/UP_COUNTER_IP.v vlog -vlog01compat -work work ../DOWN_COUNTER_IP/DOWN_COUNTER_IP.v vlog -vlog01compat -work work ../ClockPLL/ClockPLL.v vlog -vlog01compat -work work ../RAMhub/RAMhub.v vlog -vlog01compat -work work ../testbench_1.v
TOP_LEVEL_NAME ترتیب کړئ	TOP_LEVEL_NAME tb ترتیب کړئ
چلول -a	څپې اضافه کړئ * view جوړښت view سیګنالونه چلیږي - ټول

1. خوندي کړئ /PLL_RAM/mentor/mentor_example.do file. لاندې انځور د لارښود_ex ښیېample.do file د بیاکتنې بشپړیدو وروسته:

شکل 5. بشپړ شوی د لوړې کچې IP سمولیشن ترتیب سکریپټ

ډیزاین تالیف او انډول کړئ

د لوړ پوړ لارښود_ex پرمخ وړئampپه موډل سیم کې le.do سکریپټ - د Intel FPGA ایډیشن سافټویر ستاسو ډیزاین تالیف او سمولو لپاره.

1. د ماډل سیم لانچ کړئ - د انټل FPGA ایډیشن سافټویر. موډل سیم - د انټل FPGA نسخه GUI ستاسو د سمولیشن عناصر په جلا وینډوز او ټبونو کې تنظیموي.
2. د PLL_RAM پروژې لارښود څخه، testbench_1.v خلاص کړئ file. په ورته ډول ، لارښود / لارښود_ex خلاص کړئample.do file.
3. د لیږد کړکۍ ښودلو لپاره، کلیک وکړئ View ➤ نقل. تاسو کولی شئ د ModelSim - Intel FPGA Edition لپاره په مستقیم ډول د لیږد کړکۍ کې کمانډونه دننه کړئ.
4. د لیږد په کړکۍ کې لاندې کمانډ ټایپ کړئ او بیا Enter فشار ورکړئ: do mentor_example.do

ډیزاین تالیف او سمول کوي، ستاسو د ځانګړتیاوو سره سم په mentor_ex کېample.no سکریپټ. لاندې ارقام د ماډل سیم - د انټیل FPGA نسخه سمیلیټر ښیې:

شکل 6. ماډل سیم – Intel FPGA Edition GUI

View د سیګنال څپې بڼه

د دې لپاره دا ګامونه تعقیب کړئ view په testbench_1.v سمولیشن څپې کې سیګنالونه:

1. د Wave کړکۍ کلیک وکړئ. د سمولیشن څپې په 11030 ns پای ته رسیږي، لکه څنګه چې ټیسټ بینچ مشخص کوي. د څپې کړکۍ د CLOCK، WE، OFFSET، RESET_N، او RD_DATA سیګنالونه لیست کوي.

شکل 7. ModelSim – Intel FPGA Edition Wave Window

1. ته view سیګنالونه د لوړې کچې pll_ram.v ډیزاین کې، د سم ټب کلیک وکړئ. د سیم کړکۍ د آبجیکٹ کړکۍ سره همغږي کیږي.

شکل 8. ماډل سیم – د انټیل FPGA نسخه سم او وینډوز توکي

1. ته view د لوړې کچې ماډل سیګنالونه، د شیانو په ټب کې د tb فولډر پراخ کړئ. په ورته ډول، د Test1 فولډر پراخ کړئ. د شیانو کړکۍ د UP_module، DOWN_module، PLL_module، او RAM_module سیګنالونه ښیې.
2. په سیم کړکۍ کې، د ټیسټ 1 لاندې ماډل باندې کلیک وکړئ ترڅو د شیانو په کړکۍ کې د ماډل سیګنالونه ښکاره کړي.
3. View د سمولو کتابتون fileد کتابتون په کړکۍ کې.

شکل 9. ModelSim – Intel FPGA Edition د کتابتون کړکۍ

سمولیشن ته سیګنالونه اضافه کړئ

CLOCK، WE، OFFSET، RESET_N، او RD_DATA سیګنالونه په اوتومات ډول د ویو کړکۍ کې څرګندیږي ځکه چې د لوړې کچې ډیزاین دا I/O تعریفوي. سربیره پردې ، تاسو کولی شئ په اختیاري توګه سمولیشن ته داخلي سیګنالونه اضافه کړئ.

1. د شیانو په کړکۍ کې، د UP_module، DOWN_module، PLL_module، او RAM_module ماډلونه ومومئ.
2. د شیانو په کړکۍ کې، RAM_module غوره کړئ. د ماډل داخلونه او محصولات دي
3. ښودنه

شکل 10. د څپې کړکۍ ته سیګنالونه اضافه کړئ

1. د ڈاون کاونټر او ډبل پورټ رام ماډل تر مینځ داخلي سیګنالونو اضافه کولو لپاره ، په rdaddress کې ښیې کلیک وکړئ او بیا د څپې اضافه کولو کلیک وکړئ.
2. د اپ کاونټر او ډبل پورټ RAM ماډل تر مینځ داخلي سیګنالونو اضافه کولو لپاره ، د ریډریس ښیې کلیک وکړئ او بیا د څپې اضافه کولو کلیک وکړئ. په بدیل سره، تاسو کولی شئ دا سیګنالونه د څیزونو کړکۍ څخه د څپې کړکۍ ته راوباسئ.
3. د هغه نوي سیګنالونو لپاره چې تاسو یې اضافه کوئ د څپې رامینځته کولو لپاره ، سمولیټ ➤ چلول ➤ دوام کلیک وکړئ.

سمول بیا چلول

تاسو باید سمولیشن بیا پیل کړئ که تاسو د سمولیشن ترتیب کې بدلونونه رامینځته کړئ ، لکه د ویو کړکۍ ته د سیګنالونو اضافه کول ، یا د testbench_1.v ترمیم کول file. د سمولو بیا پیلولو لپاره دا مرحلې تعقیب کړئ:

1. په موډل سیم - د انټیل FPGA ایډیشن سمیلیټر کې ، سمولیټ ➤ بیا پیل کلیک وکړئ. ډیفالټ اختیارونه وساتئ او په OK کلیک وکړئ. دا اختیارونه موجونه پاکوي او د سمولو وخت بیا پیلوي، پداسې حال کې چې اړین سیګنالونه او ترتیبات ساتي.
   یادونه: په بدیل سره، تاسو کولی شئ /PLL_RAM/mentor/mentor_ex بیا پیل کړئample.do سکریپټ د کمانډ لاین کې سمولیشن بیا چلولو لپاره.
2. سمولټ ➤ چلول ➤ Run -all کلیک وکړئ. د testbench_1.v file د ټیسټ بینچ ځانګړتیاو سره سم سمولیټونه. سمولیشن ته دوام ورکولو لپاره، سمولټ ➤ چلول ➤ ادامه باندې کلیک وکړئ. دا کمانډ سمولیشن ته دوام ورکوي تر هغه چې تاسو د Stop تڼۍ کلیک وکړئ.

د سمولو ټیسټ بینچ بدل کړئ

د testbench_1.v example testbench یوازې د شرایطو او ازموینې قضیې ځانګړي سیټ ازموینه کوي. تاسو کولی شئ په لاسي ډول testbench_1.v ایډیټ کړئ file په موډل سیم کې - د نورو قضیو او شرایطو ازموینې لپاره د انټل FPGA ایډیشن سمیلیټر:

1. د testbench_1.v خلاص کړئ file په ماډل سیم کې - د انټیل FPGA نسخه سمیلیټر.
2. په testbench_1.v کې ښي کلیک وکړئ file د دې تصدیق کولو لپاره چې file یوازې لوستلو ته نه دی ټاکل شوی.
3. په testbench_1.v کې کوم اضافي ټیسټ بینچ پیرامیټونه دننه کړئ او خوندي کړئ file.
4. د ټیسټ بینچ لپاره د ویوفارمونو رامینځته کولو لپاره چې تاسو یې ترمیم کوئ ، سمولټ ➤ بیا پیل کړئ کلیک وکړئ.
5. سمولټ ➤ چلول ➤ Run -all کلیک وکړئ.

ماډل سیم - د انټیل FPGA نسخه سمولیشن د ګړندي پیل بیاکتنې تاریخ

د سند نسخه	د Intel Quartus Prime نسخه	بدلونونه
2019.12.30	19.4	• د Intel Quartus Prime Pro Edition نسخه 19.4 لپاره تازه ګامونه او سکرین شاټونه. • تازه شوی ډیزاین پخوانیample file لینک او مینځپانګه.
2018.09.25	18.0	په mentor_ex کې د نحوي غلطۍ سمې شوېample.do سکریپټ.
2018.05.07	18.0	څخه غیر ضروري ګام لیرې کړ په کمانډ لاین کې سمولیشن چل کړئ کړنلاره
2017.07.15	17.1	ابتدايي خوشې کول.

Intel Corporation. ټول حقونه خوندي دي. Intel، د Intel لوگو، او د Intel نورې نښې د Intel Corporation یا د هغې د فرعي شرکتونو سوداګریزې نښې دي. Intel د خپل FPGA او سیمیکمډکټر محصولاتو فعالیت د Intel معیاري تضمین سره سم اوسني مشخصاتو ته تضمینوي، مګر دا حق خوندي کوي چې په هر وخت کې پرته له خبرتیا څخه په هر محصول او خدماتو کې بدلون راولي. Intel هیڅ مسؤلیت یا مسؤلیت په غاړه نه اخلي چې د غوښتنلیک یا د کوم معلوماتو، محصول، یا خدماتو کارولو څخه رامینځته کیږي چې دلته تشریح شوي پرته له دې چې د Intel لخوا په لیکلي ډول موافقه شوې وي. د انټیل پیرودونکو ته مشوره ورکول کیږي چې د وسیلې ځانګړتیاو وروستۍ نسخه ترلاسه کړي مخکې لدې چې په کوم خپاره شوي معلوماتو تکیه وکړي او د محصولاتو یا خدماتو لپاره امر کولو دمخه.

• نور نومونه او نښې ممکن د نورو ملکیت په توګه ادعا شي.

اسناد / سرچینې

intel UG-20093 ModelSim FPGA Edition Simulation [pdf] د کارونکي لارښود UG-20093 ModelSim FPGA Edition Simulation, UG-20093, ModelSim FPGA Edition Simulation, FPGA Edition Simulation, Edition Simulation

حوالې

• د کارن لارښود