intel UG-20093 ModelSim FPGA Edition մոդելավորում

ModelSim* – Intel® FPGA Edition Simulation Quick-Start Intel® Quartus® Prime Pro Edition

Այս փաստաթուղթը ցույց է տալիս, թե ինչպես կարելի է մոդելավորել Intel® Quartus® Prime Pro Edition դիզայնը ModelSim* – Intel FPGA Edition սիմուլյատորում: Դիզայնի մոդելավորումը ստուգում է ձեր դիզայնը նախքան սարքի ծրագրավորումը: Intel Quartus Prime ծրագիրը ստեղծում է սիմուլյացիա files աջակցվող EDA սիմուլյատորների համար դիզայնի կազմման ժամանակ:
Նկար 1. ModelSim – Intel FPGA Edition

Դիզայնի սիմուլյացիան ներառում է սիմուլյացիայի ստեղծում files, մոդելավորման մոդելների կազմում, սիմուլյացիայի գործարկում և viewարդյունքները. Հետևյալ քայլերը նկարագրում են այս հոսքը.

1. Բացեք ExampԴիզայն 4-րդ էջում
2. Նշեք EDA գործիքի կարգավորումները 4-րդ էջում
3. Ստեղծեք Simulator Setup Script-ի ձևանմուշ 5-րդ էջում
4. Փոփոխեք Simulator Setup Script-ը 6-րդ էջում
5. Կազմել և մոդելավորել դիզայնը 8-րդ էջում
6. View Ազդանշանի ալիքի ձևերը 9-րդ էջում
7. Ազդանշաններ ավելացրեք սիմուլյացիայի մեջ 11-րդ էջում
8. Կրկնել սիմուլյացիան 12-րդ էջում
9. Փոփոխեք Simulation Testbench-ը 12-րդ էջում

Բացեք Example Դիզայն

PLL_RAM նախկինampԴիզայնը ներառում է Intel FPGA IP միջուկներ՝ հիմնական մոդելավորման հոսքը ցուցադրելու համար: Ներբեռնեք նախկինampդիզայն files և բացեք նախագիծը Intel Quartus Prime ծրագրաշարում:
Նշում. Այս Արագ մեկնարկը պահանջում է ապարատային նկարագրության լեզվի շարահյուսության և Intel Quartus Prime դիզայնի հոսքի հիմնական ըմբռնում, ինչպես նկարագրված է Intel Quartus Prime Pro Edition Foundation Online Training-ում:

1. Ներբեռնեք և բացեք Quartus_Pro_PLL_RAM.zip դիզայնը նախկինումampլե.
2. Գործարկեք Intel Quartus Prime Pro Edition ծրագրաշարի 19.4 կամ ավելի նոր տարբերակը:
3. Նախկին բացելու համարample design project, սեղմեք File ➤ Բացեք նախագիծը, ընտրեք pll_ram.qpf նախագիծը file, ապա սեղմեք OK:

Նկար 2. pll_ram նախագիծը Intel Quartus Prime Pro Edition-ում

Նշեք EDA գործիքի կարգավորումները

Մոդելավորում ստեղծելու համար նշեք EDA գործիքի կարգավորումները files աջակցվող սիմուլյատորների համար:

1. Intel Quartus Prime ծրագրաշարում սեղմեք Assignments ➤ Settings ➤ EDA Tool Settings:
2. Simulation-ի ներքո ընտրեք ModelSim-Intel FPGA որպես գործիքի անուն: Պահպանեք լռելյայն կարգավորումները Format for output netlist and Output directory-ի համար:

Ստեղծեք Simulator Setup Script ձևանմուշ

Սիմուլյատորի տեղադրման սցենարները օգնում են ձեզ մոդելավորել IP միջուկները ձեր դիզայնում: Հետևեք այս քայլերին` նախկինում գտնվող IP մոդուլների համար վաճառողին հատուկ սիմուլյատորի տեղադրման սցենարի ձևանմուշ ստեղծելու համարampդիզայն. Այնուհետև կարող եք հարմարեցնել այս ձևանմուշը ձեր հատուկ սիմուլյացիոն նպատակների համար:

1. Դիզայնը կազմելու համար սեղմեք Processing ➤ Start Compilation: Հաղորդագրությունների պատուհանը ցույց է տալիս, թե երբ է ավարտվել կոմպիլյացիան:
2. Սեղմեք Գործիքներ ➤ Ստեղծեք սիմուլյատորի տեղադրման սցենար IP-ի համար: Պահպանեք լռելյայն Արդյունք գրացուցակը և Օգտագործեք հարաբերական ուղիները, երբ հնարավոր է, տեղադրման սցենարի կարգավորումը file. Կարգավորման սցենարի ձևանմուշը ստեղծվում է ձեր նշած գրացուցակում:

Նկար 3. Ստեղծեք սիմուլյատորի տեղադրման սցենարների IP երկխոսության տուփ

Փոփոխեք Simulator Setup Script-ը

Փոփոխեք ստեղծվող սիմուլյատորի տեղադրման սկրիպտը, որպեսզի միացնեք հատուկ հրամաններ, որոնք մոդելավորում են նախագծում IP միջուկները:

1. Տեքստային խմբագրիչում բացեք /PLL_RAM/mentor/msim_setup.tcl file.
2. Ստեղծեք նոր տեքստ file mentor_ex անունովample.do և պահիր այն /PLL_RAM/mentor/ գրացուցակում:
3. msim_setup.tcl-ում file, պատճենեք կոդի բաժինը, որը կցված է TOP-LEVEL TEMPLATE – BEGIN և TOP-LEVEL TEMPLATE – END մեկնաբանություններում, այնուհետև տեղադրեք այս կոդը նոր mentor_ex-ում:ample.do file.
4. Mentor_ex-ումample.do file, ջնջեք մեկ ֆունտ (#) նիշերը, որոնք նախորդում են հետևյալ ընդգծված տողերին՝ կոմպիլացիոն հրամանները միացնելու համար.

Նկար 4. Սկրիպտում չմեկնաբանել ընդգծված մոդելավորման հրամանները

1. Փոխարինեք հետևյալ տողերը mentor_ex-ումample.do սցենար.

Աղյուսակ 1. Նշեք արժեքներ mentor_ex-ումample.do սցենար

Փոխարինեք այս տողը	Այս տողով
սահմանել QSYS_SIMDIR	../
վլոգ files>	vlog -vlog01compat - աշխատանքային աշխատանք ../PLL_RAM.v vlog -vlog01compat -աշխատանքային աշխատանք ../UP_COUNTER_IP/UP_COUNTER_IP.v vlog -vlog01compat -աշխատանքային աշխատանք ../DOWN_COUNTER_IP/DOWN_COUNTER_IP.v vlog -vlog01compat -աշխատանքային աշխատանք ../ClockPLL/ClockPLL.v vlog -vlog01compat -աշխատանքային աշխատանք ../RAMhub/RAMhub.v vlog -vlog01compat -աշխատանքային աշխատանք ../testbench_1.v
սահմանել TOP_LEVEL_NAME	սահմանել TOP_LEVEL_NAME տ.բ
վազել -a	ավելացնել ալիք * view կառուցվածքը view ազդանշանները գործարկվում են - բոլորը

1. Պահպանեք /PLL_RAM/mentor/mentor_ex-ըample.do file. Հետևյալ նկարը ցույց է տալիս mentor_ex-ըample.do file վերանայումների ավարտից հետո՝

Նկար 5. Ավարտված վերին մակարդակի IP մոդելավորման կարգաբերման սցենար

Կազմել և մոդելավորել դիզայնը

Գործարկեք վերին մակարդակի mentor_ex-ըample.do սկրիպտը ModelSim – Intel FPGA Edition ծրագրաշարում՝ ձեր դիզայնը կազմելու և մոդելավորելու համար:

1. Գործարկեք ModelSim – Intel FPGA Edition ծրագրաշարը: ModelSim – Intel FPGA Edition GUI-ն կազմակերպում է ձեր սիմուլյացիայի տարրերը առանձին պատուհանների և ներդիրների մեջ:
2. PLL_RAM նախագծի գրացուցակից բացեք testbench_1.v file. Նմանապես, բացեք mentor/mentor_example.do file.
3. Տրագրության պատուհանը ցուցադրելու համար սեղմեք View ➤ Ձայնագրություն. Դուք կարող եք հրամաններ մուտքագրել ModelSim – Intel FPGA Edition-ի համար անմիջապես Transcript պատուհանում:
4. Մուտքագրեք հետևյալ հրամանը Transcript պատուհանում և սեղմեք Enter՝ do mentor_example.do

Դիզայնը կազմվում և մոդելավորվում է ըստ ձեր բնութագրերի mentor_ex-ումample.no script. Հետևյալ նկարը ցույց է տալիս ModelSim – Intel FPGA Edition սիմուլյատորը.

Նկար 6. ModelSim – Intel FPGA Edition GUI

View Ազդանշանի ալիքի ձևեր

Հետևեք այս քայլերին դեպի view ազդանշաններ testbench_1.v մոդելավորման ալիքի ձևում.

1. Սեղմեք Wave պատուհանը: Մոդելավորման ալիքի ձևն ավարտվում է 11030 նս-ով, ինչպես ցույց է տալիս փորձնական նստարանը: Wave պատուհանը թվարկում է CLOCK, WE, OFFSET, RESET_N և RD_DATA ազդանշանները:

Նկար 7. ModelSim – Intel FPGA Edition Wave Window

1. Դեպի view վերին մակարդակի pll_ram.v դիզայնի ազդանշանները, սեղմեք Sim ներդիրը: Sim պատուհանը համաժամացվում է Objects պատուհանի հետ:

Նկար 8. ModelSim – Intel FPGA Edition Sim և Objects Windows

1. Դեպի view վերին մակարդակի մոդուլի ազդանշանները, ընդլայնեք tb պանակը Օբյեկտներ ներդիրում: Նմանապես, ընդլայնեք Test1 թղթապանակը: Օբյեկտների պատուհանը ցուցադրում է UP_module, DOWN_module, PLL_module և RAM_module ազդանշանները:
2. Sim պատուհանում կտտացրեք Test1-ի տակ գտնվող մոդուլին, որպեսզի ցուցադրվեն մոդուլի ազդանշանները Objects պատուհանում:
3. View սիմուլյացիոն գրադարան files գրադարանի պատուհանում:

Նկար 9. ModelSim – Intel FPGA Edition Library պատուհան

Ազդանշաններ ավելացրեք սիմուլյացիայի մեջ

CLOCK, WE, OFFSET, RESET_N և RD_DATA ազդանշաններն ավտոմատ կերպով հայտնվում են Wave պատուհանում, քանի որ վերին մակարդակի դիզայնը սահմանում է այս I/O-ը: Բացի այդ, դուք կարող եք ցանկության դեպքում ավելացնել ներքին ազդանշաններ սիմուլյացիայի մեջ:

1. Օբյեկտների պատուհանում գտնեք UP_module, DOWN_module, PLL_module և RAM_module մոդուլները:
2. Օբյեկտների պատուհանում ընտրեք RAM_module: Մոդուլի մուտքերն ու ելքերը
3. ցուցադրել.

Նկար 10. Ազդանշաններ ավելացնել Wave Window-ին

1. Ներքին ազդանշանները ներքևի և երկակի պորտի RAM մոդուլի միջև ավելացնելու համար սեղմեք աջ հասցեի վրա և սեղմեք «Ավելացնել ալիք»:
2. Ներքին ազդանշանները վերին հաշվիչ և երկակի պորտի RAM մոդուլի միջև ավելացնելու համար սեղմեք աջը wraddress և այնուհետև սեղմեք Add Wave: Որպես այլընտրանք, դուք կարող եք քաշել և թողնել այս ազդանշանները Օբյեկտների պատուհանից դեպի Wave պատուհան:
3. Ձեր ավելացրած նոր ազդանշանների ալիքային ձևերը ստեղծելու համար սեղմեք «Սիմուլացիա» ➤ «Գործարկել» ➤ «Շարունակել»:

Կրկնակի սիմուլյացիա

Դուք պետք է նորից գործարկեք սիմուլյացիան, եթե փոփոխություններ կատարեք սիմուլյացիայի կարգավորումներում, օրինակ՝ ազդանշաններ ավելացնելով Wave պատուհանին կամ փոփոխեք testbench_1.v-ը: file. Մոդելավորումը վերագործարկելու համար հետևեք հետևյալ քայլերին.

1. ModelSim – Intel FPGA Edition սիմուլյատորում սեղմեք Simulate ➤ Restart: Պահպանեք լռելյայն ընտրանքները և սեղմեք OK: Այս ընտրանքները մաքրում են ալիքի ձևերը և վերսկսում սիմուլյացիայի ժամանակը, միաժամանակ պահպանելով անհրաժեշտ ազդանշաններն ու կարգավորումները:
   Նշում. Որպես այլընտրանք, կարող եք նորից գործարկել /PLL_RAM/mentor/mentor_example.do սկրիպտը հրամանի տողում սիմուլյացիա վերագործարկելու համար:
2. Սեղմեք Simulate ➤ Run ➤ Run -all: The testbench_1.v file մոդելավորում է ըստ թեստային նստարանի բնութագրերի: Մոդելավորումը շարունակելու համար սեղմեք Simulate ➤ Run ➤ Continue: Այս հրամանը շարունակում է սիմուլյացիան մինչև սեղմեք Stop կոճակը:

Փոփոխեք Simulation Testbench-ը

The testbench_1.v նախկինample testbench-ը փորձարկում է միայն պայմանների և փորձարկման դեպքերի որոշակի փաթեթ: Դուք կարող եք ձեռքով խմբագրել testbench_1.v file ModelSim – Intel FPGA Edition սիմուլյատորում՝ այլ դեպքեր և պայմաններ փորձարկելու համար.

1. Բացեք testbench_1.v file ModelSim – Intel FPGA Edition սիմուլյատորում:
2. Աջ սեղմեք testbench_1.v-ում file հաստատել, որ file սահմանված չէ միայն կարդալու համար:
3. Մուտքագրեք և պահպանեք ցանկացած լրացուցիչ testbench պարամետր testbench_1.v-ում file.
4. Ձեր փոփոխված փորձնական նստարանի ալիքային ձևերը ստեղծելու համար սեղմեք «Սիմուլացիա» ➤ «Վերագործարկեք»:
5. Սեղմեք Simulate ➤ Run ➤ Run -all:

ModelSim – Intel FPGA Edition Simulation Quick-Start Revision History

Փաստաթղթի տարբերակը	Intel Quartus Prime տարբերակը	Փոփոխություններ
2019.12.30	19.4	• Թարմացված քայլեր և սքրինշոթներ Intel Quartus Prime Pro Edition 19.4 տարբերակի համար: • Թարմացված դիզայն նախկինample file հղում և բովանդակություն:
2018.09.25	18.0	Ուղղվել են շարահյուսական սխալները mentor_ex-ումample.do սցենար.
2018.05.07	18.0	Հեռացվել է ավելորդ քայլը Գործարկեք սիմուլյացիան հրամանի տողում ընթացակարգը.
2017.07.15	17.1	Նախնական թողարկում.

Intel կորպորացիա. Բոլոր իրավունքները պաշտպանված են. Intel-ը, Intel-ի պատկերանշանը և Intel այլ նշանները Intel Corporation-ի կամ նրա դուստր ձեռնարկությունների ապրանքանիշերն են: Intel-ը երաշխավորում է իր FPGA-ի և կիսահաղորդչային արտադրանքների կատարումը ընթացիկ բնութագրերի համաձայն՝ համաձայն Intel-ի ստանդարտ երաշխիքի, սակայն իրեն իրավունք է վերապահում փոփոխություններ կատարել ցանկացած ապրանքի և ծառայությունների մեջ ցանկացած պահի առանց նախազգուշացման: Intel-ը չի ստանձնում ոչ մի պատասխանատվություն կամ պատասխանատվություն, որը բխում է սույն հոդվածում նկարագրված որևէ տեղեկատվության, արտադրանքի կամ ծառայության կիրառումից կամ օգտագործումից, բացառությամբ այն դեպքերի, որոնց մասին հստակ գրավոր համաձայնեցված է Intel-ի կողմից: Intel-ի հաճախորդներին խորհուրդ է տրվում ձեռք բերել սարքի տեխնիկական բնութագրերի վերջին տարբերակը՝ նախքան որևէ հրապարակված տեղեկատվության վրա հիմնվելը և ապրանքների կամ ծառայությունների պատվերներ կատարելը:

• Այլ անուններ և ապրանքանիշեր կարող են պահանջվել որպես ուրիշների սեփականություն:

Փաստաթղթեր / ռեսուրսներ

intel UG-20093 ModelSim FPGA Edition մոդելավորում [pdf] Օգտագործողի ուղեցույց UG-20093 ModelSim FPGA Edition Simulation, UG-20093, ModelSim FPGA Edition Simulation, FPGA Edition Simulation, Edition Simulation

Հղումներ

• Օգտագործողի ձեռնարկ