SmartFusion2 MSS
DDR ڪنٽرولر ترتيب
Libero SoC v11.6 ۽ بعد ۾
تعارف
SmartFusion2 MSS وٽ ھڪڙو شامل ٿيل ڊي ڊي آر ڪنٽرولر آھي. هي DDR سنڀاليندڙ هڪ آف چپ DDR ياداشت کي ڪنٽرول ڪرڻ جو ارادو ڪيو ويو آهي. MDDR ڪنٽرولر MSS ۽ FPGA ڪپڙي مان رسائي سگهجي ٿو. ان کان علاوه، ڊي ڊي آر ڪنٽرولر کي به پاس ڪري سگھجي ٿو، FPGA ڪپڙو (سافٽ ڪنٽرولر موڊ (SMC)) کي اضافي انٽرفيس مهيا ڪري.
مڪمل طور تي MSS DDR ڪنٽرولر کي ترتيب ڏيڻ لاء، توھان کي لازمي آھي:
- MDDR ڪنفيگريٽر استعمال ڪندي ڊيٽا پاٿ چونڊيو.
- ڊي ڊي آر ڪنٽرولر رجسٽرز لاءِ رجسٽر ويلز سيٽ ڪريو.
- MSS CCC Configurator استعمال ڪندي DDR ميموري ڪلاڪ فريڪوئنسيز ۽ FPGA فيبرڪ کي MDDR گھڙي جي نسبت (جيڪڏهن ضرورت هجي) چونڊيو.
- ڪنٽرولر جي APB ترتيب واري انٽرفيس کي ڳنڍيو جيئن بيان ڪيل پردي جي شروعات حل ذريعي. سسٽم بلڊر پاران ٺاهيل MDDR شروعاتي سرڪٽي لاءِ، صفحي 13 ۽ شڪل 2-7 تي ”MSS DDR ڪنفيگريشن پاٿ“ جو حوالو ڏيو.
توھان پڻ تعمير ڪري سگھوٿا پنھنجي شروعاتي سرڪٽي اسٽينڊالون استعمال ڪندي (نه سسٽم بلڊر پاران) پردي جي شروعات. ڏانهن رجوع ڪريو SmartFusion2 Standalone Peripheral Initialization User Guide.
MDDR ترتيب ڏيڻ وارو
ايم ڊي ڊي آر ترتيب ڏيڻ وارو استعمال ڪيو ويندو آهي مجموعي ڊيٽا پاٿ کي ترتيب ڏيڻ ۽ ايم ايس ايس ڊي ڊي آر ڪنٽرولر لاءِ خارجي ڊي ڊي آر ميموري پيٽرولر.
جنرل ٽيب توهان جي ميموري ۽ فيبرڪ انٽرفيس سيٽنگون سيٽ ڪري ٿو (شڪل 1-1).
ميموري سيٽنگون
ڊي ڊي آر ميموري سيٽنگ ٽائيم داخل ڪريو. اهو وقت آهي DDR ياداشت کي شروع ڪرڻ جي ضرورت آهي. ڊفالٽ قيمت 200 يو ايس آهي. داخل ڪرڻ لاءِ صحيح قيمت لاءِ پنهنجي DDR ميموري ڊيٽا شيٽ ڏانهن رجوع ڪريو.
MDDR ۾ توهان جي ياداشت جي اختيارن کي ترتيب ڏيڻ لاء ميموري سيٽنگون استعمال ڪريو.
- ياداشت جو قسم - LPDDR، DDR2، يا DDR3
- ڊيٽا جي ويڪر - 32-bit، 16-bit يا 8-bit
- SECDED فعال ECC - آن يا آف
- ثالثي اسڪيم - قسم-0، قسم-1، قسم-2، قسم-3
- سڀ کان وڌيڪ ترجيح ID - صحيح قدر 0 کان 15 تائين آھن
- ايڊريس ويڊٿ (بٽس) - LPDDR/DDR2/DDR3 ميموري لاءِ قطار، بئنڪ، ۽ ڪالمن ايڊريس بٽس جي تعداد لاءِ توھان جي DDR ميموري ڊيٽا شيٽ ڏانھن رجوع ڪريو. LPDDR/DDR2/DDR3 ميموري جي ڊيٽا شيٽ مطابق قطار/بينڪ/ڪالمن لاءِ صحيح قدر چونڊڻ لاءِ پل-ڊائون مينيو چونڊيو.
نوٽ: پل-ڊائون لسٽ ۾ نمبر پتو پتي جي بٽس جي تعداد ڏانهن اشارو ڪري ٿو، نه ته قطارن/بينڪ/ڪالمن جو پورو تعداد. مثال طورample، جيڪڏھن توھان جي DDR ياداشت ۾ 4 بئنڪون آھن، منتخب ڪريو 2 (2 ²=4) بئنڪن لاءِ. جيڪڏهن توهان جي DDR ياداشت ۾ 8 بئنڪون آهن، منتخب ڪريو 3 (2³ = 8) بئنڪن لاءِ.
فيبرڪ انٽرفيس سيٽنگون
ڊفالٽ طور، هارڊ Cortex-M3 پروسيسر DDR ڪنٽرولر تائين رسائي حاصل ڪرڻ لاء سيٽ ڪيو ويو آهي. توهان فيبرڪ ماسٽر کي ڊي ڊي آر ڪنٽرولر تائين رسائي جي اجازت ڏئي سگهو ٿا فيبرڪ انٽرفيس سيٽنگ چيڪ بڪس کي فعال ڪندي. هن معاملي ۾، توهان هيٺ ڏنل اختيارن مان هڪ چونڊي سگهو ٿا:
- AXI انٽرفيس استعمال ڪريو - ڪپڙو ماسٽر 64-bit AXI انٽرفيس ذريعي DDR ڪنٽرولر تائين رسائي ٿو.
- هڪ واحد AHBLite انٽرفيس استعمال ڪريو - ڪپڙو ماسٽر هڪ واحد 32-bit AHB انٽرفيس ذريعي DDR ڪنٽرولر تائين رسائي ڪري ٿو.
- ٻه AHBLite انٽرفيس استعمال ڪريو - ٻه فيبرڪ ماسٽر ٻه 32-bit AHB انٽرفيس استعمال ڪندي DDR ڪنٽرولر تائين رسائي ڪن ٿا.
تشڪيل view (شڪل 1-1) توهان جي فيبرڪ انٽرفيس جي چونڊ مطابق تازه ڪاري.
I/O ڊرائيو طاقت (صرف DDR2 ۽ DDR3)
پنھنجي DDR I/Os لاءِ ھيٺ ڏنل ڊرائيو طاقتن مان ھڪڙي کي چونڊيو:
- اڌ ڊرائيو طاقت
- مڪمل ڊرائيو طاقت
Libero SoC توهان جي MDDR سسٽم لاءِ DDR I/O معيار مقرر ڪري ٿو توهان جي DDR ميموري جي قسم ۽ I/O ڊرائيو طاقت جي بنياد تي (جيئن ڏيکاريل آهي ٽيبل لي 1-1 ۾).
ٽيبل 1-1 • I/O ڊرائيو طاقت ۽ DDR ميموري جو قسم
| DDR ميموري جو قسم | اڌ طاقت ڊرائيو | مڪمل طاقت ڊرائيو |
| ڊي ڊي آر 3 | SSTL15I | SSTL15II |
| ڊي ڊي آر 2 | SSTL18I | SSTL18II |
| ايل پي ڊي ڊي آر | ايل پي ڊي آر آئي | LPDRI |
IO معياري (صرف LPDDR)
ھيٺ ڏنل اختيارن مان ھڪڙو چونڊيو:
- LVCMOS 18V IO معيار لاءِ LVCMOS1.8 (گهٽ ۾ گھٽ پاور). عام LPDDR1 ايپليڪيشنن ۾ استعمال ٿيل.
- LPDDRI نوٽ: توھان کان اڳ ھن معيار کي چونڊيو، پڪ ڪريو ته توھان جو بورڊ ھن معيار کي سپورٽ ڪري ٿو. توهان کي هي اختيار استعمال ڪرڻ گهرجي جڏهن M2S-EVAL-KIT يا SF2-STARTER-KIT بورڊن کي نشانو بڻايو وڃي. LPDDRI IO معيار جي ضرورت آهي ته بورڊ تي IMP_CALIB رزسٽر نصب ٿيل آهي.
IO حساب ڪتاب (صرف LPDDR)
LVCMOS18 IO معياري استعمال ڪندي ھيٺ ڏنل اختيارن مان ھڪڙو چونڊيو:
- On
- بند (عام)
Calibration ON ۽ OF اختياري طور تي IO calibration بلاڪ جي استعمال کي ڪنٽرول ڪري ٿو جيڪو IO ڊرائيورز کي خارجي رزسٽر کي حساب ڏئي ٿو. جڏهن بند، ڊوائيس استعمال ڪري ٿو اڳوڻو IO ڊرائيور ترتيب ڏيڻ.
جڏهن آن، ان کي پي سي بي تي نصب ٿيڻ لاءِ 150-ohm IMP_CALIB رزسٽر جي ضرورت آهي.
هي پي سي بي جي خاصيتن کي IO کي ترتيب ڏيڻ لاء استعمال ڪيو ويندو آهي. بهرحال، جڏهن آن تي سيٽ ڪيو وڃي، هڪ رزسٽر کي انسٽال ڪرڻ جي ضرورت آهي يا ميموري ڪنٽرولر شروع نه ڪندو.
وڌيڪ معلومات لاءِ، ڏسو AC393-SmartFusion2 ۽ IGLOO2 بورڊ ڊيزائن گائيڊ لائينز ايپليڪيشن
نوٽ ۽ SmartFusion2 SoC FPGA هاءِ اسپيڊ ڊي ڊي آر انٽرفيس يوزر گائيڊ.
MDDR ڪنٽرولر ترتيب
جڏهن توهان هڪ خارجي DDR ياداشت تائين رسائي حاصل ڪرڻ لاءِ MSS DDR ڪنٽرولر استعمال ڪريو ٿا، DDR ڪنٽرولر کي رن ٽائم تي ترتيب ڏيڻ لازمي آهي. اهو مڪمل ڪيو ويو آهي ترتيب ڏيڻ واري ڊيٽا لکڻ سان وقف ٿيل ڊي ڊي آر ڪنٽرولر ترتيبن جي رجسٽرن ڏانهن. هي ترتيب واري ڊيٽا خارجي DDR ياداشت ۽ توهان جي ايپليڪيشن جي خاصيتن تي منحصر آهي. هي سيڪشن بيان ڪري ٿو ته انهن ترتيبن جي پيٽرولن کي ڪيئن داخل ڪيو وڃي MSS DDR ڪنٽرولر ڪنفيگريٽر ۾ ۽ ڪئين ترتيب واري ڊيٽا کي منظم ڪيو وڃي ٿو مجموعي پردي جي شروعاتي حل جي حصي جي طور تي.
MSS DDR ڪنٽرول رجسٽر
MSS DDR ڪنٽرولر وٽ رجسٽر جو ھڪڙو سيٽ آھي جنھن کي رن ٽائم تي ترتيب ڏيڻ جي ضرورت آھي. انهن رجسٽرن لاءِ ترتيب وار قدر مختلف پيٽرولر جي نمائندگي ڪن ٿا، جهڙوڪ DDR موڊ، PHY ويڪر، برسٽ موڊ، ۽ ECC. DDR ڪنٽرولر ترتيبن جي رجسٽرن بابت مڪمل تفصيلن لاءِ، ڏسو SmartFusion2 SoC FPGA High Speed DDR Interfaces استعمال ڪندڙ جي گائيڊ.
MDDR رجسٽري ترتيب
ياداشت جي شروعات (Figure 2-1، Figure 2-2، ۽ Figure 2-3) ۽ ميموري ٽائمنگ (Figure 2-4) ٽيب استعمال ڪريو پيٽرول داخل ڪرڻ لاءِ جيڪي توهان جي DDR ميموري ۽ ايپليڪيشن سان ملن ٿا. اهي قيمتون جيڪي توهان انهن ٽئب ۾ داخل ڪندا آهن خودڪار طور تي مناسب رجسٽر ويلز ۾ ترجمو ڪيا ويندا آهن. جڏهن توهان هڪ مخصوص پيراميٽر تي ڪلڪ ڪندا آهيو، ان جو لاڳاپيل رجسٽر رجسٽر ڊڪشنري پين ۾ بيان ڪيو ويندو آهي (صفحو 1 تي تصوير 1-4 ۾ هيٺيون حصو).
ياداشت جي شروعات
ياداشت جي شروعات واري ٽيب توهان کي انهن طريقن کي ترتيب ڏيڻ جي اجازت ڏئي ٿي جيڪا توهان چاهيو ٿا ته توهان جي LPDDR/DDR2/DDR3 ياداشتن جي شروعات ڪئي وڃي. ميموري شروعاتي ٽئب ۾ موجود مينيو ۽ آپشنز مختلف ٿين ٿا DDR ميموري جي قسم سان (LPDDR/DDR2/DDR3) توهان استعمال ڪندا آهيو. پنھنجي ڊي ڊي آر ميموري ڊيٽا شيٽ ڏانھن رجوع ڪريو جڏھن توھان اختيارن کي ترتيب ڏيو. جڏهن توهان هڪ قدر تبديل يا داخل ڪريو ٿا، رجسٽرڊ تفصيلي پين توهان کي رجسٽرڊ نالو ۽ رجسٽري قيمت ڏئي ٿو جيڪا اپڊيٽ ڪئي وئي آهي. غلط قدرن کي ڊيڄاريندڙ طور نشان لڳايو ويو آهي. شڪل 2-1، شڪل 2-2، ۽ شڪل 2-3 ڏيکاريو شروعاتي ٽيب لاءِ LPDDR، DDR2 ۽ DDR3، ترتيب سان.
- ٽائمنگ موڊ - 1T يا 2T ٽائمنگ موڊ چونڊيو. 1T ۾ (ڊفالٽ موڊ)، ڊي ڊي آر ڪنٽرولر هر گھڙي چڪر تي نئين حڪم جاري ڪري سگھي ٿو. 2T ٽائمنگ موڊ ۾، ڊي ڊي آر سنڀاليندڙ ايڊريس ۽ ڪمانڊ بس کي صحيح رکي ٿو ٻن ڪلاڪ سائيڪلن لاءِ. هي بس جي ڪارڪردگي کي گهٽائي ٿو هڪ ڪمانڊ في ٻه ڪلاڪ، پر اهو سيٽ اپ جي مقدار کي ٻيڻو ڪري ٿو ۽ وقت رکي ٿو.
- جزوي-آري سيلف ريفريش (صرف LPDDR). هي خصوصيت LPDDR لاء بجلي جي بچت لاء آهي.
خود ريفريش دوران ميموري جي مقدار کي ريفريش ڪرڻ لاءِ ڪنٽرولر لاءِ ھيٺين مان ھڪڙو چونڊيو:
- مڪمل صف: بئنڪ 0، 1,2،3، ۽ XNUMX
- اڌ صف: بئنڪ 0 ۽ 1
- چوٿين صف: بئنڪ 0
- هڪ اٺين صف: بئنڪ 0 قطار پتي سان MSB = 0
- هڪ ڇهين صف: بئنڪ 0 قطار پتي سان MSB ۽ MSB-1 ٻئي برابر 0.
ٻين سڀني اختيارن لاءِ، پنھنجي ڊي ڊي آر ميموري ڊيٽا شيٽ ڏانھن رجوع ڪريو جڏھن توھان اختيارن کي ترتيب ڏيو.
ميموري ٽائيمنگ
هي ٽيب توهان کي ميموري ٽائمنگ پيرا ميٽرز کي ترتيب ڏيڻ جي اجازت ڏئي ٿو. پنھنجي LPDDR/DDR2/DDR3 ميموري جي ڊيٽا شيٽ ڏانھن رجوع ڪريو جڏھن ميموري ٽائمنگ پيٽرول کي ترتيب ڏيو.
جڏهن توهان هڪ قدر تبديل يا داخل ڪريو ٿا، رجسٽرڊ تفصيلي پين توهان کي رجسٽرڊ نالو ۽ رجسٽري قيمت ڏئي ٿو جيڪا اپڊيٽ ڪئي وئي آهي. غلط قدرن کي ڊيڄاريندڙ طور نشان لڳايو ويو آهي.
درآمد ڪرڻ DDR ترتيب Files
ميموري شروعاتي ۽ ٽائمنگ ٽيب استعمال ڪندي ڊي ڊي آر ميموري پيٽرولر داخل ڪرڻ کان علاوه، توهان ڊي ڊي آر رجسٽر ويلز درآمد ڪري سگهو ٿا. file. ائين ڪرڻ لاءِ، ڪلڪ ڪريو Import Configuration بٽڻ ۽ نيويگيٽ ڪريو متن ڏانھن file جنهن ۾ DDR رجسٽر جا نالا ۽ قدر شامل آهن. شڪل 2-5 ڏيکاري ٿو درآمد جي ترتيب واري نحو.
نوٽ: جيڪڏهن توهان GUI استعمال ڪندي انهن کي داخل ڪرڻ بجاءِ رجسٽر ويلز درآمد ڪرڻ جو انتخاب ڪيو ٿا، توهان کي لازمي طور تي سڀني ضروري رجسٽر ويلن کي بيان ڪرڻ گهرجي. حوالي ڪريو SmartFusion2 SoC FPGA High Speed DDR Interfaces استعمال ڪندڙ جي گائيڊ تفصيل لاءِ.
ايڪسپورٽ DDR ترتيب Files
توھان پڻ برآمد ڪري سگھوٿا موجوده رجسٽري ترتيب واري ڊيٽا کي متن ۾ file. هي file رجسٽر ويلز تي مشتمل هوندو جيڪي توهان امپورٽ ڪيا آهن (جيڪڏهن ڪو به هجي) ۽ انهي سان گڏ اهي جيڪي توهان هن ڊائلاگ ۾ داخل ڪيل GUI پيٽرولر مان گڏ ڪيا ويا آهن.
جيڪڏهن توهان تبديلين کي واپس ڪرڻ چاهيو ٿا جيڪي توهان DDR رجسٽري جي ترتيب ۾ ڪيون آهن، توهان ائين ڪري سگهو ٿا ڊفالٽ بحال ڪريو. نوٽ ڪريو ته هي سڀ رجسٽرڊ ترتيب واري ڊيٽا کي ختم ڪري ٿو ۽ توهان کي يا ته ٻيهر درآمد ڪرڻ گهرجي يا هن ڊيٽا کي ٻيهر داخل ڪرڻ گهرجي. ڊيٽا هارڊويئر ري سيٽ ويلز تي ريٽ ڪيو ويو آهي.
ٺاهيل ڊيٽا
ٺاھ جوڙ پيدا ڪرڻ لاء ٺيڪ تي ڪلڪ ڪريو. جنرل، ميموري ٽائمنگ ۽ ياداشت جي شروعات واري ٽيب ۾ توهان جي ان پٽ جي بنياد تي، ايم ڊي ڊي آر ڪنفيگريٽر سڀني ڊي ڊي آر ترتيبن جي رجسٽرن لاءِ قدرن کي گڏ ڪري ٿو ۽ انهن قدرن کي توهان جي فرم ویئر پروجيڪٽ ۽ تخليق ۾ برآمد ڪري ٿو. fileايس. برآمد ٿيل file نحو شڪل 2-6 ۾ ڏيکاريل آهي.
فرم ویئر
جڏهن توهان ٺاهيندا آهيو SmartDesign، هيٺ ڏنل files ۾ ٺاهيا ويا آهن /firmware/drivers_config/sys_config ڊاريڪٽري. هنن files ضروري آهي CMSIS فرم ویئر ڪور لاءِ صحيح طرح سان گڏ ڪرڻ ۽ توهان جي موجوده ڊيزائن جي حوالي سان معلومات تي مشتمل آهي جنهن ۾ پردي جي ترتيب واري ڊيٽا ۽ MSS لاءِ ڪلاڪ جي ترتيب جي معلومات شامل آهي. ان ۾ ترميم نه ڪريو files دستي طور تي جيئن اهي ٻيهر ٺاهيا ويندا آهن هر وقت توهان جي روٽ ڊيزائن کي ٻيهر ٺاهي وئي آهي.
- sys_config.c
- sys_config.h
- sys_config_mddr_define.h - MDDR ترتيب واري ڊيٽا.
- Sys_config_fddr_define.h - FDDR ترتيب واري ڊيٽا.
- sys_config_mss_clocks.h - MSS گھڙين جي ٺاھ جوڙ
سمجهاڻي
جڏهن توهان ٺاهيندا آهيو SmartDesign توهان جي MSS سان لاڳاپيل، هيٺ ڏنل تخليق files ۾ ٺاهيا ويا آهن /simulation ڊاريڪٽري:
- test.bfm - اعلي سطحي BFM file اهو پهريون ڀيرو ڪنهن به تخليق جي دوران "عمل درآمد" ڪيو ويو آهي جيڪو مشق ڪري ٿو SmartFusion2 MSS' Cortex-M3 پروسيسر. اهو peripheral_init.bfm ۽ user.bfm تي عمل ڪري ٿو، انهي ترتيب ۾.
- peripheral_init.bfm - BFM جي طريقيڪار تي مشتمل آھي جيڪو CMSIS::SystemInit() فنڪشن کي نقل ڪري ٿو Cortex-M3 تي ھلڻ کان اڳ توھان main() پروسيس ۾ داخل ٿيو. اهو لازمي طور تي ترتيب ڏيڻ واري ڊيٽا کي نقل ڪري ٿو ڪنهن به پردي لاءِ ڊزائن ۾ استعمال ٿيل صحيح پردي جي ترتيب واري رجسٽر ۾ ۽ پوءِ انتظار ڪري ٿو سڀني پردي جي تيار ٿيڻ کان پهريان انهي ڳالهه تي يقين ڪرڻ ته صارف انهن پردي کي استعمال ڪري سگهي ٿو.
- MDDR_init.bfm - BFM لکڻ جي حڪمن تي مشتمل آهي جيڪي لکن ٿا MSS DDR ڪنفيگريشن رجسٽر ڊيٽا کي جيڪو توهان داخل ڪيو آهي (مٿين ايڊٽ رجسٽرز ڊائلاگ کي استعمال ڪندي) DDR ڪنٽرولر رجسٽرز ۾.
- user.bfm - استعمال ڪندڙ حڪمن لاءِ. توھان ھن ۾ پنھنجي BFM حڪمن کي شامل ڪندي ڊيٽا پيٿ کي ٺاھي سگھو ٿا file. هن ۾ حڪم file peripheral_init.bfm مڪمل ٿيڻ کان پوءِ ”عملي“ ڪيو ويندو.
استعمال ڪندي files مٿي، ٺاھ جوڙ جو رستو خودڪار طريقي سان ٺهيل آھي. توھان کي صرف user.bfm کي تبديل ڪرڻ جي ضرورت آھي file ڊيٽا پاٿ کي نقل ڪرڻ لاء. test.bfm، peripheral_init.bfm، يا MDDR_init.bfm کي تبديل نه ڪريو files انهن وانگر files هر دفعي ٻيهر ٺاهيا ويندا آهن جڏهن توهان جي روٽ ڊيزائن ٻيهر ٺاهي ويندي آهي.
MSS DDR ترتيب ڏيڻ جو رستو
پردي جي شروعاتي حل جي ضرورت آهي ته، MSS DDR ترتيبن جي رجسٽري قدرن جي وضاحت ڪرڻ کان علاوه، توهان MSS (FIC_2) ۾ APB ترتيب واري ڊيٽا جي رستي کي ترتيب ڏيو. SystemInit() فنڪشن ڊيٽا لکي ٿو MDDR ترتيبن جي رجسٽرن کي FIC_2 APB انٽرفيس ذريعي.
نوٽ: جيڪڏھن توھان استعمال ڪري رھيا آھيو سسٽم بلڊر، ٺاھ جوڙ جو رستو سيٽ ٿيل آھي ۽ پاڻمرادو ڳنڍيل آھي.
FIC_2 انٽرفيس کي ترتيب ڏيڻ لاءِ:
- کوليو FIC_2 ڪنفيگريٽر ڊائلاگ (Figure 2-7) MSS configurator کان.
- Cortex-M3 آپشن استعمال ڪندي پردي جي شروعات کي منتخب ڪريو.
- پڪ ڪريو ته MSS DDR چيڪ ڪيو ويو آهي، جيئن ته Fabric DDR/SERDES بلاڪ آهن جيڪڏهن توهان انهن کي استعمال ڪري رهيا آهيو.
- ڪلڪ ڪريو OK پنھنجي سيٽنگن کي بچائڻ لاء. هي FIC_2 ترتيب واري بندرگاهن کي ظاهر ڪندو (گھڙي، ري سيٽ، ۽ APB بس انٽرفيس)، جيئن تصوير 2-8 ۾ ڏيکاريل آهي.
- MSS ٺاھيو. FIC_2 بندرگاهن (FIC_2_APB_MASTER، FIC_2_APB_M_PCLK ۽ FIC_2_APB_M_RESET_N) ھاڻي ايم ايس ايس انٽرفيس تي بي نقاب آھن ۽ CoreConfigP ۽ CoreResetP سان ڳنڍجي سگھجن ٿيون پردي جي شروعاتي حل جي وضاحت جي مطابق.
CoreConfigP ۽ CoreResetP cores کي ترتيب ڏيڻ ۽ ڳنڍڻ تي مڪمل تفصيلن لاءِ، ڏسو پردي جي شروعات ڪندڙ صارف گائيڊ.
پورٽ جي وضاحت
DDR PHY انٽرفيس
ٽيبل 3-1 • DDR PHY انٽرفيس
| پورٽ جو نالو | ھدايت | وصف |
| MDDR_CAS_N | ٻاهر | DRAM CASN |
| MDDR_CKE | ٻاهر | DRAM CKE |
| MDDR_CLK | ٻاهر | گھڙي، پي پاسي |
| MDDR_CLK_N | ٻاهر | گھڙي، ن طرف |
| MDDR_CS_N | ٻاهر | DRAM CSN |
| MDDR_ODT | ٻاهر | DRAM ODT |
| MDDR_RAS_N | ٻاهر | ڊرام RASN |
| MDDR_RESET_N | ٻاهر | DDR3 لاءِ DRAM ري سيٽ. LPDDR ۽ DDR2 انٽرفيس لاءِ ھن سگنل کي نظرانداز ڪريو. ان کي نشان لڳايو غير استعمال ٿيل LPDDR ۽ DDR2 انٽرفيس لاءِ. |
| MDDR_WE_N | ٻاهر | ڊرام وين |
| MDDR_ADDR[15:0] | ٻاهر | ڊرام ايڊريس بٽس |
| MDDR_BA[2:0] | ٻاهر | ڊرم بئنڪ ايڊريس |
| MDDR_DM_RDQS ([3:0]/[1:0]/[0]) | اندر ٻاهر | ڊرم ڊيٽا ماسڪ |
| MDDR_DQS ([3:0]/[1:0]/[0]) | اندر ٻاهر | ڊرام ڊيٽا اسٽروب ان پٽ/آئوٽ پٽ - پي سائڊ |
| MDDR_DQS_N ([3:0]/[1:0]/[0]) | اندر ٻاهر | ڊرام ڊيٽا اسٽروب انپٽ/آئوٽ پٽ - اين سائڊ |
| MDDR_DQ ([31:0]/[15:0]/[7:0]) | اندر ٻاهر | DRAM ڊيٽا ان پٽ/آئوٽ پٽ |
| MDDR_DQS_TMATCH_0_IN | IN | FIFO سگنل ۾ |
| MDDR_DQS_TMATCH_0_OUT | ٻاهر | FIFO آئوٽ سگنل |
| MDDR_DQS_TMATCH_1_IN | IN | FIFO سگنل ۾ (صرف 32-bit) |
| MDDR_DQS_TMATCH_1_OUT | ٻاهر | FIFO آئوٽ سگنل (صرف 32-bit) |
| MDDR_DM_RDQS_ECC | اندر ٻاهر | ڊرام اي سي سي ڊيٽا ماسڪ |
| MDDR_DQS_ECC | اندر ٻاهر | ڊرام اي سي سي ڊيٽا اسٽروب ان پٽ/آئوٽ پٽ - پي سائڊ |
| MDDR_DQS_ECC_N | اندر ٻاهر | ڊرام اي سي سي ڊيٽا اسٽروب ان پٽ/آئوٽ پٽ - اين سائڊ |
| MDDR_DQ_ECC ([3:0]/[1:0]/[0]) | اندر ٻاهر | DRAM ECC ڊيٽا ان پٽ/آئوٽ پٽ |
| MDDR_DQS_TMATCH_ECC_IN | IN | ECC FIFO سگنل ۾ |
| MDDR_DQS_TMATCH_ECC_OUT | ٻاهر | ECC FIFO آئوٽ سگنل (صرف 32-bit) |
نوٽ: ڪجھ بندرگاهن لاءِ بندرگاھ جي چوٽي تبديل ٿيندي آھي PHY چوٽي جي چونڊ تي منحصر آھي. اشارو "[a:0]/ [b:0]/[c:0]" اهڙين بندرگاهن کي ظاهر ڪرڻ لاءِ استعمال ڪيو ويندو آهي، جتي "[a:0]" بندرگاهه جي چوٽي ڏانهن اشارو ڪري ٿو جڏهن هڪ 32-bit PHY ويڊٿ چونڊيو وڃي ٿو. , "[b:0]" هڪ 16-bit PHY ويڪر سان ملندڙ جلندڙ آهي، ۽ "[c:0]" هڪ 8-bit PHY ويڪر سان ملندڙ جلندڙ آهي.
ڪپڙو ماسٽر AXI بس انٽرفيس
ٽيبل 3-2 • فيبرڪ ماسٽر AXI بس انٽرفيس
| پورٽ جو نالو | ھدايت | وصف |
| DDR_AXI_S_AWREADY | ٻاهر | ائڊريس تيار آهي |
| DDR_AXI_S_WREADY | ٻاهر | ائڊريس تيار آهي |
| DDR_AXI_S_BID[3:0] | ٻاهر | جوابي ID |
| DDR_AXI_S_BRESP[1:0] | ٻاهر | جواب لکو |
| DDR_AXI_S_BVALID | ٻاهر | صحيح جواب لکو |
| DDR_AXI_S_ARREADY | ٻاهر | ائڊريس تيار |
| DDR_AXI_S_RID[3:0] | ٻاهر | ID پڙهو Tag |
| DDR_AXI_S_RRESP[1:0] | ٻاهر | جواب پڙهو |
| DDR_AXI_S_RDATA[63:0] | ٻاهر | ڊيٽا پڙهو |
| DDR_AXI_S_RLAST | ٻاهر | آخري پڙهو هي سگنل هڪ پڙهڻ واري دفن ۾ آخري منتقلي کي ظاهر ڪري ٿو |
| DDR_AXI_S_RVALID | ٻاهر | صحيح پتو پڙهو |
| DDR_AXI_S_AWID[3:0] | IN | ايڊريس ID لکو |
| DDR_AXI_S_AWADDR[31:0] | IN | ايڊريس لکو |
| DDR_AXI_S_AWLEN[3:0] | IN | ڦاٽ جي ڊگھائي |
| DDR_AXI_S_AWSIZE[1:0] | IN | ڦاٽ جي ماپ |
| DDR_AXI_S_AWBURST[1:0] | IN | ڦاٽ جو قسم |
| DDR_AXI_S_AWLOCK[1:0] | IN | تالا جو قسم هي سگنل منتقلي جي ايٽمي خاصيتن بابت اضافي معلومات مهيا ڪري ٿو |
| DDR_AXI_S_AWVALID | IN | صحيح پتو لکو |
| DDR_AXI_S_WID[3:0] | IN | ڊيٽا ID لکو tag |
| DDR_AXI_S_WDATA[63:0] | IN | ڊيٽا لکو |
| DDR_AXI_S_WSTRB[7:0] | IN | اسٽروبس لکو |
| DDR_AXI_S_WLAST | IN | آخري لکو |
| DDR_AXI_S_WVALID | IN | صحيح لکو |
| DDR_AXI_S_BREADY | IN | تيار لکو |
| DDR_AXI_S_ARID[3:0] | IN | ايڊريس ID پڙهو |
| DDR_AXI_S_ARADDR[31:0] | IN | ايڊريس پڙهو |
| DDR_AXI_S_ARLEN[3:0] | IN | ڦاٽ جي ڊگھائي |
| DDR_AXI_S_ARSIZE[1:0] | IN | ڦاٽ جي ماپ |
| DDR_AXI_S_ARBURST[1:0] | IN | ڦاٽ جو قسم |
| DDR_AXI_S_ARLOCK[1:0] | IN | تالا جو قسم |
| DDR_AXI_S_ARVALID | IN | صحيح پتو پڙهو |
| DDR_AXI_S_RREADY | IN | ائڊريس تيار |
ٽيبل 3-2 • فيبرڪ ماسٽر AXI بس انٽرفيس (جاري)
| پورٽ جو نالو | ھدايت | وصف |
| DDR_AXI_S_CORE_RESET_N | IN | MDDR گلوبل ري سيٽ |
| DDR_AXI_S_RMW | IN | ظاهر ڪري ٿو ته ڇا 64 بٽ لين جا سڀ بائيٽ AXI منتقلي جي سڀني بيٽس لاءِ صحيح آهن. 0: اشارو ڪري ٿو ته سڀني بيٽس ۾ سڀ بائيٽ برسٽ ۾ صحيح آهن ۽ ڪنٽرولر کي حڪم لکڻ لاءِ ڊفالٽ گهرجي 1: اشارو ڪري ٿو ته ڪجهه بائيٽ غلط آهن ۽ ڪنٽرولر کي RMW حڪمن تي ڊفالٽ ڪرڻ گهرجي هي AXI لکندڙ ايڊريس چينل سائڊ بينڊ سگنل جي طور تي درجه بندي ڪيو ويو آهي ۽ AWVALID سگنل سان صحيح آهي. صرف استعمال ڪيو ويندو آهي جڏهن ECC فعال آهي. |
ڪپڙو ماسٽر AHB0 بس انٽرفيس
ٽيبل 3-3 • فيبرڪ ماسٽر AHB0 بس انٽرفيس
| پورٽ جو نالو | ھدايت | وصف |
| DDR_AHB0_SHREADYOUT | ٻاهر | AHBL غلام تيار - جڏهن لکڻ لاءِ اعليٰ ظاهر ٿئي ٿو ته ايم ڊي ڊي آر ڊيٽا کي قبول ڪرڻ لاءِ تيار آهي ۽ جڏهن پڙهڻ لاءِ اعليٰ ظاهر ٿئي ٿو ته ڊيٽا صحيح آهي |
| DDR_AHB0_SHRESP | ٻاهر | AHBL جي جواب جي حيثيت - جڏهن ٽرانزيڪشن جي آخر ۾ تيز رفتار سان اشارو ڪيو ويو آهي ته ٽرانزيڪشن غلطي سان مڪمل ٿي چڪو آهي. جڏهن ٽرانزيڪشن جي آخر ۾ گهٽ وڌو ويو ته اهو ظاهر ٿئي ٿو ته ٽرانزيڪشن ڪاميابي سان مڪمل ٿي چڪي آهي. |
| DDR_AHB0_SHRDATA[31:0] | ٻاهر | AHBL ڊيٽا پڙهو - MDDR غلام کان فيبرڪ ماسٽر تائين ڊيٽا پڙهو |
| DDR_AHB0_SHSEL | IN | AHBL غلام چونڊيو - جڏهن زور ڀريو ويو، MDDR فيبرڪ AHB بس تي في الحال منتخب ٿيل AHBL غلام آهي |
| DDR_AHB0_SHADDR[31:0] | IN | AHBL ايڊريس - بائيٽ ايڊريس AHBL انٽرفيس تي |
| DDR_AHB0_SHBURST[2:0] | IN | AHBL برسٽ ڊگھائي |
| DDR_AHB0_SHSIZE[1:0] | IN | AHBL منتقلي جي سائيز - موجوده منتقلي جي ماپ کي اشارو ڪري ٿو (صرف 8/16/32 بائيٽ ٽرانزيڪشن) |
| DDR_AHB0_SHTRANS[1:0] | IN | AHBL منتقلي جو قسم - موجوده ٽرانزيڪشن جي منتقلي جي قسم کي اشارو ڪري ٿو |
| DDR_AHB0_SHMASTLOCK | IN | AHBL لاڪ - جڏهن زور ڀريو ويو ته موجوده منتقلي هڪ بند ٿيل ٽرانزيڪشن جو حصو آهي |
| DDR_AHB0_SHWRITE | IN | AHBL لکو - جڏهن اعلي اشارو ڪري ٿو ته موجوده ٽرانزيڪشن هڪ لکڻ آهي. جڏهن گهٽ اشارو ڪري ٿو ته موجوده ٽرانزيڪشن هڪ پڙهيل آهي |
| DDR_AHB0_S_HREADY | IN | AHBL تيار - جڏهن اعلي، اشارو ڪري ٿو ته MDDR هڪ نئين ٽرانزيڪشن کي قبول ڪرڻ لاء تيار آهي |
| DDR_AHB0_S_HWDATA[31:0] | IN | AHBL ڊيٽا لکو - فيبرڪ ماسٽر کان MDDR تائين ڊيٽا لکو |
ڪپڙو ماسٽر AHB1 بس انٽرفيس
ٽيبل 3-4 • فيبرڪ ماسٽر AHB1 بس انٽرفيس
| پورٽ جو نالو | ھدايت | وصف |
| DDR_AHB1_SHREADYOUT | ٻاهر | AHBL غلام تيار - جڏهن لکڻ لاءِ اعليٰ ظاهر ٿئي ٿو ته ايم ڊي ڊي آر ڊيٽا کي قبول ڪرڻ لاءِ تيار آهي ۽ جڏهن پڙهڻ لاءِ اعليٰ ظاهر ٿئي ٿو ته ڊيٽا صحيح آهي |
| DDR_AHB1_SHRESP | ٻاهر | AHBL جي جواب جي حيثيت - جڏهن ٽرانزيڪشن جي آخر ۾ تيز رفتار سان اشارو ڪيو ويو آهي ته ٽرانزيڪشن غلطي سان مڪمل ٿي چڪو آهي. جڏهن ٽرانزيڪشن جي آخر ۾ گهٽ وڌو ويو ته اهو ظاهر ٿئي ٿو ته ٽرانزيڪشن ڪاميابي سان مڪمل ٿي چڪي آهي. |
| DDR_AHB1_SHRDATA[31:0] | ٻاهر | AHBL ڊيٽا پڙهو - MDDR غلام کان فيبرڪ ماسٽر تائين ڊيٽا پڙهو |
| DDR_AHB1_SHSEL | IN | AHBL غلام چونڊيو - جڏهن زور ڀريو ويو، MDDR فيبرڪ AHB بس تي في الحال منتخب ٿيل AHBL غلام آهي |
| DDR_AHB1_SHADDR[31:0] | IN | AHBL ايڊريس - بائيٽ ايڊريس AHBL انٽرفيس تي |
| DDR_AHB1_SHBURST[2:0] | IN | AHBL برسٽ ڊگھائي |
| DDR_AHB1_SHSIZE[1:0] | IN | AHBL منتقلي جي سائيز - موجوده منتقلي جي ماپ کي اشارو ڪري ٿو (صرف 8/16/32 بائيٽ ٽرانزيڪشن) |
| DDR_AHB1_SHTRANS[1:0] | IN | AHBL منتقلي جو قسم - موجوده ٽرانزيڪشن جي منتقلي جي قسم کي اشارو ڪري ٿو |
| DDR_AHB1_SHMASTLOCK | IN | AHBL لاڪ - جڏهن زور ڀريو ويو ته موجوده منتقلي هڪ بند ٿيل ٽرانزيڪشن جو حصو آهي |
| DDR_AHB1_SHWRITE | IN | AHBL لکو - جڏهن اعلي اشارو ڪري ٿو ته موجوده ٽرانزيڪشن هڪ لکڻ آهي. جڏهن گهٽ اشارو ڪري ٿو ته موجوده ٽرانزيڪشن هڪ پڙهيل آهي. |
| DDR_AHB1_SHREADY | IN | AHBL تيار - جڏهن اعلي، اشارو ڪري ٿو ته MDDR هڪ نئين ٽرانزيڪشن کي قبول ڪرڻ لاء تيار آهي |
| DDR_AHB1_SHWDATA[31:0] | IN | AHBL ڊيٽا لکو - فيبرڪ ماسٽر کان MDDR تائين ڊيٽا لکو |
نرم ميموري ڪنٽرولر موڊ AXI بس انٽرفيس
ٽيبل 3-5 • نرم ميموري ڪنٽرولر موڊ AXI بس انٽرفيس
| پورٽ جو نالو | ھدايت | وصف |
| SMC_AXI_M_WLAST | ٻاهر | آخري لکو |
| SMC_AXI_M_WVALID | ٻاهر | صحيح لکو |
| SMC_AXI_M_AWLEN[3:0] | ٻاهر | ڦاٽ جي ڊگھائي |
| SMC_AXI_M_AWBURST[1:0] | ٻاهر | ڦاٽ جو قسم |
| SMC_AXI_M_BREADY | ٻاهر | جواب تيار |
| SMC_AXI_M_AWVALID | ٻاهر | ائڊريس لکو صحيح |
| SMC_AXI_M_AWID[3:0] | ٻاهر | ايڊريس ID لکو |
| SMC_AXI_M_WDATA[63:0] | ٻاهر | ڊيٽا لکو |
| SMC_AXI_M_ARVALID | ٻاهر | صحيح پتو پڙهو |
| SMC_AXI_M_WID[3:0] | ٻاهر | ڊيٽا ID لکو tag |
| SMC_AXI_M_WSTRB[7:0] | ٻاهر | اسٽروبس لکو |
| SMC_AXI_M_ARID[3:0] | ٻاهر | ايڊريس ID پڙهو |
| SMC_AXI_M_ARADDR[31:0] | ٻاهر | ايڊريس پڙهو |
| SMC_AXI_M_ARLEN[3:0] | ٻاهر | ڦاٽ جي ڊگھائي |
| SMC_AXI_M_ARSIZE[1:0] | ٻاهر | ڦاٽ جي ماپ |
| SMC_AXI_M_ARBURST[1:0] | ٻاهر | ڦاٽ جو قسم |
| SMC_AXI_M_AWADDR[31:0] | ٻاهر | ايڊريس لکو |
| SMC_AXI_M_RREADY | ٻاهر | ائڊريس تيار |
| SMC_AXI_M_AWSIZE[1:0] | ٻاهر | ڦاٽ جي ماپ |
| SMC_AXI_M_AWLOCK[1:0] | ٻاهر | تالا جو قسم هي سگنل منتقلي جي ايٽمي خاصيتن بابت اضافي معلومات مهيا ڪري ٿو |
| SMC_AXI_M_ARLOCK[1:0] | ٻاهر | تالا جو قسم |
| SMC_AXI_M_BID[3:0] | IN | جوابي ID |
| SMC_AXI_M_RID[3:0] | IN | ID پڙهو Tag |
| SMC_AXI_M_RRESP[1:0] | IN | جواب پڙهو |
| SMC_AXI_M_BRESP[1:0] | IN | جواب لکو |
| SMC_AXI_M_AWREADY | IN | ائڊريس تيار آهي |
| SMC_AXI_M_RDATA[63:0] | IN | ڊيٽا پڙهو |
| SMC_AXI_M_WREADY | IN | تيار لکو |
| SMC_AXI_M_BVALID | IN | صحيح جواب لکو |
| SMC_AXI_M_ARREADY | IN | ائڊريس تيار |
| SMC_AXI_M_RLAST | IN | آخري پڙهو هي سگنل هڪ پڙهڻ واري دفن ۾ آخري منتقلي کي ظاهر ڪري ٿو |
| SMC_AXI_M_RVALID | IN | صحيح پڙهو |
نرم ميموري ڪنٽرولر موڊ AHB0 بس انٽرفيس
ٽيبل 3-6 • نرم ميموري ڪنٽرولر موڊ AHB0 بس انٽرفيس
| پورٽ جو نالو | ھدايت | وصف |
| SMC_AHB_M_HBURST[1:0] | ٻاهر | AHBL برسٽ ڊگھائي |
| SMC_AHB_M_HTRANS[1:0] | ٻاهر | AHBL منتقلي جو قسم - موجوده ٽرانزيڪشن جي منتقلي جي قسم کي اشارو ڪري ٿو. |
| SMC_AHB_M_HMASTLOCK | ٻاهر | AHBL لاڪ - جڏهن زور ڀريو ويو ته موجوده منتقلي هڪ بند ٿيل ٽرانزيڪشن جو حصو آهي |
| SMC_AHB_M_HWRITE | ٻاهر | AHBL لکو - جڏهن اعلي اشارو ڪري ٿو ته موجوده ٽرانزيڪشن هڪ لکڻ آهي. جڏهن گهٽ اشارو ڪري ٿو ته موجوده ٽرانزيڪشن هڪ پڙهيل آهي |
| SMC_AHB_M_HSIZE[1:0] | ٻاهر | AHBL منتقلي جي سائيز - موجوده منتقلي جي ماپ کي اشارو ڪري ٿو (صرف 8/16/32 بائيٽ ٽرانزيڪشن) |
| SMC_AHB_M_HWDATA[31:0] | ٻاهر | AHBL ڊيٽا لکو - MSS ماسٽر کان فيبرڪ سافٽ ميموري ڪنٽرولر تائين ڊيٽا لکو |
| SMC_AHB_M_HADDR[31:0] | ٻاهر | AHBL ايڊريس - بائيٽ ايڊريس AHBL انٽرفيس تي |
| SMC_AHB_M_HRESP | IN | AHBL جي جواب جي حيثيت - جڏهن ٽرانزيڪشن جي آخر ۾ تيز رفتار سان اشارو ڪيو ويو آهي ته ٽرانزيڪشن غلطي سان مڪمل ٿي چڪو آهي. جڏهن ٽرانزيڪشن جي آخر ۾ گهٽ وڌو ويو ته اهو ظاهر ٿئي ٿو ته ٽرانزيڪشن ڪاميابي سان مڪمل ٿي چڪي آهي |
| SMC_AHB_M_HRDATA[31:0] | IN | AHBL ڊيٽا پڙهو - فيبرڪ سافٽ ميموري ڪنٽرولر کان ڊيٽا پڙهو MSS ماسٽر تائين |
| SMC_AHB_M_HREADY | IN | AHBL تيار - اعلي اشارو ڪري ٿو ته AHBL بس هڪ نئين ٽرانزيڪشن کي قبول ڪرڻ لاء تيار آهي |
پيداوار جي حمايت
Microsemi SoC پراڊڪٽس گروپ پنهنجي پروڊڪٽس جي پٺڀرائي ڪري ٿو مختلف سپورٽ سروسز، بشمول ڪسٽمر سروس، ڪسٽمر ٽيڪنيڪل سپورٽ سينٽر، اي. webسائيٽ، اليڪٽرانڪ ميل، ۽ سڄي دنيا ۾ سيلز آفيسون. هن ضميمي ۾ Microsemi SoC پروڊڪٽس گروپ سان رابطو ڪرڻ ۽ انهن سپورٽ سروسز کي استعمال ڪرڻ بابت معلومات شامل آهي.
ڪسٽمر سروس
غير ٽيڪنيڪل پراڊڪٽ سپورٽ لاءِ ڪسٽمر سروس سان رابطو ڪريو، جيئن پراڊڪٽ جي قيمت، پراڊڪٽ اپ گريڊ، تازه ڪاري معلومات، آرڊر جي حالت، ۽ اختيار ڏيڻ.
اتر آمريڪا کان، ڪال ڪريو 800.262.1060
باقي دنيا مان، ڪال ڪريو 650.318.4460
فيڪس، دنيا ۾ ڪٿي به، 650.318.8044
ڪسٽمر ٽيڪنيڪل سپورٽ سينٽر
Microsemi SoC پراڊڪٽس گروپ پنهنجي ڪسٽمر ٽيڪنيڪل سپورٽ سينٽر کي انتهائي ماهر انجنيئرن سان گڏ اسٽاف ڪري ٿو جيڪي توهان جي هارڊويئر، سافٽ ويئر، ۽ ڊيزائين سوالن جا جواب ڏيڻ ۾ مدد ڪري سگهن ٿا Microsemi SoC پروڊڪٽس بابت. ڪسٽمر ٽيڪنيڪل سپورٽ سينٽر ايپليڪيشن نوٽس ٺاهڻ، عام ڊيزائن جي چڪر جي سوالن جا جواب، ڄاڻايل مسئلن جي دستاويزن، ۽ مختلف سوالن جا جواب ٺاهڻ ۾ وڏو وقت خرچ ڪري ٿو. تنهن ڪري، توهان اسان سان رابطو ڪرڻ کان اڳ، مهرباني ڪري اسان جي آن لائن وسيلن جو دورو ڪريو. اهو تمام گهڻو امڪان آهي ته اسان پهريان ئي توهان جي سوالن جا جواب ڏئي چڪا آهيون.
ٽيڪنيڪل سپورٽ
Microsemi SoC پروڊڪٽس سپورٽ لاءِ، دورو ڪريو http://www.microsemi.com/products/fpga-soc/design-support/fpga-soc-support.
Webسائيٽ
توهان Microsemi SoC Products Group جي هوم پيج تي مختلف ٽيڪنيڪل ۽ غير ٽيڪنيڪل معلومات براؤز ڪري سگهو ٿا، تي www.microsemi.com/soc.
ڪسٽمر ٽيڪنيڪل سپورٽ سينٽر سان رابطو ڪريو
ٽيڪنيڪل سپورٽ سينٽر جو اعليٰ ماهر انجنيئر اسٽاف. ٽيڪنيڪل سپورٽ سينٽر سان رابطو ڪري سگھجي ٿو اي ميل ذريعي يا Microsemi SoC پروڊڪٽس گروپ ذريعي webسائيٽ.
اي ميل
توھان پنھنجي ٽيڪنيڪل سوالن کي اسان جي اي ميل پتي تي پھچائي سگھو ٿا ۽ واپس اي ميل، فيڪس، يا فون ذريعي جواب حاصل ڪري سگھو ٿا. انهي سان گڏ، جيڪڏهن توهان وٽ ڊزائن جا مسئلا آهن، توهان پنهنجي ڊزائن کي اي ميل ڪري سگهو ٿا fileمدد حاصل ڪرڻ لاء. اسان سڄو ڏينهن مسلسل اي ميل اڪائونٽ جي نگراني ڪندا آهيون. جڏهن توهان جي درخواست اسان ڏانهن موڪليو، مهرباني ڪري توهان جي درخواست جي موثر پروسيسنگ لاء توهان جو پورو نالو، ڪمپني جو نالو، ۽ توهان جي رابطي جي معلومات شامل ڪرڻ جي پڪ ڪريو.
ٽيڪنيڪل سپورٽ اي ميل پتو آهي soc_tech@microsemi.com.
منهنجا ڪيس
Microsemi SoC پراڊڪٽس گروپ جا گراهڪ مائي ڪيسز ۾ وڃي ٽيڪنيڪل ڪيس آن لائن جمع ۽ ٽريڪ ڪري سگھن ٿا.
آمريڪا کان ٻاهر
گراهڪ جن کي آمريڪا جي ٽائم زونن کان ٻاهر مدد جي ضرورت آهي يا ته اي ميل ذريعي ٽيڪنيڪل سپورٽ سان رابطو ڪري سگهن ٿا (soc_tech@microsemi.comيا مقامي سيلز آفيس سان رابطو ڪريو.
دورو ڪريو اسان جي باري ۾ سيلز آفيس لسٽنگ ۽ ڪارپوريٽ رابطن لاءِ.
سيلز آفيس جون لسٽون ڳولي سگهجن ٿيون www.microsemi.com/soc/company/contact/default.aspx.
ITAR ٽيڪنيڪل سپورٽ
RH ۽ RT FPGAs تي ٽيڪنيڪل سپورٽ لاءِ جيڪي بين الاقوامي ٽريفڪ ان آرمز ريگيوليشنز (ITAR) پاران ضابطا ڪيا ويندا آهن، اسان سان رابطو ڪريو ذريعي soc_tech_itar@microsemi.com. متبادل طور تي، منهنجي ڪيسن ۾، ITAR ڊراپ-ڊائون لسٽ ۾ ها چونڊيو. ITAR-regulated Microsemi FPGAs جي مڪمل فهرست لاءِ، دورو ڪريو ITAR web صفحو.
Microsemi بابت
Microsemi Corporation (Nasdaq: MSCC) هڪ جامع پورٽ فوليو پيش ڪري ٿو سيمي ڪنڊڪٽر ۽ سسٽم حلن لاءِ ڪميونيڪيشن، دفاع ۽ سيڪيورٽي، ايرو اسپيس ۽ صنعتي مارڪيٽن لاءِ. مصنوعات شامل آهن اعلي ڪارڪردگي ۽ تابڪاري-سخت اينالاگ مخلوط سگنل انٽيگريڊ سرڪٽس، FPGAs، SoCs ۽ ASICs؛ پاور مينيجمينٽ پراڊڪٽس؛ وقت ۽ هم وقت سازي ڊوائيسز ۽ درست وقت حل، وقت لاء دنيا جي معيار کي ترتيب ڏيڻ؛ آواز پروسيسنگ ڊوائيسز؛ آر ايف حل؛ جدا جدا اجزاء؛ انٽرپرائز اسٽوريج ۽ ڪميونيڪيشن حل، سيڪيورٽي ٽيڪنالاجيز ۽ اسپيبلبل اينٽي ٽيamper مصنوعات؛ Ethernet حل؛ پاور-اوور-ايٿرنيٽ ICs ۽ وچين اسپين؛ گڏوگڏ ڪسٽم ڊيزائن صلاحيتون ۽ خدمتون. Microsemi جو هيڊ ڪوارٽر Aliso Viejo، Calif. ۾ آهي ۽ عالمي سطح تي تقريبن 4,800 ملازم آهن. تي وڌيڪ سکو www.microsemi.com.
Microsemi هتي موجود معلومات يا ڪنهن خاص مقصد لاءِ ان جي پروڊڪٽس ۽ خدمتن جي موزونيت جي حوالي سان ڪا به وارنٽي، نمائندگي، يا گارنٽي نه ٿو ڏئي، ۽ نه ئي مائڪروسيمي ڪنهن به پروڊڪٽ يا سرڪٽ جي ايپليڪيشن يا استعمال مان پيدا ٿيندڙ ڪا ذميواري قبول ڪري ٿي. ھتي وڪرو ڪيل پراڊڪٽس ۽ مائيڪروسيمي پاران وڪرو ڪيل ٻيون شيون محدود جاچ جي تابع آھن ۽ مشن جي نازڪ سامان يا ايپليڪيشنن سان گڏ استعمال نه ٿيڻ گھرجي. ڪنهن به ڪارڪردگي جي وضاحتن کي مڃيو وڃي ٿو قابل اعتماد پر تصديق ٿيل نه آهي، ۽ خريد ڪندڙ کي لازمي طور تي سڀني ڪارڪردگي ۽ مصنوعات جي ٻين جانچ کي مڪمل ڪرڻ ۽ مڪمل ڪرڻ گهرجي، اڪيلو ۽ گڏوگڏ، يا نصب ٿيل، ڪنهن به آخري پراڊڪٽس ۾. خريد ڪندڙ ڪنهن به ڊيٽا ۽ ڪارڪردگي جي وضاحتن تي ڀروسو نه ڪندو يا مائڪروسيمي پاران مهيا ڪيل پيٽرولر. اهو خريد ڪندڙ جي ذميواري آهي آزاديء سان ڪنهن به پروڊڪٽ جي مناسبيت جو تعين ڪرڻ ۽ ان جي جانچ ۽ تصديق ڪرڻ. Microsemi پاران مهيا ڪيل معلومات هتي ڏنل آهي "جيئن آهي، ڪٿي آهي" ۽ سڀني غلطين سان، ۽ اهڙي معلومات سان لاڳاپيل سڄو خطرو مڪمل طور تي خريد ڪندڙ سان آهي. Microsemi، واضح طور تي يا واضح طور تي، ڪنهن به پارٽي کي پيٽرن جا حق، لائسنس، يا ڪي ٻيا IP حق نه ڏئي ٿو، چاهي اهڙي معلومات جي حوالي سان يا اهڙي معلومات طرفان بيان ڪيل ڪنهن به شيءِ جي حوالي سان. هن دستاويز ۾ مهيا ڪيل معلومات Microsemi جي ملڪيت آهي، ۽ Microsemi ڪنهن به وقت بغير اطلاع جي هن دستاويز ۾ معلومات يا ڪنهن به پروڊڪٽس ۽ خدمتن ۾ ڪا به تبديلي ڪرڻ جو حق محفوظ رکي ٿي.
Microsemi ڪارپوريٽ هيڊ ڪوارٽر
ون انٽرپرائز، اليسو ويجو،
سي اي 92656 USA
آمريڪا اندر: +1 800-713-4113
آمريڪا کان ٻاهر: +1 949-380-6100
وڪرو: +1 949-380-6136
فيڪس: +1 949-215-4996
اي ميل: sales.support@microsemi.com
©2016 Microsemi Corporation. سڀ حق محفوظ آهن. Microsemi ۽ Microsemi لوگو Microsemi Corporation جا ٽريڊ مارڪ آھن. ٻيا سڀئي ٽريڊ مارڪ ۽ سروس جا نشان انهن جي لاڳاپيل مالڪن جي ملڪيت آهن.
5-02-00377-5/11.16
دستاويز / وسيلا
 |
Microsemi SmartFusion2 MSS DDR ڪنٽرولر ترتيب [pdf] استعمال ڪندڙ ھدايت SmartFusion2 MSS DDR ڪنٽرولر ترتيب، SmartFusion2 MSS، DDR ڪنٽرولر ترتيب، ڪنٽرولر ترتيب |
