SmartFusion2 MSS
DDR ਕੰਟਰੋਲਰ ਸੰਰਚਨਾ
Libero SoC v11.6 ਅਤੇ ਬਾਅਦ ਵਿੱਚ 

ਜਾਣ-ਪਛਾਣ

SmartFusion2 MSS ਵਿੱਚ ਇੱਕ ਏਮਬੈਡਡ DDR ਕੰਟਰੋਲਰ ਹੈ। ਇਹ DDR ਕੰਟਰੋਲਰ ਇੱਕ ਆਫ-ਚਿੱਪ DDR ਮੈਮੋਰੀ ਨੂੰ ਕੰਟਰੋਲ ਕਰਨ ਲਈ ਤਿਆਰ ਕੀਤਾ ਗਿਆ ਹੈ। MDDR ਕੰਟਰੋਲਰ ਨੂੰ MSS ਅਤੇ FPGA ਫੈਬਰਿਕ ਤੋਂ ਐਕਸੈਸ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ। ਇਸ ਤੋਂ ਇਲਾਵਾ, DDR ਕੰਟਰੋਲਰ ਨੂੰ ਵੀ ਬਾਈਪਾਸ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ, FPGA ਫੈਬਰਿਕ (ਸਾਫਟ ਕੰਟਰੋਲਰ ਮੋਡ (SMC)) ਨੂੰ ਇੱਕ ਵਾਧੂ ਇੰਟਰਫੇਸ ਪ੍ਰਦਾਨ ਕਰਦਾ ਹੈ।
MSS DDR ਕੰਟਰੋਲਰ ਨੂੰ ਪੂਰੀ ਤਰ੍ਹਾਂ ਸੰਰਚਿਤ ਕਰਨ ਲਈ, ਤੁਹਾਨੂੰ ਇਹ ਕਰਨਾ ਚਾਹੀਦਾ ਹੈ:

1. MDDR ਕੌਂਫਿਗਰੇਟਰ ਦੀ ਵਰਤੋਂ ਕਰਕੇ ਡੇਟਾਪਾਥ ਚੁਣੋ।
2. DDR ਕੰਟਰੋਲਰ ਰਜਿਸਟਰਾਂ ਲਈ ਰਜਿਸਟਰ ਮੁੱਲ ਸੈੱਟ ਕਰੋ।
3. MSS CCC ਕੌਂਫਿਗਰੇਟਰ ਦੀ ਵਰਤੋਂ ਕਰਕੇ DDR ਮੈਮੋਰੀ ਕਲਾਕ ਫ੍ਰੀਕੁਐਂਸੀ ਅਤੇ FPGA ਫੈਬਰਿਕ ਤੋਂ MDDR ਘੜੀ ਅਨੁਪਾਤ (ਜੇ ਲੋੜ ਹੋਵੇ) ਦੀ ਚੋਣ ਕਰੋ।
4. ਕੰਟਰੋਲਰ ਦੇ APB ਕੌਂਫਿਗਰੇਸ਼ਨ ਇੰਟਰਫੇਸ ਨੂੰ ਕਨੈਕਟ ਕਰੋ ਜਿਵੇਂ ਕਿ ਪੈਰੀਫਿਰਲ ਸ਼ੁਰੂਆਤੀ ਹੱਲ ਦੁਆਰਾ ਪਰਿਭਾਸ਼ਿਤ ਕੀਤਾ ਗਿਆ ਹੈ। ਸਿਸਟਮ ਬਿਲਡਰ ਦੁਆਰਾ ਬਣਾਈ ਗਈ MDDR ਸ਼ੁਰੂਆਤੀ ਸਰਕਟਰੀ ਲਈ, ਪੰਨਾ 13 ਅਤੇ ਚਿੱਤਰ 2-7 'ਤੇ "MSS DDR ਸੰਰਚਨਾ ਮਾਰਗ" ਵੇਖੋ।
   ਤੁਸੀਂ ਸਟੈਂਡਅਲੋਨ (ਸਿਸਟਮ ਬਿਲਡਰ ਦੁਆਰਾ ਨਹੀਂ) ਪੈਰੀਫਿਰਲ ਇਨੀਸ਼ੀਅਲਾਈਜ਼ੇਸ਼ਨ ਦੀ ਵਰਤੋਂ ਕਰਕੇ ਆਪਣੀ ਖੁਦ ਦੀ ਸ਼ੁਰੂਆਤੀ ਸਰਕਟਰੀ ਵੀ ਬਣਾ ਸਕਦੇ ਹੋ। SmartFusion2 ਸਟੈਂਡਅਲੋਨ ਪੈਰੀਫਿਰਲ ਸ਼ੁਰੂਆਤੀ ਉਪਭੋਗਤਾ ਗਾਈਡ ਵੇਖੋ।

MDDR ਕੌਂਫਿਗਰੇਟਰ

MDDR ਕੌਂਫਿਗਰੇਟਰ ਦੀ ਵਰਤੋਂ MSS DDR ਕੰਟਰੋਲਰ ਲਈ ਸਮੁੱਚੇ ਡੇਟਾਪਾਥ ਅਤੇ ਬਾਹਰੀ DDR ਮੈਮੋਰੀ ਪੈਰਾਮੀਟਰਾਂ ਨੂੰ ਕੌਂਫਿਗਰ ਕਰਨ ਲਈ ਕੀਤੀ ਜਾਂਦੀ ਹੈ।

ਜਨਰਲ ਟੈਬ ਤੁਹਾਡੀ ਮੈਮੋਰੀ ਅਤੇ ਫੈਬਰਿਕ ਇੰਟਰਫੇਸ ਸੈਟਿੰਗਾਂ ਨੂੰ ਸੈੱਟ ਕਰਦੀ ਹੈ (ਚਿੱਤਰ 1-1)।
ਮੈਮੋਰੀ ਸੈਟਿੰਗਾਂ
DDR ਮੈਮੋਰੀ ਸੈਟਲਿੰਗ ਟਾਈਮ ਦਾਖਲ ਕਰੋ। ਇਹ ਉਹ ਸਮਾਂ ਹੈ ਜਦੋਂ DDR ਮੈਮੋਰੀ ਨੂੰ ਸ਼ੁਰੂ ਕਰਨ ਦੀ ਲੋੜ ਹੁੰਦੀ ਹੈ। ਮੂਲ ਮੁੱਲ 200 us ਹੈ। ਸਹੀ ਮੁੱਲ ਦਾਖਲ ਕਰਨ ਲਈ ਆਪਣੀ DDR ਮੈਮੋਰੀ ਡੇਟਾ ਸ਼ੀਟ ਵੇਖੋ।
MDDR ਵਿੱਚ ਆਪਣੇ ਮੈਮੋਰੀ ਵਿਕਲਪਾਂ ਨੂੰ ਕੌਂਫਿਗਰ ਕਰਨ ਲਈ ਮੈਮੋਰੀ ਸੈਟਿੰਗਾਂ ਦੀ ਵਰਤੋਂ ਕਰੋ।

• ਮੈਮੋਰੀ ਦੀ ਕਿਸਮ - LPDDR, DDR2, ਜਾਂ DDR3
• ਡਾਟਾ ਚੌੜਾਈ - 32-ਬਿੱਟ, 16-ਬਿੱਟ ਜਾਂ 8-ਬਿੱਟ
• SECDED ਸਮਰਥਿਤ ECC - ਚਾਲੂ ਜਾਂ ਬੰਦ
• ਆਰਬਿਟਰੇਸ਼ਨ ਸਕੀਮ - ਟਾਈਪ-0, ਟਾਈਪ-1, ਟਾਈਪ-2, ਟਾਈਪ-3
• ਉੱਚਤਮ ਤਰਜੀਹ ID - ਵੈਧ ਮੁੱਲ 0 ਤੋਂ 15 ਤੱਕ ਹਨ
• ਪਤੇ ਦੀ ਚੌੜਾਈ (ਬਿੱਟ) - ਤੁਹਾਡੇ ਦੁਆਰਾ ਵਰਤੀ ਜਾਂਦੀ LPDDR/DDR2/DDR3 ਮੈਮੋਰੀ ਲਈ ਕਤਾਰ, ਬੈਂਕ, ਅਤੇ ਕਾਲਮ ਐਡਰੈੱਸ ਬਿੱਟਾਂ ਦੀ ਸੰਖਿਆ ਲਈ ਆਪਣੀ DDR ਮੈਮੋਰੀ ਡੇਟਾ ਸ਼ੀਟ ਵੇਖੋ। LPDDR/DDR2/DDR3 ਮੈਮੋਰੀ ਦੀ ਡਾਟਾ ਸ਼ੀਟ ਦੇ ਅਨੁਸਾਰ ਕਤਾਰਾਂ/ਬੈਂਕਾਂ/ਕਾਲਮਾਂ ਲਈ ਸਹੀ ਮੁੱਲ ਚੁਣਨ ਲਈ ਪੁੱਲ-ਡਾਊਨ ਮੀਨੂ ਦੀ ਚੋਣ ਕਰੋ।

ਨੋਟ: ਪੁੱਲ-ਡਾਊਨ ਸੂਚੀ ਵਿੱਚ ਨੰਬਰ ਐਡਰੈੱਸ ਬਿੱਟਾਂ ਦੀ ਸੰਖਿਆ ਨੂੰ ਦਰਸਾਉਂਦਾ ਹੈ, ਨਾ ਕਿ ਕਤਾਰਾਂ/ਬੈਂਕਾਂ/ਕਾਲਮਾਂ ਦੀ ਸੰਪੂਰਨ ਸੰਖਿਆ। ਸਾਬਕਾ ਲਈampਜੇਕਰ ਤੁਹਾਡੀ DDR ਮੈਮੋਰੀ ਵਿੱਚ 4 ਬੈਂਕ ਹਨ, ਤਾਂ ਬੈਂਕਾਂ ਲਈ 2 (2 ²=4) ਦੀ ਚੋਣ ਕਰੋ। ਜੇਕਰ ਤੁਹਾਡੀ DDR ਮੈਮੋਰੀ ਵਿੱਚ 8 ਬੈਂਕ ਹਨ, ਤਾਂ ਬੈਂਕਾਂ ਲਈ 3 (2³ =8) ਦੀ ਚੋਣ ਕਰੋ।

ਫੈਬਰਿਕ ਇੰਟਰਫੇਸ ਸੈਟਿੰਗਾਂ
ਮੂਲ ਰੂਪ ਵਿੱਚ, ਹਾਰਡ Cortex-M3 ਪ੍ਰੋਸੈਸਰ ਨੂੰ DDR ਕੰਟਰੋਲਰ ਤੱਕ ਪਹੁੰਚ ਕਰਨ ਲਈ ਸੈੱਟਅੱਪ ਕੀਤਾ ਗਿਆ ਹੈ। ਤੁਸੀਂ ਫੈਬਰਿਕ ਇੰਟਰਫੇਸ ਸੈਟਿੰਗ ਚੈਕਬਾਕਸ ਨੂੰ ਸਮਰੱਥ ਕਰਕੇ ਇੱਕ ਫੈਬਰਿਕ ਮਾਸਟਰ ਨੂੰ DDR ਕੰਟਰੋਲਰ ਤੱਕ ਪਹੁੰਚ ਕਰਨ ਦੀ ਆਗਿਆ ਦੇ ਸਕਦੇ ਹੋ। ਇਸ ਸਥਿਤੀ ਵਿੱਚ, ਤੁਸੀਂ ਹੇਠਾਂ ਦਿੱਤੇ ਵਿਕਲਪਾਂ ਵਿੱਚੋਂ ਇੱਕ ਦੀ ਚੋਣ ਕਰ ਸਕਦੇ ਹੋ:

• ਇੱਕ AXI ਇੰਟਰਫੇਸ ਦੀ ਵਰਤੋਂ ਕਰੋ - ਫੈਬਰਿਕ ਮਾਸਟਰ ਇੱਕ 64-ਬਿੱਟ AXI ਇੰਟਰਫੇਸ ਦੁਆਰਾ DDR ਕੰਟਰੋਲਰ ਤੱਕ ਪਹੁੰਚ ਕਰਦਾ ਹੈ।
• ਇੱਕ ਸਿੰਗਲ ਏਐਚਬੀਲਾਈਟ ਇੰਟਰਫੇਸ ਦੀ ਵਰਤੋਂ ਕਰੋ - ਫੈਬਰਿਕ ਮਾਸਟਰ ਇੱਕ ਸਿੰਗਲ 32-ਬਿੱਟ ਏਐਚਬੀ ਇੰਟਰਫੇਸ ਦੁਆਰਾ ਡੀਡੀਆਰ ਕੰਟਰੋਲਰ ਤੱਕ ਪਹੁੰਚ ਕਰਦਾ ਹੈ।
• ਦੋ ਏਐਚਬੀਲਾਈਟ ਇੰਟਰਫੇਸਾਂ ਦੀ ਵਰਤੋਂ ਕਰੋ - ਦੋ ਫੈਬਰਿਕ ਮਾਸਟਰ ਦੋ 32-ਬਿੱਟ ਏਐਚਬੀ ਇੰਟਰਫੇਸਾਂ ਦੀ ਵਰਤੋਂ ਕਰਕੇ ਡੀਡੀਆਰ ਕੰਟਰੋਲਰ ਤੱਕ ਪਹੁੰਚ ਕਰਦੇ ਹਨ।
  ਸੰਰਚਨਾ view (ਚਿੱਤਰ 1-1) ਤੁਹਾਡੇ ਫੈਬਰਿਕ ਇੰਟਰਫੇਸ ਦੀ ਚੋਣ ਦੇ ਅਨੁਸਾਰ ਅੱਪਡੇਟ ਕਰਦਾ ਹੈ।

I/O ਡਰਾਈਵ ਤਾਕਤ (ਕੇਵਲ DDR2 ਅਤੇ DDR3)
ਆਪਣੇ DDR I/Os ਲਈ ਹੇਠ ਲਿਖੀਆਂ ਡ੍ਰਾਈਵ ਸ਼ਕਤੀਆਂ ਵਿੱਚੋਂ ਇੱਕ ਚੁਣੋ:

• ਅੱਧੀ ਡਰਾਈਵ ਦੀ ਤਾਕਤ
•  ਪੂਰੀ ਡਰਾਈਵ ਤਾਕਤ

Libero SoC ਤੁਹਾਡੀ DDR ਮੈਮੋਰੀ ਕਿਸਮ ਅਤੇ I/O ਡਰਾਈਵ ਤਾਕਤ (ਜਿਵੇਂ ਕਿ ਟੈਬ le 1-1 ਵਿੱਚ ਦਿਖਾਇਆ ਗਿਆ ਹੈ) ਦੇ ਆਧਾਰ 'ਤੇ ਤੁਹਾਡੇ MDDR ਸਿਸਟਮ ਲਈ DDR I/O ਸਟੈਂਡਰਡ ਸੈੱਟ ਕਰਦਾ ਹੈ।
ਸਾਰਣੀ 1-1 • I/O ਡਰਾਈਵ ਤਾਕਤ ਅਤੇ DDR ਮੈਮੋਰੀ ਕਿਸਮ

DDR ਮੈਮੋਰੀ ਦੀ ਕਿਸਮ	ਹਾਫ ਸਟ੍ਰੈਂਥ ਡਰਾਈਵ	ਪੂਰੀ ਤਾਕਤ ਡਰਾਈਵ
DDR3	SSTL15I	SSTL15II
DDR2	SSTL18I	SSTL18II
LPDDR	ਐਲ.ਪੀ.ਡੀ.ਆਰ.ਆਈ	ਐਲ.ਪੀ.ਡੀ.ਆਰ.ਆਈ

IO ਸਟੈਂਡਰਡ (ਸਿਰਫ਼ LPDDR)
ਹੇਠਾਂ ਦਿੱਤੇ ਵਿਕਲਪਾਂ ਵਿੱਚੋਂ ਇੱਕ ਚੁਣੋ:

• LVCMOS 18V IO ਸਟੈਂਡਰਡ ਲਈ LVCMOS1.8 (ਸਭ ਤੋਂ ਘੱਟ ਪਾਵਰ)। ਆਮ LPDDR1 ਐਪਲੀਕੇਸ਼ਨਾਂ ਵਿੱਚ ਵਰਤਿਆ ਜਾਂਦਾ ਹੈ।
• LPDDRI ਨੋਟ: ਇਸ ਸਟੈਂਡਰਡ ਨੂੰ ਚੁਣਨ ਤੋਂ ਪਹਿਲਾਂ, ਯਕੀਨੀ ਬਣਾਓ ਕਿ ਤੁਹਾਡਾ ਬੋਰਡ ਇਸ ਸਟੈਂਡਰਡ ਦਾ ਸਮਰਥਨ ਕਰਦਾ ਹੈ। ਤੁਹਾਨੂੰ M2S-EVAL-KIT ਜਾਂ SF2-STARTER-KIT ਬੋਰਡਾਂ ਨੂੰ ਨਿਸ਼ਾਨਾ ਬਣਾਉਣ ਵੇਲੇ ਇਸ ਵਿਕਲਪ ਦੀ ਵਰਤੋਂ ਕਰਨੀ ਚਾਹੀਦੀ ਹੈ। LPDDRI IO ਮਿਆਰਾਂ ਲਈ ਬੋਰਡ 'ਤੇ ਇੱਕ IMP_CALIB ਰੋਧਕ ਸਥਾਪਤ ਹੋਣ ਦੀ ਲੋੜ ਹੁੰਦੀ ਹੈ।

IO ਕੈਲੀਬ੍ਰੇਸ਼ਨ (ਸਿਰਫ਼ LPDDR)
LVCMOS18 IO ਸਟੈਂਡਰਡ ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਸਮੇਂ ਹੇਠਾਂ ਦਿੱਤੇ ਵਿਕਲਪਾਂ ਵਿੱਚੋਂ ਇੱਕ ਚੁਣੋ:

• On
• ਬੰਦ (ਆਮ)

ਕੈਲੀਬ੍ਰੇਸ਼ਨ ਚਾਲੂ ਅਤੇ ਬੰਦ ਵਿਕਲਪਿਕ ਤੌਰ 'ਤੇ ਇੱਕ IO ਕੈਲੀਬ੍ਰੇਸ਼ਨ ਬਲਾਕ ਦੀ ਵਰਤੋਂ ਨੂੰ ਨਿਯੰਤਰਿਤ ਕਰਦਾ ਹੈ ਜੋ IO ਡਰਾਈਵਰਾਂ ਨੂੰ ਇੱਕ ਬਾਹਰੀ ਰੋਧਕ ਲਈ ਕੈਲੀਬਰੇਟ ਕਰਦਾ ਹੈ। ਬੰਦ ਹੋਣ 'ਤੇ, ਡਿਵਾਈਸ ਪ੍ਰੀ-ਸੈੱਟ IO ਡਰਾਈਵਰ ਵਿਵਸਥਾ ਦੀ ਵਰਤੋਂ ਕਰਦੀ ਹੈ।
ਚਾਲੂ ਹੋਣ 'ਤੇ, ਇਸ ਨੂੰ PCB 'ਤੇ ਸਥਾਪਤ ਕਰਨ ਲਈ 150-ohm IMP_CALIB ਰੋਧਕ ਦੀ ਲੋੜ ਹੁੰਦੀ ਹੈ।
ਇਹ IO ਨੂੰ PCB ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਲਈ ਕੈਲੀਬਰੇਟ ਕਰਨ ਲਈ ਵਰਤਿਆ ਜਾਂਦਾ ਹੈ। ਹਾਲਾਂਕਿ, ਜਦੋਂ ਚਾਲੂ 'ਤੇ ਸੈੱਟ ਕੀਤਾ ਜਾਂਦਾ ਹੈ, ਤਾਂ ਇੱਕ ਰੋਧਕ ਸਥਾਪਤ ਕਰਨ ਦੀ ਲੋੜ ਹੁੰਦੀ ਹੈ ਜਾਂ ਮੈਮੋਰੀ ਕੰਟਰੋਲਰ ਸ਼ੁਰੂ ਨਹੀਂ ਹੋਵੇਗਾ।
ਹੋਰ ਜਾਣਕਾਰੀ ਲਈ, AC393-SmartFusion2 ਅਤੇ IGLOO2 ਬੋਰਡ ਡਿਜ਼ਾਈਨ ਗਾਈਡਲਾਈਨ ਐਪਲੀਕੇਸ਼ਨ ਵੇਖੋ
ਨੋਟ ਕਰੋ ਅਤੇ SmartFusion2 SoC FPGA ਹਾਈ ਸਪੀਡ DDR ਇੰਟਰਫੇਸ ਯੂਜ਼ਰ ਗਾਈਡ।

MDDR ਕੰਟਰੋਲਰ ਸੰਰਚਨਾ

ਜਦੋਂ ਤੁਸੀਂ ਇੱਕ ਬਾਹਰੀ DDR ਮੈਮੋਰੀ ਤੱਕ ਪਹੁੰਚ ਕਰਨ ਲਈ MSS DDR ਕੰਟਰੋਲਰ ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਹੋ, ਤਾਂ DDR ਕੰਟਰੋਲਰ ਨੂੰ ਰਨਟਾਈਮ 'ਤੇ ਕੌਂਫਿਗਰ ਕੀਤਾ ਜਾਣਾ ਚਾਹੀਦਾ ਹੈ। ਇਹ ਸਮਰਪਿਤ DDR ਕੰਟਰੋਲਰ ਕੌਂਫਿਗਰੇਸ਼ਨ ਰਜਿਸਟਰਾਂ ਲਈ ਸੰਰਚਨਾ ਡੇਟਾ ਲਿਖ ਕੇ ਕੀਤਾ ਜਾਂਦਾ ਹੈ। ਇਹ ਸੰਰਚਨਾ ਡੇਟਾ ਬਾਹਰੀ DDR ਮੈਮੋਰੀ ਅਤੇ ਤੁਹਾਡੀ ਐਪਲੀਕੇਸ਼ਨ ਦੀਆਂ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ 'ਤੇ ਨਿਰਭਰ ਕਰਦਾ ਹੈ। ਇਹ ਭਾਗ ਦੱਸਦਾ ਹੈ ਕਿ MSS DDR ਕੰਟਰੋਲਰ ਕੌਂਫਿਗਰੇਟਰ ਵਿੱਚ ਇਹਨਾਂ ਸੰਰਚਨਾ ਪੈਰਾਮੀਟਰਾਂ ਨੂੰ ਕਿਵੇਂ ਦਾਖਲ ਕਰਨਾ ਹੈ ਅਤੇ ਸਮੁੱਚੇ ਪੈਰੀਫਿਰਲ ਸ਼ੁਰੂਆਤੀ ਹੱਲ ਦੇ ਹਿੱਸੇ ਵਜੋਂ ਕੌਂਫਿਗਰੇਸ਼ਨ ਡੇਟਾ ਦਾ ਪ੍ਰਬੰਧਨ ਕਿਵੇਂ ਕੀਤਾ ਜਾਂਦਾ ਹੈ।

MSS DDR ਕੰਟਰੋਲ ਰਜਿਸਟਰ
MSS DDR ਕੰਟਰੋਲਰ ਕੋਲ ਰਜਿਸਟਰਾਂ ਦਾ ਇੱਕ ਸੈੱਟ ਹੈ ਜੋ ਰਨਟਾਈਮ 'ਤੇ ਕੌਂਫਿਗਰ ਕੀਤੇ ਜਾਣ ਦੀ ਲੋੜ ਹੈ। ਇਹਨਾਂ ਰਜਿਸਟਰਾਂ ਲਈ ਸੰਰਚਨਾ ਮੁੱਲ ਵੱਖ-ਵੱਖ ਮਾਪਦੰਡਾਂ ਨੂੰ ਦਰਸਾਉਂਦੇ ਹਨ, ਜਿਵੇਂ ਕਿ DDR ਮੋਡ, PHY ਚੌੜਾਈ, ਬਰਸਟ ਮੋਡ, ਅਤੇ ECC। DDR ਕੰਟਰੋਲਰ ਕੌਂਫਿਗਰੇਸ਼ਨ ਰਜਿਸਟਰਾਂ ਬਾਰੇ ਪੂਰੇ ਵੇਰਵਿਆਂ ਲਈ, SmartFusion2 SoC FPGA ਹਾਈ ਸਪੀਡ DDR ਇੰਟਰਫੇਸ ਉਪਭੋਗਤਾ ਦੀ ਗਾਈਡ ਵੇਖੋ।
MDDR ਰਜਿਸਟਰਾਂ ਦੀ ਸੰਰਚਨਾ
ਤੁਹਾਡੀ DDR ਮੈਮੋਰੀ ਅਤੇ ਐਪਲੀਕੇਸ਼ਨ ਦੇ ਅਨੁਸਾਰੀ ਪੈਰਾਮੀਟਰ ਦਾਖਲ ਕਰਨ ਲਈ ਮੈਮੋਰੀ ਸ਼ੁਰੂਆਤ (ਚਿੱਤਰ 2-1, ਚਿੱਤਰ 2-2, ਅਤੇ ਚਿੱਤਰ 2-3) ਅਤੇ ਮੈਮੋਰੀ ਟਾਈਮਿੰਗ (ਚਿੱਤਰ 2-4) ਟੈਬਾਂ ਦੀ ਵਰਤੋਂ ਕਰੋ। ਇਹਨਾਂ ਟੈਬਾਂ ਵਿੱਚ ਤੁਹਾਡੇ ਦੁਆਰਾ ਦਰਜ ਕੀਤੇ ਮੁੱਲਾਂ ਦਾ ਸਵੈਚਲਿਤ ਤੌਰ 'ਤੇ ਉਚਿਤ ਰਜਿਸਟਰ ਮੁੱਲਾਂ ਵਿੱਚ ਅਨੁਵਾਦ ਕੀਤਾ ਜਾਂਦਾ ਹੈ। ਜਦੋਂ ਤੁਸੀਂ ਕਿਸੇ ਖਾਸ ਪੈਰਾਮੀਟਰ 'ਤੇ ਕਲਿੱਕ ਕਰਦੇ ਹੋ, ਤਾਂ ਇਸਦੇ ਅਨੁਸਾਰੀ ਰਜਿਸਟਰ ਨੂੰ ਰਜਿਸਟਰ ਵਰਣਨ ਪੈਨ (ਪੰਨੇ 1 'ਤੇ ਚਿੱਤਰ 1-4 ਵਿੱਚ ਹੇਠਲਾ ਹਿੱਸਾ) ਵਿੱਚ ਦਰਸਾਇਆ ਗਿਆ ਹੈ।
ਮੈਮੋਰੀ ਸ਼ੁਰੂਆਤ
ਮੈਮੋਰੀ ਇਨੀਸ਼ੀਅਲਾਈਜ਼ੇਸ਼ਨ ਟੈਬ ਤੁਹਾਨੂੰ ਉਹਨਾਂ ਤਰੀਕਿਆਂ ਨੂੰ ਕੌਂਫਿਗਰ ਕਰਨ ਦੀ ਇਜਾਜ਼ਤ ਦਿੰਦੀ ਹੈ ਜੋ ਤੁਸੀਂ ਆਪਣੀਆਂ LPDDR/DDR2/DDR3 ਯਾਦਾਂ ਨੂੰ ਸ਼ੁਰੂ ਕਰਨਾ ਚਾਹੁੰਦੇ ਹੋ। ਮੈਮੋਰੀ ਸ਼ੁਰੂਆਤੀ ਟੈਬ ਵਿੱਚ ਉਪਲਬਧ ਮੀਨੂ ਅਤੇ ਵਿਕਲਪ ਤੁਹਾਡੇ ਦੁਆਰਾ ਵਰਤੀ ਜਾਂਦੀ DDR ਮੈਮੋਰੀ (LPDDR/DDR2/DDR3) ਦੀ ਕਿਸਮ ਨਾਲ ਬਦਲਦੇ ਹਨ। ਜਦੋਂ ਤੁਸੀਂ ਵਿਕਲਪਾਂ ਨੂੰ ਕੌਂਫਿਗਰ ਕਰਦੇ ਹੋ ਤਾਂ ਆਪਣੀ DDR ਮੈਮੋਰੀ ਡੇਟਾ ਸ਼ੀਟ ਵੇਖੋ। ਜਦੋਂ ਤੁਸੀਂ ਕੋਈ ਮੁੱਲ ਬਦਲਦੇ ਜਾਂ ਦਾਖਲ ਕਰਦੇ ਹੋ, ਤਾਂ ਰਜਿਸਟਰ ਵੇਰਵਾ ਪੈਨ ਤੁਹਾਨੂੰ ਰਜਿਸਟਰ ਨਾਮ ਅਤੇ ਰਜਿਸਟਰ ਮੁੱਲ ਦਿੰਦਾ ਹੈ ਜੋ ਅੱਪਡੇਟ ਕੀਤਾ ਜਾਂਦਾ ਹੈ। ਅਵੈਧ ਮੁੱਲ ਚੇਤਾਵਨੀਆਂ ਵਜੋਂ ਫਲੈਗ ਕੀਤੇ ਗਏ ਹਨ। ਚਿੱਤਰ 2-1, ਚਿੱਤਰ 2-2, ਅਤੇ ਚਿੱਤਰ 2-3 ਕ੍ਰਮਵਾਰ LPDDR, DDR2 ਅਤੇ DDR3 ਲਈ ਸ਼ੁਰੂਆਤੀ ਟੈਬ ਦਿਖਾਉਂਦੇ ਹਨ।

• ਟਾਈਮਿੰਗ ਮੋਡ - 1T ਜਾਂ 2T ਟਾਈਮਿੰਗ ਮੋਡ ਚੁਣੋ। 1T (ਡਿਫਾਲਟ ਮੋਡ) ਵਿੱਚ, DDR ਕੰਟਰੋਲਰ ਹਰ ਘੜੀ ਦੇ ਚੱਕਰ 'ਤੇ ਇੱਕ ਨਵੀਂ ਕਮਾਂਡ ਜਾਰੀ ਕਰ ਸਕਦਾ ਹੈ। 2T ਟਾਈਮਿੰਗ ਮੋਡ ਵਿੱਚ, DDR ਕੰਟਰੋਲਰ ਦੋ ਘੜੀ ਚੱਕਰਾਂ ਲਈ ਐਡਰੈੱਸ ਅਤੇ ਕਮਾਂਡ ਬੱਸ ਨੂੰ ਵੈਧ ਰੱਖਦਾ ਹੈ। ਇਹ ਬੱਸ ਦੀ ਕੁਸ਼ਲਤਾ ਨੂੰ ਦੋ ਘੜੀਆਂ ਪ੍ਰਤੀ ਇੱਕ ਕਮਾਂਡ ਤੱਕ ਘਟਾਉਂਦਾ ਹੈ, ਪਰ ਇਹ ਸੈੱਟਅੱਪ ਅਤੇ ਹੋਲਡ ਟਾਈਮ ਦੀ ਮਾਤਰਾ ਨੂੰ ਦੁੱਗਣਾ ਕਰ ਦਿੰਦਾ ਹੈ।
• ਅੰਸ਼ਕ-ਐਰੇ ਸੈਲਫ ਰਿਫ੍ਰੈਸ਼ (ਸਿਰਫ਼ LPDDR)। ਇਹ ਵਿਸ਼ੇਸ਼ਤਾ LPDDR ਲਈ ਪਾਵਰ ਸੇਵਿੰਗ ਲਈ ਹੈ।
  ਸਵੈ-ਤਾਜ਼ਗੀ ਦੌਰਾਨ ਮੈਮੋਰੀ ਦੀ ਮਾਤਰਾ ਨੂੰ ਤਾਜ਼ਾ ਕਰਨ ਲਈ ਕੰਟਰੋਲਰ ਲਈ ਹੇਠਾਂ ਦਿੱਤੇ ਵਿੱਚੋਂ ਇੱਕ ਦੀ ਚੋਣ ਕਰੋ:
  - ਪੂਰੀ ਐਰੇ: ਬੈਂਕ 0, 1,2, ਅਤੇ 3
  - ਅੱਧਾ ਐਰੇ: ਬੈਂਕ 0 ਅਤੇ 1
  - ਤਿਮਾਹੀ ਐਰੇ: ਬੈਂਕ 0
  - ਇੱਕ-ਅੱਠਵਾਂ ਐਰੇ: ਬੈਂਕ 0 ਕਤਾਰ ਪਤੇ ਦੇ ਨਾਲ MSB=0
  - ਇੱਕ-ਸੋਲ੍ਹਵਾਂ ਐਰੇ: ਕਤਾਰ ਪਤੇ ਦੇ ਨਾਲ ਬੈਂਕ 0 MSB ਅਤੇ MSB-1 ਦੋਵੇਂ 0 ਦੇ ਬਰਾਬਰ ਹਨ।
  ਹੋਰ ਸਾਰੇ ਵਿਕਲਪਾਂ ਲਈ, ਜਦੋਂ ਤੁਸੀਂ ਵਿਕਲਪਾਂ ਨੂੰ ਕੌਂਫਿਗਰ ਕਰਦੇ ਹੋ ਤਾਂ ਆਪਣੀ DDR ਮੈਮੋਰੀ ਡੇਟਾ ਸ਼ੀਟ ਵੇਖੋ।
  

ਮੈਮੋਰੀ ਟਾਈਮਿੰਗ
ਇਹ ਟੈਬ ਤੁਹਾਨੂੰ ਮੈਮੋਰੀ ਟਾਈਮਿੰਗ ਪੈਰਾਮੀਟਰਾਂ ਨੂੰ ਸੰਰਚਿਤ ਕਰਨ ਲਈ ਸਹਾਇਕ ਹੈ। ਮੈਮੋਰੀ ਟਾਈਮਿੰਗ ਪੈਰਾਮੀਟਰਾਂ ਦੀ ਸੰਰਚਨਾ ਕਰਦੇ ਸਮੇਂ ਆਪਣੀ LPDDR/DDR2/DDR3 ਮੈਮੋਰੀ ਦੀ ਡਾਟਾ ਸ਼ੀਟ ਵੇਖੋ।
ਜਦੋਂ ਤੁਸੀਂ ਕੋਈ ਮੁੱਲ ਬਦਲਦੇ ਜਾਂ ਦਾਖਲ ਕਰਦੇ ਹੋ, ਤਾਂ ਰਜਿਸਟਰ ਵੇਰਵਾ ਪੈਨ ਤੁਹਾਨੂੰ ਰਜਿਸਟਰ ਨਾਮ ਅਤੇ ਰਜਿਸਟਰ ਮੁੱਲ ਦਿੰਦਾ ਹੈ ਜੋ ਅੱਪਡੇਟ ਕੀਤਾ ਜਾਂਦਾ ਹੈ। ਅਵੈਧ ਮੁੱਲ ਚੇਤਾਵਨੀਆਂ ਵਜੋਂ ਫਲੈਗ ਕੀਤੇ ਗਏ ਹਨ।

DDR ਸੰਰਚਨਾ ਆਯਾਤ ਕੀਤੀ ਜਾ ਰਹੀ ਹੈ Files
ਮੈਮੋਰੀ ਇਨੀਸ਼ੀਅਲਾਈਜ਼ੇਸ਼ਨ ਅਤੇ ਟਾਈਮਿੰਗ ਟੈਬਾਂ ਦੀ ਵਰਤੋਂ ਕਰਕੇ ਡੀਡੀਆਰ ਮੈਮੋਰੀ ਪੈਰਾਮੀਟਰ ਦਾਖਲ ਕਰਨ ਤੋਂ ਇਲਾਵਾ, ਤੁਸੀਂ ਡੀਡੀਆਰ ਰਜਿਸਟਰ ਮੁੱਲਾਂ ਨੂੰ ਇੱਕ ਤੋਂ ਆਯਾਤ ਕਰ ਸਕਦੇ ਹੋ file. ਅਜਿਹਾ ਕਰਨ ਲਈ, ਆਯਾਤ ਸੰਰਚਨਾ ਬਟਨ ਨੂੰ ਦਬਾਉ ਅਤੇ ਟੈਕਸਟ ਤੇ ਜਾਓ file ਜਿਸ ਵਿੱਚ DDR ਰਜਿਸਟਰ ਦੇ ਨਾਮ ਅਤੇ ਮੁੱਲ ਹਨ। ਚਿੱਤਰ 2-5 ਆਯਾਤ ਸੰਰਚਨਾ ਸੰਟੈਕਸ ਦਿਖਾਉਂਦਾ ਹੈ।

ਨੋਟ: ਜੇਕਰ ਤੁਸੀਂ GUI ਦੀ ਵਰਤੋਂ ਕਰਕੇ ਉਹਨਾਂ ਨੂੰ ਦਰਜ ਕਰਨ ਦੀ ਬਜਾਏ ਰਜਿਸਟਰ ਮੁੱਲਾਂ ਨੂੰ ਆਯਾਤ ਕਰਨ ਦੀ ਚੋਣ ਕਰਦੇ ਹੋ, ਤਾਂ ਤੁਹਾਨੂੰ ਸਾਰੇ ਜ਼ਰੂਰੀ ਰਜਿਸਟਰ ਮੁੱਲ ਨਿਰਧਾਰਤ ਕਰਨੇ ਚਾਹੀਦੇ ਹਨ। ਵੇਰਵਿਆਂ ਲਈ SmartFusion2 SoC FPGA ਹਾਈ ਸਪੀਡ DDR ਇੰਟਰਫੇਸ ਉਪਭੋਗਤਾ ਦੀ ਗਾਈਡ ਵੇਖੋ।

DDR ਸੰਰਚਨਾ ਨੂੰ ਨਿਰਯਾਤ ਕੀਤਾ ਜਾ ਰਿਹਾ ਹੈ Files
ਤੁਸੀਂ ਮੌਜੂਦਾ ਰਜਿਸਟਰ ਕੌਂਫਿਗਰੇਸ਼ਨ ਡੇਟਾ ਨੂੰ ਟੈਕਸਟ ਵਿੱਚ ਨਿਰਯਾਤ ਵੀ ਕਰ ਸਕਦੇ ਹੋ file. ਇਹ file ਵਿੱਚ ਰਜਿਸਟਰ ਮੁੱਲ ਸ਼ਾਮਲ ਹੋਣਗੇ ਜੋ ਤੁਸੀਂ ਆਯਾਤ ਕੀਤੇ ਹਨ (ਜੇ ਕੋਈ ਹੈ) ਅਤੇ ਨਾਲ ਹੀ ਉਹ ਜਿਹੜੇ GUI ਪੈਰਾਮੀਟਰਾਂ ਤੋਂ ਗਣਨਾ ਕੀਤੇ ਗਏ ਹਨ ਜੋ ਤੁਸੀਂ ਇਸ ਡਾਇਲਾਗ ਵਿੱਚ ਦਾਖਲ ਕੀਤੇ ਹਨ।
ਜੇਕਰ ਤੁਸੀਂ ਡੀਡੀਆਰ ਰਜਿਸਟਰ ਕੌਂਫਿਗਰੇਸ਼ਨ ਵਿੱਚ ਕੀਤੀਆਂ ਤਬਦੀਲੀਆਂ ਨੂੰ ਅਨਡੂ ਕਰਨਾ ਚਾਹੁੰਦੇ ਹੋ, ਤਾਂ ਤੁਸੀਂ ਰੀਸਟੋਰ ਡਿਫੌਲਟ ਨਾਲ ਅਜਿਹਾ ਕਰ ਸਕਦੇ ਹੋ। ਨੋਟ ਕਰੋ ਕਿ ਇਹ ਸਾਰੇ ਰਜਿਸਟਰ ਕੌਂਫਿਗਰੇਸ਼ਨ ਡੇਟਾ ਨੂੰ ਮਿਟਾ ਦਿੰਦਾ ਹੈ ਅਤੇ ਤੁਹਾਨੂੰ ਇਸ ਡੇਟਾ ਨੂੰ ਮੁੜ-ਆਯਾਤ ਕਰਨਾ ਜਾਂ ਦੁਬਾਰਾ ਦਰਜ ਕਰਨਾ ਚਾਹੀਦਾ ਹੈ। ਡੇਟਾ ਨੂੰ ਹਾਰਡਵੇਅਰ ਰੀਸੈਟ ਮੁੱਲਾਂ 'ਤੇ ਰੀਸੈਟ ਕੀਤਾ ਜਾਂਦਾ ਹੈ।
ਤਿਆਰ ਕੀਤਾ ਡਾਟਾ
ਸੰਰਚਨਾ ਤਿਆਰ ਕਰਨ ਲਈ ਠੀਕ 'ਤੇ ਕਲਿੱਕ ਕਰੋ। ਜਨਰਲ, ਮੈਮੋਰੀ ਟਾਈਮਿੰਗ ਅਤੇ ਮੈਮੋਰੀ ਸ਼ੁਰੂਆਤੀ ਟੈਬਾਂ ਵਿੱਚ ਤੁਹਾਡੇ ਇਨਪੁਟ ਦੇ ਆਧਾਰ 'ਤੇ, MDDR ਕੌਂਫਿਗਰੇਟਰ ਸਾਰੇ DDR ਕੌਂਫਿਗਰੇਸ਼ਨ ਰਜਿਸਟਰਾਂ ਲਈ ਮੁੱਲਾਂ ਦੀ ਗਣਨਾ ਕਰਦਾ ਹੈ ਅਤੇ ਇਹਨਾਂ ਮੁੱਲਾਂ ਨੂੰ ਤੁਹਾਡੇ ਫਰਮਵੇਅਰ ਪ੍ਰੋਜੈਕਟ ਅਤੇ ਸਿਮੂਲੇਸ਼ਨ ਵਿੱਚ ਨਿਰਯਾਤ ਕਰਦਾ ਹੈ। fileਐੱਸ. ਨਿਰਯਾਤ ਕੀਤਾ file ਸੰਟੈਕਸ ਚਿੱਤਰ 2-6 ਵਿੱਚ ਦਿਖਾਇਆ ਗਿਆ ਹੈ।

ਫਰਮਵੇਅਰ

ਜਦੋਂ ਤੁਸੀਂ ਸਮਾਰਟਡਿਜ਼ਾਈਨ ਤਿਆਰ ਕਰਦੇ ਹੋ, ਤਾਂ ਹੇਠਾਂ ਦਿੱਤੇ files ਵਿੱਚ ਪੈਦਾ ਹੁੰਦੇ ਹਨ /firmware/drivers_config/sys_config ਡਾਇਰੈਕਟਰੀ। ਇਹ files ਨੂੰ CMSIS ਫਰਮਵੇਅਰ ਕੋਰ ਨੂੰ ਸਹੀ ਢੰਗ ਨਾਲ ਕੰਪਾਇਲ ਕਰਨ ਅਤੇ MSS ਲਈ ਪੈਰੀਫਿਰਲ ਕੌਂਫਿਗਰੇਸ਼ਨ ਡੇਟਾ ਅਤੇ ਘੜੀ ਸੰਰਚਨਾ ਜਾਣਕਾਰੀ ਸਮੇਤ ਤੁਹਾਡੇ ਮੌਜੂਦਾ ਡਿਜ਼ਾਈਨ ਸੰਬੰਧੀ ਜਾਣਕਾਰੀ ਸ਼ਾਮਲ ਕਰਨ ਲਈ ਲੋੜੀਂਦਾ ਹੈ। ਇਹਨਾਂ ਨੂੰ ਸੰਪਾਦਿਤ ਨਾ ਕਰੋ files ਹੱਥੀਂ ਜਿਵੇਂ ਕਿ ਹਰ ਵਾਰ ਜਦੋਂ ਤੁਹਾਡਾ ਰੂਟ ਡਿਜ਼ਾਈਨ ਦੁਬਾਰਾ ਤਿਆਰ ਕੀਤਾ ਜਾਂਦਾ ਹੈ ਤਾਂ ਉਹ ਦੁਬਾਰਾ ਬਣਾਏ ਜਾਂਦੇ ਹਨ।

• sys_config.c
• sys_config.h
•  sys_config_mddr_define.h – MDDR ਸੰਰਚਨਾ ਡੇਟਾ।
• Sys_config_fddr_define.h - FDDR ਸੰਰਚਨਾ ਡੇਟਾ।
•  sys_config_mss_clocks.h – MSS ਘੜੀਆਂ ਦੀ ਸੰਰਚਨਾ

ਸਿਮੂਲੇਸ਼ਨ
ਜਦੋਂ ਤੁਸੀਂ ਆਪਣੇ MSS ਨਾਲ ਸੰਬੰਧਿਤ SmartDesign ਤਿਆਰ ਕਰਦੇ ਹੋ, ਤਾਂ ਹੇਠਾਂ ਦਿੱਤੀ ਸਿਮੂਲੇਸ਼ਨ files ਵਿੱਚ ਪੈਦਾ ਹੁੰਦੇ ਹਨ /ਸਿਮੂਲੇਸ਼ਨ ਡਾਇਰੈਕਟਰੀ:

•  test.bfm - ਸਿਖਰ-ਪੱਧਰ BFM file ਜੋ ਕਿ SmartFusion2 MSS' Cortex-M3 ਪ੍ਰੋਸੈਸਰ ਦੀ ਵਰਤੋਂ ਕਰਨ ਵਾਲੇ ਕਿਸੇ ਵੀ ਸਿਮੂਲੇਸ਼ਨ ਦੌਰਾਨ ਪਹਿਲਾਂ "ਐਕਜ਼ੀਕਿਊਟ" ਹੁੰਦਾ ਹੈ। ਇਹ ਉਸ ਕ੍ਰਮ ਵਿੱਚ peripheral_init.bfm ਅਤੇ user.bfm ਨੂੰ ਚਲਾਉਂਦਾ ਹੈ।
•  peripheral_init.bfm - ਇਸ ਵਿੱਚ BFM ਪ੍ਰਕਿਰਿਆ ਸ਼ਾਮਲ ਹੈ ਜੋ CMSIS::SystemInit() ਫੰਕਸ਼ਨ ਦੀ ਨਕਲ ਕਰਦੀ ਹੈ ਜੋ Cortex-M3 'ਤੇ ਚੱਲਦੀ ਹੈ ਮੁੱਖ() ਪ੍ਰਕਿਰਿਆ ਵਿੱਚ ਦਾਖਲ ਹੋਣ ਤੋਂ ਪਹਿਲਾਂ। ਇਹ ਲਾਜ਼ਮੀ ਤੌਰ 'ਤੇ ਡਿਜ਼ਾਈਨ ਵਿੱਚ ਵਰਤੇ ਗਏ ਕਿਸੇ ਵੀ ਪੈਰੀਫਿਰਲ ਲਈ ਸੰਰਚਨਾ ਡੇਟਾ ਨੂੰ ਸਹੀ ਪੈਰੀਫਿਰਲ ਕੌਂਫਿਗਰੇਸ਼ਨ ਰਜਿਸਟਰਾਂ ਵਿੱਚ ਨਕਲ ਕਰਦਾ ਹੈ ਅਤੇ ਫਿਰ ਇਹ ਦਾਅਵਾ ਕਰਨ ਤੋਂ ਪਹਿਲਾਂ ਕਿ ਉਪਭੋਗਤਾ ਇਹਨਾਂ ਪੈਰੀਫਿਰਲਾਂ ਦੀ ਵਰਤੋਂ ਕਰ ਸਕਦਾ ਹੈ, ਸਾਰੇ ਪੈਰੀਫਿਰਲਾਂ ਦੇ ਤਿਆਰ ਹੋਣ ਦੀ ਉਡੀਕ ਕਰਦਾ ਹੈ।
• MDDR_init.bfm - ਇਸ ਵਿੱਚ BFM ਰਾਈਟ ਕਮਾਂਡਾਂ ਸ਼ਾਮਲ ਹਨ ਜੋ DDR ਕੰਟਰੋਲਰ ਰਜਿਸਟਰਾਂ ਵਿੱਚ ਤੁਹਾਡੇ ਦੁਆਰਾ ਦਰਜ ਕੀਤੇ ਗਏ MSS DDR ਸੰਰਚਨਾ ਰਜਿਸਟਰ ਡੇਟਾ ਨੂੰ ਲਿਖਣ ਦੀ ਨਕਲ ਕਰਦੀਆਂ ਹਨ (ਉਪਰੋਕਤ ਰਜਿਸਟਰ ਸੰਪਾਦਨ ਡਾਇਲਾਗ ਦੀ ਵਰਤੋਂ ਕਰਕੇ)।
• user.bfm - ਉਪਭੋਗਤਾ ਕਮਾਂਡਾਂ ਲਈ ਤਿਆਰ ਕੀਤਾ ਗਿਆ ਹੈ। ਤੁਸੀਂ ਇਸ ਵਿੱਚ ਆਪਣੇ ਖੁਦ ਦੇ BFM ਕਮਾਂਡਾਂ ਨੂੰ ਜੋੜ ਕੇ ਡੇਟਾਪਾਥ ਦੀ ਨਕਲ ਕਰ ਸਕਦੇ ਹੋ file. ਇਸ ਵਿੱਚ ਹੁਕਮ file peripheral_init.bfm ਦੇ ਪੂਰਾ ਹੋਣ ਤੋਂ ਬਾਅਦ "ਐਗਜ਼ੀਕਿਊਟ" ਕੀਤਾ ਜਾਵੇਗਾ।

ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਹੋਏ files ਉੱਪਰ, ਸੰਰਚਨਾ ਮਾਰਗ ਆਟੋਮੈਟਿਕਲੀ ਸਿਮੂਲੇਟ ਹੁੰਦਾ ਹੈ। ਤੁਹਾਨੂੰ ਸਿਰਫ਼ user.bfm ਨੂੰ ਸੰਪਾਦਿਤ ਕਰਨ ਦੀ ਲੋੜ ਹੈ file ਡਾਟਾਪਾਥ ਦੀ ਨਕਲ ਕਰਨ ਲਈ. test.bfm, peripheral_init.bfm, ਜਾਂ MDDR_init.bfm ਨੂੰ ਸੰਪਾਦਿਤ ਨਾ ਕਰੋ files ਇਹਨਾਂ ਵਾਂਗ fileਹਰ ਵਾਰ ਜਦੋਂ ਤੁਹਾਡਾ ਰੂਟ ਡਿਜ਼ਾਈਨ ਦੁਬਾਰਾ ਤਿਆਰ ਕੀਤਾ ਜਾਂਦਾ ਹੈ ਤਾਂ s ਨੂੰ ਦੁਬਾਰਾ ਬਣਾਇਆ ਜਾਂਦਾ ਹੈ।

MSS DDR ਸੰਰਚਨਾ ਮਾਰਗ
ਪੈਰੀਫਿਰਲ ਸ਼ੁਰੂਆਤੀ ਹੱਲ ਦੀ ਲੋੜ ਹੈ ਕਿ, MSS DDR ਸੰਰਚਨਾ ਰਜਿਸਟਰ ਮੁੱਲਾਂ ਨੂੰ ਨਿਰਧਾਰਤ ਕਰਨ ਤੋਂ ਇਲਾਵਾ, ਤੁਸੀਂ MSS (FIC_2) ਵਿੱਚ APB ਸੰਰਚਨਾ ਡੇਟਾ ਮਾਰਗ ਨੂੰ ਕੌਂਫਿਗਰ ਕਰੋ। SystemInit() ਫੰਕਸ਼ਨ FIC_2 APB ਇੰਟਰਫੇਸ ਦੁਆਰਾ MDDR ਸੰਰਚਨਾ ਰਜਿਸਟਰਾਂ ਵਿੱਚ ਡੇਟਾ ਲਿਖਦਾ ਹੈ।
ਨੋਟ: ਜੇਕਰ ਤੁਸੀਂ ਸਿਸਟਮ ਬਿਲਡਰ ਦੀ ਵਰਤੋਂ ਕਰ ਰਹੇ ਹੋ ਤਾਂ ਸੰਰਚਨਾ ਮਾਰਗ ਸੈਟ ਹੋ ਜਾਂਦਾ ਹੈ ਅਤੇ ਆਟੋਮੈਟਿਕਲੀ ਜੁੜ ਜਾਂਦਾ ਹੈ।

FIC_2 ਇੰਟਰਫੇਸ ਨੂੰ ਕੌਂਫਿਗਰ ਕਰਨ ਲਈ:

1. MSS ਕੌਂਫਿਗਰੇਟਰ ਤੋਂ FIC_2 ਸੰਰਚਨਾਕਾਰ ਡਾਇਲਾਗ (ਚਿੱਤਰ 2-7) ਖੋਲ੍ਹੋ।
2. Cortex-M3 ਵਿਕਲਪ ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਹੋਏ ਪੈਰੀਫਿਰਲ ਨੂੰ ਸ਼ੁਰੂ ਕਰੋ ਦੀ ਚੋਣ ਕਰੋ।
3. ਯਕੀਨੀ ਬਣਾਓ ਕਿ MSS DDR ਦੀ ਜਾਂਚ ਕੀਤੀ ਗਈ ਹੈ, ਜਿਵੇਂ ਕਿ ਫੈਬਰਿਕ DDR/SERDES ਬਲਾਕ ਹਨ ਜੇਕਰ ਤੁਸੀਂ ਉਹਨਾਂ ਦੀ ਵਰਤੋਂ ਕਰ ਰਹੇ ਹੋ।
4.  ਆਪਣੀਆਂ ਸੈਟਿੰਗਾਂ ਨੂੰ ਸੁਰੱਖਿਅਤ ਕਰਨ ਲਈ ਠੀਕ 'ਤੇ ਕਲਿੱਕ ਕਰੋ। ਇਹ FIC_2 ਸੰਰਚਨਾ ਪੋਰਟਾਂ (ਘੜੀ, ਰੀਸੈਟ, ਅਤੇ APB ਬੱਸ ਇੰਟਰਫੇਸ) ਨੂੰ ਉਜਾਗਰ ਕਰੇਗਾ, ਜਿਵੇਂ ਕਿ ਚਿੱਤਰ 2-8 ਵਿੱਚ ਦਿਖਾਇਆ ਗਿਆ ਹੈ।
5.  MSS ਤਿਆਰ ਕਰੋ। FIC_2 ਪੋਰਟਾਂ (FIC_2_APB_MASTER, FIC_2_APB_M_PCLK ਅਤੇ FIC_2_APB_M_RESET_N) ਹੁਣ MSS ਇੰਟਰਫੇਸ 'ਤੇ ਪ੍ਰਗਟ ਕੀਤੀਆਂ ਗਈਆਂ ਹਨ ਅਤੇ ਪੈਰੀਫਿਰਲ ਸ਼ੁਰੂਆਤੀ ਹੱਲ ਨਿਰਧਾਰਨ ਦੇ ਅਨੁਸਾਰ CoreConfigP ਅਤੇ CoreResetP ਨਾਲ ਕਨੈਕਟ ਕੀਤੀਆਂ ਜਾ ਸਕਦੀਆਂ ਹਨ।

CoreConfigP ਅਤੇ CoreResetP ਕੋਰ ਨੂੰ ਕੌਂਫਿਗਰ ਕਰਨ ਅਤੇ ਕਨੈਕਟ ਕਰਨ ਦੇ ਪੂਰੇ ਵੇਰਵਿਆਂ ਲਈ, ਪੈਰੀਫਿਰਲ ਸ਼ੁਰੂਆਤੀ ਉਪਭੋਗਤਾ ਗਾਈਡ ਵੇਖੋ।

ਪੋਰਟ ਵਰਣਨ

DDR PHY ਇੰਟਰਫੇਸ
ਸਾਰਣੀ 3-1 • DDR PHY ਇੰਟਰਫੇਸ

ਪੋਰਟ ਨਾਮ	ਦਿਸ਼ਾ	ਵਰਣਨ
MDDR_CAS_N	ਬਾਹਰ	DRAM CASN
MDDR_CKE	ਬਾਹਰ	DRAM CKE
MDDR_CLK	ਬਾਹਰ	ਘੜੀ, ਪੀ ਸਾਈਡ
MDDR_CLK_N	ਬਾਹਰ	ਘੜੀ, N ਪਾਸੇ
MDDR_CS_N	ਬਾਹਰ	DRAM CSN
MDDR_ODT	ਬਾਹਰ	DRAM ODT
MDDR_RAS_N	ਬਾਹਰ	DRAM RASN
MDDR_RESET_N	ਬਾਹਰ	DDR3 ਲਈ DRAM ਰੀਸੈਟ। LPDDR ਅਤੇ DDR2 ਇੰਟਰਫੇਸ ਲਈ ਇਸ ਸਿਗਨਲ ਨੂੰ ਅਣਡਿੱਠ ਕਰੋ। ਇਸ ਨੂੰ LPDDR ਅਤੇ DDR2 ਇੰਟਰਫੇਸ ਲਈ ਅਣਵਰਤੇ ਚਿੰਨ੍ਹਿਤ ਕਰੋ।
MDDR_WE_N	ਬਾਹਰ	DRAM WEN
MDDR_ADDR[15:0]	ਬਾਹਰ	ਡਰਾਮ ਐਡਰੈੱਸ ਬਿਟਸ
MDDR_BA[2:0]	ਬਾਹਰ	ਡਰਾਮ ਬੈਂਕ ਦਾ ਪਤਾ
MDDR_DM_RDQS ([3:0]/[1:0]/[0])	ਬਾਹਰ	ਡਰਾਮ ਡਾਟਾ ਮਾਸਕ
MDDR_DQS ([3:0]/[1:0]/[0])	ਬਾਹਰ	ਡਰਾਮ ਡੇਟਾ ਸਟ੍ਰੋਬ ਇਨਪੁਟ/ਆਊਟਪੁੱਟ - ਪੀ ਸਾਈਡ
MDDR_DQS_N ([3:0]/[1:0]/[0])	ਬਾਹਰ	ਡਰਾਮ ਡੇਟਾ ਸਟ੍ਰੋਬ ਇਨਪੁਟ/ਆਊਟਪੁੱਟ – ਐਨ ਸਾਈਡ
MDDR_DQ ([31:0]/[15:0]/[7:0])	ਬਾਹਰ	DRAM ਡੇਟਾ ਇੰਪੁੱਟ/ਆਊਟਪੁੱਟ
MDDR_DQS_TMATCH_0_IN	IN	ਸਿਗਨਲ ਵਿੱਚ FIFO
MDDR_DQS_TMATCH_0_OUT	ਬਾਹਰ	FIFO ਬਾਹਰ ਸੰਕੇਤ
MDDR_DQS_TMATCH_1_IN	IN	ਸਿਗਨਲ ਵਿੱਚ FIFO (ਸਿਰਫ਼ 32-ਬਿੱਟ)
MDDR_DQS_TMATCH_1_OUT	ਬਾਹਰ	FIFO ਆਊਟ ਸਿਗਨਲ (ਸਿਰਫ਼ 32-ਬਿੱਟ)
MDDR_DM_RDQS_ECC	ਬਾਹਰ	Dram ECC ਡਾਟਾ ਮਾਸਕ
MDDR_DQS_ECC	ਬਾਹਰ	Dram ECC ਡਾਟਾ ਸਟ੍ਰੋਬ ਇਨਪੁਟ/ਆਊਟਪੁੱਟ - P ਸਾਈਡ
MDDR_DQS_ECC_N	ਬਾਹਰ	Dram ECC ਡਾਟਾ ਸਟ੍ਰੋਬ ਇਨਪੁਟ/ਆਉਟਪੁੱਟ - N ਸਾਈਡ
MDDR_DQ_ECC ([3:0]/[1:0]/[0])	ਬਾਹਰ	DRAM ECC ਡਾਟਾ ਇਨਪੁਟ/ਆਊਟਪੁੱਟ
MDDR_DQS_TMATCH_ECC_IN	IN	ਸਿਗਨਲ ਵਿੱਚ ECC FIFO
MDDR_DQS_TMATCH_ECC_OUT	ਬਾਹਰ	ECC FIFO ਆਊਟ ਸਿਗਨਲ (ਸਿਰਫ਼ 32-ਬਿੱਟ)

ਨੋਟ: ਕੁਝ ਪੋਰਟਾਂ ਲਈ ਪੋਰਟ ਚੌੜਾਈ PHY ਚੌੜਾਈ ਦੀ ਚੋਣ 'ਤੇ ਨਿਰਭਰ ਕਰਦੀ ਹੈ। ਸੰਕੇਤ “[a:0]/ [b:0]/[c:0]” ਅਜਿਹੇ ਪੋਰਟਾਂ ਨੂੰ ਦਰਸਾਉਣ ਲਈ ਵਰਤਿਆ ਜਾਂਦਾ ਹੈ, ਜਿੱਥੇ “[a:0]” ਪੋਰਟ ਚੌੜਾਈ ਨੂੰ ਦਰਸਾਉਂਦਾ ਹੈ ਜਦੋਂ ਇੱਕ 32-ਬਿੱਟ PHY ਚੌੜਾਈ ਚੁਣੀ ਜਾਂਦੀ ਹੈ। , “[b:0]” ਇੱਕ 16-ਬਿੱਟ PHY ਚੌੜਾਈ ਨਾਲ ਮੇਲ ਖਾਂਦਾ ਹੈ, ਅਤੇ “[c:0]” ਇੱਕ 8-ਬਿੱਟ PHY ਚੌੜਾਈ ਨਾਲ ਮੇਲ ਖਾਂਦਾ ਹੈ।

ਫੈਬਰਿਕ ਮਾਸਟਰ AXI ਬੱਸ ਇੰਟਰਫੇਸ
ਸਾਰਣੀ 3-2 • ਫੈਬਰਿਕ ਮਾਸਟਰ AXI ਬੱਸ ਇੰਟਰਫੇਸ

ਪੋਰਟ ਨਾਮ	ਦਿਸ਼ਾ	ਵਰਣਨ
DDR_AXI_S_AWREADY	ਬਾਹਰ	ਪਤਾ ਤਿਆਰ ਲਿਖੋ
DDR_AXI_S_WREADY	ਬਾਹਰ	ਪਤਾ ਤਿਆਰ ਲਿਖੋ
DDR_AXI_S_BID[3:0]	ਬਾਹਰ	ਜਵਾਬ ID
DDR_AXI_S_BRESP[1:0]	ਬਾਹਰ	ਜਵਾਬ ਲਿਖੋ
DDR_AXI_S_BVALID	ਬਾਹਰ	ਜਵਾਬ ਵੈਧ ਲਿਖੋ
DDR_AXI_S_ARREADY	ਬਾਹਰ	ਪੜ੍ਹੋ ਪਤਾ ਤਿਆਰ ਹੈ
DDR_AXI_S_RID[3:0]	ਬਾਹਰ	ਆਈਡੀ ਪੜ੍ਹੋ Tag
DDR_AXI_S_RRESP[1:0]	ਬਾਹਰ	ਜਵਾਬ ਪੜ੍ਹੋ
DDR_AXI_S_RDATA[63:0]	ਬਾਹਰ	ਡਾਟਾ ਪੜ੍ਹੋ
DDR_AXI_S_RLAST	ਬਾਹਰ	ਆਖਰੀ ਪੜ੍ਹੋ ਇਹ ਸਿਗਨਲ ਰੀਡ ਬਰਸਟ ਵਿੱਚ ਆਖਰੀ ਟ੍ਰਾਂਸਫਰ ਨੂੰ ਦਰਸਾਉਂਦਾ ਹੈ
DDR_AXI_S_RVALID	ਬਾਹਰ	ਪੜ੍ਹੋ ਪਤਾ ਵੈਧ ਹੈ
DDR_AXI_S_AWID[3:0]	IN	ਪਤਾ ID ਲਿਖੋ
DDR_AXI_S_AWADDR[31:0]	IN	ਪਤਾ ਲਿਖੋ
DDR_AXI_S_AWLEN[3:0]	IN	ਬਰਸਟ ਲੰਬਾਈ
DDR_AXI_S_AWSIZE[1:0]	IN	ਬਰਸਟ ਦਾ ਆਕਾਰ
DDR_AXI_S_AWBURST[1:0]	IN	ਬਰਸਟ ਕਿਸਮ
DDR_AXI_S_AWLOCK[1:0]	IN	ਲੌਕ ਦੀ ਕਿਸਮ ਇਹ ਸਿਗਨਲ ਟ੍ਰਾਂਸਫਰ ਦੀਆਂ ਪਰਮਾਣੂ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਬਾਰੇ ਵਾਧੂ ਜਾਣਕਾਰੀ ਪ੍ਰਦਾਨ ਕਰਦਾ ਹੈ
DDR_AXI_S_AWVALID	IN	ਪਤਾ ਲਿਖੋ ਵੈਧ
DDR_AXI_S_WID[3:0]	IN	ਡਾਟਾ ID ਲਿਖੋ tag
DDR_AXI_S_WDATA[63:0]	IN	ਡਾਟਾ ਲਿਖੋ
DDR_AXI_S_WSTRB[7:0]	IN	ਸਟ੍ਰੋਬਸ ਲਿਖੋ
DDR_AXI_S_WLAST	IN	ਆਖਰੀ ਲਿਖੋ
DDR_AXI_S_WVALID	IN	ਵੈਧ ਲਿਖੋ
DDR_AXI_S_BREADY	IN	ਤਿਆਰ ਲਿਖੋ
DDR_AXI_S_ARID[3:0]	IN	ਪਤਾ ID ਪੜ੍ਹੋ
DDR_AXI_S_ARADDR[31:0]	IN	ਪਤਾ ਪੜ੍ਹੋ
DDR_AXI_S_ARLEN[3:0]	IN	ਬਰਸਟ ਲੰਬਾਈ
DDR_AXI_S_ARSIZE[1:0]	IN	ਬਰਸਟ ਦਾ ਆਕਾਰ
DDR_AXI_S_ARBURST[1:0]	IN	ਬਰਸਟ ਕਿਸਮ
DDR_AXI_S_ARLOCK[1:0]	IN	ਲਾਕ ਦੀ ਕਿਸਮ
DDR_AXI_S_ARVALID	IN	ਪੜ੍ਹੋ ਪਤਾ ਵੈਧ ਹੈ
DDR_AXI_S_RREADY	IN	ਪੜ੍ਹੋ ਪਤਾ ਤਿਆਰ ਹੈ

ਸਾਰਣੀ 3-2 • ਫੈਬਰਿਕ ਮਾਸਟਰ AXI ਬੱਸ ਇੰਟਰਫੇਸ (ਜਾਰੀ)

ਪੋਰਟ ਨਾਮ	ਦਿਸ਼ਾ	ਵਰਣਨ
DDR_AXI_S_CORE_RESET_N	IN	MDDR ਗਲੋਬਲ ਰੀਸੈੱਟ
DDR_AXI_S_RMW	IN	ਇਹ ਦਰਸਾਉਂਦਾ ਹੈ ਕਿ ਕੀ 64 ਬਿੱਟ ਲੇਨ ਦੀਆਂ ਸਾਰੀਆਂ ਬਾਈਟਾਂ AXI ਟ੍ਰਾਂਸਫਰ ਦੀਆਂ ਸਾਰੀਆਂ ਬੀਟਾਂ ਲਈ ਵੈਧ ਹਨ। 0: ਇਹ ਦਰਸਾਉਂਦਾ ਹੈ ਕਿ ਸਾਰੀਆਂ ਬੀਟਸ ਦੀਆਂ ਸਾਰੀਆਂ ਬਾਈਟਾਂ ਬਰਸਟ ਵਿੱਚ ਵੈਧ ਹਨ ਅਤੇ ਕੰਟਰੋਲਰ ਨੂੰ ਕਮਾਂਡਾਂ ਲਿਖਣ ਲਈ ਡਿਫੌਲਟ ਹੋਣਾ ਚਾਹੀਦਾ ਹੈ 1: ਦਰਸਾਉਂਦਾ ਹੈ ਕਿ ਕੁਝ ਬਾਈਟਸ ਅਵੈਧ ਹਨ ਅਤੇ ਕੰਟਰੋਲਰ ਨੂੰ RMW ਕਮਾਂਡਾਂ ਲਈ ਡਿਫੌਲਟ ਹੋਣਾ ਚਾਹੀਦਾ ਹੈ ਇਸ ਨੂੰ AXI ਰਾਈਟ ਐਡਰੈੱਸ ਚੈਨਲ ਸਾਈਡਬੈਂਡ ਸਿਗਨਲ ਵਜੋਂ ਸ਼੍ਰੇਣੀਬੱਧ ਕੀਤਾ ਗਿਆ ਹੈ ਅਤੇ AWVALID ਸਿਗਨਲ ਨਾਲ ਵੈਧ ਹੈ। ਸਿਰਫ਼ ਉਦੋਂ ਵਰਤਿਆ ਜਾਂਦਾ ਹੈ ਜਦੋਂ ECC ਯੋਗ ਹੁੰਦਾ ਹੈ।

ਫੈਬਰਿਕ ਮਾਸਟਰ AHB0 ਬੱਸ ਇੰਟਰਫੇਸ
ਸਾਰਣੀ 3-3 • ਫੈਬਰਿਕ ਮਾਸਟਰ AHB0 ਬੱਸ ਇੰਟਰਫੇਸ

ਪੋਰਟ ਨਾਮ	ਦਿਸ਼ਾ	ਵਰਣਨ
DDR_AHB0_SHREADYOUT	ਬਾਹਰ	ਏਐਚਬੀਐਲ ਸਲੇਵ ਤਿਆਰ - ਜਦੋਂ ਇੱਕ ਲਿਖਣ ਲਈ ਉੱਚਾ ਹੁੰਦਾ ਹੈ ਤਾਂ ਇਹ ਦਰਸਾਉਂਦਾ ਹੈ ਕਿ ਐਮਡੀਡੀਆਰ ਡੇਟਾ ਸਵੀਕਾਰ ਕਰਨ ਲਈ ਤਿਆਰ ਹੈ ਅਤੇ ਜਦੋਂ ਪੜ੍ਹਨ ਲਈ ਉੱਚਾ ਹੁੰਦਾ ਹੈ ਤਾਂ ਇਹ ਦਰਸਾਉਂਦਾ ਹੈ ਕਿ ਡੇਟਾ ਵੈਧ ਹੈ
DDR_AHB0_SHRESP	ਬਾਹਰ	AHBL ਜਵਾਬ ਸਥਿਤੀ - ਜਦੋਂ ਇੱਕ ਲੈਣ-ਦੇਣ ਦੇ ਅੰਤ ਵਿੱਚ ਉੱਚਾ ਚਲਾਇਆ ਜਾਂਦਾ ਹੈ ਤਾਂ ਇਹ ਦਰਸਾਉਂਦਾ ਹੈ ਕਿ ਟ੍ਰਾਂਜੈਕਸ਼ਨ ਗਲਤੀਆਂ ਨਾਲ ਪੂਰਾ ਹੋ ਗਿਆ ਹੈ। ਜਦੋਂ ਇੱਕ ਲੈਣ-ਦੇਣ ਦੇ ਅੰਤ ਵਿੱਚ ਘੱਟ ਚਲਾਇਆ ਜਾਂਦਾ ਹੈ ਤਾਂ ਇਹ ਦਰਸਾਉਂਦਾ ਹੈ ਕਿ ਲੈਣ-ਦੇਣ ਸਫਲਤਾਪੂਰਵਕ ਪੂਰਾ ਹੋ ਗਿਆ ਹੈ।
DDR_AHB0_SHRDATA[31:0]	ਬਾਹਰ	AHBL ਡਾਟਾ ਪੜ੍ਹੋ - MDDR ਸਲੇਵ ਤੋਂ ਫੈਬਰਿਕ ਮਾਸਟਰ ਤੱਕ ਡੇਟਾ ਪੜ੍ਹੋ
DDR_AHB0_SHSEL	IN	AHBL ਸਲੇਵ ਸਿਲੈਕਟ - ਜਦੋਂ ਦਾਅਵਾ ਕੀਤਾ ਜਾਂਦਾ ਹੈ, MDDR ਫੈਬਰਿਕ AHB ਬੱਸ 'ਤੇ ਵਰਤਮਾਨ ਵਿੱਚ ਚੁਣਿਆ ਗਿਆ AHBL ਸਲੇਵ ਹੈ।
DDR_AHB0_SHADDR[31:0]	IN	AHBL ਐਡਰੈੱਸ - AHBL ਇੰਟਰਫੇਸ 'ਤੇ ਬਾਈਟ ਐਡਰੈੱਸ
DDR_AHB0_SHBURST[2:0]	IN	AHBL ਬਰਸਟ ਲੰਬਾਈ
DDR_AHB0_SHSIZE[1:0]	IN	AHBL ਟ੍ਰਾਂਸਫਰ ਦਾ ਆਕਾਰ - ਮੌਜੂਦਾ ਟ੍ਰਾਂਸਫਰ ਦੇ ਆਕਾਰ ਨੂੰ ਦਰਸਾਉਂਦਾ ਹੈ (ਸਿਰਫ਼ 8/16/32 ਬਾਈਟ ਲੈਣ-ਦੇਣ)
DDR_AHB0_SHTRANS[1:0]	IN	AHBL ਟ੍ਰਾਂਸਫਰ ਕਿਸਮ - ਮੌਜੂਦਾ ਟ੍ਰਾਂਜੈਕਸ਼ਨ ਦੀ ਟ੍ਰਾਂਸਫਰ ਕਿਸਮ ਨੂੰ ਦਰਸਾਉਂਦਾ ਹੈ
DDR_AHB0_SHMASTLOCK	IN	AHBL ਲਾਕ - ਜਦੋਂ ਦਾਅਵਾ ਕੀਤਾ ਜਾਂਦਾ ਹੈ ਕਿ ਮੌਜੂਦਾ ਟ੍ਰਾਂਸਫਰ ਲਾਕ ਕੀਤੇ ਟ੍ਰਾਂਜੈਕਸ਼ਨ ਦਾ ਹਿੱਸਾ ਹੈ
DDR_AHB0_SHWRITE	IN	AHBL ਲਿਖੋ - ਜਦੋਂ ਉੱਚ ਦਰਸਾਉਂਦਾ ਹੈ ਕਿ ਮੌਜੂਦਾ ਟ੍ਰਾਂਜੈਕਸ਼ਨ ਇੱਕ ਰਾਈਟ ਹੈ। ਜਦੋਂ ਘੱਟ ਦਰਸਾਉਂਦਾ ਹੈ ਕਿ ਮੌਜੂਦਾ ਟ੍ਰਾਂਜੈਕਸ਼ਨ ਇੱਕ ਰੀਡ ਹੈ
DDR_AHB0_S_HREADY	IN	AHBL ਤਿਆਰ - ਜਦੋਂ ਉੱਚਾ ਹੁੰਦਾ ਹੈ, ਇਹ ਦਰਸਾਉਂਦਾ ਹੈ ਕਿ MDDR ਇੱਕ ਨਵਾਂ ਲੈਣ-ਦੇਣ ਸਵੀਕਾਰ ਕਰਨ ਲਈ ਤਿਆਰ ਹੈ
DDR_AHB0_S_HWDATA[31:0]	IN	AHBL ਡਾਟਾ ਲਿਖੋ - ਫੈਬਰਿਕ ਮਾਸਟਰ ਤੋਂ MDDR ਤੱਕ ਡੇਟਾ ਲਿਖੋ

ਫੈਬਰਿਕ ਮਾਸਟਰ AHB1 ਬੱਸ ਇੰਟਰਫੇਸ
ਸਾਰਣੀ 3-4 • ਫੈਬਰਿਕ ਮਾਸਟਰ AHB1 ਬੱਸ ਇੰਟਰਫੇਸ

ਪੋਰਟ ਨਾਮ	ਦਿਸ਼ਾ	ਵਰਣਨ
DDR_AHB1_SHREADYOUT	ਬਾਹਰ	ਏਐਚਬੀਐਲ ਸਲੇਵ ਤਿਆਰ - ਜਦੋਂ ਇੱਕ ਲਿਖਣ ਲਈ ਉੱਚਾ ਹੁੰਦਾ ਹੈ ਤਾਂ ਇਹ ਦਰਸਾਉਂਦਾ ਹੈ ਕਿ ਐਮਡੀਡੀਆਰ ਡੇਟਾ ਸਵੀਕਾਰ ਕਰਨ ਲਈ ਤਿਆਰ ਹੈ ਅਤੇ ਜਦੋਂ ਪੜ੍ਹਨ ਲਈ ਉੱਚਾ ਹੁੰਦਾ ਹੈ ਤਾਂ ਇਹ ਦਰਸਾਉਂਦਾ ਹੈ ਕਿ ਡੇਟਾ ਵੈਧ ਹੈ
DDR_AHB1_SHRESP	ਬਾਹਰ	AHBL ਜਵਾਬ ਸਥਿਤੀ - ਜਦੋਂ ਇੱਕ ਲੈਣ-ਦੇਣ ਦੇ ਅੰਤ ਵਿੱਚ ਉੱਚਾ ਚਲਾਇਆ ਜਾਂਦਾ ਹੈ ਤਾਂ ਇਹ ਦਰਸਾਉਂਦਾ ਹੈ ਕਿ ਟ੍ਰਾਂਜੈਕਸ਼ਨ ਗਲਤੀਆਂ ਨਾਲ ਪੂਰਾ ਹੋ ਗਿਆ ਹੈ। ਜਦੋਂ ਇੱਕ ਲੈਣ-ਦੇਣ ਦੇ ਅੰਤ ਵਿੱਚ ਘੱਟ ਚਲਾਇਆ ਜਾਂਦਾ ਹੈ ਤਾਂ ਇਹ ਦਰਸਾਉਂਦਾ ਹੈ ਕਿ ਲੈਣ-ਦੇਣ ਸਫਲਤਾਪੂਰਵਕ ਪੂਰਾ ਹੋ ਗਿਆ ਹੈ।
DDR_AHB1_SHRDATA[31:0]	ਬਾਹਰ	AHBL ਡਾਟਾ ਪੜ੍ਹੋ - MDDR ਸਲੇਵ ਤੋਂ ਫੈਬਰਿਕ ਮਾਸਟਰ ਤੱਕ ਡੇਟਾ ਪੜ੍ਹੋ
DDR_AHB1_SHSEL	IN	AHBL ਸਲੇਵ ਸਿਲੈਕਟ - ਜਦੋਂ ਦਾਅਵਾ ਕੀਤਾ ਜਾਂਦਾ ਹੈ, MDDR ਫੈਬਰਿਕ AHB ਬੱਸ 'ਤੇ ਵਰਤਮਾਨ ਵਿੱਚ ਚੁਣਿਆ ਗਿਆ AHBL ਸਲੇਵ ਹੈ।
DDR_AHB1_SHADDR[31:0]	IN	AHBL ਐਡਰੈੱਸ - AHBL ਇੰਟਰਫੇਸ 'ਤੇ ਬਾਈਟ ਐਡਰੈੱਸ
DDR_AHB1_SHBURST[2:0]	IN	AHBL ਬਰਸਟ ਲੰਬਾਈ
DDR_AHB1_SHSIZE[1:0]	IN	AHBL ਟ੍ਰਾਂਸਫਰ ਦਾ ਆਕਾਰ - ਮੌਜੂਦਾ ਟ੍ਰਾਂਸਫਰ ਦੇ ਆਕਾਰ ਨੂੰ ਦਰਸਾਉਂਦਾ ਹੈ (ਸਿਰਫ਼ 8/16/32 ਬਾਈਟ ਲੈਣ-ਦੇਣ)
DDR_AHB1_SHTRANS[1:0]	IN	AHBL ਟ੍ਰਾਂਸਫਰ ਕਿਸਮ - ਮੌਜੂਦਾ ਟ੍ਰਾਂਜੈਕਸ਼ਨ ਦੀ ਟ੍ਰਾਂਸਫਰ ਕਿਸਮ ਨੂੰ ਦਰਸਾਉਂਦਾ ਹੈ
DDR_AHB1_SHMASTLOCK	IN	AHBL ਲਾਕ - ਜਦੋਂ ਦਾਅਵਾ ਕੀਤਾ ਜਾਂਦਾ ਹੈ ਕਿ ਮੌਜੂਦਾ ਟ੍ਰਾਂਸਫਰ ਲਾਕ ਕੀਤੇ ਟ੍ਰਾਂਜੈਕਸ਼ਨ ਦਾ ਹਿੱਸਾ ਹੈ
DDR_AHB1_SHWRITE	IN	AHBL ਲਿਖੋ - ਜਦੋਂ ਉੱਚ ਦਰਸਾਉਂਦਾ ਹੈ ਕਿ ਮੌਜੂਦਾ ਟ੍ਰਾਂਜੈਕਸ਼ਨ ਇੱਕ ਰਾਈਟ ਹੈ। ਜਦੋਂ ਘੱਟ ਦਰਸਾਉਂਦਾ ਹੈ ਕਿ ਮੌਜੂਦਾ ਟ੍ਰਾਂਜੈਕਸ਼ਨ ਇੱਕ ਰੀਡ ਹੈ।
DDR_AHB1_SHREADY	IN	AHBL ਤਿਆਰ - ਜਦੋਂ ਉੱਚਾ ਹੁੰਦਾ ਹੈ, ਇਹ ਦਰਸਾਉਂਦਾ ਹੈ ਕਿ MDDR ਇੱਕ ਨਵਾਂ ਲੈਣ-ਦੇਣ ਸਵੀਕਾਰ ਕਰਨ ਲਈ ਤਿਆਰ ਹੈ
DDR_AHB1_SHWDATA[31:0]	IN	AHBL ਡਾਟਾ ਲਿਖੋ - ਫੈਬਰਿਕ ਮਾਸਟਰ ਤੋਂ MDDR ਤੱਕ ਡੇਟਾ ਲਿਖੋ

ਸਾਫਟ ਮੈਮੋਰੀ ਕੰਟਰੋਲਰ ਮੋਡ AXI ਬੱਸ ਇੰਟਰਫੇਸ
ਸਾਰਣੀ 3-5 • ਸਾਫਟ ਮੈਮੋਰੀ ਕੰਟਰੋਲਰ ਮੋਡ AXI ਬੱਸ ਇੰਟਰਫੇਸ

ਪੋਰਟ ਨਾਮ	ਦਿਸ਼ਾ	ਵਰਣਨ
SMC_AXI_M_WLAST	ਬਾਹਰ	ਆਖਰੀ ਲਿਖੋ
SMC_AXI_M_WVALID	ਬਾਹਰ	ਵੈਧ ਲਿਖੋ
SMC_AXI_M_AWLEN[3:0]	ਬਾਹਰ	ਬਰਸਟ ਲੰਬਾਈ
SMC_AXI_M_AWBURST[1:0]	ਬਾਹਰ	ਬਰਸਟ ਕਿਸਮ
SMC_AXI_M_BREADY	ਬਾਹਰ	ਜਵਾਬ ਤਿਆਰ ਹੈ
SMC_AXI_M_AWVALID	ਬਾਹਰ	ਪਤਾ ਲਿਖੋ ਵੈਧ
SMC_AXI_M_AWID[3:0]	ਬਾਹਰ	ਪਤਾ ID ਲਿਖੋ
SMC_AXI_M_WDATA[63:0]	ਬਾਹਰ	ਡਾਟਾ ਲਿਖੋ
SMC_AXI_M_ARVALID	ਬਾਹਰ	ਪੜ੍ਹੋ ਪਤਾ ਵੈਧ ਹੈ
SMC_AXI_M_WID[3:0]	ਬਾਹਰ	ਡਾਟਾ ID ਲਿਖੋ tag
SMC_AXI_M_WSTRB[7:0]	ਬਾਹਰ	ਸਟ੍ਰੋਬਸ ਲਿਖੋ
SMC_AXI_M_ARID[3:0]	ਬਾਹਰ	ਪਤਾ ID ਪੜ੍ਹੋ
SMC_AXI_M_ARADDR[31:0]	ਬਾਹਰ	ਪਤਾ ਪੜ੍ਹੋ
SMC_AXI_M_ARLEN[3:0]	ਬਾਹਰ	ਬਰਸਟ ਲੰਬਾਈ
SMC_AXI_M_ARSIZE[1:0]	ਬਾਹਰ	ਬਰਸਟ ਦਾ ਆਕਾਰ
SMC_AXI_M_ARBURST[1:0]	ਬਾਹਰ	ਬਰਸਟ ਕਿਸਮ
SMC_AXI_M_AWADDR[31:0]	ਬਾਹਰ	ਪਤਾ ਲਿਖੋ
SMC_AXI_M_RREADY	ਬਾਹਰ	ਪੜ੍ਹੋ ਪਤਾ ਤਿਆਰ ਹੈ
SMC_AXI_M_AWSIZE[1:0]	ਬਾਹਰ	ਬਰਸਟ ਦਾ ਆਕਾਰ
SMC_AXI_M_AWLOCK[1:0]	ਬਾਹਰ	ਲੌਕ ਦੀ ਕਿਸਮ ਇਹ ਸਿਗਨਲ ਟ੍ਰਾਂਸਫਰ ਦੀਆਂ ਪਰਮਾਣੂ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਬਾਰੇ ਵਾਧੂ ਜਾਣਕਾਰੀ ਪ੍ਰਦਾਨ ਕਰਦਾ ਹੈ
SMC_AXI_M_ARLOCK[1:0]	ਬਾਹਰ	ਲਾਕ ਦੀ ਕਿਸਮ
SMC_AXI_M_BID[3:0]	IN	ਜਵਾਬ ID
SMC_AXI_M_RID[3:0]	IN	ਆਈਡੀ ਪੜ੍ਹੋ Tag
SMC_AXI_M_RRESP[1:0]	IN	ਜਵਾਬ ਪੜ੍ਹੋ
SMC_AXI_M_BRESP[1:0]	IN	ਜਵਾਬ ਲਿਖੋ
SMC_AXI_M_AWREADY	IN	ਪਤਾ ਤਿਆਰ ਲਿਖੋ
SMC_AXI_M_RDATA[63:0]	IN	ਡਾਟਾ ਪੜ੍ਹੋ
SMC_AXI_M_WREADY	IN	ਤਿਆਰ ਲਿਖੋ
SMC_AXI_M_BVALID	IN	ਜਵਾਬ ਵੈਧ ਲਿਖੋ
SMC_AXI_M_ARREADY	IN	ਪੜ੍ਹੋ ਪਤਾ ਤਿਆਰ ਹੈ
SMC_AXI_M_RLAST	IN	ਆਖਰੀ ਪੜ੍ਹੋ ਇਹ ਸਿਗਨਲ ਰੀਡ ਬਰਸਟ ਵਿੱਚ ਆਖਰੀ ਟ੍ਰਾਂਸਫਰ ਨੂੰ ਦਰਸਾਉਂਦਾ ਹੈ
SMC_AXI_M_RVALID	IN	ਵੈਧ ਪੜ੍ਹੋ

ਸਾਫਟ ਮੈਮੋਰੀ ਕੰਟਰੋਲਰ ਮੋਡ AHB0 ਬੱਸ ਇੰਟਰਫੇਸ
ਟੇਬਲ 3-6 • ਸਾਫਟ ਮੈਮੋਰੀ ਕੰਟਰੋਲਰ ਮੋਡ AHB0 ਬੱਸ ਇੰਟਰਫੇਸ

ਪੋਰਟ ਨਾਮ	ਦਿਸ਼ਾ	ਵਰਣਨ
SMC_AHB_M_HBURST[1:0]	ਬਾਹਰ	AHBL ਬਰਸਟ ਲੰਬਾਈ
SMC_AHB_M_HTRANS[1:0]	ਬਾਹਰ	AHBL ਟ੍ਰਾਂਸਫਰ ਕਿਸਮ - ਮੌਜੂਦਾ ਟ੍ਰਾਂਜੈਕਸ਼ਨ ਦੀ ਟ੍ਰਾਂਸਫਰ ਕਿਸਮ ਨੂੰ ਦਰਸਾਉਂਦਾ ਹੈ।
SMC_AHB_M_HMASTLOCK	ਬਾਹਰ	AHBL ਲਾਕ - ਜਦੋਂ ਦਾਅਵਾ ਕੀਤਾ ਜਾਂਦਾ ਹੈ ਕਿ ਮੌਜੂਦਾ ਟ੍ਰਾਂਸਫਰ ਲਾਕ ਕੀਤੇ ਟ੍ਰਾਂਜੈਕਸ਼ਨ ਦਾ ਹਿੱਸਾ ਹੈ
SMC_AHB_M_HWRITE	ਬਾਹਰ	AHBL ਲਿਖੋ - ਜਦੋਂ ਉੱਚ ਦਰਸਾਉਂਦਾ ਹੈ ਕਿ ਮੌਜੂਦਾ ਟ੍ਰਾਂਜੈਕਸ਼ਨ ਇੱਕ ਰਾਈਟ ਹੈ। ਜਦੋਂ ਘੱਟ ਦਰਸਾਉਂਦਾ ਹੈ ਕਿ ਮੌਜੂਦਾ ਟ੍ਰਾਂਜੈਕਸ਼ਨ ਇੱਕ ਰੀਡ ਹੈ
SMC_AHB_M_HSIZE[1:0]	ਬਾਹਰ	AHBL ਟ੍ਰਾਂਸਫਰ ਦਾ ਆਕਾਰ - ਮੌਜੂਦਾ ਟ੍ਰਾਂਸਫਰ ਦੇ ਆਕਾਰ ਨੂੰ ਦਰਸਾਉਂਦਾ ਹੈ (ਸਿਰਫ਼ 8/16/32 ਬਾਈਟ ਲੈਣ-ਦੇਣ)
SMC_AHB_M_HWDATA[31:0]	ਬਾਹਰ	ਏਐਚਬੀਐਲ ਡੇਟਾ ਲਿਖੋ - ਐਮਐਸਐਸ ਮਾਸਟਰ ਤੋਂ ਫੈਬਰਿਕ ਸਾਫਟ ਮੈਮੋਰੀ ਕੰਟਰੋਲਰ ਲਈ ਡੇਟਾ ਲਿਖੋ
SMC_AHB_M_HADDR[31:0]	ਬਾਹਰ	AHBL ਐਡਰੈੱਸ - AHBL ਇੰਟਰਫੇਸ 'ਤੇ ਬਾਈਟ ਐਡਰੈੱਸ
SMC_AHB_M_HRESP	IN	AHBL ਜਵਾਬ ਸਥਿਤੀ - ਜਦੋਂ ਇੱਕ ਲੈਣ-ਦੇਣ ਦੇ ਅੰਤ ਵਿੱਚ ਉੱਚਾ ਚਲਾਇਆ ਜਾਂਦਾ ਹੈ ਤਾਂ ਇਹ ਦਰਸਾਉਂਦਾ ਹੈ ਕਿ ਟ੍ਰਾਂਜੈਕਸ਼ਨ ਗਲਤੀਆਂ ਨਾਲ ਪੂਰਾ ਹੋ ਗਿਆ ਹੈ। ਜਦੋਂ ਇੱਕ ਲੈਣ-ਦੇਣ ਦੇ ਅੰਤ ਵਿੱਚ ਘੱਟ ਚਲਾਇਆ ਜਾਂਦਾ ਹੈ ਤਾਂ ਇਹ ਦਰਸਾਉਂਦਾ ਹੈ ਕਿ ਲੈਣ-ਦੇਣ ਸਫਲਤਾਪੂਰਵਕ ਪੂਰਾ ਹੋ ਗਿਆ ਹੈ
SMC_AHB_M_HRDATA[31:0]	IN	AHBL ਡਾਟਾ ਪੜ੍ਹੋ - ਫੈਬਰਿਕ ਸਾਫਟ ਮੈਮੋਰੀ ਕੰਟਰੋਲਰ ਤੋਂ MSS ਮਾਸਟਰ ਨੂੰ ਡਾਟਾ ਪੜ੍ਹੋ
SMC_AHB_M_HREADY	IN	AHBL ਤਿਆਰ - ਉੱਚ ਦਰਸਾਉਂਦਾ ਹੈ ਕਿ AHBL ਬੱਸ ਇੱਕ ਨਵਾਂ ਲੈਣ-ਦੇਣ ਸਵੀਕਾਰ ਕਰਨ ਲਈ ਤਿਆਰ ਹੈ

ਉਤਪਾਦ ਸਹਾਇਤਾ

ਮਾਈਕ੍ਰੋਸੇਮੀ ਐਸਓਸੀ ਉਤਪਾਦ ਸਮੂਹ ਵੱਖ-ਵੱਖ ਸਹਾਇਤਾ ਸੇਵਾਵਾਂ ਦੇ ਨਾਲ ਆਪਣੇ ਉਤਪਾਦਾਂ ਦਾ ਸਮਰਥਨ ਕਰਦਾ ਹੈ, ਜਿਸ ਵਿੱਚ ਗਾਹਕ ਸੇਵਾ, ਗਾਹਕ ਤਕਨੀਕੀ ਸਹਾਇਤਾ ਕੇਂਦਰ, ਏ. webਸਾਈਟ, ਇਲੈਕਟ੍ਰਾਨਿਕ ਮੇਲ, ਅਤੇ ਵਿਸ਼ਵਵਿਆਪੀ ਵਿਕਰੀ ਦਫਤਰ। ਇਸ ਅੰਤਿਕਾ ਵਿੱਚ ਮਾਈਕ੍ਰੋਸੇਮੀ SoC ਉਤਪਾਦ ਸਮੂਹ ਨਾਲ ਸੰਪਰਕ ਕਰਨ ਅਤੇ ਇਹਨਾਂ ਸਹਾਇਤਾ ਸੇਵਾਵਾਂ ਦੀ ਵਰਤੋਂ ਕਰਨ ਬਾਰੇ ਜਾਣਕਾਰੀ ਸ਼ਾਮਲ ਹੈ।
ਗਾਹਕ ਦੀ ਸੇਵਾ
ਗੈਰ-ਤਕਨੀਕੀ ਉਤਪਾਦ ਸਹਾਇਤਾ ਲਈ ਗਾਹਕ ਸੇਵਾ ਨਾਲ ਸੰਪਰਕ ਕਰੋ, ਜਿਵੇਂ ਕਿ ਉਤਪਾਦ ਦੀ ਕੀਮਤ, ਉਤਪਾਦ ਅੱਪਗਰੇਡ, ਅੱਪਡੇਟ ਜਾਣਕਾਰੀ, ਆਰਡਰ ਸਥਿਤੀ, ਅਤੇ ਅਧਿਕਾਰ।
ਉੱਤਰੀ ਅਮਰੀਕਾ ਤੋਂ, 800.262.1060 'ਤੇ ਕਾਲ ਕਰੋ
ਬਾਕੀ ਦੁਨੀਆ ਤੋਂ, 650.318.4460 'ਤੇ ਕਾਲ ਕਰੋ
ਫੈਕਸ, ਦੁਨੀਆ ਵਿੱਚ ਕਿਤੇ ਵੀ, 650.318.8044
ਗਾਹਕ ਤਕਨੀਕੀ ਸਹਾਇਤਾ ਕੇਂਦਰ
ਮਾਈਕ੍ਰੋਸੇਮੀ SoC ਉਤਪਾਦ ਸਮੂਹ ਆਪਣੇ ਗ੍ਰਾਹਕ ਤਕਨੀਕੀ ਸਹਾਇਤਾ ਕੇਂਦਰ ਨੂੰ ਉੱਚ ਕੁਸ਼ਲ ਇੰਜੀਨੀਅਰਾਂ ਦੇ ਨਾਲ ਕੰਮ ਕਰਦਾ ਹੈ ਜੋ ਮਾਈਕ੍ਰੋਸੇਮੀ SoC ਉਤਪਾਦਾਂ ਬਾਰੇ ਤੁਹਾਡੇ ਹਾਰਡਵੇਅਰ, ਸੌਫਟਵੇਅਰ ਅਤੇ ਡਿਜ਼ਾਈਨ ਸਵਾਲਾਂ ਦੇ ਜਵਾਬ ਦੇਣ ਵਿੱਚ ਮਦਦ ਕਰ ਸਕਦੇ ਹਨ। ਕਸਟਮਰ ਟੈਕਨੀਕਲ ਸਪੋਰਟ ਸੈਂਟਰ ਐਪਲੀਕੇਸ਼ਨ ਨੋਟਸ ਬਣਾਉਣ, ਆਮ ਡਿਜ਼ਾਈਨ ਚੱਕਰ ਦੇ ਸਵਾਲਾਂ ਦੇ ਜਵਾਬ, ਜਾਣੇ-ਪਛਾਣੇ ਮੁੱਦਿਆਂ ਦੇ ਦਸਤਾਵੇਜ਼, ਅਤੇ ਵੱਖ-ਵੱਖ ਅਕਸਰ ਪੁੱਛੇ ਜਾਣ ਵਾਲੇ ਸਵਾਲਾਂ ਨੂੰ ਬਣਾਉਣ ਵਿੱਚ ਬਹੁਤ ਸਮਾਂ ਬਿਤਾਉਂਦਾ ਹੈ। ਇਸ ਲਈ, ਸਾਡੇ ਨਾਲ ਸੰਪਰਕ ਕਰਨ ਤੋਂ ਪਹਿਲਾਂ, ਕਿਰਪਾ ਕਰਕੇ ਸਾਡੇ ਔਨਲਾਈਨ ਸਰੋਤਾਂ 'ਤੇ ਜਾਓ। ਇਹ ਬਹੁਤ ਸੰਭਾਵਨਾ ਹੈ ਕਿ ਅਸੀਂ ਤੁਹਾਡੇ ਸਵਾਲਾਂ ਦੇ ਜਵਾਬ ਪਹਿਲਾਂ ਹੀ ਦੇ ਚੁੱਕੇ ਹਾਂ।
ਤਕਨੀਕੀ ਸਮਰਥਨ
ਮਾਈਕ੍ਰੋਸੇਮੀ SoC ਉਤਪਾਦ ਸਹਾਇਤਾ ਲਈ, ਵੇਖੋ http://www.microsemi.com/products/fpga-soc/design-support/fpga-soc-support.
Webਸਾਈਟ
ਤੁਸੀਂ ਮਾਈਕ੍ਰੋਸੇਮੀ ਐਸਓਸੀ ਪ੍ਰੋਡਕਟਸ ਗਰੁੱਪ ਹੋਮ ਪੇਜ 'ਤੇ ਕਈ ਤਰ੍ਹਾਂ ਦੀ ਤਕਨੀਕੀ ਅਤੇ ਗੈਰ-ਤਕਨੀਕੀ ਜਾਣਕਾਰੀ ਬ੍ਰਾਊਜ਼ ਕਰ ਸਕਦੇ ਹੋ, 'ਤੇ www.microsemi.com/soc.
ਗਾਹਕ ਤਕਨੀਕੀ ਸਹਾਇਤਾ ਕੇਂਦਰ ਨਾਲ ਸੰਪਰਕ ਕਰਨਾ
ਉੱਚ ਹੁਨਰਮੰਦ ਇੰਜੀਨੀਅਰ ਤਕਨੀਕੀ ਸਹਾਇਤਾ ਕੇਂਦਰ ਦਾ ਸਟਾਫ਼ ਹੈ। ਤਕਨੀਕੀ ਸਹਾਇਤਾ ਕੇਂਦਰ ਨਾਲ ਈਮੇਲ ਰਾਹੀਂ ਜਾਂ ਮਾਈਕ੍ਰੋਸੇਮੀ SoC ਉਤਪਾਦ ਸਮੂਹ ਰਾਹੀਂ ਸੰਪਰਕ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ webਸਾਈਟ.
ਈਮੇਲ
ਤੁਸੀਂ ਆਪਣੇ ਤਕਨੀਕੀ ਸਵਾਲਾਂ ਨੂੰ ਸਾਡੇ ਈਮੇਲ ਪਤੇ 'ਤੇ ਸੰਚਾਰ ਕਰ ਸਕਦੇ ਹੋ ਅਤੇ ਈਮੇਲ, ਫੈਕਸ, ਜਾਂ ਫ਼ੋਨ ਦੁਆਰਾ ਜਵਾਬ ਪ੍ਰਾਪਤ ਕਰ ਸਕਦੇ ਹੋ। ਨਾਲ ਹੀ, ਜੇਕਰ ਤੁਹਾਨੂੰ ਡਿਜ਼ਾਈਨ ਸੰਬੰਧੀ ਸਮੱਸਿਆਵਾਂ ਹਨ, ਤਾਂ ਤੁਸੀਂ ਆਪਣੇ ਡਿਜ਼ਾਈਨ ਨੂੰ ਈਮੇਲ ਕਰ ਸਕਦੇ ਹੋ fileਸਹਾਇਤਾ ਪ੍ਰਾਪਤ ਕਰਨ ਲਈ s. ਅਸੀਂ ਦਿਨ ਭਰ ਈਮੇਲ ਖਾਤੇ ਦੀ ਨਿਰੰਤਰ ਨਿਗਰਾਨੀ ਕਰਦੇ ਹਾਂ। ਸਾਨੂੰ ਆਪਣੀ ਬੇਨਤੀ ਭੇਜਣ ਵੇਲੇ, ਕਿਰਪਾ ਕਰਕੇ ਆਪਣੀ ਬੇਨਤੀ ਦੀ ਕੁਸ਼ਲ ਪ੍ਰਕਿਰਿਆ ਲਈ ਆਪਣਾ ਪੂਰਾ ਨਾਮ, ਕੰਪਨੀ ਦਾ ਨਾਮ ਅਤੇ ਤੁਹਾਡੀ ਸੰਪਰਕ ਜਾਣਕਾਰੀ ਸ਼ਾਮਲ ਕਰਨਾ ਯਕੀਨੀ ਬਣਾਓ।
ਤਕਨੀਕੀ ਸਹਾਇਤਾ ਈਮੇਲ ਪਤਾ ਹੈ soc_tech@microsemi.com.
ਮੇਰੇ ਕੇਸ
ਮਾਈਕਰੋਸੇਮੀ ਐਸਓਸੀ ਉਤਪਾਦ ਸਮੂਹ ਦੇ ਗਾਹਕ ਮਾਈ ਕੇਸਾਂ 'ਤੇ ਜਾ ਕੇ ਤਕਨੀਕੀ ਕੇਸਾਂ ਨੂੰ ਆਨਲਾਈਨ ਜਮ੍ਹਾਂ ਕਰ ਸਕਦੇ ਹਨ ਅਤੇ ਟਰੈਕ ਕਰ ਸਕਦੇ ਹਨ।
ਅਮਰੀਕਾ ਦੇ ਬਾਹਰ
ਯੂਐਸ ਟਾਈਮ ਜ਼ੋਨਾਂ ਤੋਂ ਬਾਹਰ ਸਹਾਇਤਾ ਦੀ ਲੋੜ ਵਾਲੇ ਗਾਹਕ ਜਾਂ ਤਾਂ ਈਮੇਲ ਰਾਹੀਂ ਤਕਨੀਕੀ ਸਹਾਇਤਾ ਨਾਲ ਸੰਪਰਕ ਕਰ ਸਕਦੇ ਹਨ (soc_tech@microsemi.comਜਾਂ ਕਿਸੇ ਸਥਾਨਕ ਵਿਕਰੀ ਦਫ਼ਤਰ ਨਾਲ ਸੰਪਰਕ ਕਰੋ।
ਵਿਕਰੀ ਦਫਤਰ ਦੀਆਂ ਸੂਚੀਆਂ ਅਤੇ ਕਾਰਪੋਰੇਟ ਸੰਪਰਕਾਂ ਲਈ ਸਾਡੇ ਬਾਰੇ 'ਤੇ ਜਾਓ।
ਵਿਕਰੀ ਦਫਤਰ ਸੂਚੀਆਂ 'ਤੇ ਲੱਭੀਆਂ ਜਾ ਸਕਦੀਆਂ ਹਨ www.microsemi.com/soc/company/contact/default.aspx.
ITAR ਤਕਨੀਕੀ ਸਹਾਇਤਾ
ਆਰਐਚ ਅਤੇ ਆਰਟੀ ਐਫਪੀਜੀਏਜ਼ 'ਤੇ ਤਕਨੀਕੀ ਸਹਾਇਤਾ ਲਈ ਜੋ ਅੰਤਰਰਾਸ਼ਟਰੀ ਟ੍ਰੈਫਿਕ ਇਨ ਆਰਮਜ਼ ਰੈਗੂਲੇਸ਼ਨਜ਼ (ITAR) ਦੁਆਰਾ ਨਿਯੰਤ੍ਰਿਤ ਕੀਤੇ ਜਾਂਦੇ ਹਨ, ਸਾਡੇ ਨਾਲ ਸੰਪਰਕ ਕਰੋ soc_tech_itar@microsemi.com. ਵਿਕਲਪਕ ਤੌਰ 'ਤੇ, ਮੇਰੇ ਕੇਸਾਂ ਦੇ ਅੰਦਰ, ITAR ਡ੍ਰੌਪ-ਡਾਉਨ ਸੂਚੀ ਵਿੱਚ ਹਾਂ ਚੁਣੋ। ITAR-ਨਿਯੰਤ੍ਰਿਤ ਮਾਈਕ੍ਰੋਸੇਮੀ FPGAs ਦੀ ਪੂਰੀ ਸੂਚੀ ਲਈ, ITAR 'ਤੇ ਜਾਓ web ਪੰਨਾ

ਮਾਈਕ੍ਰੋਸੇਮੀ ਬਾਰੇ
ਮਾਈਕ੍ਰੋਸੇਮੀ ਕਾਰਪੋਰੇਸ਼ਨ (ਨੈਸਡੈਕ: MSCC) ਸੰਚਾਰ, ਰੱਖਿਆ ਅਤੇ ਸੁਰੱਖਿਆ, ਏਰੋਸਪੇਸ ਅਤੇ ਉਦਯੋਗਿਕ ਬਾਜ਼ਾਰਾਂ ਲਈ ਸੈਮੀਕੰਡਕਟਰ ਅਤੇ ਸਿਸਟਮ ਹੱਲਾਂ ਦਾ ਇੱਕ ਵਿਆਪਕ ਪੋਰਟਫੋਲੀਓ ਪੇਸ਼ ਕਰਦਾ ਹੈ। ਉਤਪਾਦਾਂ ਵਿੱਚ ਉੱਚ-ਪ੍ਰਦਰਸ਼ਨ ਅਤੇ ਰੇਡੀਏਸ਼ਨ-ਸਖਤ ਐਨਾਲਾਗ ਮਿਕਸਡ-ਸਿਗਨਲ ਏਕੀਕ੍ਰਿਤ ਸਰਕਟ, FPGAs, SoCs ਅਤੇ ASICs ਸ਼ਾਮਲ ਹਨ; ਪਾਵਰ ਪ੍ਰਬੰਧਨ ਉਤਪਾਦ; ਟਾਈਮਿੰਗ ਅਤੇ ਸਿੰਕ੍ਰੋਨਾਈਜ਼ੇਸ਼ਨ ਡਿਵਾਈਸਾਂ ਅਤੇ ਸਹੀ ਸਮੇਂ ਦੇ ਹੱਲ, ਸਮੇਂ ਲਈ ਵਿਸ਼ਵ ਦੇ ਮਿਆਰ ਨੂੰ ਸੈੱਟ ਕਰਨਾ; ਵੌਇਸ ਪ੍ਰੋਸੈਸਿੰਗ ਡਿਵਾਈਸਾਂ; ਆਰਐਫ ਹੱਲ; ਵੱਖਰੇ ਹਿੱਸੇ; ਐਂਟਰਪ੍ਰਾਈਜ਼ ਸਟੋਰੇਜ ਅਤੇ ਸੰਚਾਰ ਹੱਲ, ਸੁਰੱਖਿਆ ਤਕਨਾਲੋਜੀ ਅਤੇ ਸਕੇਲੇਬਲ ਐਂਟੀ-ਟੀamper ਉਤਪਾਦ; ਈਥਰਨੈੱਟ ਹੱਲ; ਪਾਵਰ-ਓਵਰ-ਈਥਰਨੈੱਟ ਆਈਸੀ ਅਤੇ ਮਿਡਸਪੈਨ; ਨਾਲ ਹੀ ਕਸਟਮ ਡਿਜ਼ਾਈਨ ਸਮਰੱਥਾਵਾਂ ਅਤੇ ਸੇਵਾਵਾਂ। ਮਾਈਕ੍ਰੋਸੇਮੀ ਦਾ ਮੁੱਖ ਦਫਤਰ ਅਲੀਸੋ ਵਿਏਜੋ, ਕੈਲੀਫ਼ੋਰੇਟ ਵਿੱਚ ਹੈ ਅਤੇ ਵਿਸ਼ਵ ਪੱਧਰ 'ਤੇ ਲਗਭਗ 4,800 ਕਰਮਚਾਰੀ ਹਨ। 'ਤੇ ਹੋਰ ਜਾਣੋ www.microsemi.com.
ਮਾਈਕ੍ਰੋਸੇਮੀ ਇੱਥੇ ਮੌਜੂਦ ਜਾਣਕਾਰੀ ਜਾਂ ਕਿਸੇ ਖਾਸ ਉਦੇਸ਼ ਲਈ ਇਸਦੇ ਉਤਪਾਦਾਂ ਅਤੇ ਸੇਵਾਵਾਂ ਦੀ ਅਨੁਕੂਲਤਾ ਦੇ ਸੰਬੰਧ ਵਿੱਚ ਕੋਈ ਵਾਰੰਟੀ, ਪ੍ਰਤੀਨਿਧਤਾ, ਜਾਂ ਗਾਰੰਟੀ ਨਹੀਂ ਦਿੰਦਾ ਹੈ, ਅਤੇ ਨਾ ਹੀ ਮਾਈਕ੍ਰੋਸੇਮੀ ਕਿਸੇ ਉਤਪਾਦ ਜਾਂ ਸਰਕਟ ਦੀ ਐਪਲੀਕੇਸ਼ਨ ਜਾਂ ਵਰਤੋਂ ਤੋਂ ਪੈਦਾ ਹੋਣ ਵਾਲੀ ਕਿਸੇ ਵੀ ਜ਼ਿੰਮੇਵਾਰੀ ਨੂੰ ਮੰਨਦੀ ਹੈ। ਇੱਥੇ ਵੇਚੇ ਗਏ ਉਤਪਾਦ ਅਤੇ ਮਾਈਕ੍ਰੋਸੇਮੀ ਦੁਆਰਾ ਵੇਚੇ ਗਏ ਕੋਈ ਵੀ ਹੋਰ ਉਤਪਾਦ ਸੀਮਤ ਜਾਂਚ ਦੇ ਅਧੀਨ ਹਨ ਅਤੇ ਮਿਸ਼ਨ-ਨਾਜ਼ੁਕ ਉਪਕਰਣਾਂ ਜਾਂ ਐਪਲੀਕੇਸ਼ਨਾਂ ਦੇ ਨਾਲ ਨਹੀਂ ਵਰਤੇ ਜਾਣੇ ਚਾਹੀਦੇ ਹਨ। ਕਿਸੇ ਵੀ ਪ੍ਰਦਰਸ਼ਨ ਦੀਆਂ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਨੂੰ ਭਰੋਸੇਯੋਗ ਮੰਨਿਆ ਜਾਂਦਾ ਹੈ ਪਰ ਪ੍ਰਮਾਣਿਤ ਨਹੀਂ ਕੀਤਾ ਜਾਂਦਾ ਹੈ, ਅਤੇ ਖਰੀਦਦਾਰ ਨੂੰ ਕਿਸੇ ਵੀ ਅੰਤਮ-ਉਤਪਾਦਾਂ ਦੇ ਨਾਲ, ਇਕੱਲੇ ਅਤੇ ਇਕੱਠੇ, ਜਾਂ ਸਥਾਪਤ ਕੀਤੇ ਉਤਪਾਦਾਂ ਦੇ ਸਾਰੇ ਪ੍ਰਦਰਸ਼ਨ ਅਤੇ ਹੋਰ ਜਾਂਚਾਂ ਨੂੰ ਪੂਰਾ ਕਰਨਾ ਅਤੇ ਪੂਰਾ ਕਰਨਾ ਚਾਹੀਦਾ ਹੈ। ਖਰੀਦਦਾਰ ਮਾਈਕ੍ਰੋਸੇਮੀ ਦੁਆਰਾ ਪ੍ਰਦਾਨ ਕੀਤੇ ਗਏ ਕਿਸੇ ਵੀ ਡੇਟਾ ਅਤੇ ਪ੍ਰਦਰਸ਼ਨ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਜਾਂ ਮਾਪਦੰਡਾਂ 'ਤੇ ਭਰੋਸਾ ਨਹੀਂ ਕਰੇਗਾ। ਇਹ ਖਰੀਦਦਾਰ ਦੀ ਜਿੰਮੇਵਾਰੀ ਹੈ ਕਿ ਉਹ ਸੁਤੰਤਰ ਤੌਰ 'ਤੇ ਕਿਸੇ ਵੀ ਉਤਪਾਦ ਦੀ ਅਨੁਕੂਲਤਾ ਨੂੰ ਨਿਰਧਾਰਤ ਕਰੇ ਅਤੇ ਉਸ ਦੀ ਜਾਂਚ ਅਤੇ ਪੁਸ਼ਟੀ ਕਰੇ। ਮਾਈਕ੍ਰੋਸੇਮੀ ਦੁਆਰਾ ਇੱਥੇ ਦਿੱਤੀ ਗਈ ਜਾਣਕਾਰੀ "ਜਿਵੇਂ ਹੈ, ਕਿੱਥੇ ਹੈ" ਅਤੇ ਸਾਰੀਆਂ ਨੁਕਸਾਂ ਦੇ ਨਾਲ ਪ੍ਰਦਾਨ ਕੀਤੀ ਗਈ ਹੈ, ਅਤੇ ਅਜਿਹੀ ਜਾਣਕਾਰੀ ਨਾਲ ਜੁੜਿਆ ਸਾਰਾ ਜੋਖਮ ਪੂਰੀ ਤਰ੍ਹਾਂ ਖਰੀਦਦਾਰ ਨਾਲ ਹੈ। ਮਾਈਕ੍ਰੋਸੇਮੀ ਕਿਸੇ ਵੀ ਪਾਰਟੀ ਨੂੰ ਕੋਈ ਪੇਟੈਂਟ ਅਧਿਕਾਰ, ਲਾਇਸੈਂਸ, ਜਾਂ ਕੋਈ ਹੋਰ IP ਅਧਿਕਾਰ ਨਹੀਂ ਦਿੰਦਾ, ਸਪੱਸ਼ਟ ਤੌਰ 'ਤੇ ਜਾਂ ਅਪ੍ਰਤੱਖ ਤੌਰ 'ਤੇ, ਭਾਵੇਂ ਅਜਿਹੀ ਜਾਣਕਾਰੀ ਦੇ ਸੰਬੰਧ ਵਿੱਚ ਜਾਂ ਅਜਿਹੀ ਜਾਣਕਾਰੀ ਦੁਆਰਾ ਵਰਣਨ ਕੀਤੀ ਗਈ ਕਿਸੇ ਵੀ ਚੀਜ਼ ਦੇ ਸਬੰਧ ਵਿੱਚ। ਇਸ ਦਸਤਾਵੇਜ਼ ਵਿੱਚ ਪ੍ਰਦਾਨ ਕੀਤੀ ਗਈ ਜਾਣਕਾਰੀ ਮਾਈਕ੍ਰੋਸੇਮੀ ਦੀ ਮਲਕੀਅਤ ਹੈ, ਅਤੇ ਮਾਈਕ੍ਰੋਸੇਮੀ ਬਿਨਾਂ ਨੋਟਿਸ ਦੇ ਕਿਸੇ ਵੀ ਸਮੇਂ ਇਸ ਦਸਤਾਵੇਜ਼ ਜਾਂ ਕਿਸੇ ਵੀ ਉਤਪਾਦ ਅਤੇ ਸੇਵਾਵਾਂ ਵਿੱਚ ਜਾਣਕਾਰੀ ਵਿੱਚ ਕੋਈ ਬਦਲਾਅ ਕਰਨ ਦਾ ਅਧਿਕਾਰ ਰਾਖਵਾਂ ਰੱਖਦੀ ਹੈ।

ਮਾਈਕ੍ਰੋਸੇਮੀ ਕਾਰਪੋਰੇਟ ਹੈੱਡਕੁਆਰਟਰ
ਇੱਕ ਐਂਟਰਪ੍ਰਾਈਜ਼, ਅਲੀਸੋ ਵੀਜੋ,
ਸੀਏ 92656 ਯੂਐਸਏ
ਅਮਰੀਕਾ ਦੇ ਅੰਦਰ: +1 800-713-4113
ਅਮਰੀਕਾ ਤੋਂ ਬਾਹਰ: +1 949-380-6100
ਵਿਕਰੀ: +1 949-380-6136
ਫੈਕਸ: +1 949-215-4996
ਈ-ਮੇਲ: sales.support@microsemi.com

©2016 ਮਾਈਕ੍ਰੋਸੇਮੀ ਕਾਰਪੋਰੇਸ਼ਨ। ਸਾਰੇ ਹੱਕ ਰਾਖਵੇਂ ਹਨ. ਮਾਈਕ੍ਰੋਸੇਮੀ ਅਤੇ ਮਾਈਕ੍ਰੋਸੇਮੀ ਲੋਗੋ ਮਾਈਕ੍ਰੋਸੇਮੀ ਕਾਰਪੋਰੇਸ਼ਨ ਦੇ ਟ੍ਰੇਡਮਾਰਕ ਹਨ। ਹੋਰ ਸਾਰੇ ਟ੍ਰੇਡਮਾਰਕ ਅਤੇ ਸੇਵਾ ਚਿੰਨ੍ਹ ਉਹਨਾਂ ਦੇ ਸਬੰਧਤ ਮਾਲਕਾਂ ਦੀ ਸੰਪਤੀ ਹਨ।

5-02-00377-5/11.16

ਦਸਤਾਵੇਜ਼ / ਸਰੋਤ

Microsemi SmartFusion2 MSS DDR ਕੰਟਰੋਲਰ ਕੌਂਫਿਗਰੇਸ਼ਨ [pdf] ਯੂਜ਼ਰ ਗਾਈਡ SmartFusion2 MSS DDR ਕੰਟਰੋਲਰ ਸੰਰਚਨਾ, SmartFusion2 MSS, DDR ਕੰਟਰੋਲਰ ਸੰਰਚਨਾ, ਕੰਟਰੋਲਰ ਸੰਰਚਨਾ

ਹਵਾਲੇ

• ਯੂਜ਼ਰ ਮੈਨੂਅਲ