SmartFusion2 MSS
Konfiguracija DDR kontrolera
Libero SoC v11.6 i novije verzije 

Uvod

SmartFusion2 MSS ima ugrađen DDR kontroler. Ovaj DDR kontroler je namijenjen za kontrolu DDR memorije van čipa. MDDR kontroleru se može pristupiti iz MSS-a kao i iz FPGA tkanine. Osim toga, DDR kontroler se također može zaobići, obezbjeđujući dodatni interfejs za FPGA tkaninu (Soft Controller Mode (SMC)).
Da biste u potpunosti konfigurirali MSS DDR kontroler, morate:

1. Odaberite putanju podataka pomoću MDDR konfiguratora.
2. Postavite vrijednosti registra za registre DDR kontrolera.
3. Odaberite frekvencije takta DDR memorije i omjer takta FPGA tkanine prema MDDR (ako je potrebno) koristeći MSS CCC konfigurator.
4. Povežite APB konfiguracijski interfejs kontrolera kako je definirano rješenjem za inicijalizaciju periferije. Za MDDR inicijalizacijsko kolo koje je napravio System Builder, pogledajte “Putanja MSS DDR konfiguracije” na stranici 13 i Slika 2-7.
   Također možete izgraditi vlastito kolo za inicijalizaciju koristeći samostalnu (ne od strane System Builder) perifernu inicijalizaciju. Pogledajte Uputstvo za upotrebu SmartFusion2 samostalne periferne inicijalizacije.

MDDR konfigurator

MDDR konfigurator se koristi za konfiguriranje cjelokupne putanje podataka i vanjskih parametara DDR memorije za MSS DDR kontroler.

Kartica Opšte postavlja postavke memorije i interfejsa tkanine (Slika 1-1).
Postavke memorije
Unesite vrijeme podešavanja DDR memorije. Ovo je vrijeme potrebno za inicijalizaciju DDR memorije. Zadana vrijednost je 200 us. Za ispravnu vrijednost koju treba unijeti pogledajte u listu podataka o DDR memoriji.
Koristite postavke memorije da biste konfigurirali svoje memorijske opcije u MDDR-u.

• Tip memorije – LPDDR, DDR2 ili DDR3
• Širina podataka – 32-bitna, 16-bitna ili 8-bitna
• SECDED Omogućen ECC – UKLJUČENO ili ISKLJUČENO
• Arbitražna šema – Tip-0, Tip -1, Tip-2,Tip-3
• ID najvećeg prioriteta – Važeće vrijednosti su od 0 do 15
• Širina adrese (bitovi) – Pogledajte listu podataka o DDR memoriji za broj bitova adrese reda, banke i stupca za LPDDR/DDR2/DDR3 memoriju koju koristite. izaberite padajući meni da odaberete ispravnu vrednost za redove/banke/kolone prema podacima za LPDDR/DDR2/DDR3 memoriju.

Napomena: Broj u padajućoj listi odnosi se na broj bitova adrese, a ne na apsolutni broj redova/banka/kolona. Za nprample, ako vaša DDR memorija ima 4 banke, odaberite 2 (2 ²=4) za banke. Ako vaša DDR memorija ima 8 banaka, odaberite 3 (2³ =8) za banke.

Postavke interfejsa tkanine
Podrazumevano, tvrdi Cortex-M3 procesor je podešen za pristup DDR kontroleru. Također možete dozvoliti fabric Master-u da pristupi DDR kontroleru tako što ćete omogućiti potvrdni okvir Fabric Interface Setting. U tom slučaju možete odabrati jednu od sljedećih opcija:

• Koristite AXI interfejs – Master tkanine pristupa DDR kontroleru preko 64-bitnog AXI interfejsa.
• Koristite jedno AHBLite sučelje – Master fabric pristupa DDR kontroleru preko jednog 32-bitnog AHB interfejsa.
• Koristite dva AHBLite interfejsa – Dva Fabrika Master-a pristupaju DDR kontroleru koristeći dva 32-bitna AHB interfejsa.
  Konfiguracija view (Slika 1-1) ažuriranja prema vašem odabiru Fabric Interface.

I/O pogonska snaga (samo DDR2 i DDR3)
Odaberite jednu od sljedećih snaga pogona za vaše DDR I/O:

• Pola pogonske snage
•  Puna snaga pogona

Libero SoC postavlja DDR I/O standard za vaš MDDR sistem na osnovu vašeg tipa DDR memorije i I/O pogonske snage (kao što je prikazano u Tabeli 1-1).
Tabela 1-1 • I/O snaga drajva i tip DDR memorije

Tip DDR memorije	Pola snage pogon	Pogon pune snage
DDR3	SSTL15I	SSTL15II
DDR2	SSTL18I	SSTL18II
LPDDR	LPDRI	LPDRII

IO standard (samo LPDDR)
Odaberite jednu od sljedećih opcija:

• LVCMOS18 (najmanja snaga) za LVCMOS 1.8V IO standard. Koristi se u tipičnim LPDDR1 aplikacijama.
• LPDDRI Napomena: Prije nego što odaberete ovaj standard, uvjerite se da vaša ploča podržava ovaj standard. Ovu opciju morate koristiti kada ciljate M2S-EVAL-KIT ili SF2-STARTER-KIT ploče. LPDDRI IO standardi zahtijevaju da je IMP_CALIB otpornik instaliran na ploči.

IO kalibracija (samo LPDDR)
Odaberite jednu od sljedećih opcija kada koristite LVCMOS18 IO standard:

• On
• Isključeno (tipično)

Kalibracija ON i OFF opciono kontroliše upotrebu IO kalibracionog bloka koji kalibriše IO drajvere na eksterni otpornik. Kada je isključen, uređaj koristi unapred podešeno podešavanje IO drajvera.
Kada je uključeno, ovo zahtijeva 150-ohmski IMP_CALIB otpornik da se instalira na PCB.
Ovo se koristi za kalibraciju IO prema karakteristikama PCB-a. Međutim, kada je postavljeno na ON, potrebno je instalirati otpornik ili se memorijski kontroler neće inicijalizirati.
Za više informacija pogledajte AC393-SmartFusion2 i IGLOO2 aplikaciju smjernica za dizajn ploča
Napomena i korisnički priručnik za SmartFusion2 SoC FPGA visoke brzine DDR interfejsa.

Konfiguracija MDDR kontrolera

Kada koristite MSS DDR kontroler za pristup eksternoj DDR memoriji, DDR kontroler mora biti konfigurisan u toku rada. Ovo se radi upisivanjem konfiguracionih podataka u namenske registre konfiguracije DDR kontrolera. Ovi konfiguracijski podaci zavise od karakteristika vanjske DDR memorije i vaše aplikacije. Ovaj odjeljak opisuje kako unijeti ove konfiguracijske parametre u konfigurator MSS DDR kontrolera i kako se upravlja podacima o konfiguraciji kao dijelom cjelokupnog rješenja za inicijalizaciju periferije.

MSS DDR kontrolni registri
MSS DDR kontroler ima skup registara koje je potrebno konfigurirati za vrijeme rada. Konfiguracijske vrijednosti za ove registre predstavljaju različite parametre, kao što su DDR mod, PHY širina, burst mod i ECC. Za potpune detalje o registrima konfiguracije DDR kontrolera, pogledajte SmartFusion2 SoC FPGA High Speed ​​DDR Interfaces User's Guide.
Konfiguracija MDDR registara
Koristite kartice Inicijalizacija memorije (Slika 2-1, Slika 2-2 i Slika 2-3) i Memory Timing (Slika 2-4) da unesete parametre koji odgovaraju vašoj DDR memoriji i aplikaciji. Vrijednosti koje unesete u ove kartice se automatski prevode u odgovarajuće vrijednosti registra. Kada kliknete na određeni parametar, njegov odgovarajući registar je opisan u oknu Opis registra (donji dio na slici 1-1 na stranici 4).
Inicijalizacija memorije
Kartica Memory Initialization vam omogućava da konfigurišete načine na koje želite da se vaše LPDDR/DDR2/DDR3 memorije inicijaliziraju. Meni i opcije dostupne na kartici Memory Initialization razlikuju se u zavisnosti od vrste DDR memorije (LPDDR/DDR2/DDR3) koju koristite. Kada konfigurišete opcije, pogledajte svoj list podataka o DDR memoriji. Kada promijenite ili unesete vrijednost, okno Opis registra vam daje ime registra i vrijednost registra koja se ažurira. Nevažeće vrijednosti su označene kao upozorenja. Slika 2-1, Slika 2-2 i Slika 2-3 prikazuju karticu Inicijalizacija za LPDDR, DDR2 i DDR3, respektivno.

• Način mjerenja vremena – Odaberite 1T ili 2T način mjerenja vremena. U 1T (podrazumevani način rada), DDR kontroler može izdati novu naredbu u svakom ciklusu takta. U 2T režimu za mjerenje vremena, DDR kontroler drži adresu i komandnu magistralu valjanom za dva ciklusa takta. Ovo smanjuje efikasnost magistrale na jednu komandu po dva sata, ali udvostručuje količinu podešavanja i vremena zadržavanja.
• Samoosvježavanje parcijalnog niza (samo LPDDR). Ova funkcija služi za uštedu energije za LPDDR.
  Odaberite jedno od sljedećeg da bi kontroler osvježio količinu memorije tokom samoosvježavanja:
  – Cijeli niz: banke 0, 1,2, 3 i XNUMX
  – Pola niza: banke 0 i 1
  – Niz četvrtine: banka 0
  – Niz jedne osmine: Banka 0 sa adresom reda MSB=0
  – Jedan-šesnaesti niz: banka 0 sa adresom reda MSB i MSB-1 oba jednaka 0.
  Za sve ostale opcije, pogledajte svoj list podataka o DDR memoriji kada konfigurirate opcije.
  

Memory Timing
Ova kartica vam omogućava da konfigurišete parametre Memory Timing. Pogledajte Tehnički list vaše LPDDR/DDR2/DDR3 memorije kada konfigurišete parametre Memory Timing.
Kada promijenite ili unesete vrijednost, okno Opis registra vam daje ime registra i vrijednost registra koja se ažurira. Nevažeće vrijednosti su označene kao upozorenja.

Uvoz DDR konfiguracije Files
Pored unosa parametara DDR memorije pomoću kartica Inicijalizacija memorije i Tajming, možete uvesti vrijednosti DDR registra iz file. Da biste to učinili, kliknite na dugme Uvezi konfiguraciju i idite do teksta file koji sadrži imena i vrijednosti DDR registara. Slika 2-5 prikazuje sintaksu konfiguracije uvoza.

Napomena: Ako odaberete da uvezete vrijednosti registra umjesto da ih unosite koristeći GUI, morate specificirati sve potrebne vrijednosti registra. Pogledajte Uputstvo za korisnike za SmartFusion2 SoC FPGA visoke brzine DDR interfejsa za detalje.

Izvoz DDR konfiguracije Files
Također možete izvesti trenutne konfiguracijske podatke registra u tekst file. Ovo file će sadržavati vrijednosti registra koje ste uvezli (ako ih ima) kao i one koje su izračunate iz GUI parametara koje ste unijeli u ovom dijalogu.
Ako želite da poništite promjene koje ste napravili u konfiguraciji DDR registra, to možete učiniti pomoću Restore Default. Imajte na umu da ovo briše sve podatke o konfiguraciji registra i da morate ili ponovo uvesti ili ponovo unijeti ove podatke. Podaci se vraćaju na vrijednosti hardverskog resetiranja.
Generisani podaci
Kliknite OK da generišete konfiguraciju. Na osnovu vašeg unosa na karticama General, Memory Timing i Memory Initialization, MDDR konfigurator izračunava vrijednosti za sve registre konfiguracije DDR-a i izvozi ove vrijednosti u vaš firmver projekat i simulaciju files. Izvezeno file sintaksa je prikazana na slici 2-6.

Firmware

Kada generišete SmartDesign, slijedi sljedeće files se generiraju u /firmware/ drivers_config/sys_config direktorij. Ove filePotrebni su da bi jezgro CMSIS firmvera pravilno kompajliralo i sadržavalo informacije o vašem trenutnom dizajnu uključujući podatke o konfiguraciji periferije i informacije o konfiguraciji sata za MSS. Nemojte ih uređivati files ručno jer se ponovo kreiraju svaki put kada se vaš root dizajn ponovo generira.

• sys_config.c
• sys_config.h
•  sys_config_mddr_define.h – MDDR konfiguracijski podaci.
• Sys_config_fddr_define.h – FDDR konfiguracijski podaci.
•  sys_config_mss_clocks.h – konfiguracija MSS taktova

Simulacija
Kada generišete SmartDesign povezan sa vašim MSS, sledeća simulacija files se generiraju u /simulation direktorij:

•  test.bfm – BFM najvišeg nivoa file koji se prvo „izvršava“ tokom bilo koje simulacije koja vježba SmartFusion2 MSS Cortex-M3 procesor. Izvršava peripheral_init.bfm i user.bfm, tim redoslijedom.
•  peripheral_init.bfm – Sadrži BFM proceduru koja emulira funkciju CMSIS::SystemInit() pokrenutu na Cortex-M3 prije nego uđete u main() proceduru. U suštini kopira podatke o konfiguraciji za bilo koju periferiju koja se koristi u dizajnu u ispravne registre konfiguracije periferije i zatim čeka da svi periferni uređaji budu spremni prije nego što potvrdi da korisnik može koristiti ove periferije.
• MDDR_init.bfm – Sadrži BFM komande pisanja koje simuliraju upisivanje podataka iz registra konfiguracije MSS DDR-a koje ste unijeli (pomoću gornjeg dijaloga Uredi registre) u registre DDR kontrolera.
• user.bfm – Namijenjen za korisničke komande. Možete simulirati putanju podataka dodavanjem vlastitih BFM komandi u ovo file. Naredbe u ovome file će se "izvršiti" nakon završetka peripheral_init.bfm.

Koristeći files gore, konfiguracijski put se simulira automatski. Potrebno je samo urediti user.bfm file za simulaciju putanje podataka. Nemojte uređivati ​​test.bfm, peripheral_init.bfm ili MDDR_init.bfm files kao ovi files se ponovo kreiraju svaki put kada se vaš korijen dizajn ponovo generira.

MSS DDR konfiguraciona staza
Rješenje za inicijalizaciju periferije zahtijeva da, pored specificiranja vrijednosti registra konfiguracije MSS DDR-a, konfigurirate stazu APB konfiguracijskih podataka u MSS-u (FIC_2). Funkcija SystemInit() upisuje podatke u MDDR konfiguracijske registre preko FIC_2 APB sučelja.
Napomena: Ako koristite System Builder, put konfiguracije se postavlja i povezuje automatski.

Da konfigurišete FIC_2 interfejs:

1. Otvorite dijalog konfiguratora FIC_2 (slika 2-7) iz MSS konfiguratora.
2. Odaberite opciju Initialize peripherals using Cortex-M3.
3. Uvjerite se da je MSS DDR označen, kao i blokovi Fabric DDR/SERDES ako ih koristite.
4.  Kliknite OK da sačuvate podešavanja. Ovo će otkriti portove za konfiguraciju FIC_2 (sat, resetovanje i interfejs APB magistrale), kao što je prikazano na slici 2-8.
5.  Generirajte MSS. FIC_2 portovi (FIC_2_APB_MASTER, FIC_2_APB_M_PCLK i FIC_2_APB_M_RESET_N) su sada izloženi na MSS sučelju i mogu se povezati na CoreConfigP i CoreResetP prema specifikaciji rješenja za inicijalizaciju periferije.

Za potpune detalje o konfigurisanju i povezivanju CoreConfigP i CoreResetP jezgri, pogledajte Korisničko uputstvo za inicijalizaciju periferije.

Port Description

DDR PHY interfejs
Tabela 3-1 • DDR PHY interfejs

Port Name	Smjer	Opis
MDDR_CAS_N	OUT	DRAM CASN
MDDR_CKE	OUT	DRAM CKE
MDDR_CLK	OUT	Sat, P strana
MDDR_CLK_N	OUT	Sat, N strana
MDDR_CS_N	OUT	DRAM CSN
MDDR_ODT	OUT	DRAM ODT
MDDR_RAS_N	OUT	DRAM RASN
MDDR_RESET_N	OUT	DRAM Reset za DDR3. Zanemarite ovaj signal za LPDDR i DDR2 interfejse. Označite da se ne koristi za LPDDR i DDR2 interfejse.
MDDR_WE_N	OUT	DRAM WEN
MDDR_ADDR[15:0]	OUT	Dram Address bits
MDDR_BA[2:0]	OUT	Adresa Dram banke
MDDR_DM_RDQS ([3:0]/[1:0]/[0])	INOUT	Dram Data Mask
MDDR_DQS ([3:0]/[1:0]/[0])	INOUT	Dram Data Strobe ulaz/izlaz – P strana
MDDR_DQS_N ([3:0]/[1:0]/[0])	INOUT	Dram Data Strobe ulaz/izlaz – N strana
MDDR_DQ ([31:0]/[15:0]/[7:0])	INOUT	DRAM Ulaz/Izlaz podataka
MDDR_DQS_TMATCH_0_IN	IN	FIFO u signalu
MDDR_DQS_TMATCH_0_OUT	OUT	FIFO izlazni signal
MDDR_DQS_TMATCH_1_IN	IN	FIFO u signalu (samo 32-bitni)
MDDR_DQS_TMATCH_1_OUT	OUT	FIFO izlazni signal (samo 32-bitni)
MDDR_DM_RDQS_ECC	INOUT	Dram ECC Data Mask
MDDR_DQS_ECC	INOUT	Dram ECC Data Strobe ulaz/izlaz – P strana
MDDR_DQS_ECC_N	INOUT	Dram ECC Data Strobe ulaz/izlaz – N strana
MDDR_DQ_ECC ([3:0]/[1:0]/[0])	INOUT	DRAM ECC Ulaz/Izlaz podataka
MDDR_DQS_TMATCH_ECC_IN	IN	ECC FIFO u signalu
MDDR_DQS_TMATCH_ECC_OUT	OUT	ECC FIFO izlazni signal (samo 32-bitni)

Napomena: Širina portova za neke portove se mijenja ovisno o odabiru PHY širine. Oznaka "[a:0]/ [b:0]/[c:0]" se koristi za označavanje takvih portova, gdje se "[a:0]" odnosi na širinu porta kada je odabrana 32-bitna PHY širina , “[b:0]” odgovara 16-bitnoj PHY širini, a “[c:0]” odgovara 8-bitnoj PHY širini.

Fabric Master AXI sabirni interfejs
Tabela 3-2 • Interfejs Fabric Master AXI sabirnice

Port Name	Smjer	Opis
DDR_AXI_S_AWREADY	OUT	Upišite adresu spremno
DDR_AXI_S_WREADY	OUT	Upišite adresu spremno
DDR_AXI_S_BID[3:0]	OUT	ID odgovora
DDR_AXI_S_BRESP[1:0]	OUT	Napišite odgovor
DDR_AXI_S_BVALID	OUT	Napišite odgovor ispravan
DDR_AXI_S_ARREADY	OUT	Čitanje adrese spremno
DDR_AXI_S_RID[3:0]	OUT	Pročitaj ID Tag
DDR_AXI_S_RRESP[1:0]	OUT	Pročitajte odgovor
DDR_AXI_S_RDATA[63:0]	OUT	Pročitajte podatke
DDR_AXI_S_RLAST	OUT	Read Last Ovaj signal označava posljednji prijenos u nizu čitanja
DDR_AXI_S_RVALID	OUT	Pročitana adresa je važeća
DDR_AXI_S_AWID[3:0]	IN	Upišite ID adrese
DDR_AXI_S_AWADDR[31:0]	IN	Napišite adresu
DDR_AXI_S_AWLEN[3:0]	IN	Dužina praska
DDR_AXI_S_AWSIZE[1:0]	IN	Veličina praska
DDR_AXI_S_AWBURST[1:0]	IN	Burst type
DDR_AXI_S_AWLOCK[1:0]	IN	Tip zaključavanja Ovaj signal pruža dodatne informacije o atomskim karakteristikama prijenosa
DDR_AXI_S_AWVALID	IN	Upišite ispravnu adresu
DDR_AXI_S_WID[3:0]	IN	Upišite ID podataka tag
DDR_AXI_S_WDATA[63:0]	IN	Upišite podatke
DDR_AXI_S_WSTRB[7:0]	IN	Pišite strobe
DDR_AXI_S_WLAST	IN	Napiši zadnje
DDR_AXI_S_WVALID	IN	Napišite validno
DDR_AXI_S_BREADY	IN	Pišite spremno
DDR_AXI_S_ARID[3:0]	IN	Pročitajte ID adrese
DDR_AXI_S_ARADDR[31:0]	IN	Pročitaj adresu
DDR_AXI_S_ARLEN[3:0]	IN	Dužina praska
DDR_AXI_S_ARSIZE[1:0]	IN	Veličina praska
DDR_AXI_S_ARBURST[1:0]	IN	Burst type
DDR_AXI_S_ARLOCK[1:0]	IN	Tip brave
DDR_AXI_S_ARVALID	IN	Pročitana adresa je važeća
DDR_AXI_S_RREADY	IN	Čitanje adrese spremno

Tabela 3-2 • Fabric Master AXI Bus Interfejs (nastavak)

Port Name	Smjer	Opis
DDR_AXI_S_CORE_RESET_N	IN	MDDR Global Reset
DDR_AXI_S_RMW	IN	Označava da li su svi bajtovi 64-bitne trake važeći za sve taktove AXI prijenosa. 0: Označava da su svi bajtovi u svim taktovima važeći u nizu i da bi kontroler trebao zadano pisati komande 1: Označava da su neki bajtovi nevažeći i da bi kontroler trebao zadati RMW komande Ovo je klasifikovano kao signal bočnog pojasa kanala AXI upisivanja i vrijedi sa AWVALID signalom. Koristi se samo kada je ECC omogućen.

Fabric Master AHB0 sabirni interfejs
Tabela 3-3 • Fabric Master AHB0 interfejs sabirnice

Port Name	Smjer	Opis
DDR_AHB0_SHREADYOUT	OUT	AHBL slave spreman – kada visoka vrijednost za upis označava da je MDDR spreman prihvatiti podatke, a kada je visoka za čitanje označava da su podaci važeći
DDR_AHB0_SHRESP	OUT	AHBL status odgovora – Kada se na kraju transakcije poveća, znači da je transakcija završena s greškama. Kada se na kraju transakcije smanji, to znači da je transakcija uspješno završena.
DDR_AHB0_SHRDATA[31:0]	OUT	AHBL čitanje podataka – Čitanje podataka od MDDR slave-a do glavnog računala
DDR_AHB0_SHSEL	IN	Odabir AHBL slave-a – Kada se potvrdi, MDDR je trenutno odabrani AHBL slave na fabričkoj AHB sabirnici
DDR_AHB0_SHADDR[31:0]	IN	AHBL adresa – bajt adresa na AHBL interfejsu
DDR_AHB0_SHBURST[2:0]	IN	AHBL Burst Length
DDR_AHB0_SHSIZE[1:0]	IN	AHBL veličina prijenosa – Označava veličinu trenutnog prijenosa (samo transakcije od 8/16/32 bajta)
DDR_AHB0_SHTRANS[1:0]	IN	AHBL tip prijenosa – Ukazuje na vrstu prijenosa trenutne transakcije
DDR_AHB0_SHMASTLOCK	IN	AHBL zaključavanje – Kada se potvrdi da je trenutni prijenos dio zaključane transakcije
DDR_AHB0_SHWRITE	IN	AHBL write – Kada je visoka označava da je trenutna transakcija upisivanje. Kada je nisko označava da je trenutna transakcija učitana
DDR_AHB0_S_HREADY	IN	AHBL spreman – Kada je visok, označava da je MDDR spreman da prihvati novu transakciju
DDR_AHB0_S_HWDATA[31:0]	IN	AHBL podaci za upisivanje – Zapišite podatke iz glavnog računala u MDDR

Fabric Master AHB1 sabirni interfejs
Tabela 3-4 • Fabric Master AHB1 interfejs sabirnice

Port Name	Smjer	Opis
DDR_AHB1_SHREADYOUT	OUT	AHBL slave spreman – kada visoka vrijednost za upis označava da je MDDR spreman prihvatiti podatke, a kada je visoka za čitanje označava da su podaci važeći
DDR_AHB1_SHRESP	OUT	AHBL status odgovora – Kada se na kraju transakcije poveća, znači da je transakcija završena s greškama. Kada se na kraju transakcije smanji, to znači da je transakcija uspješno završena.
DDR_AHB1_SHRDATA[31:0]	OUT	AHBL čitanje podataka – Čitanje podataka od MDDR slave-a do glavnog računala
DDR_AHB1_SHSEL	IN	Odabir AHBL slave-a – Kada se potvrdi, MDDR je trenutno odabrani AHBL slave na fabričkoj AHB sabirnici
DDR_AHB1_SHADDR[31:0]	IN	AHBL adresa – bajt adresa na AHBL interfejsu
DDR_AHB1_SHBURST[2:0]	IN	AHBL Burst Length
DDR_AHB1_SHSIZE[1:0]	IN	AHBL veličina prijenosa – Označava veličinu trenutnog prijenosa (samo transakcije od 8/16/32 bajta)
DDR_AHB1_SHTRANS[1:0]	IN	AHBL tip prijenosa – Ukazuje na vrstu prijenosa trenutne transakcije
DDR_AHB1_SHMASTLOCK	IN	AHBL zaključavanje – Kada se potvrdi da je trenutni prijenos dio zaključane transakcije
DDR_AHB1_SHWRITE	IN	AHBL write – Kada je visoka označava da je trenutna transakcija upisivanje. Kada je nisko označava da je trenutna transakcija učitana.
DDR_AHB1_SHREADY	IN	AHBL spreman – Kada je visok, označava da je MDDR spreman da prihvati novu transakciju
DDR_AHB1_SHWDATA[31:0]	IN	AHBL podaci za upisivanje – Zapišite podatke iz glavnog računala u MDDR

Soft Memory Controller Mode Interfejs AXI sabirnice
Tabela 3-5 • Interfejs AXI sabirnice režima meke memorije

Port Name	Smjer	Opis
SMC_AXI_M_WLAST	OUT	Napiši zadnje
SMC_AXI_M_WVALID	OUT	Napišite validno
SMC_AXI_M_AWLEN[3:0]	OUT	Dužina praska
SMC_AXI_M_AWBURST[1:0]	OUT	Burst type
SMC_AXI_M_BREADY	OUT	Odgovor spreman
SMC_AXI_M_AWVALID	OUT	Upišite adresu valjanu
SMC_AXI_M_AWID[3:0]	OUT	Upišite ID adrese
SMC_AXI_M_WDATA[63:0]	OUT	Write Data
SMC_AXI_M_ARVALID	OUT	Pročitana adresa je važeća
SMC_AXI_M_WID[3:0]	OUT	Upišite ID podataka tag
SMC_AXI_M_WSTRB[7:0]	OUT	Pišite strobe
SMC_AXI_M_ARID[3:0]	OUT	Pročitajte ID adrese
SMC_AXI_M_ARADDR[31:0]	OUT	Pročitaj adresu
SMC_AXI_M_ARLEN[3:0]	OUT	Dužina praska
SMC_AXI_M_ARSIZE[1:0]	OUT	Veličina praska
SMC_AXI_M_ARBURST[1:0]	OUT	Burst type
SMC_AXI_M_AWADDR[31:0]	OUT	Napišite adresu
SMC_AXI_M_RREADY	OUT	Čitanje adrese spremno
SMC_AXI_M_AWSIZE[1:0]	OUT	Veličina praska
SMC_AXI_M_AWLOCK[1:0]	OUT	Tip zaključavanja Ovaj signal pruža dodatne informacije o atomskim karakteristikama prijenosa
SMC_AXI_M_ARLOCK[1:0]	OUT	Tip brave
SMC_AXI_M_BID[3:0]	IN	ID odgovora
SMC_AXI_M_RID[3:0]	IN	Pročitaj ID Tag
SMC_AXI_M_RRESP[1:0]	IN	Pročitajte odgovor
SMC_AXI_M_BRESP[1:0]	IN	Napišite odgovor
SMC_AXI_M_AWREADY	IN	Upišite adresu spremno
SMC_AXI_M_RDATA[63:0]	IN	Read Data
SMC_AXI_M_WREADY	IN	Pišite spremno
SMC_AXI_M_BVALID	IN	Napišite odgovor ispravan
SMC_AXI_M_ARREADY	IN	Čitanje adrese spremno
SMC_AXI_M_RLAST	IN	Read Last Ovaj signal označava posljednji prijenos u nizu čitanja
SMC_AXI_M_RVALID	IN	Pročitajte Valid

Soft Memory Controller Mode AHB0 Interfejs sabirnice
Tabela 3-6 • Soft Memory Controller Mode AHB0 Interfejs sabirnice

Port Name	Smjer	Opis
SMC_AHB_M_HBURST[1:0]	OUT	AHBL Burst Length
SMC_AHB_M_HTRANS[1:0]	OUT	AHBL tip prijenosa – Ukazuje na vrstu prijenosa trenutne transakcije.
SMC_AHB_M_HMASTLOCK	OUT	AHBL zaključavanje – Kada se potvrdi da je trenutni prijenos dio zaključane transakcije
SMC_AHB_M_HWRITE	OUT	AHBL write — Kada visoko označava da je trenutna transakcija upisivanje. Kada je nisko označava da je trenutna transakcija učitana
SMC_AHB_M_HSIZE[1:0]	OUT	AHBL veličina prijenosa – Označava veličinu trenutnog prijenosa (samo transakcije od 8/16/32 bajta)
SMC_AHB_M_HWDATA[31:0]	OUT	AHBL zapis podataka – Upišite podatke iz MSS mastera u Soft Memory Controller
SMC_AHB_M_HADDR[31:0]	OUT	AHBL adresa – bajt adresa na AHBL interfejsu
SMC_AHB_M_HRESP	IN	AHBL status odgovora – Kada se na kraju transakcije poveća, znači da je transakcija završena s greškama. Kada se na kraju transakcije smanji, to znači da je transakcija uspješno završena
SMC_AHB_M_HRDATA[31:0]	IN	AHBL čitanje podataka – Čitanje podataka s Soft Memory Controllera na MSS masteru
SMC_AHB_M_HREADY	IN	AHBL spreman – Visoki označava da je AHBL sabirnica spremna da prihvati novu transakciju

Podrška za proizvode

Microsemi SoC Products Group podržava svoje proizvode različitim uslugama podrške, uključujući korisničku podršku, centar za tehničku podršku korisnicima, websajt, elektronska pošta i prodajne kancelarije širom sveta. Ovaj dodatak sadrži informacije o kontaktiranju Microsemi SoC Products Group i korištenju ovih usluga podrške.
Služba za korisnike
Obratite se korisničkoj službi za netehničku podršku za proizvode, kao što su cijene proizvoda, nadogradnje proizvoda, ažurirane informacije, status narudžbe i autorizacija.
Iz Sjeverne Amerike pozovite 800.262.1060
Iz ostatka svijeta pozovite 650.318.4460
Fax, sa bilo kojeg mjesta na svijetu, 650.318.8044
Centar za tehničku podršku korisnicima
Microsemi SoC Products Group upošljava svoj Centar za tehničku podršku za korisnike sa visoko obučenim inženjerima koji mogu pomoći da odgovore na vaša pitanja o hardveru, softveru i dizajnu o Microsemi SoC proizvodima. Centar za tehničku podršku za korisnike troši mnogo vremena na kreiranje napomena o aplikaciji, odgovora na uobičajena pitanja ciklusa dizajna, dokumentacije poznatih problema i raznih često postavljanih pitanja. Stoga, prije nego što nas kontaktirate, posjetite naše online resurse. Vrlo je vjerovatno da smo već odgovorili na vaša pitanja.
Tehnička podrška
Za podršku za Microsemi SoC proizvode, posjetite http://www.microsemi.com/products/fpga-soc/design-support/fpga-soc-support.
Website
Možete pregledati razne tehničke i netehničke informacije na početnoj stranici Microsemi SoC Products Group, na www.microsemi.com/soc.
Kontaktiranje Centra za tehničku podršku za korisnike
U Centru za tehničku podršku rade visokokvalifikovani inženjeri. Centar za tehničku podršku se može kontaktirati putem e-pošte ili preko Microsemi SoC Products Group website.
Email
Svoja tehnička pitanja možete poslati na našu adresu e-pošte i dobiti odgovore putem e-pošte, faksa ili telefona. Također, ako imate problema s dizajnom, možete poslati svoj dizajn e-poštom files da dobijete pomoć. Konstantno pratimo email nalog tokom dana. Kada nam šaljete svoj zahtjev, obavezno navedite svoje puno ime, naziv kompanije i svoje kontakt podatke za efikasnu obradu vašeg zahtjeva.
Adresa elektronske pošte tehničke podrške je soc_tech@microsemi.com.
Moji slučajevi
Klijenti Microsemi SoC Products Group mogu slati i pratiti tehničke slučajeve na mreži tako što će otići na Moji slučajevi.
Izvan SAD-a
Korisnici kojima je potrebna pomoć izvan vremenskih zona SAD-a mogu kontaktirati tehničku podršku putem e-pošte (soc_tech@microsemi.com) ili kontaktirajte lokalni prodajni ured.
Posjetite O nama za liste prodajnih ureda i korporativne kontakte.
Oglase prodajnih ureda možete pronaći na www.microsemi.com/soc/company/contact/default.aspx.
ITAR tehnička podrška
Za tehničku podršku za RH i RT FPGA koji su regulisani propisima o međunarodnom prometu oružja (ITAR), kontaktirajte nas putem soc_tech_itar@microsemi.com. Alternativno, u okviru Moji predmeti, izaberite Da na padajućoj listi ITAR. Za kompletnu listu mikrosemi FPGA koje regulira ITAR, posjetite ITAR web stranica.

O Microsemi
Microsemi Corporation (Nasdaq: MSCC) nudi sveobuhvatan portfelj poluprovodničkih i sistemskih rješenja za komunikacije, odbranu i sigurnost, avio i industrijska tržišta. Proizvodi uključuju analogna integrirana kola s mješovitim signalom visokih performansi i zračenjem ojačana, FPGA, SoC i ASIC; proizvodi za upravljanje napajanjem; uređaji za merenje vremena i sinhronizacije i precizna vremenska rešenja, postavljajući svetske standarde za vreme; Uređaji za obradu glasa; RF rješenja; diskretne komponente; Enterprise Storage and Communication rješenja, sigurnosne tehnologije i skalabilni anti-tamper products; Ethernet rješenja; Power-over-Ethernet IC-ovi i srednji rasponi; kao i mogućnosti i usluge prilagođenog dizajna. Microsemi ima sjedište u Aliso Viejo, Kalifornija i ima oko 4,800 zaposlenih širom svijeta. Saznajte više na www.microsemi.com.
Microsemi ne daje nikakvu garanciju, zastupanje ili garanciju u vezi sa informacijama sadržanim u ovom dokumentu ili prikladnosti svojih proizvoda i usluga za bilo koju određenu svrhu, niti Microsemi preuzima bilo kakvu odgovornost koja proizilazi iz primene ili upotrebe bilo kog proizvoda ili kola. Proizvodi koji se prodaju u nastavku i svi drugi proizvodi koje prodaje Microsemi bili su podvrgnuti ograničenom testiranju i ne bi se trebali koristiti zajedno sa opremom ili aplikacijama kritičnim za misiju. Vjeruje se da su sve specifikacije performansi pouzdane, ali nisu provjerene, a Kupac mora provesti i završiti sva ispitivanja performansi i druga testiranja proizvoda, sami i zajedno sa, ili ugrađeni u bilo koji krajnji proizvod. Kupac se neće oslanjati ni na kakve podatke i specifikacije performansi ili parametre koje pruža Microsemi. Odgovornost Kupca je da samostalno utvrdi prikladnost bilo kojeg proizvoda te da istu testira i provjeri. Informacije koje Microsemi pruža u nastavku su date „kao što jesu, gdje je“ i sa svim greškama, a cijeli rizik povezan s takvim informacijama je u potpunosti na Kupcu. Microsemi ne dodeljuje, eksplicitno ili implicitno, nijednoj strani bilo kakva patentna prava, licence ili bilo koja druga prava intelektualne svojine, bilo u pogledu samih takvih informacija ili bilo čega što je opisano u takvim informacijama. Informacije navedene u ovom dokumentu su vlasništvo Microsemi-ja, a Microsemi zadržava pravo da izvrši bilo kakve izmjene informacija u ovom dokumentu ili bilo kojeg proizvoda i usluga u bilo koje vrijeme bez prethodne najave.

Microsemi korporativno sjedište
One Enterprise, Aliso Viejo,
CA 92656 SAD
Unutar SAD-a: +1 800-713-4113
Izvan SAD: +1 949-380-6100
Prodaja: +1 949-380-6136
Fax: +1 949-215-4996
E-mail: sales.support@microsemi.com

©2016 Microsemi Corporation. Sva prava zadržana. Microsemi i Microsemi logo su zaštitni znakovi Microsemi Corporation. Svi ostali zaštitni znakovi i uslužni znaci vlasništvo su njihovih vlasnika.

5-02-00377-5/11.16

Dokumenti / Resursi

Microsemi SmartFusion2 MSS DDR konfiguracija kontrolera [pdf] Korisnički priručnik SmartFusion2 MSS konfiguracija DDR kontrolera, SmartFusion2 MSS, konfiguracija DDR kontrolera, konfiguracija kontrolera

Reference

• Uputstvo za upotrebu