SmartFusion2 MSS
Konfigurácia radiča DDR
Libero SoC v11.6 a novšie 

Úvod

SmartFusion2 MSS má zabudovaný radič DDR. Tento radič DDR je určený na ovládanie pamäte DDR mimo čipu. Ovládač MDDR je prístupný z MSS, ako aj z FPGA tkaniva. Okrem toho je možné obísť radič DDR, čo poskytuje dodatočné rozhranie pre tkaninu FPGA (režim mäkkého ovládača (SMC)).
Ak chcete úplne nakonfigurovať radič MSS DDR, musíte:

1. Vyberte dátovú cestu pomocou konfigurátora MDDR.
2. Nastavte hodnoty registrov pre registre radiča DDR.
3. Pomocou konfigurátora MSS CCC vyberte hodinové frekvencie pamäte DDR a pomer hodín FPGA k MDDR (ak je to potrebné).
4. Pripojte konfiguračné rozhranie APB ovládača, ako je definované v riešení Peripheral Initialization. Informácie o obvodoch inicializácie MDDR vytvorených programom System Builder nájdete v časti „Cesta konfigurácie MSS DDR“ na strane 13 a na obrázku 2-7.
   Môžete si tiež vytvoriť svoj vlastný inicializačný obvod pomocou samostatnej (nie od System Builder) inicializácie periférií. Pozrite si príručku používateľa SmartFusion2 Standalone Peripheral Initialization.

Konfigurátor MDDR

Konfigurátor MDDR sa používa na konfiguráciu celkovej dátovej cesty a parametrov externej pamäte DDR pre radič MSS DDR.

Karta Všeobecné nastavuje vaše nastavenia rozhrania pamäte a tkaniny (obrázok 1-1).
Nastavenia pamäte
Zadajte čas nastavenia pamäte DDR. Toto je čas, ktorý potrebuje pamäť DDR na inicializáciu. Predvolená hodnota je 200 us. Správnu hodnotu, ktorú treba zadať, nájdete v údajovom liste pamäte DDR.
Na konfiguráciu možností pamäte v MDDR použite Nastavenia pamäte.

• Typ pamäte – LPDDR, DDR2 alebo DDR3
• Šírka dát – 32-bit, 16-bit alebo 8-bit
• SECDED Povolené ECC – ZAPNUTÉ alebo VYPNUTÉ
• Arbitrážna schéma – typ 0, typ 1, typ 2, typ 3
• ID najvyššej priority – platné hodnoty sú od 0 do 15
• Šírka adresy (bity) – Počet riadkových, bankových a stĺpcových adresných bitov pre pamäť LPDDR/DDR2/DDR3, ktorú používate, nájdete v údajovom liste pamäte DDR. vyberte rozbaľovaciu ponuku a vyberte správnu hodnotu pre riadky/banky/stĺpce podľa údajového listu pamäte LPDDR/DDR2/DDR3.

Poznámka: Číslo v rozbaľovacom zozname sa vzťahuje na počet bitov adresy, nie na absolútny počet riadkov/bankov/stĺpcov. NaprampAk má vaša pamäť DDR 4 banky, vyberte pre banky 2 (2 ²=4). Ak má vaša pamäť DDR 8 bánk, pre banky vyberte 3 (2³ = 8).

Nastavenia rozhrania tkaniny
V predvolenom nastavení je pevný procesor Cortex-M3 nastavený na prístup k radiču DDR. Začiarknutím políčka Fabric Interface Setting (Nastavenie rozhrania tkaniny) môžete tiež povoliť hlavnému zariadeniu tkaniva prístup k ovládaču DDR. V tomto prípade si môžete vybrať jednu z nasledujúcich možností:

• Použite rozhranie AXI – Fabric Master pristupuje k ovládaču DDR cez 64-bitové rozhranie AXI.
• Použite jediné rozhranie AHBLite – Fabric Master pristupuje k ovládaču DDR cez jediné 32-bitové rozhranie AHB.
• Použite dve rozhrania AHBLite – Dvaja správcovia tkaniny pristupujú k ovládaču DDR pomocou dvoch 32-bitových rozhraní AHB.
  Konfigurácia view (Obrázok 1-1) sa aktualizuje podľa vášho výberu Fabric Interface.

Sila I/O disku (iba DDR2 a DDR3)
Vyberte jednu z nasledujúcich silných jednotiek pre vaše DDR I/O:

• Polovičná sila pohonu
•  Plná sila pohonu

Libero SoC nastavuje štandard DDR I/O pre váš systém MDDR na základe typu vašej pamäte DDR a sily I/O disku (ako je uvedené v tabuľke 1-1).
Tabuľka 1-1 • Sila vstupno-výstupného disku a typ pamäte DDR

Typ pamäte DDR	Polovičný pohon	Plnohodnotný pohon
DDR3	SSTL15I	SSTL15II
DDR2	SSTL18I	SSTL18II
LPDDR	LPDRI	LPDRII

IO Standard (iba LPDDR)
Vyberte jednu z nasledujúcich možností:

• LVCMOS18 (najnižší výkon) pre štandard LVCMOS 1.8 V IO. Používa sa v typických aplikáciách LPDDR1.
• Poznámka LPDDRI: Pred výberom tohto štandardu sa uistite, že vaša doska tento štandard podporuje. Túto možnosť musíte použiť pri zacielení na dosky M2S-EVAL-KIT alebo SF2-STARTER-KIT. Štandardy LPDDRI IO vyžadujú, aby bol na doske nainštalovaný odpor IMP_CALIB.

Kalibrácia IO (len LPDDR)
Pri používaní štandardu LVCMOS18 IO vyberte jednu z nasledujúcich možností:

• On
• Vypnuté (typické)

Kalibrácia ON a OFF voliteľne riadi použitie IO kalibračného bloku, ktorý kalibruje IO ovládače na externý rezistor. Keď je OFF, zariadenie používa prednastavené nastavenie IO ovládača.
Keď je zapnutý, vyžaduje to, aby bol na PCB nainštalovaný 150-ohmový odpor IMP_CALIB.
Používa sa na kalibráciu IO na charakteristiky PCB. Ak je však nastavené na ON, je potrebné nainštalovať odpor, inak sa pamäťový radič neinicializuje.
Ďalšie informácie nájdete v aplikácii pokynov na návrh dosiek AC393-SmartFusion2 a IGLOO2
Poznámka a používateľská príručka k vysokorýchlostným rozhraniam DDR SmartFusion2 SoC FPGA.

Konfigurácia ovládača MDDR

Keď používate MSS DDR Controller na prístup k externej DDR pamäti, DDR Controller musí byť nakonfigurovaný za behu. To sa vykonáva zápisom konfiguračných údajov do vyhradených registrov konfigurácie radiča DDR. Tieto konfiguračné údaje závisia od charakteristík externej pamäte DDR a vašej aplikácie. Táto časť popisuje, ako zadať tieto konfiguračné parametre do konfigurátora radiča MSS DDR a ako sa spravujú konfiguračné údaje ako súčasť celkového riešenia inicializácie periférií.

Riadiace registre MSS DDR
MSS DDR Controller má sadu registrov, ktoré je potrebné nakonfigurovať za behu. Konfiguračné hodnoty pre tieto registre predstavujú rôzne parametre, ako je režim DDR, šírka PHY, režim burst a ECC. Úplné podrobnosti o konfiguračných registroch radiča DDR nájdete v používateľskej príručke k vysokorýchlostným rozhraniam DDR SmartFusion2 SoC FPGA.
Konfigurácia registrov MDDR
Pomocou kariet Inicializácia pamäte (Obrázok 2-1, Obrázok 2-2 a Obrázok 2-3) a Časovanie pamäte (Obrázok 2-4) zadajte parametre, ktoré zodpovedajú vašej pamäti DDR a aplikácii. Hodnoty, ktoré zadáte do týchto kariet, sa automaticky prevedú do príslušných hodnôt registra. Keď kliknete na konkrétny parameter, jeho príslušný register je popísaný na table Popis registra (spodná časť na obrázku 1-1 na strane 4).
Inicializácia pamäte
Karta Inicializácia pamäte vám umožňuje nakonfigurovať spôsoby, akými chcete inicializovať pamäte LPDDR/DDR2/DDR3. Ponuka a možnosti dostupné na karte Inicializácia pamäte sa líšia podľa typu pamäte DDR (LPDDR/DDR2/DDR3), ktorú používate. Pri konfigurácii možností si pozrite údajový list pamäte DDR. Keď zmeníte alebo zadáte hodnotu, tabla Popis registra vám poskytne názov registra a hodnotu registra, ktorá sa aktualizuje. Neplatné hodnoty sú označené ako upozornenia. Obrázok 2-1, Obrázok 2-2 a Obrázok 2-3 znázorňujú kartu Inicializácia pre LPDDR, DDR2 a DDR3.

• Režim časovania – vyberte režim časovania 1T alebo 2T. V 1T (predvolený režim) môže ovládač DDR vydať nový príkaz pri každom takte. V režime časovania 2T má radič DDR adresu a príkazovú zbernicu platnú počas dvoch hodinových cyklov. To znižuje účinnosť zbernice na jeden príkaz na dve hodiny, ale zdvojnásobuje čas nastavenia a podržania.
• Automatická obnova čiastočného poľa (len LPDDR). Táto funkcia slúži na úsporu energie pre LPDDR.
  Vyberte jednu z nasledujúcich možností, aby ovládač obnovil množstvo pamäte počas automatického obnovenia:
  – Celé pole: Banky 0, 1,2, 3 a XNUMX
  – Polovičné pole: Banky 0 a 1
  – Štvrťové pole: Banka 0
  – Osmičkové pole: Banka 0 s adresou riadka MSB=0
  – Šestnáste pole: Banka 0 s adresou riadka MSB a MSB-1, obe rovné 0.
  Všetky ostatné možnosti nájdete pri konfigurácii možností v údajovom liste pamäte DDR.
  

Časovanie pamäte
Táto karta vám umožňuje konfigurovať parametre časovania pamäte. Pri konfigurácii parametrov časovania pamäte si pozrite údajový list vašej pamäte LPDDR/DDR2/DDR3.
Keď zmeníte alebo zadáte hodnotu, tabla Popis registra vám poskytne názov registra a hodnotu registra, ktorá sa aktualizuje. Neplatné hodnoty sú označené ako upozornenia.

Import konfigurácie DDR Files
Okrem zadávania parametrov pamäte DDR pomocou kariet Inicializácia pamäte a Časovanie môžete importovať hodnoty registra DDR z file. Ak to chcete urobiť, kliknite na tlačidlo Importovať konfiguráciu a prejdite na text file obsahujúce názvy a hodnoty registrov DDR. Obrázok 2-5 zobrazuje syntax konfigurácie importu.

Poznámka: Ak sa rozhodnete importovať hodnoty registra namiesto ich zadávania pomocou GUI, musíte zadať všetky potrebné hodnoty registrov. Podrobnosti nájdete v používateľskej príručke k vysokorýchlostným rozhraniam DDR SmartFusion2 SoC FPGA.

Export konfigurácie DDR Files
Údaje konfigurácie aktuálneho registra môžete tiež exportovať do textu file. Toto file bude obsahovať hodnoty registrov, ktoré ste importovali (ak nejaké existujú), ako aj tie, ktoré boli vypočítané z parametrov GUI, ktoré ste zadali v tomto dialógovom okne.
Ak chcete vrátiť späť zmeny, ktoré ste vykonali v konfigurácii registra DDR, môžete tak urobiť pomocou Obnoviť predvolené. Upozorňujeme, že sa tým vymažú všetky konfiguračné údaje registra a tieto údaje musíte buď znova importovať, alebo znova zadať. Údaje sa resetujú na hodnoty hardvérového resetovania.
Vygenerované údaje
Kliknutím na tlačidlo OK vygenerujete konfiguráciu. Na základe vášho vstupu na kartách Všeobecné, Časovanie pamäte a Inicializácia pamäte vypočíta konfigurátor MDDR hodnoty pre všetky konfiguračné registre DDR a exportuje tieto hodnoty do vášho projektu firmvéru a simulácie. files. Vyvezené file syntax je znázornená na obrázku 2-6.

Firmvér

Keď generujete SmartDesign, postupujte takto files sú generované v /firmware/ drivers_config/sys_config. Títo files sú potrebné na to, aby sa jadro firmvéru CMSIS správne skompilovalo a obsahovalo informácie týkajúce sa vášho aktuálneho dizajnu vrátane konfiguračných údajov periférnych zariadení a informácií o konfigurácii hodín pre MSS. Neupravujte ich filesú manuálne, pretože sa znova vytvárajú vždy, keď sa znova vygeneruje váš koreňový dizajn.

• sys_config.c
• sys_config.h
•  sys_config_mddr_define.h – konfiguračné údaje MDDR.
• Sys_config_fddr_define.h – konfiguračné údaje FDDR.
•  sys_config_mss_clocks.h – konfigurácia MSS hodín

Simulácia
Keď vygenerujete SmartDesign priradený k vašej MSS, nasledujúca simulácia files sú generované v /simulačný adresár:

•  test.bfm – BFM najvyššej úrovne file ktorý sa najskôr „vykoná“ počas akejkoľvek simulácie, ktorá cvičí procesor Cortex-M2 SmartFusion3 MSS. Spustí periférne_init.bfm a user.bfm v tomto poradí.
•  periférne_init.bfm – Obsahuje procedúru BFM, ktorá emuluje funkciu CMSIS::SystemInit() spustenú na Cortex-M3 predtým, ako zadáte procedúru main(). V podstate skopíruje konfiguračné údaje pre akúkoľvek perifériu použitú pri návrhu do správnych registrov konfigurácie periférií a potom čaká, kým budú všetky periférie pripravené, než potvrdí, že používateľ môže tieto periférie používať.
• MDDR_init.bfm – Obsahuje príkazy zápisu BFM, ktoré simulujú zápis údajov konfiguračného registra MSS DDR, ktorý ste zadali (pomocou dialógového okna Upraviť registre vyššie) do registrov radiča DDR.
• user.bfm – Určené pre užívateľské príkazy. Dátovú cestu môžete simulovať pridaním vlastných príkazov BFM file. Príkazy v tomto file bude „spustený“ po dokončení periférneho_init.bfm.

Pomocou files vyššie, konfiguračná cesta sa simuluje automaticky. Stačí upraviť súbor user.bfm file na simuláciu dátovej cesty. Neupravujte súbor test.bfm, periférny_init.bfm alebo MDDR_init.bfm files ako tieto files sa znovu vytvoria vždy, keď sa znova vygeneruje váš koreňový dizajn.

Konfiguračná cesta MSS DDR
Riešenie Peripheral Initialization vyžaduje, aby ste okrem zadania hodnôt konfiguračného registra MSS DDR nakonfigurovali cestu konfiguračných údajov APB v MSS (FIC_2). Funkcia SystemInit() zapisuje údaje do konfiguračných registrov MDDR cez rozhranie FIC_2 APB.
Poznámka: Ak používate System Builder, konfiguračná cesta sa nastaví a pripojí automaticky.

Ak chcete nakonfigurovať rozhranie FIC_2:

1. Otvorte dialógové okno konfigurátora FIC_2 (obrázok 2-7) z konfigurátora MSS.
2. Vyberte možnosť Inicializovať periférne zariadenia pomocou Cortex-M3.
3. Uistite sa, že je začiarknuté MSS DDR, rovnako ako bloky Fabric DDR/SERDES, ak ich používate.
4.  Kliknutím na tlačidlo OK uložte nastavenia. Tým sa odkryjú konfiguračné porty FIC_2 (rozhrania pre hodiny, reset a zbernicu APB), ako je znázornené na obrázku 2-8.
5.  Vytvorte MSS. Porty FIC_2 (FIC_2_APB_MASTER, FIC_2_APB_M_PCLK a FIC_2_APB_M_RESET_N) sú teraz vystavené na rozhraní MSS a možno ich pripojiť k CoreConfigP a CoreResetP podľa špecifikácie riešenia periférie.

Úplné podrobnosti o konfigurácii a pripojení jadier CoreConfigP a CoreResetP nájdete v používateľskej príručke k inicializácii periférií.

Popis portu

Rozhranie DDR PHY
Tabuľka 3-1 • Rozhranie DDR PHY

Názov portu	Smer	Popis
MDDR_CAS_N	OUT	DRAM CASN
MDDR_CKE	OUT	DRAM CKE
MDDR_CLK	OUT	Hodiny, strana P
MDDR_CLK_N	OUT	Hodiny, strana N
MDDR_CS_N	OUT	DRAM ČSN
MDDR_ODT	OUT	DRAM ODT
MDDR_RAS_N	OUT	DRAM RASN
MDDR_RESET_N	OUT	Reset DRAM pre DDR3. Ignorujte tento signál pre rozhrania LPDDR a DDR2. Označte ho ako nepoužitý pre rozhrania LPDDR a DDR2.
MDDR_WE_N	OUT	DRAM WEN
MDDR_ADDR[15:0]	OUT	Bity adresy Dram
MDDR_BA[2:0]	OUT	Adresa banky Dram
MDDR_DM_RDQS ([3:0]/[1:0]/[0])	DNU VON	Maska údajov Dram
MDDR_DQS ([3:0]/[1:0]/[0])	DNU VON	Dram Data Strobe Input/Output – strana P
MDDR_DQS_N ([3:0]/[1:0]/[0])	DNU VON	Dram Data Strobe Input/Output – N strana
MDDR_DQ ([31:0]/[15:0]/[7:0])	DNU VON	Vstup/výstup dát DRAM
MDDR_DQS_TMATCH_0_IN	IN	FIFO v signáli
MDDR_DQS_TMATCH_0_OUT	OUT	Výstupný signál FIFO
MDDR_DQS_TMATCH_1_IN	IN	Vstupný signál FIFO (iba 32-bitový)
MDDR_DQS_TMATCH_1_OUT	OUT	Výstupný signál FIFO (iba 32-bitový)
MDDR_DM_RDQS_ECC	DNU VON	Maska údajov Dram ECC
MDDR_DQS_ECC	DNU VON	Dram ECC Data Strobe Input/Output – P strana
MDDR_DQS_ECC_N	DNU VON	Dram ECC Data Strobe Input/Output – N strana
MDDR_DQ_ECC ([3:0]/[1:0]/[0])	DNU VON	Vstup/výstup dát DRAM ECC
MDDR_DQS_TMATCH_ECC_IN	IN	ECC FIFO v signáli
MDDR_DQS_TMATCH_ECC_OUT	OUT	Výstupný signál ECC FIFO (iba 32-bitový)

Poznámka: Šírka portov pre niektoré porty sa mení v závislosti od výberu šírky PHY. Zápis „[a:0]/ [b:0]/[c:0]“ sa používa na označenie takýchto portov, kde „[a:0]“ označuje šírku portu, keď je zvolená 32-bitová šírka PHY , „[b:0]“ zodpovedá 16-bitovej šírke PHY a „[c:0]“ zodpovedá 8-bitovej šírke PHY.

Fabric Master AXI zbernicové rozhranie
Tabuľka 3-2 • Rozhranie zbernice Fabric Master AXI

Názov portu	Smer	Popis
DDR_AXI_S_AWREADY	OUT	Napíšte adresu pripravené
DDR_AXI_S_WREADY	OUT	Napíšte adresu pripravené
DDR_AXI_S_BID[3:0]	OUT	ID odpovede
DDR_AXI_S_BRESP[1:0]	OUT	Napíšte odpoveď
DDR_AXI_S_BVALID	OUT	Napíšte odpoveď platnú
DDR_AXI_S_ARREADY	OUT	Čítanie adresy pripravené
DDR_AXI_S_RID[3:0]	OUT	Prečítajte si ID Tag
DDR_AXI_S_RRESP[1:0]	OUT	Prečítajte si odpoveď
DDR_AXI_S_RDATA[63:0]	OUT	Čítanie údajov
DDR_AXI_S_RLAST	OUT	Read Last Tento signál označuje posledný prenos v sérii čítania
DDR_AXI_S_RVALID	OUT	Prečítaná adresa je platná
DDR_AXI_S_AWID[3:0]	IN	Napíšte ID adresy
DDR_AXI_S_AWADDR[31:0]	IN	Napíšte adresu
DDR_AXI_S_AWLEN[3:0]	IN	Dĺžka prasknutia
DDR_AXI_S_AWSIZE[1:0]	IN	Veľkosť prasknutia
DDR_AXI_S_AWBURST[1:0]	IN	Burst typ
DDR_AXI_S_AWLOCK[1:0]	IN	Typ zámku Tento signál poskytuje dodatočné informácie o atómových charakteristikách prevodu
DDR_AXI_S_AWVALID	IN	Napíšte platnú adresu
DDR_AXI_S_WID[3:0]	IN	Zapíšte ID údajov tag
DDR_AXI_S_WDATA[63:0]	IN	Zapisujte údaje
DDR_AXI_S_WSTRB[7:0]	IN	Napíšte blesky
DDR_AXI_S_WLAST	IN	Napíšte posledný
DDR_AXI_S_WVALID	IN	Zápis platný
DDR_AXI_S_BREADY	IN	Píšte pripravené
DDR_AXI_S_ARID[3:0]	IN	Čítať ID adresy
DDR_AXI_S_ARADDR[31:0]	IN	Prečítajte si adresu
DDR_AXI_S_ARLEN[3:0]	IN	Dĺžka prasknutia
DDR_AXI_S_ARSIZE[1:0]	IN	Veľkosť prasknutia
DDR_AXI_S_ARBURST[1:0]	IN	Burst typ
DDR_AXI_S_ARLOCK[1:0]	IN	Typ zámku
DDR_AXI_S_ARVALID	IN	Prečítaná adresa je platná
DDR_AXI_S_RREADY	IN	Čítanie adresy pripravené

Tabuľka 3-2 • Rozhranie zbernice Fabric Master AXI (pokračovanie)

Názov portu	Smer	Popis
DDR_AXI_S_CORE_RESET_N	IN	Globálny reset MDDR
DDR_AXI_S_RMW	IN	Označuje, či sú všetky bajty 64-bitového pruhu platné pre všetky doby prenosu AXI. 0: Označuje, že všetky bajty vo všetkých úderoch sú platné v zhluku a ovládač by mal predvolene zapisovať príkazy 1: Označuje, že niektoré bajty sú neplatné a ovládač by mal predvolene používať príkazy RMW Toto je klasifikované ako signál postranného pásma kanála zápisu adresy AXI a je platné so signálom AWVALID. Používa sa len vtedy, keď je povolené ECC.

Rozhranie zbernice Fabric Master AHB0
Tabuľka 3-3 • Rozhranie zbernice Fabric Master AHB0

Názov portu	Smer	Popis
DDR_AHB0_SHREADYOUT	OUT	AHBL slave pripravený – keď je vysoká hodnota pre zápis, znamená to, že MDDR je pripravená prijímať údaje, a keď vysoká hodnota pre čítanie znamená, že údaje sú platné
DDR_AHB0_SHRESP	OUT	Stav odpovede AHBL – Keď je na konci transakcie vysoká hodnota, znamená to, že transakcia bola dokončená s chybami. Keď je na konci transakcie znížená hodnota, znamená to, že transakcia bola úspešne dokončená.
DDR_AHB0_SHRDATA[31:0]	OUT	Čítanie dát AHBL – Čítanie dát z MDDR slave do hlavnej tkaniny
DDR_AHB0_SHSEL	IN	Výber podriadenej jednotky AHBL – Keď sa potvrdí, MDDR je aktuálne vybratá podriadená jednotka AHBL na látkovej zbernici AHB
DDR_AHB0_SHADDR[31:0]	IN	AHBL adresa – byte adresa na rozhraní AHBL
DDR_AHB0_SHBURST[2:0]	IN	AHBL Burst Dĺžka
DDR_AHB0_SHSIZE[1:0]	IN	Veľkosť prenosu AHBL – Označuje veľkosť aktuálneho prenosu (len transakcie 8/16/32 bajtov)
DDR_AHB0_SHTRANS[1:0]	IN	Typ prevodu AHBL – Označuje typ prevodu aktuálnej transakcie
DDR_AHB0_SHMASTLOCK	IN	Zámok AHBL – Ak sa potvrdí, aktuálny prevod je súčasťou uzamknutej transakcie
DDR_AHB0_SHWRITE	IN	Zápis AHBL – Keď je vysoká, znamená to, že aktuálna transakcia je zápis. Keď je nízka, znamená to, že aktuálna transakcia je prečítaná
DDR_AHB0_S_HREADY	IN	AHBL ready – Keď je vysoký, znamená to, že MDDR je pripravené prijať novú transakciu
DDR_AHB0_S_HWDATA[31:0]	IN	Zápis údajov AHBL – Zápis údajov z hlavnej tkaniny do MDDR

Rozhranie zbernice Fabric Master AHB1
Tabuľka 3-4 • Rozhranie zbernice Fabric Master AHB1

Názov portu	Smer	Popis
DDR_AHB1_SHREADYOUT	OUT	AHBL slave pripravený – keď je vysoká hodnota pre zápis, znamená to, že MDDR je pripravená prijímať údaje, a keď vysoká hodnota pre čítanie znamená, že údaje sú platné
DDR_AHB1_SHRESP	OUT	Stav odpovede AHBL – Keď je na konci transakcie vysoká hodnota, znamená to, že transakcia bola dokončená s chybami. Keď je na konci transakcie znížená hodnota, znamená to, že transakcia bola úspešne dokončená.
DDR_AHB1_SHRDATA[31:0]	OUT	Čítanie dát AHBL – Čítanie dát z MDDR slave do hlavnej tkaniny
DDR_AHB1_SHSEL	IN	Výber podriadenej jednotky AHBL – Keď sa potvrdí, MDDR je aktuálne vybratá podriadená jednotka AHBL na látkovej zbernici AHB
DDR_AHB1_SHADDR[31:0]	IN	AHBL adresa – byte adresa na rozhraní AHBL
DDR_AHB1_SHBURST[2:0]	IN	AHBL Burst Dĺžka
DDR_AHB1_SHSIZE[1:0]	IN	Veľkosť prenosu AHBL – Označuje veľkosť aktuálneho prenosu (len transakcie 8/16/32 bajtov)
DDR_AHB1_SHTRANS[1:0]	IN	Typ prevodu AHBL – Označuje typ prevodu aktuálnej transakcie
DDR_AHB1_SHMASTLOCK	IN	Zámok AHBL – Ak sa potvrdí, aktuálny prevod je súčasťou uzamknutej transakcie
DDR_AHB1_SHWRITE	IN	Zápis AHBL – Keď je vysoká, znamená to, že aktuálna transakcia je zápis. Keď je nízka, znamená to, že aktuálna transakcia je prečítaná.
DDR_AHB1_SHREADY	IN	AHBL ready – Keď je vysoký, znamená to, že MDDR je pripravené prijať novú transakciu
DDR_AHB1_SHWDATA[31:0]	IN	Zápis údajov AHBL – Zápis údajov z hlavnej tkaniny do MDDR

Režim Soft Memory Controller Rozhranie zbernice AXI
Tabuľka 3-5 • Rozhranie AXI zbernice režimu Soft Memory Controller

Názov portu	Smer	Popis
SMC_AXI_M_WLAST	OUT	Napíšte posledný
SMC_AXI_M_WVALID	OUT	Zápis platný
SMC_AXI_M_AWLEN[3:0]	OUT	Dĺžka prasknutia
SMC_AXI_M_AWBURST[1:0]	OUT	Burst typ
SMC_AXI_M_BREADY	OUT	Odpoveď pripravená
SMC_AXI_M_AWVALID	OUT	Napíšte adresu Platná
SMC_AXI_M_AWID[3:0]	OUT	Napíšte ID adresy
SMC_AXI_M_WDATA[63:0]	OUT	Zápis údajov
SMC_AXI_M_ARVALID	OUT	Prečítaná adresa je platná
SMC_AXI_M_WID[3:0]	OUT	Zapíšte ID údajov tag
SMC_AXI_M_WSTRB[7:0]	OUT	Napíšte blesky
SMC_AXI_M_ARID[3:0]	OUT	Čítať ID adresy
SMC_AXI_M_ARADDR[31:0]	OUT	Prečítajte si adresu
SMC_AXI_M_ARLEN[3:0]	OUT	Dĺžka prasknutia
SMC_AXI_M_ARSIZE[1:0]	OUT	Veľkosť prasknutia
SMC_AXI_M_ARBURST[1:0]	OUT	Burst typ
SMC_AXI_M_AWADDR[31:0]	OUT	Napíšte adresu
SMC_AXI_M_RREADY	OUT	Čítanie adresy pripravené
SMC_AXI_M_AWSIZE[1:0]	OUT	Veľkosť prasknutia
SMC_AXI_M_AWLOCK[1:0]	OUT	Typ zámku Tento signál poskytuje dodatočné informácie o atómových charakteristikách prevodu
SMC_AXI_M_ARLOCK[1:0]	OUT	Typ zámku
SMC_AXI_M_BID[3:0]	IN	ID odpovede
SMC_AXI_M_RID[3:0]	IN	Prečítajte si ID Tag
SMC_AXI_M_RRESP[1:0]	IN	Prečítajte si odpoveď
SMC_AXI_M_BRESP[1:0]	IN	Napíšte odpoveď
SMC_AXI_M_AWREADY	IN	Napíšte adresu pripravené
SMC_AXI_M_RDATA[63:0]	IN	Čítanie údajov
SMC_AXI_M_WREADY	IN	Píšte pripravené
SMC_AXI_M_BVALID	IN	Napíšte odpoveď platnú
SMC_AXI_M_ARREADY	IN	Čítanie adresy pripravené
SMC_AXI_M_RLAST	IN	Read Last Tento signál označuje posledný prenos v sérii čítania
SMC_AXI_M_RVALID	IN	Prečítajte si Platné

Režim ovládača mäkkej pamäte Rozhranie zbernice AHB0
Tabuľka 3-6 • Režim Soft Memory Controller Rozhranie zbernice AHB0

Názov portu	Smer	Popis
SMC_AHB_M_HBURST[1:0]	OUT	AHBL Burst Dĺžka
SMC_AHB_M_HTRANS[1:0]	OUT	Typ prevodu AHBL – Označuje typ prevodu aktuálnej transakcie.
SMC_AHB_M_HMASTLOCK	OUT	Zámok AHBL – Ak sa potvrdí, aktuálny prevod je súčasťou uzamknutej transakcie
SMC_AHB_M_HWRITE	OUT	Zápis AHBL — Keď je vysoký, znamená to, že aktuálna transakcia je zápis. Keď je nízka, znamená to, že aktuálna transakcia je prečítaná
SMC_AHB_M_HSIZE[1:0]	OUT	Veľkosť prenosu AHBL – Označuje veľkosť aktuálneho prenosu (len transakcie 8/16/32 bajtov)
SMC_AHB_M_HWDATA[31:0]	OUT	Zápis dát AHBL – Zápis dát z MSS mastera do látkového ovládača Soft Memory Controller
SMC_AHB_M_HADDR[31:0]	OUT	AHBL adresa – byte adresa na rozhraní AHBL
SMC_AHB_M_HRESP	IN	Stav odpovede AHBL – Keď je na konci transakcie vysoká hodnota, znamená to, že transakcia bola dokončená s chybami. Keď je na konci transakcie znížená hodnota, znamená to, že transakcia bola úspešne dokončená
SMC_AHB_M_HRDATA[31:0]	IN	Čítanie dát AHBL – Čítanie dát z látkového ovládača Soft Memory Controller do MSS master
SMC_AHB_M_HREADY	IN	AHBL ready – High znamená, že zbernica AHBL je pripravená prijať novú transakciu

Podpora produktu

Microsemi SoC Products Group podporuje svoje produkty rôznymi podpornými službami, vrátane služieb zákazníkom, Centra technickej podpory zákazníkov, a webstránky, elektronická pošta a celosvetové obchodné zastúpenia. Táto príloha obsahuje informácie o kontaktovaní Microsemi SoC Products Group a používaní týchto služieb podpory.
Zákaznícky servis
Obráťte sa na zákaznícky servis pre netechnickú podporu produktov, ako sú ceny produktov, aktualizácie produktov, informácie o aktualizácii, stav objednávky a autorizácia.
Zo Severnej Ameriky zavolajte na číslo 800.262.1060
Zo zvyšku sveta volajte na číslo 650.318.4460
Fax, odkiaľkoľvek na svete, 650.318.8044 XNUMX XNUMX
Centrum technickej podpory zákazníkov
Microsemi SoC Products Group zamestnáva svoje zákaznícke centrum technickej podpory vysoko kvalifikovanými inžiniermi, ktorí vám môžu pomôcť zodpovedať vaše otázky týkajúce sa hardvéru, softvéru a dizajnu týkajúce sa produktov Microsemi SoC. Centrum technickej podpory zákazníkov trávi veľa času vytváraním poznámok k aplikácii, odpovedí na bežné otázky cyklu návrhu, dokumentácie známych problémov a rôznych často kladených otázok. Takže predtým, ako nás budete kontaktovať, navštívte naše online zdroje. Je veľmi pravdepodobné, že sme už odpovedali na vaše otázky.
Technická podpora
Podporu produktov Microsemi SoC nájdete na stránke http://www.microsemi.com/products/fpga-soc/design-support/fpga-soc-support.
Webstránky
Na domovskej stránke Microsemi SoC Products Group si môžete prezerať rôzne technické a netechnické informácie na adrese www.microsemi.com/soc.
Kontaktovanie Centra technickej podpory zákazníkov
Stredisko technickej podpory tvoria vysoko kvalifikovaní inžinieri. Centrum technickej podpory je možné kontaktovať e-mailom alebo prostredníctvom skupiny produktov Microsemi SoC webstránky.
Email
Svoje technické otázky môžete oznámiť na našu e-mailovú adresu a odpovede dostať späť e-mailom, faxom alebo telefonicky. Ak máte problémy s dizajnom, môžete svoj návrh poslať e-mailom files na získanie pomoci. E-mailový účet neustále monitorujeme počas dňa. Keď nám posielate svoju požiadavku, nezabudnite uviesť vaše celé meno, názov spoločnosti a vaše kontaktné údaje, aby bolo možné vašu žiadosť efektívne spracovať.
E-mailová adresa technickej podpory je soc_tech@microsemi.com.
Moje prípady
Zákazníci Microsemi SoC Products Group môžu odosielať a sledovať technické prípady online na stránke Moje prípady.
Mimo USA
Zákazníci, ktorí potrebujú pomoc mimo časových pásiem USA, môžu kontaktovať technickú podporu prostredníctvom e-mailu (soc_tech@microsemi.com) alebo kontaktujte miestne obchodné zastúpenie.
Na stránke O nás nájdete zoznamy predajných kancelárií a firemné kontakty.
Zoznam predajných kancelárií nájdete na www.microsemi.com/soc/company/contact/default.aspx.
Technická podpora ITAR
Ak potrebujete technickú podporu pre RH a RT FPGA, ktoré sú regulované medzinárodnými predpismi o obchodovaní so zbraňami (ITAR), kontaktujte nás prostredníctvom soc_tech_itar@microsemi.com. Prípadne v rámci Moje prípady vyberte Áno v rozbaľovacom zozname ITAR. Úplný zoznam mikrosemi FPGA regulovaných ITAR nájdete na stránke ITAR web stránku.

O Microsemi
Microsemi Corporation (Nasdaq: MSCC) ponúka komplexné portfólio polovodičových a systémových riešení pre komunikačné, obranné a bezpečnostné, letecké a priemyselné trhy. Produkty zahŕňajú vysokovýkonné a radiačne tvrdené analógové integrované obvody so zmiešaným signálom, FPGA, SoC a ASIC; produkty na správu napájania; časovacie a synchronizačné zariadenia a presné časové riešenia, ktoré stanovujú svetový štandard pre čas; Zariadenia na spracovanie hlasu; RF riešenia; diskrétne komponenty; Enterprise Storage and Communication riešenia, bezpečnostné technológie a škálovateľný anti-tamper produkty; Ethernetové riešenia; Integrované obvody Power-over-Ethernet a stredné rozpätia; ako aj možnosti a služby vlastného dizajnu. Microsemi má centrálu v Aliso Viejo v Kalifornii a celosvetovo má približne 4,800 XNUMX zamestnancov. Viac sa dozviete na www.microsemi.com.
Microsemi neposkytuje žiadnu záruku, zastúpenie ani záruku týkajúcu sa informácií uvedených v tomto dokumente alebo vhodnosti svojich produktov a služieb na akýkoľvek konkrétny účel, ani nepreberá žiadnu zodpovednosť vyplývajúcu z aplikácie alebo používania akéhokoľvek produktu alebo okruhu. Produkty predávané nižšie a akékoľvek iné produkty predávané spoločnosťou Microsemi boli predmetom obmedzeného testovania a nemali by sa používať v spojení s kritickými zariadeniami alebo aplikáciami. Akékoľvek výkonnostné špecifikácie sa považujú za spoľahlivé, ale nie sú overené a Kupujúci musí vykonať a dokončiť všetky výkonnostné a iné testovanie produktov, a to samostatne a spolu s akýmikoľvek koncovými produktmi alebo v nich nainštalovaných. Kupujúci sa nebude spoliehať na žiadne údaje a výkonové špecifikácie alebo parametre poskytnuté Microsemi. Je zodpovednosťou kupujúceho, aby nezávisle určil vhodnosť akýchkoľvek produktov a otestoval ich a overil. Informácie poskytované spoločnosťou Microsemi nižšie sú poskytované „tak ako sú, kde sú“ a so všetkými chybami a celé riziko spojené s týmito informáciami znáša výlučne Kupujúci. Microsemi neudeľuje, explicitne ani implicitne, žiadnej strane žiadne patentové práva, licencie ani iné práva duševného vlastníctva, či už ide o takéto informácie samotné alebo čokoľvek opísané v takýchto informáciách. Informácie uvedené v tomto dokumente sú majetkom spoločnosti Microsemi a spoločnosť Microsemi si vyhradzuje právo kedykoľvek bez upozornenia vykonať akékoľvek zmeny informácií v tomto dokumente alebo akýchkoľvek produktov a služieb.

Sídlo spoločnosti Microsemi
Jeden podnik, Aliso Viejo,
CA 92656 USA
V rámci USA: +1 800-713-4113
Mimo USA: +1 949-380-6100
Predaj: +1 949-380-6136
Fax: +1 949-215-4996
E-mail: sales.support@microsemi.com

©2016 Microsemi Corporation. Všetky práva vyhradené. Microsemi a logo Microsemi sú ochranné známky spoločnosti Microsemi Corporation. Všetky ostatné ochranné známky a servisné známky sú majetkom ich príslušných vlastníkov.

5-02-00377-5/11.16

Dokumenty / zdroje

Konfigurácia radiča Microsemi SmartFusion2 MSS DDR [pdf] Používateľská príručka SmartFusion2 MSS DDR Controller Configuration, SmartFusion2 MSS, DDR Controller Configuration, Controller Configuration

Referencie

• Používateľská príručka