SmartFusion2 MSS
Configurație controler DDR
Libero SoC v11.6 și versiuni ulterioare 

Introducere

SmartFusion2 MSS are un controler DDR încorporat. Acest controler DDR este destinat să controleze o memorie DDR fără cip. Controlerul MDDR poate fi accesat atât din MSS, cât și din țesătura FPGA. În plus, controlerul DDR poate fi, de asemenea, ocolit, oferind o interfață suplimentară pentru materialul FPGA (Soft Controller Mode (SMC)).
Pentru a configura complet controlerul MSS DDR, trebuie să:

1. Selectați calea datelor utilizând MDDR Configurator.
2. Setați valorile registrului pentru registrele controlerului DDR.
3. Selectați frecvențele de ceas de memorie DDR și raportul de ceas al fabricii FPGA și al MDDR (dacă este necesar) utilizând configuratorul MSS CCC.
4. Conectați interfața de configurare APB a controlerului, așa cum este definită de soluția de inițializare periferică. Pentru circuitele de inițializare MDDR construite de System Builder, consultați „Calea de configurare MSS DDR” la pagina 13 și Figura 2-7.
   De asemenea, vă puteți construi propriul circuit de inițializare folosind inițializarea periferică autonomă (nu prin System Builder). Consultați Ghidul utilizatorului SmartFusion2 Standalone Peripheral Initialization.

Configurator MDDR

MDDR Configurator este utilizat pentru a configura calea generală de date și parametrii externi de memorie DDR pentru controlerul MSS DDR.

Fila General setează setările pentru memorie și interfață Fabric (Figura 1-1).
Setări de memorie
Introduceți timpul de stabilire a memoriei DDR. Acesta este timpul necesar memoriei DDR pentru a se inițializa. Valoarea implicită este 200 us. Consultați fișa cu date despre memorie DDR pentru valoarea corectă de introdus.
Utilizați Setări de memorie pentru a vă configura opțiunile de memorie în MDDR.

• Tip de memorie – LPDDR, DDR2 sau DDR3
• Lățimea datelor – 32 de biți, 16 biți sau 8 biți
• SECDED ECC activat – ON sau OFF
• Schema de arbitraj – Tip-0, Tip -1, Tip-2, Tip-3
• Cea mai mare prioritate ID – Valorile valide sunt de la 0 la 15
• Lățimea adresei (biți) – Consultați fișa de date a memoriei DDR pentru numărul de biți de adresă de rând, bancă și coloană pentru memoria LPDDR/DDR2/DDR3 pe care o utilizați. selectați meniul derulant pentru a alege valoarea corectă pentru rânduri/bănci/coloane conform fișei de date a memoriei LPDDR/DDR2/DDR3.

Nota: Numărul din lista derulantă se referă la numărul de biți de adresă, nu la numărul absolut de rânduri/bănci/coloane. De exampDacă memoria DDR are 4 bănci, selectați 2 (2 ²=4) pentru bănci. Dacă memoria DDR are 8 bănci, selectați 3 (2³ =8) pentru bănci.

Setări de interfață Fabric
În mod implicit, procesorul hard Cortex-M3 este configurat pentru a accesa controlerul DDR. De asemenea, puteți permite unui master fabric să acceseze controlerul DDR activând caseta de selectare Fabric Interface Setting. În acest caz, puteți alege una dintre următoarele opțiuni:

• Utilizați o interfață AXI – Fabric Master accesează controlerul DDR printr-o interfață AXI pe 64 de biți.
• Utilizați o singură interfață AHBLite - Fabric Master accesează controlerul DDR printr-o singură interfață AHB pe 32 de biți.
• Utilizați două interfețe AHBLite – Două maeștri fabrică accesează controlerul DDR folosind două interfețe AHB pe 32 de biți.
  Configurația view (Figura 1-1) se actualizează în funcție de selecția dvs. Fabric Interface.

Puterea unității I/O (numai DDR2 și DDR3)
Selectați una dintre următoarele puteri ale unității pentru I/O-urile DDR:

• Jumătate de putere de antrenare
•  Puterea deplină a conducerii

Libero SoC setează standardul DDR I/O pentru sistemul dumneavoastră MDDR pe baza tipului de memorie DDR și a puterii unității I/O (după cum se arată în tabelul 1-1).
Tabelul 1-1 • Puterea unității I/O și tipul memoriei DDR

Tip de memorie DDR	Unitate de jumătate de putere	Drive cu putere completă
DDR3	SSTL15I	SSTL15II
DDR2	SSTL18I	SSTL18II
LPDDR	LPDRI	LPDRII

Standard IO (numai LPDDR)
Selectați una dintre următoarele opțiuni:

• LVCMOS18 (Cea mai mică putere) pentru standardul LVCMOS 1.8V IO. Folosit în aplicațiile tipice LPDDR1.
• Notă LPDDRI: Înainte de a alege acest standard, asigurați-vă că placa dumneavoastră acceptă acest standard. Trebuie să utilizați această opțiune când vizați plăcile M2S-EVAL-KIT sau SF2-STARTER-KIT. Standardele LPDDRI IO necesită instalarea unei rezistențe IMP_CALIB pe placă.

Calibrare IO (numai LPDDR)
Alegeți una dintre următoarele opțiuni când utilizați standardul LVCMOS18 IO:

• On
• Dezactivat (Tipic)

Calibrarea ON și OFF controlează opțional utilizarea unui bloc de calibrare IO care calibrează driverele IO la un rezistor extern. Când este OPRIT, dispozitivul utilizează o ajustare presetată a driverului IO.
Când este pornit, aceasta necesită instalarea unui rezistor IMP_CALIB de 150 ohmi pe PCB.
Acesta este folosit pentru a calibra IO la caracteristicile PCB. Cu toate acestea, atunci când este setat la ON, trebuie instalat un rezistor sau controlerul de memorie nu se va inițializa.
Pentru mai multe informații, consultați Aplicația Ghid de proiectare a plăcilor AC393-SmartFusion2 și IGLOO2
Nota și Ghidul utilizatorului de interfețe DDR de mare viteză SmartFusion2 SoC FPGA.

Configurarea controlerului MDDR

Când utilizați controlerul MSS DDR pentru a accesa o memorie DDR externă, controlerul DDR trebuie configurat în timpul execuției. Acest lucru se realizează prin scrierea datelor de configurare în registrele de configurare dedicate controlerului DDR. Aceste date de configurare depind de caracteristicile memoriei DDR externe și de aplicația dvs. Această secțiune descrie cum să introduceți acești parametri de configurare în configuratorul controlerului MSS DDR și cum sunt gestionate datele de configurare ca parte a soluției generale de inițializare periferică.

Registre de control MSS DDR
Controlerul MSS DDR are un set de registre care trebuie configurate în timpul execuției. Valorile de configurare pentru aceste registre reprezintă parametri diferiți, cum ar fi modul DDR, lățimea PHY, modul burst și ECC. Pentru detalii complete despre registrele de configurare a controlerului DDR, consultați Ghidul utilizatorului de interfețe DDR de mare viteză SmartFusion2 SoC FPGA.
Configurarea registrelor MDDR
Utilizați filele Inițializare memorie (Figura 2-1, Figura 2-2 și Figura 2-3) și Timing memorie (Figura 2-4) pentru a introduce parametrii care corespund memoriei DDR și aplicației dvs. Valorile pe care le introduceți în aceste file sunt traduse automat în valorile de registru corespunzătoare. Când faceți clic pe un anumit parametru, registrul corespunzător este descris în panoul Descriere registru (partea inferioară din Figura 1-1 de la pagina 4).
Inițializarea memoriei
Fila Inițializare memorie vă permite să configurați modul în care doriți să inițializați memoriile LPDDR/DDR2/DDR3. Meniul și opțiunile disponibile în fila Inițializare memorie variază în funcție de tipul de memorie DDR (LPDDR/DDR2/DDR3) pe care îl utilizați. Consultați fișa de date a memoriei DDR când configurați opțiunile. Când modificați sau introduceți o valoare, panoul Descriere registru vă oferă numele registrului și valoarea registrului care sunt actualizate. Valorile nevalide sunt marcate ca avertismente. Figura 2-1, Figura 2-2 și Figura 2-3 arată fila Inițializare pentru LPDDR, DDR2 și, respectiv, DDR3.

• Modul de sincronizare – Selectați modul de sincronizare 1T sau 2T. În 1T (modul implicit), controlerul DDR poate lansa o nouă comandă la fiecare ciclu de ceas. În modul de sincronizare 2T, controlerul DDR păstrează adresa și magistrala de comandă valabile pentru două cicluri de ceas. Acest lucru reduce eficiența magistralei la o comandă la două ceasuri, dar dublează timpul de configurare și de așteptare.
• Auto-reîmprospătare parțială a matricei (numai LPDDR). Această caracteristică este pentru economisirea energiei pentru LPDDR.
  Selectați una dintre următoarele opțiuni pentru controler pentru a reîmprospăta cantitatea de memorie în timpul unei reîmprospătări automate:
  - Matrice completă: băncile 0, 1,2, 3 și XNUMX
  – Jumătate de matrice: băncile 0 și 1
  – Matrice trimestrială: Banca 0
  – O opta matrice: Banca 0 cu adresa de rând MSB=0
  – O șaisprezecea matrice: Banca 0 cu adresa de rând MSB și MSB-1 ambele egale cu 0.
  Pentru toate celelalte opțiuni, consultați fișa de date a memoriei DDR când configurați opțiunile.
  

Timp de memorie
Această filă vă permite să configurați parametrii de sincronizare a memoriei. Consultați fișa de date a memoriei dumneavoastră LPDDR/DDR2/DDR3 când configurați parametrii de sincronizare a memoriei.
Când modificați sau introduceți o valoare, panoul Descriere registru vă oferă numele registrului și valoarea registrului care sunt actualizate. Valorile nevalide sunt marcate ca avertismente.

Se importă configurația DDR Files
Pe lângă introducerea parametrilor de memorie DDR utilizând filele Inițializare memorie și Timing, puteți importa valorile registrului DDR dintr-un file. Pentru a face acest lucru, faceți clic pe butonul Import Configuration și navigați la text file care conțin nume și valori ale registrului DDR. Figura 2-5 arată sintaxa configurației de import.

Nota: Dacă alegeți să importați valorile registrului în loc să le introduceți folosind GUI, trebuie să specificați toate valorile registrului necesare. Consultați Ghidul utilizatorului de interfețe DDR de mare viteză SmartFusion2 SoC FPGA pentru detalii.

Se exportă configurația DDR Files
De asemenea, puteți exporta datele actuale de configurare a registrului într-un text file. Acest file va conține valorile de registru pe care le-ați importat (dacă există), precum și cele care au fost calculate din parametrii GUI pe care i-ați introdus în acest dialog.
Dacă doriți să anulați modificările pe care le-ați făcut în configurația registrului DDR, puteți face acest lucru cu Restore Default. Rețineți că aceasta șterge toate datele de configurare a registrului și trebuie fie să reimportați, fie să introduceți din nou aceste date. Datele sunt resetate la valorile de resetare hardware.
Date generate
Faceți clic pe OK pentru a genera configurația. Pe baza datelor introduse din filele General, Timing memorie și Inițializare memorie, MDDR Configurator calculează valori pentru toate registrele de configurare DDR și exportă aceste valori în proiectul și simularea firmware-ului dvs. files. Cel exportat file sintaxa este prezentată în Figura 2-6.

Firmware

Când generați SmartDesign-ul, următoarele files sunt generate în directorul /firmware/ drivers_config/sys_config. Aceste filesunt necesare pentru ca nucleul firmware CMSIS să fie compilat corect și să conțină informații referitoare la designul dvs. curent, inclusiv datele de configurare periferică și informațiile de configurare a ceasului pentru MSS. Nu le editați filesunt manual, deoarece sunt re-create de fiecare dată când designul rădăcină este re-generat.

• sys_config.c
• sys_config.h
•  sys_config_mddr_define.h – date de configurare MDDR.
• Sys_config_fddr_define.h – date de configurare FDDR.
•  sys_config_mss_clocks.h – configurarea ceasurilor MSS

Simulare
Când generați SmartDesign-ul asociat cu MSS, următoarea simulare files sunt generate în /directorul de simulare:

•  test.bfm – BFM de nivel superior file care este mai întâi „executat” în timpul oricărei simulări care exersează procesorul Cortex-M2 al SmartFusion3 MSS. Execută peripheral_init.bfm și user.bfm, în această ordine.
•  peripheral_init.bfm – Conține procedura BFM care emulează funcția CMSIS::SystemInit() rulată pe Cortex-M3 înainte de a intra în procedura main(). În esență, copiază datele de configurare pentru orice periferic utilizat în proiectare în registrele corecte de configurare a perifericelor și apoi așteaptă ca toate perifericele să fie gata înainte de a afirma că utilizatorul poate folosi aceste periferice.
• MDDR_init.bfm – Conține comenzi de scriere BFM care simulează scrierile datelor din registrul de configurare MSS DDR pe care le-ați introdus (folosind dialogul Edit Registers de mai sus) în registrele DDR Controller.
• user.bfm – Destinat pentru comenzile utilizatorului. Puteți simula calea datelor adăugând propriile comenzi BFM în aceasta file. Comenzi în asta file va fi „executat” după finalizarea periferic_init.bfm.

Folosind files mai sus, calea de configurare este simulată automat. Trebuie doar să editați user.bfm file pentru a simula calea datelor. Nu editați test.bfm, peripheral_init.bfm sau MDDR_init.bfm files ca acestea fileE-urile sunt recreate de fiecare dată când designul rădăcină este re-generat.

Calea de configurare MSS DDR
Soluția de inițializare periferică necesită ca, pe lângă specificarea valorilor registrului de configurare MSS DDR, să configurați calea datelor de configurare APB în MSS (FIC_2). Funcția SystemInit() scrie datele în registrele de configurare MDDR prin interfața FIC_2 APB.
Nota: Dacă utilizați System Builder, calea de configurare este setată și conectată automat.

Pentru a configura interfața FIC_2:

1. Deschideți dialogul de configurare FIC_2 (Figura 2-7) din configuratorul MSS.
2. Selectați opțiunea Inițializare periferice folosind Cortex-M3.
3. Asigurați-vă că MSS DDR este bifat, la fel ca și blocurile Fabric DDR/SERDES dacă le utilizați.
4.  Faceți clic pe OK pentru a vă salva setările. Aceasta va expune porturile de configurare FIC_2 (Clock, Reset și interfețele magistralei APB), așa cum se arată în Figura 2-8.
5.  Generați MSS. Porturile FIC_2 (FIC_2_APB_MASTER, FIC_2_APB_M_PCLK și FIC_2_APB_M_RESET_N) sunt acum expuse la interfața MSS și pot fi conectate la CoreConfigP și CoreResetP conform specificației soluției de inițializare periferică.

Pentru detalii complete despre configurarea și conectarea nucleelor ​​CoreConfigP și CoreResetP, consultați Ghidul utilizatorului de inițializare periferică.

Descrierea portului

Interfață DDR PHY
Tabelul 3-1 • Interfață DDR PHY

Numele portului	Direcţie	Descriere
MDDR_CAS_N	OUT	DRAM CASN
MDDR_CKE	OUT	DRAM CKE
MDDR_CLK	OUT	Ceas, partea P
MDDR_CLK_N	OUT	Ceas, partea N
MDDR_CS_N	OUT	DRAM CSN
MDDR_ODT	OUT	DRAM ODT
MDDR_RAS_N	OUT	DRAM RASN
MDDR_RESET_N	OUT	Resetare DRAM pentru DDR3. Ignorați acest semnal pentru interfețele LPDDR și DDR2. Marcați-l ca neutilizat pentru interfețele LPDDR și DDR2.
MDDR_WE_N	OUT	DRAM WEN
MDDR_ADDR[15:0]	OUT	Biți de adresă Dram
MDDR_BA[2:0]	OUT	Adresa Dram Bank
MDDR_DM_RDQS ([3:0]/[1:0]/[0])	ÎN AFARĂ	Dram Data Mask
MDDR_DQS ([3:0]/[1:0]/[0])	ÎN AFARĂ	Intrare/ieșire Strobe de date Dram – P Side
MDDR_DQS_N ([3:0]/[1:0]/[0])	ÎN AFARĂ	Intrare/ieșire Strobe de date Dram – partea N
MDDR_DQ ([31:0]/[15:0]/[7:0])	ÎN AFARĂ	Intrare/ieșire de date DRAM
MDDR_DQS_TMATCH_0_IN	IN	FIFO în semnal
MDDR_DQS_TMATCH_0_OUT	OUT	Semnal de ieşire FIFO
MDDR_DQS_TMATCH_1_IN	IN	FIFO în semnal (numai pe 32 de biți)
MDDR_DQS_TMATCH_1_OUT	OUT	Semnal de ieșire FIFO (doar 32 de biți)
MDDR_DM_RDQS_ECC	ÎN AFARĂ	Mască de date Dram ECC
MDDR_DQS_ECC	ÎN AFARĂ	Intrare/ieșire stroboscopică de date Dram ECC – P Side
MDDR_DQS_ECC_N	ÎN AFARĂ	Intrare/ieșire stroboscopică de date Dram ECC – partea N
MDDR_DQ_ECC ([3:0]/[1:0]/[0])	ÎN AFARĂ	Intrare/ieșire date DRAM ECC
MDDR_DQS_TMATCH_ECC_IN	IN	ECC FIFO în semnal
MDDR_DQS_TMATCH_ECC_OUT	OUT	Semnal de ieșire ECC FIFO (doar 32 de biți)

Nota: Lățimea porturilor pentru unele porturi se modifică în funcție de selecția lățimii PHY. Notația „[a:0]/ [b:0]/[c:0]” este folosită pentru a desemna astfel de porturi, unde „[a:0]” se referă la lățimea portului atunci când este selectată o lățime PHY de 32 de biți , „[b:0]” corespunde unei lățimi PHY de 16 biți, iar „[c:0]” corespunde unei lățimi PHY de 8 biți.

Interfață de magistrală Fabric Master AXI
Tabelul 3-2 • Interfața magistrală Fabric Master AXI

Numele portului	Direcţie	Descriere
DDR_AXI_S_AWREADY	OUT	Scrieți adresa gata
DDR_AXI_S_WREADY	OUT	Scrieți adresa gata
DDR_AXI_S_BID[3:0]	OUT	ID de răspuns
DDR_AXI_S_BRESP[1:0]	OUT	Scrieți răspunsul
DDR_AXI_S_BVALID	OUT	Scrieți răspunsul valid
DDR_AXI_S_ARREADY	OUT	Citiți adresa gata
DDR_AXI_S_RID[3:0]	OUT	Citiți ID-ul Tag
DDR_AXI_S_RRESP[1:0]	OUT	Citiți Răspunsul
DDR_AXI_S_RDATA[63:0]	OUT	Citiți datele
DDR_AXI_S_RLAST	OUT	Read Last Acest semnal indică ultimul transfer dintr-o rafală de citire
DDR_AXI_S_RVALID	OUT	Citiți adresa validă
DDR_AXI_S_AWID[3:0]	IN	Scrieți ID-ul adresei
DDR_AXI_S_AWADDR[31:0]	IN	Scrie adresa
DDR_AXI_S_AWLEN[3:0]	IN	Lungimea exploziei
DDR_AXI_S_AWSIZE[1:0]	IN	Dimensiunea exploziei
DDR_AXI_S_AWBURST[1:0]	IN	Tip de explozie
DDR_AXI_S_AWLOCK[1:0]	IN	Tip blocare Acest semnal oferă informații suplimentare despre caracteristicile atomice ale transferului
DDR_AXI_S_AWVALID	IN	Scrieți adresa valabilă
DDR_AXI_S_WID[3:0]	IN	Scrieți ID-ul datelor tag
DDR_AXI_S_WDATA[63:0]	IN	Scrieți date
DDR_AXI_S_WSTRB[7:0]	IN	Scrieți stroboscopii
DDR_AXI_S_WLAST	IN	Scrie ultimul
DDR_AXI_S_WVALID	IN	Scrie valabil
DDR_AXI_S_BREADY	IN	Scrieți gata
DDR_AXI_S_ARID[3:0]	IN	Citiți ID-ul adresei
DDR_AXI_S_ARADDR[31:0]	IN	Citiți adresa
DDR_AXI_S_ARLEN[3:0]	IN	Lungimea exploziei
DDR_AXI_S_ARSIZE[1:0]	IN	Dimensiunea exploziei
DDR_AXI_S_ARBURST[1:0]	IN	Tip de explozie
DDR_AXI_S_ARLOCK[1:0]	IN	Tip blocare
DDR_AXI_S_ARVALID	IN	Citiți adresa validă
DDR_AXI_S_RREADY	IN	Citiți adresa gata

Tabel 3-2 • Interfață de magistrală Fabric Master AXI (continuare)

Numele portului	Direcţie	Descriere
DDR_AXI_S_CORE_RESET_N	IN	Resetare globală MDDR
DDR_AXI_S_RMW	IN	Indică dacă toți octeții unei benzi pe 64 de biți sunt validi pentru toate bătăile unui transfer AXI. 0: indică faptul că toți octeții din toate bătăile sunt validi în rafală și controlerul ar trebui să scrie în mod implicit comenzi 1: Indică faptul că unii octeți sunt invalidi și controlerul ar trebui să utilizeze implicit comenzile RMW Acesta este clasificat ca semnal de bandă laterală a canalului de adrese de scriere AXI și este valabil cu semnalul AWVALID. Folosit numai când ECC este activat.

Interfață de magistrală Fabric Master AHB0
Tabel 3-3 • Interfață de magistrală Fabric Master AHB0

Numele portului	Direcţie	Descriere
DDR_AHB0_SHREADYOUT	OUT	AHBL slave ready – Când este ridicat pentru o scriere, indică că MDDR este gata să accepte date, iar când este ridicat pentru o citire, indică faptul că datele sunt valide
DDR_AHB0_SHRESP	OUT	Starea răspunsului AHBL – Când este ridicată la sfârșitul unei tranzacții, indică faptul că tranzacția s-a finalizat cu erori. Când este scăzut la sfârșitul unei tranzacții, aceasta indică faptul că tranzacția s-a finalizat cu succes.
DDR_AHB0_SHRDATA[31:0]	OUT	Date de citire AHBL – Citiți date de la slave MDDR la masterul fabricii
DDR_AHB0_SHSEL	IN	Selectare slave AHBL – Când este afirmat, MDDR este slave AHBL selectat în prezent pe magistrala AHB
DDR_AHB0_SHADDR[31:0]	IN	Adresă AHBL – adresa octet pe interfața AHBL
DDR_AHB0_SHBURST[2:0]	IN	AHBL Burst Lungime
DDR_AHB0_SHSIZE[1:0]	IN	Dimensiunea transferului AHBL – Indică dimensiunea transferului curent (numai tranzacții de 8/16/32 de octeți)
DDR_AHB0_SHTRANS[1:0]	IN	Tipul de transfer AHBL – Indică tipul de transfer al tranzacției curente
DDR_AHB0_SHMASTLOCK	IN	Blocare AHBL – Când este afirmat, transferul curent face parte dintr-o tranzacție blocată
DDR_AHB0_SHWRITE	IN	AHBL write – Când valoarea ridicată indică faptul că tranzacția curentă este o scriere. Când este scăzut indică faptul că tranzacția curentă este o citire
DDR_AHB0_S_HREADY	IN	AHBL ready – Când este ridicat, indică faptul că MDDR este gata să accepte o nouă tranzacție
DDR_AHB0_S_HWDATA[31:0]	IN	AHBL write data – Scrieți date de la fabric master în MDDR

Interfață de magistrală Fabric Master AHB1
Tabel 3-4 • Interfață de magistrală Fabric Master AHB1

Numele portului	Direcţie	Descriere
DDR_AHB1_SHREADYOUT	OUT	AHBL slave ready – Când este ridicat pentru o scriere, indică că MDDR este gata să accepte date, iar când este ridicat pentru o citire, indică faptul că datele sunt valide
DDR_AHB1_SHRESP	OUT	Starea răspunsului AHBL – Când este ridicată la sfârșitul unei tranzacții, indică faptul că tranzacția s-a finalizat cu erori. Când este scăzut la sfârșitul unei tranzacții, aceasta indică faptul că tranzacția s-a finalizat cu succes.
DDR_AHB1_SHRDATA[31:0]	OUT	Date de citire AHBL – Citiți date de la slave MDDR la masterul fabricii
DDR_AHB1_SHSEL	IN	Selectare slave AHBL – Când este afirmat, MDDR este slave AHBL selectat în prezent pe magistrala AHB
DDR_AHB1_SHADDR[31:0]	IN	Adresă AHBL – adresa octet pe interfața AHBL
DDR_AHB1_SHBURST[2:0]	IN	AHBL Burst Lungime
DDR_AHB1_SHSIZE[1:0]	IN	Dimensiunea transferului AHBL – Indică dimensiunea transferului curent (numai tranzacții de 8/16/32 de octeți)
DDR_AHB1_SHTRANS[1:0]	IN	Tipul de transfer AHBL – Indică tipul de transfer al tranzacției curente
DDR_AHB1_SHMASTLOCK	IN	Blocare AHBL – Când este afirmat, transferul curent face parte dintr-o tranzacție blocată
DDR_AHB1_SHWRITE	IN	AHBL write – Când valoarea ridicată indică faptul că tranzacția curentă este o scriere. Când este scăzut indică faptul că tranzacția curentă este o citire.
DDR_AHB1_SHREADY	IN	AHBL ready – Când este ridicat, indică faptul că MDDR este gata să accepte o nouă tranzacție
DDR_AHB1_SHWDATA[31:0]	IN	AHBL write data – Scrieți date de la fabric master în MDDR

Soft Memory Controller Mode AXI Bus Interfață
Tabelul 3-5 • Interfaţă magistrală AXI în modul soft Memory Controller

Numele portului	Direcţie	Descriere
SMC_AXI_M_WLAST	OUT	Scrie ultimul
SMC_AXI_M_WVALID	OUT	Scrie valabil
SMC_AXI_M_AWLEN[3:0]	OUT	Lungimea exploziei
SMC_AXI_M_AWBURST[1:0]	OUT	Tip de explozie
SMC_AXI_M_BREADY	OUT	Răspuns gata
SMC_AXI_M_AWVALID	OUT	Scrieți adresa Valabilă
SMC_AXI_M_AWID[3:0]	OUT	Scrieți ID-ul adresei
SMC_AXI_M_WDATA[63:0]	OUT	Scrieți date
SMC_AXI_M_ARVALID	OUT	Citiți adresa validă
SMC_AXI_M_WID[3:0]	OUT	Scrieți ID-ul datelor tag
SMC_AXI_M_WSTRB[7:0]	OUT	Scrieți stroboscopii
SMC_AXI_M_ARID[3:0]	OUT	Citiți ID-ul adresei
SMC_AXI_M_ARADDR[31:0]	OUT	Citiți adresa
SMC_AXI_M_ARLEN[3:0]	OUT	Lungimea exploziei
SMC_AXI_M_ARSIZE[1:0]	OUT	Dimensiunea exploziei
SMC_AXI_M_ARBURST[1:0]	OUT	Tip de explozie
SMC_AXI_M_AWADDR[31:0]	OUT	Scrie Adresa
SMC_AXI_M_RREADY	OUT	Citiți adresa gata
SMC_AXI_M_AWSIZE[1:0]	OUT	Dimensiunea exploziei
SMC_AXI_M_AWLOCK[1:0]	OUT	Tip blocare Acest semnal oferă informații suplimentare despre caracteristicile atomice ale transferului
SMC_AXI_M_ARLOCK[1:0]	OUT	Tip blocare
SMC_AXI_M_BID[3:0]	IN	ID de răspuns
SMC_AXI_M_RID[3:0]	IN	Citiți ID-ul Tag
SMC_AXI_M_RRESP[1:0]	IN	Citiți Răspunsul
SMC_AXI_M_BRESP[1:0]	IN	Scrieți răspunsul
SMC_AXI_M_AWREADY	IN	Scrieți adresa gata
SMC_AXI_M_RDATA[63:0]	IN	Citiți Date
SMC_AXI_M_WREADY	IN	Scrieți gata
SMC_AXI_M_BVALID	IN	Scrieți răspunsul valid
SMC_AXI_M_ARREADY	IN	Citiți adresa gata
SMC_AXI_M_RLAST	IN	Read Last Acest semnal indică ultimul transfer dintr-o rafală de citire
SMC_AXI_M_RVALID	IN	Citiți Valabil

Modul soft Memory Controller Interfață magistrală AHB0
Tabelul 3-6 • Interfață de magistrală AHB0 în modul soft Memory Controller

Numele portului	Direcţie	Descriere
SMC_AHB_M_HBURST[1:0]	OUT	AHBL Burst Lungime
SMC_AHB_M_HTRANS[1:0]	OUT	Tipul de transfer AHBL – Indică tipul de transfer al tranzacției curente.
SMC_AHB_M_HMASTLOCK	OUT	Blocare AHBL – Când este afirmat, transferul curent face parte dintr-o tranzacție blocată
SMC_AHB_M_HWRITE	OUT	AHBL write — Când valoarea ridicată indică faptul că tranzacția curentă este o scriere. Când este scăzut indică faptul că tranzacția curentă este o citire
SMC_AHB_M_HSIZE[1:0]	OUT	Dimensiunea transferului AHBL – Indică dimensiunea transferului curent (numai tranzacții de 8/16/32 de octeți)
SMC_AHB_M_HWDATA[31:0]	OUT	Date de scriere AHBL – Scrieți date de la masterul MSS pe controlerul de memorie soft fabric
SMC_AHB_M_HADDR[31:0]	OUT	Adresă AHBL – adresa octet pe interfața AHBL
SMC_AHB_M_HRESP	IN	Starea răspunsului AHBL – Când este ridicată la sfârșitul unei tranzacții, indică faptul că tranzacția s-a finalizat cu erori. Când este redus la sfârșitul unei tranzacții, aceasta indică faptul că tranzacția s-a finalizat cu succes
SMC_AHB_M_HRDATA[31:0]	IN	AHBL citire date – Citiți date de la soft Memory Controller-ul fabricii către masterul MSS
SMC_AHB_M_HREADY	IN	AHBL ready – High indică faptul că magistrala AHBL este pregătită să accepte o nouă tranzacție

Suport pentru produse

Microsemi SoC Products Group își susține produsele cu diverse servicii de asistență, inclusiv Serviciul Clienți, Centrul de asistență tehnică pentru clienți, un website, poștă electronică și birouri de vânzări la nivel mondial. Această anexă conține informații despre contactarea Microsemi SoC Products Group și utilizarea acestor servicii de asistență.
Serviciu clienți
Contactați Serviciul Clienți pentru asistență non-tehnică pentru produse, cum ar fi prețul produselor, upgrade-uri ale produsului, informații de actualizare, starea comenzii și autorizare.
Din America de Nord, sunați la 800.262.1060
Din restul lumii, sunați la 650.318.4460
Fax, de oriunde în lume, 650.318.8044
Centrul de suport tehnic pentru clienți
Microsemi SoC Products Group pune la dispoziție Centrul de asistență tehnică pentru clienți cu ingineri de înaltă calificare care vă pot ajuta să vă răspundă la întrebările dvs. legate de hardware, software și design despre produsele Microsemi SoC. Centrul de asistență tehnică pentru clienți petrece mult timp creând note de aplicație, răspunsuri la întrebări obișnuite ale ciclului de proiectare, documentare a problemelor cunoscute și diverse întrebări frecvente. Prin urmare, înainte de a ne contacta, vă rugăm să vizitați resursele noastre online. Este foarte probabil să ți-am răspuns deja la întrebări.
Suport tehnic
Pentru asistență pentru produse Microsemi SoC, vizitați http://www.microsemi.com/products/fpga-soc/design-support/fpga-soc-support.
Website-ul
Puteți răsfoi o varietate de informații tehnice și non-tehnice pe pagina de start a Microsemi SoC Products Group, la www.microsemi.com/soc.
Contactarea Centrului de asistență tehnică pentru clienți
Ingineri cu înaltă calificare personalizează Centrul de asistență tehnică. Centrul de asistență tehnică poate fi contactat prin e-mail sau prin Microsemi SoC Products Group website-ul.
E-mail
Puteți comunica întrebările dumneavoastră tehnice la adresa noastră de e-mail și puteți primi răspunsuri prin e-mail, fax sau telefon. De asemenea, dacă aveți probleme de design, vă puteți trimite prin e-mail designul files pentru a primi asistență. Monitorizăm constant contul de e-mail pe tot parcursul zilei. Când ne trimiteți cererea dvs., vă rugăm să vă asigurați că includeți numele dvs. complet, numele companiei și informațiile dvs. de contact pentru procesarea eficientă a cererii dvs.
Adresa de e-mail a suportului tehnic este soc_tech@microsemi.com.
Cazurile mele
Clienții Microsemi SoC Products Group pot trimite și urmări cazurile tehnice online, accesând My Cases.
În afara SUA
Clienții care au nevoie de asistență în afara fusurilor orare ale SUA pot contacta fie asistența tehnică prin e-mail (soc_tech@microsemi.com) sau contactați un birou local de vânzări.
Vizitați Despre noi pentru listele birourilor de vânzări și contactele corporative.
Listările birourilor de vânzări pot fi găsite la www.microsemi.com/soc/company/contact/default.aspx.
Suport tehnic ITAR
Pentru asistență tehnică pentru FPGA RH și RT care sunt reglementate de reglementările internaționale privind traficul de arme (ITAR), contactați-ne prin soc_tech_itar@microsemi.com. Ca alternativă, în Cazurile mele, selectați Da în lista derulantă ITAR. Pentru o listă completă a Microsemi FPGA reglementate de ITAR, vizitați ITAR web pagină.

Despre Microsemi
Microsemi Corporation (Nasdaq: MSCC) oferă un portofoliu cuprinzător de soluții de semiconductori și sisteme pentru comunicații, apărare și securitate, piețe aerospațiale și industriale. Produsele includ circuite integrate analogice cu semnal mixt de înaltă performanță și întărite la radiații, FPGA, SoC și ASIC; produse de management al energiei; dispozitive de cronometrare și sincronizare și soluții de timp precise, stabilind standardul mondial pentru timp; Dispozitive de procesare a vocii; soluții RF; componente discrete; Soluții de stocare și comunicații pentru întreprinderi, tehnologii de securitate și anti-t scalabileamper produse; soluții Ethernet; Circuite integrate și midspan-uri Power-over-Ethernet; precum și capabilități și servicii de design personalizat. Microsemi are sediul în Aliso Viejo, California și are aproximativ 4,800 de angajați la nivel global. Aflați mai multe la www.microsemi.com.
Microsemi nu oferă nicio garanție, reprezentare sau garanție cu privire la informațiile conținute aici sau adecvarea produselor și serviciilor sale pentru un anumit scop și nici Microsemi nu își asumă nicio răspundere care decurge din aplicarea sau utilizarea oricărui produs sau circuit. Produsele vândute mai jos și orice alte produse vândute de Microsemi au fost supuse unor teste limitate și nu trebuie utilizate împreună cu echipamente sau aplicații esențiale. Se consideră că orice specificații de performanță sunt de încredere, dar nu sunt verificate, iar Cumpărătorul trebuie să efectueze și să finalizeze toate testele de performanță și alte teste ale produselor, singure și împreună cu sau instalate în orice produs final. Cumpărătorul nu se va baza pe date și specificații de performanță sau parametri furnizați de Microsemi. Este responsabilitatea Cumpărătorului să determine în mod independent caracterul adecvat al oricărui produs și să le testeze și să le verifice. Informațiile furnizate de Microsemi mai jos sunt furnizate „ca atare, unde se află” și cu toate defecțiunile, iar întregul risc asociat cu astfel de informații revine în totalitate Cumpărătorului. Microsemi nu acordă, în mod explicit sau implicit, niciunei părți niciun drept de brevet, licență sau orice alte drepturi de proprietate intelectuală, indiferent dacă se referă la astfel de informații în sine sau la orice lucru descris de astfel de informații. Informațiile furnizate în acest document sunt proprietatea Microsemi, iar Microsemi își rezervă dreptul de a face orice modificări ale informațiilor din acest document sau ale oricăror produse și servicii în orice moment, fără notificare.

Sediul Microsemi Corporate
One Enterprise, Aliso Viejo,
CA 92656 SUA
În SUA: +1 800-713-4113
În afara SUA: +1 949-380-6100
Vânzări: +1 949-380-6136
Fax: +1 949-215-4996
E-mail: sales.support@microsemi.com

©2016 Microsemi Corporation. Toate drepturile rezervate. Microsemi și sigla Microsemi sunt mărci comerciale ale Microsemi Corporation. Toate celelalte mărci comerciale și mărci de servicii sunt proprietatea deținătorilor respectivi.

5-02-00377-5/11.16

Documente/Resurse

Configurația controlerului Microsemi SmartFusion2 MSS DDR [pdfGhid de utilizare SmartFusion2 MSS Configurație controler DDR, SmartFusion2 MSS, Configurare controler DDR, Configurare controler

Referințe

• Manual de utilizare