SmartFusion2 MSS
การกำหนดค่าคอนโทรลเลอร์ DDR
Libero SoC v11.6 และใหม่กว่า
การแนะนำ
SmartFusion2 MSS มีตัวควบคุม DDR ในตัว คอนโทรลเลอร์ DDR นี้มีจุดประสงค์เพื่อควบคุมหน่วยความจำ DDR แบบออฟชิป คอนโทรลเลอร์ MDDR สามารถเข้าถึงได้จาก MSS และจากแฟบริค FPGA นอกจากนี้ยังสามารถบายพาสคอนโทรลเลอร์ DDR ซึ่งเป็นอินเทอร์เฟซเพิ่มเติมไปยังแฟบริค FPGA (Soft Controller Mode (SMC))
ในการกำหนดค่าคอนโทรลเลอร์ MSS DDR ให้สมบูรณ์ คุณต้อง:
- เลือกดาต้าพาธโดยใช้ MDDR Configurator
- ตั้งค่าการลงทะเบียนสำหรับการลงทะเบียนคอนโทรลเลอร์ DDR
- เลือกความถี่สัญญาณนาฬิกาหน่วยความจำ DDR และแฟบริค FPGA ต่ออัตราส่วนสัญญาณนาฬิกา MDDR (หากจำเป็น) โดยใช้ MSS CCC Configurator
- เชื่อมต่ออินเทอร์เฟซการกำหนดค่า APB ของคอนโทรลเลอร์ตามที่กำหนดโดยโซลูชัน Peripheral Initialization สำหรับวงจร MDDR Initialization ที่สร้างโดย System Builder โปรดดูที่ “MSS DDR Configuration Path” บนหน้าที่ 13 และรูปที่ 2-7
คุณยังสามารถสร้างวงจรการเริ่มต้นของคุณเองโดยใช้การกำหนดค่าเริ่มต้นอุปกรณ์ต่อพ่วงแบบสแตนด์อโลน (ไม่ใช่โดย System Builder) โปรดดูคู่มือผู้ใช้การเริ่มต้นอุปกรณ์ต่อพ่วง SmartFusion2 แบบสแตนด์อโลน
ตัวกำหนดค่า MDDR
MDDR Configurator ใช้เพื่อกำหนดค่า datapath โดยรวมและพารามิเตอร์หน่วยความจำ DDR ภายนอกสำหรับตัวควบคุม MSS DDR
แท็บ General ตั้งค่า Memory และ Fabric Interface ของคุณ (รูปที่ 1-1)
การตั้งค่าหน่วยความจำ
ป้อนเวลาการตั้งค่าหน่วยความจำ DDR นี่คือเวลาที่หน่วยความจำ DDR ต้องการเพื่อเริ่มต้น ค่าเริ่มต้นคือ 200 us โปรดดูเอกสารข้อมูลหน่วยความจำ DDR ของคุณสำหรับค่าที่ถูกต้องในการป้อน
ใช้การตั้งค่าหน่วยความจำเพื่อกำหนดค่าตัวเลือกหน่วยความจำของคุณใน MDDR
- ประเภทหน่วยความจำ – LPDDR, DDR2 หรือ DDR3
- ความกว้างของข้อมูล – 32 บิต 16 บิต หรือ 8 บิต
- SECDED Enabled ECC – เปิดหรือปิด
- โครงการอนุญาโตตุลาการ – Type-0, Type -1, Type-2, Type-3
- รหัสลำดับความสำคัญสูงสุด – ค่าที่ถูกต้องคือตั้งแต่ 0 ถึง 15
- ความกว้างของที่อยู่ (บิต) – อ้างอิงเอกสารข้อมูลหน่วยความจำ DDR ของคุณสำหรับจำนวนบิตที่อยู่แถว แถว และคอลัมน์สำหรับหน่วยความจำ LPDDR/DDR2/DDR3 ที่คุณใช้ เลือกเมนูแบบดึงลงเพื่อเลือกค่าที่ถูกต้องสำหรับแถว/ฝั่ง/คอลัมน์ตามแผ่นข้อมูลของหน่วยความจำ LPDDR/DDR2/DDR3
บันทึก: ตัวเลขในรายการแบบดึงลงหมายถึงจำนวนบิตที่อยู่ ไม่ใช่จำนวนแถว/ช่อง/คอลัมน์ สำหรับอดีตample, ถ้าหน่วยความจำ DDR ของคุณมี 4 แบงค์ ให้เลือก 2 (2 ²=4) สำหรับแบงค์ หากหน่วยความจำ DDR ของคุณมี 8 ช่อง ให้เลือก 3 ช่อง (2³ =8) สำหรับช่อง
การตั้งค่าส่วนต่อประสานผ้า
ตามค่าเริ่มต้น โปรเซสเซอร์ฮาร์ด Cortex-M3 ได้รับการตั้งค่าให้เข้าถึงตัวควบคุม DDR คุณยังสามารถอนุญาตให้ Fabric Master เข้าถึง DDR Controller ได้ด้วยการเปิดใช้งานช่องทำเครื่องหมาย Fabric Interface Setting ในกรณีนี้ คุณสามารถเลือกหนึ่งในตัวเลือกต่อไปนี้:
- ใช้อินเทอร์เฟซ AXI – Fabric Master เข้าถึงตัวควบคุม DDR ผ่านอินเทอร์เฟซ AXI 64 บิต
- ใช้อินเทอร์เฟซ AHBLite เดียว – Fabric Master เข้าถึงตัวควบคุม DDR ผ่านอินเทอร์เฟซ AHB แบบ 32 บิตเดียว
- ใช้อินเทอร์เฟซ AHBLite สองตัว – แฟบริคมาสเตอร์สองตัวเข้าถึง DDR Controller โดยใช้อินเทอร์เฟซ AHB แบบ 32 บิตสองตัว
การกำหนดค่า view (รูปที่ 1-1) อัพเดตตามการเลือก Fabric Interface ของคุณ
ความแรงของไดรฟ์ I/O (เฉพาะ DDR2 และ DDR3)
เลือกหนึ่งในความแรงของไดรฟ์ต่อไปนี้สำหรับ DDR I/O ของคุณ:
- ความแรงของไดรฟ์ครึ่งหนึ่ง
- แรงขับเต็มที่
Libero SoC กำหนดมาตรฐาน DDR I/O สำหรับระบบ MDDR ของคุณตามประเภทหน่วยความจำ DDR และความแรงของไดรฟ์ I/O (ดังแสดงในตารางที่ 1-1)
ตาราง 1-1 • ความแรงของไดรฟ์ I/O และประเภทหน่วยความจำ DDR
| ประเภทหน่วยความจำ DDR | ไดรฟ์ครึ่งแรง | แรงขับเต็มที่ |
| DDR3 | SSTL15I | SSTL15II |
| DDR2 | SSTL18I | SSTL18II |
| แอลพีดีดีอาร์ | แอลพีดีอาร์ไอ | แอลพีดีอาร์ไอ |
มาตรฐาน IO (LPDDR เท่านั้น)
เลือกหนึ่งในตัวเลือกต่อไปนี้:
- LVCMOS18 (พลังงานต่ำสุด) สำหรับมาตรฐาน LVCMOS 1.8V IO ใช้ในแอปพลิเคชัน LPDDR1 ทั่วไป
- LPDDRI หมายเหตุ: ก่อนที่คุณจะเลือกมาตรฐานนี้ ตรวจสอบให้แน่ใจว่าบอร์ดของคุณรองรับมาตรฐานนี้ คุณต้องใช้ตัวเลือกนี้เมื่อกำหนดเป้าหมายบอร์ด M2S-EVAL-KIT หรือ SF2-STARTER-KIT มาตรฐาน LPDDRI IO กำหนดให้ติดตั้งตัวต้านทาน IMP_CALIB บนบอร์ด
การสอบเทียบ IO (LPDDR เท่านั้น)
เลือกหนึ่งในตัวเลือกต่อไปนี้เมื่อใช้มาตรฐาน LVCMOS18 IO:
- On
- ปิด (ทั่วไป)
การเปิดและปิดการปรับเทียบจะควบคุมการใช้บล็อกการปรับเทียบ IO ที่ปรับเทียบไดรเวอร์ IO กับตัวต้านทานภายนอก เมื่อปิด อุปกรณ์จะใช้การปรับไดรเวอร์ IO ที่ตั้งไว้ล่วงหน้า
เมื่อเปิด จะต้องติดตั้งตัวต้านทาน IMP_CALIB 150 โอห์มบน PCB
สิ่งนี้ใช้เพื่อปรับเทียบ IO กับคุณสมบัติของ PCB อย่างไรก็ตาม เมื่อตั้งค่าเป็นเปิด จำเป็นต้องติดตั้งตัวต้านทาน มิฉะนั้นตัวควบคุมหน่วยความจำจะไม่เริ่มต้น
สำหรับข้อมูลเพิ่มเติม โปรดดูที่ AC393-SmartFusion2 และ IGLOO2 Board Design Guideline Application
บันทึก และคู่มือผู้ใช้อินเทอร์เฟซ SmartFusion2 SoC FPGA DDR ความเร็วสูง
การกำหนดค่าคอนโทรลเลอร์ MDDR
เมื่อคุณใช้ MSS DDR Controller เพื่อเข้าถึงหน่วยความจำ DDR ภายนอก ตัวควบคุม DDR จะต้องได้รับการกำหนดค่าเมื่อรันไทม์ สิ่งนี้ทำได้โดยการเขียนข้อมูลการกำหนดค่าไปยังรีจิสเตอร์การกำหนดค่าคอนโทรลเลอร์ DDR เฉพาะ ข้อมูลการกำหนดค่านี้ขึ้นอยู่กับคุณลักษณะของหน่วยความจำ DDR ภายนอกและแอปพลิเคชันของคุณ ส่วนนี้อธิบายวิธีการป้อนพารามิเตอร์การกำหนดค่าเหล่านี้ในตัวกำหนดค่าคอนโทรลเลอร์ MSS DDR และวิธีการจัดการข้อมูลการกำหนดค่าโดยเป็นส่วนหนึ่งของโซลูชัน Peripheral Initialization โดยรวม
การลงทะเบียนควบคุม MSS DDR
MSS DDR Controller มีชุดของการลงทะเบียนที่ต้องกำหนดค่าในขณะรันไทม์ ค่าการกำหนดค่าสำหรับรีจิสเตอร์เหล่านี้แสดงถึงพารามิเตอร์ต่างๆ เช่น โหมด DDR, ความกว้าง PHY, โหมดถ่ายภาพต่อเนื่อง และ ECC สำหรับรายละเอียดทั้งหมดเกี่ยวกับการลงทะเบียนการกำหนดค่าคอนโทรลเลอร์ DDR โปรดดูคู่มือผู้ใช้ SmartFusion2 SoC FPGA High Speed DDR Interfaces
MDDR ลงทะเบียนการกำหนดค่า
ใช้แท็บ Memory Initialization (รูปภาพ 2-1, รูปภาพ 2-2 และรูปภาพ 2-3) และ Memory Timing (รูปภาพ 2-4) เพื่อป้อนพารามิเตอร์ที่สอดคล้องกับหน่วยความจำ DDR และแอปพลิเคชันของคุณ ค่าที่คุณป้อนในแท็บเหล่านี้จะถูกแปลเป็นค่ารีจิสเตอร์ที่เหมาะสมโดยอัตโนมัติ เมื่อคุณคลิกพารามิเตอร์เฉพาะ รีจิสเตอร์ที่เกี่ยวข้องจะถูกอธิบายในบานหน้าต่างคำอธิบายเรจิสเตอร์ (ส่วนล่างในรูปที่ 1-1 ในหน้า 4)
การเริ่มต้นหน่วยความจำ
แท็บ Memory Initialization ให้คุณกำหนดค่าวิธีที่คุณต้องการให้หน่วยความจำ LPDDR/DDR2/DDR3 เริ่มต้น เมนูและตัวเลือกที่มีในแท็บ Memory Initialization จะแตกต่างกันไปตามประเภทของหน่วยความจำ DDR (LPDDR/DDR2/DDR3) ที่คุณใช้ โปรดดูเอกสารข้อมูลหน่วยความจำ DDR ของคุณเมื่อคุณกำหนดค่าตัวเลือก เมื่อคุณเปลี่ยนแปลงหรือป้อนค่า บานหน้าต่างคำอธิบายการลงทะเบียนจะแสดงชื่อการลงทะเบียนและค่าการลงทะเบียนที่อัพเดต ค่าที่ไม่ถูกต้องจะถูกตั้งค่าสถานะเป็นคำเตือน รูปที่ 2-1, รูปที่ 2-2 และรูปที่ 2-3 แสดงแท็บ Initialization สำหรับ LPDDR, DDR2 และ DDR3 ตามลำดับ
- โหมดจับเวลา – เลือกโหมดจับเวลา 1T หรือ 2T ใน 1T (โหมดเริ่มต้น) คอนโทรลเลอร์ DDR สามารถออกคำสั่งใหม่ได้ในทุกรอบสัญญาณนาฬิกา ในโหมดจับเวลา 2T คอนโทรลเลอร์ DDR จะเก็บแอดเดรสและบัสคำสั่งที่ใช้ได้สำหรับสองรอบสัญญาณนาฬิกา สิ่งนี้จะลดประสิทธิภาพของบัสเหลือหนึ่งคำสั่งต่อสองนาฬิกา แต่เพิ่มเวลาการตั้งค่าและพักสายเป็นสองเท่า
- การรีเฟรชตัวเองในอาร์เรย์บางส่วน (LPDDR เท่านั้น) คุณลักษณะนี้มีไว้สำหรับการประหยัดพลังงานสำหรับ LPDDR
เลือกอย่างใดอย่างหนึ่งต่อไปนี้สำหรับคอนโทรลเลอร์เพื่อรีเฟรชจำนวนหน่วยความจำระหว่างการรีเฟรชตัวเอง:
– อาร์เรย์แบบเต็ม: ธนาคาร 0, 1,2 และ 3
– ครึ่งอาร์เรย์: แบงค์ 0 และ 1
– อาร์เรย์ไตรมาส: ธนาคาร 0
– อาร์เรย์ที่หนึ่งในแปด: แบงค์ 0 ที่มีแถวแอดเดรส MSB=0
– อาร์เรย์ที่หนึ่งในสิบหก: ช่อง 0 ที่มีที่อยู่แถว MSB และ MSB-1 เท่ากับ 0 ทั้งคู่
สำหรับตัวเลือกอื่นๆ ทั้งหมด โปรดดูเอกสารข้อมูลหน่วยความจำ DDR ของคุณเมื่อคุณกำหนดค่าตัวเลือก
เวลาหน่วยความจำ
แท็บนี้ให้คุณกำหนดค่าพารามิเตอร์ Memory Timing โปรดดูเอกสารข้อมูลของหน่วยความจำ LPDDR/ DDR2/DDR3 เมื่อกำหนดค่าพารามิเตอร์ Memory Timing
เมื่อคุณเปลี่ยนแปลงหรือป้อนค่า บานหน้าต่างคำอธิบายการลงทะเบียนจะแสดงชื่อการลงทะเบียนและค่าการลงทะเบียนที่อัพเดต ค่าที่ไม่ถูกต้องจะถูกตั้งค่าสถานะเป็นคำเตือน
นำเข้าการกำหนดค่า DDR Files
นอกจากการป้อนพารามิเตอร์หน่วยความจำ DDR โดยใช้แท็บ Memory Initialization และ Timing แล้ว คุณยังสามารถนำเข้าค่าการลงทะเบียน DDR จาก file. โดยคลิกปุ่มนำเข้าการกำหนดค่าและไปที่ข้อความ file มีชื่อรีจิสเตอร์และค่า DDR รูปที่ 2-5 แสดงไวยากรณ์การกำหนดค่าการนำเข้า
บันทึก: หากคุณเลือกที่จะนำเข้าค่ารีจิสเตอร์แทนที่จะป้อนโดยใช้ GUI คุณต้องระบุค่ารีจิสเตอร์ที่จำเป็นทั้งหมด โปรดดูคู่มือผู้ใช้ SmartFusion2 SoC FPGA High Speed DDR Interfaces สำหรับรายละเอียด
การส่งออกการกำหนดค่า DDR Files
คุณยังสามารถส่งออกข้อมูลการกำหนดค่าการลงทะเบียนปัจจุบันเป็นข้อความ file. นี้ file จะมีค่ารีจิสเตอร์ที่คุณนำเข้า (ถ้ามี) รวมถึงค่าที่คำนวณจากพารามิเตอร์ GUI ที่คุณป้อนในกล่องโต้ตอบนี้
หากคุณต้องการเลิกทำการเปลี่ยนแปลงที่คุณทำกับการกำหนดค่ารีจิสเตอร์ DDR คุณสามารถทำได้ด้วย Restore Default โปรดทราบว่าการดำเนินการนี้จะลบข้อมูลการกำหนดค่าการลงทะเบียนทั้งหมด และคุณต้องนำเข้าใหม่หรือป้อนข้อมูลนี้อีกครั้ง ข้อมูลจะถูกรีเซ็ตเป็นค่ารีเซ็ตฮาร์ดแวร์
ข้อมูลที่สร้างขึ้น
คลิกตกลงเพื่อสร้างการกำหนดค่า ตามข้อมูลที่คุณป้อนในแท็บ General, Memory Timing และ Memory Initialization MDDR Configurator จะคำนวณค่าสำหรับการลงทะเบียนการกำหนดค่า DDR ทั้งหมด และส่งออกค่าเหล่านี้ไปยังโครงการเฟิร์มแวร์และการจำลองของคุณ fileส. ที่ส่งออก file ไวยากรณ์แสดงในรูปที่ 2-6
เฟิร์มแวร์
เมื่อคุณสร้าง SmartDesign ต่อไปนี้ files ถูกสร้างขึ้นใน ไดเร็กทอรี /firmware/ drivers_config/sys_config เหล่านี้ files จำเป็นสำหรับคอร์เฟิร์มแวร์ CMSIS ในการคอมไพล์อย่างถูกต้องและมีข้อมูลเกี่ยวกับการออกแบบปัจจุบันของคุณ รวมถึงข้อมูลการกำหนดค่าอุปกรณ์ต่อพ่วงและข้อมูลการกำหนดค่านาฬิกาสำหรับ MSS อย่าแก้ไขสิ่งเหล่านี้ fileด้วยตนเองเนื่องจากสร้างขึ้นใหม่ทุกครั้งที่มีการสร้างการออกแบบรูทของคุณใหม่
- sys_config.c
- sys_config.h
- sys_config_mddr_define.h – ข้อมูลการกำหนดค่า MDDR
- Sys_config_fddr_define.h – ข้อมูลการกำหนดค่า FDDR
- sys_config_mss_clocks.h – การกำหนดค่านาฬิกา MSS
การจำลอง
เมื่อคุณสร้าง SmartDesign ที่เชื่อมโยงกับ MSS ของคุณ การจำลองต่อไปนี้ files ถูกสร้างขึ้นใน / ไดเร็กทอรีจำลอง:
- test.bfm – BFM ระดับบนสุด file ซึ่งเป็นครั้งแรกที่ "ดำเนินการ" ระหว่างการจำลองใดๆ ที่ใช้โปรเซสเซอร์ SmartFusion2 MSS' Cortex-M3 มันรัน peripheral_init.bfm และ user.bfm ตามลำดับ
- peripheral_init.bfm – ประกอบด้วยขั้นตอน BFM ที่เลียนแบบฟังก์ชัน CMSIS::SystemInit() ที่ทำงานบน Cortex-M3 ก่อนที่คุณจะเข้าสู่ขั้นตอน main() โดยพื้นฐานแล้วจะเป็นการคัดลอกข้อมูลการกำหนดค่าสำหรับอุปกรณ์ต่อพ่วงใดๆ ที่ใช้ในการออกแบบไปยังรีจิสเตอร์การกำหนดค่าอุปกรณ์ต่อพ่วงที่ถูกต้อง จากนั้นรอให้อุปกรณ์ต่อพ่วงทั้งหมดพร้อมก่อนที่จะยืนยันว่าผู้ใช้สามารถใช้อุปกรณ์ต่อพ่วงเหล่านี้ได้
- MDDR_init.bfm – มีคำสั่งเขียน BFM ที่จำลองการเขียนข้อมูลการลงทะเบียนการกำหนดค่า MSS DDR ที่คุณป้อน (โดยใช้กล่องโต้ตอบแก้ไขการลงทะเบียนด้านบน) ลงในการลงทะเบียน DDR Controller
- user.bfm – มีไว้สำหรับคำสั่งของผู้ใช้ คุณสามารถจำลองดาต้าพาธได้โดยเพิ่มคำสั่ง BFM ของคุณเองในส่วนนี้ file. คำสั่งในนี้ file จะถูก "ดำเนินการ" หลังจาก peripheral_init.bfm เสร็จสิ้น
การใช้ fileข้างต้น เส้นทางการกำหนดค่าจะถูกจำลองโดยอัตโนมัติ คุณต้องแก้ไข user.bfm เท่านั้น file เพื่อจำลองดาต้าพาธ อย่าแก้ไข test.bfm, peripheral_init.bfm หรือ MDDR_init.bfm fileเป็นเหล่านี้ files จะถูกสร้างขึ้นใหม่ทุกครั้งที่มีการสร้างการออกแบบรูทของคุณใหม่
เส้นทางการกำหนดค่า MSS DDR
โซลูชัน Peripheral Initialization กำหนดให้ นอกเหนือจากการระบุค่าการลงทะเบียนการกำหนดค่า MSS DDR แล้ว คุณต้องกำหนดค่าเส้นทางข้อมูลการกำหนดค่า APB ใน MSS (FIC_2) ฟังก์ชัน SystemInit() เขียนข้อมูลไปยังการลงทะเบียนการกำหนดค่า MDDR ผ่านอินเทอร์เฟซ FIC_2 APB
บันทึก: หากคุณใช้ System Builder เส้นทางการกำหนดค่าจะถูกตั้งค่าและเชื่อมต่อโดยอัตโนมัติ
ในการกำหนดค่าอินเทอร์เฟซ FIC_2:
- เปิดกล่องโต้ตอบตัวกำหนดค่า FIC_2 (รูปที่ 2-7) จากตัวกำหนดค่า MSS
- เลือกตัวเลือก Initialize peripherals using Cortex-M3
- ตรวจสอบให้แน่ใจว่าได้เลือก MSS DDR เช่นเดียวกับบล็อก Fabric DDR/SERDES หากคุณใช้งานอยู่
- คลิกตกลงเพื่อบันทึกการตั้งค่าของคุณ ซึ่งจะแสดงพอร์ตการกำหนดค่า FIC_2 (อินเทอร์เฟซนาฬิกา รีเซ็ต และบัส APB) ดังแสดงในรูปที่ 2-8
- สร้าง MSS พอร์ต FIC_2 (FIC_2_APB_MASTER, FIC_2_APB_M_PCLK และ FIC_2_APB_M_RESET_N) ถูกเปิดเผยที่อินเทอร์เฟซ MSS และสามารถเชื่อมต่อกับ CoreConfigP และ CoreResetP ตามข้อกำหนดโซลูชัน Peripheral Initialization
สำหรับรายละเอียดทั้งหมดเกี่ยวกับการกำหนดค่าและการเชื่อมต่อคอร์ CoreConfigP และ CoreResetP โปรดดูที่คู่มือผู้ใช้ Peripheral Initialization
คำอธิบายพอร์ต
อินเทอร์เฟซ DDR PHY
ตาราง 3-1 • อินเทอร์เฟซ DDR PHY
| ชื่อพอร์ต | ทิศทาง | คำอธิบาย |
| MDDR_CAS_N | ออก | แรม แคส |
| MDDR_CKE | ออก | แรมซีเคอี |
| MDDR_CLK | ออก | นาฬิกา, ด้าน P |
| MDDR_CLK_N | ออก | นาฬิกา ด้าน N |
| MDDR_CS_N | ออก | แรม ซีเอสเอ็น |
| MDDR_ODT | ออก | แรม ODT |
| MDDR_RAS_N | ออก | แรม ราส |
| MDDR_RESET_N | ออก | รีเซ็ต DRAM สำหรับ DDR3 ละเว้นสัญญาณนี้สำหรับอินเทอร์เฟซ LPDDR และ DDR2 ทำเครื่องหมายว่าไม่ได้ใช้สำหรับอินเทอร์เฟซ LPDDR และ DDR2 |
| MDDR_WE_N | ออก | ดราม่าเหวิน |
| MDDR_ADDR[15:0] | ออก | บิตที่อยู่ Dram |
| MDDR_BA[2:0] | ออก | ที่อยู่ธนาคารดราม่า |
| MDDR_DM_RDQS ([3:0]/[1:0]/[0]) | เข้า | ดราม่าดาต้ามาสก์ |
| MDDR_DQS ([3:0]/[1:0]/[0]) | เข้า | อินพุต / เอาท์พุต Data Strobe ของ Dram - ด้าน P |
| MDDR_DQS_N ([3:0]/[1:0]/[0]) | เข้า | อินพุต / เอาท์พุต Data Strobe ของ Dram - ด้าน N |
| MDDR_DQ ([31:0]/[15:0]/[7:0]) | เข้า | อินพุต/เอาต์พุตข้อมูล DRAM |
| MDDR_DQS_TMATCH_0_IN | IN | FIFO ในสัญญาณ |
| MDDR_DQS_TMATCH_0_OUT | ออก | สัญญาณออก FIFO |
| MDDR_DQS_TMATCH_1_IN | IN | สัญญาณ FIFO ใน (32 บิตเท่านั้น) |
| MDDR_DQS_TMATCH_1_OUT | ออก | สัญญาณออก FIFO (32 บิตเท่านั้น) |
| MDDR_DM_RDQS_ECC | เข้า | มาสก์ข้อมูล Dram ECC |
| MDDR_DQS_ECC | เข้า | Dram ECC Data Strobe อินพุต/เอาต์พุต – ด้าน P |
| MDDR_DQS_ECC_N | เข้า | Dram ECC Data Strobe อินพุต/เอาต์พุต – ด้าน N |
| MDDR_DQ_ECC ([3:0]/[1:0]/[0]) | เข้า | อินพุต/เอาต์พุตข้อมูล DRAM ECC |
| MDDR_DQS_TMATCH_ECC_IN | IN | ECC FIFO ในสัญญาณ |
| MDDR_DQS_TMATCH_ECC_OUT | ออก | สัญญาณออก ECC FIFO (32 บิตเท่านั้น) |
บันทึก: ความกว้างของพอร์ตสำหรับบางพอร์ตจะเปลี่ยนไปขึ้นอยู่กับการเลือกความกว้างของ PHY สัญลักษณ์ “[a:0]/ [b:0]/[c:0]” ใช้เพื่อแสดงถึงพอร์ตดังกล่าว โดยที่ “[a:0]” หมายถึงความกว้างของพอร์ตเมื่อเลือกความกว้าง PHY แบบ 32 บิต , “[b:0]” สอดคล้องกับความกว้าง PHY 16 บิต และ “[c:0]” สอดคล้องกับความกว้าง PHY 8 บิต
อินเตอร์เฟสบัส AXI ของ Fabric Master
ตาราง 3-2 • อินเตอร์เฟสบัส AXI ของ Fabric Master
| ชื่อพอร์ต | ทิศทาง | คำอธิบาย |
| DDR_AXI_S_พร้อมแล้ว | ออก | เขียนที่อยู่พร้อม |
| DDR_AXI_S_WREADY | ออก | เขียนที่อยู่พร้อม |
| DDR_AXI_S_BID[3:0] | ออก | รหัสตอบกลับ |
| DDR_AXI_S_BRESP[1:0] | ออก | เขียนตอบกลับ |
| DDR_AXI_S_Bค่าที่ถูกต้อง | ออก | เขียนตอบกลับถูกต้อง |
| DDR_AXI_S_ARREADY | ออก | อ่านที่อยู่ให้พร้อม |
| DDR_AXI_S_RID[3:0] | ออก | อ่าน ID Tag |
| DDR_AXI_S_RRESP[1:0] | ออก | อ่านการตอบสนอง |
| DDR_AXI_S_RDATA[63:0] | ออก | อ่านข้อมูล |
| DDR_AXI_S_RLAST | ออก | อ่านล่าสุด สัญญาณนี้บ่งชี้การถ่ายโอนล่าสุดในการอ่านต่อเนื่อง |
| DDR_AXI_S_Rรหัสถูกต้อง | ออก | อ่านที่อยู่ที่ถูกต้อง |
| DDR_AXI_S_AWID[3:0] | IN | เขียนรหัสที่อยู่ |
| DDR_AXI_S_AWADDR[31:0] | IN | เขียนที่อยู่ |
| DDR_AXI_S_AWLEN[3:0] | IN | ความยาวระเบิด |
| DDR_AXI_S_AWS ไซส์[1:0] | IN | ขนาดระเบิด |
| DDR_AXI_S_AWBURST[1:0] | IN | ประเภทระเบิด |
| DDR_AXI_S_AWLOCK[1:0] | IN | ประเภทล็อค สัญญาณนี้ให้ข้อมูลเพิ่มเติมเกี่ยวกับลักษณะอะตอมของการถ่ายโอน |
| DDR_AXI_S_AW มีค่า | IN | เขียนที่อยู่ที่ถูกต้อง |
| DDR_AXI_S_WID[3:0] | IN | เขียนรหัสข้อมูล tag |
| DDR_AXI_S_WDATA[63:0] | IN | เขียนข้อมูล |
| DDR_AXI_S_WSTRB[7:0] | IN | เขียนไฟ |
| DDR_AXI_S_WLAST | IN | เขียนครั้งสุดท้าย |
| DDR_AXI_S_Wรหัสถูกต้อง | IN | เขียนถูกต้อง |
| DDR_AXI_S_เบรดี้ | IN | เขียนพร้อม |
| DDR_AXI_S_ARID[3:0] | IN | อ่านรหัสที่อยู่ |
| DDR_AXI_S_ARADDR[31:0] | IN | อ่านที่อยู่ |
| DDR_AXI_S_ARLEN[3:0] | IN | ความยาวระเบิด |
| DDR_AXI_S_ARSIZE[1:0] | IN | ขนาดระเบิด |
| DDR_AXI_S_อาร์เบิร์ส[1:0] | IN | ประเภทระเบิด |
| DDR_AXI_S_ARLOCK[1:0] | IN | ประเภทล็อค |
| DDR_AXI_S_อาร์ไอดี | IN | อ่านที่อยู่ที่ถูกต้อง |
| DDR_AXI_S_Rพร้อมแล้ว | IN | อ่านที่อยู่ให้พร้อม |
ตาราง 3-2 • Fabric Master AXI Bus Interface (ต่อ)
| ชื่อพอร์ต | ทิศทาง | คำอธิบาย |
| DDR_AXI_S_CORE_RESET_N | IN | MDDR Global รีเซ็ต |
| DDR_AXI_S_RMW | IN | ระบุว่าไบต์ทั้งหมดของเลน 64 บิตใช้ได้กับทุกจังหวะของการถ่ายโอน AXI หรือไม่ 0: ระบุว่าไบต์ทั้งหมดในบีตทั้งหมดนั้นถูกต้องในการระเบิด และตัวควบคุมควรตั้งค่าเริ่มต้นให้เขียนคำสั่ง 1: ระบุว่าบางไบต์ไม่ถูกต้อง และคอนโทรลเลอร์ควรตั้งค่าเริ่มต้นเป็นคำสั่ง RMW สิ่งนี้จัดอยู่ในประเภทสัญญาณไซด์แบนด์ช่องที่อยู่การเขียน AXI และใช้ได้กับสัญญาณ AWVALID ใช้เมื่อเปิดใช้งาน ECC เท่านั้น |
อินเตอร์เฟสบัส Fabric Master AHB0
ตาราง 3-3 • อินเตอร์เฟสบัส AHB0 ของ Fabric Master
| ชื่อพอร์ต | ทิศทาง | คำอธิบาย |
| DDR_AHB0_SH เตรียมพร้อมแล้ว | ออก | AHBL ทาสพร้อม – เมื่อสูงสำหรับการเขียนแสดงว่า MDDR พร้อมที่จะรับข้อมูล และเมื่อสูงสำหรับการอ่านแสดงว่าข้อมูลถูกต้อง |
| DDR_AHB0_SRESP | ออก | สถานะการตอบสนอง AHBL – เมื่อขับเคลื่อนสูงเมื่อสิ้นสุดธุรกรรม บ่งชี้ว่าธุรกรรมเสร็จสมบูรณ์โดยมีข้อผิดพลาด เมื่อขับเคลื่อนต่ำเมื่อสิ้นสุดธุรกรรม แสดงว่าธุรกรรมเสร็จสมบูรณ์แล้ว |
| DDR_AHB0_SHRDATA[31:0] | ออก | AHBL อ่านข้อมูล – อ่านข้อมูลจากทาส MDDR ไปยังแฟบริคมาสเตอร์ |
| DDR_AHB0_SHSEL | IN | การเลือกสลาฟ AHBL – เมื่อยืนยันแล้ว MDDR จะเป็นสเลฟ AHBL ที่เลือกในปัจจุบันบนบัส AHB ของแฟบริก |
| DDR_AHB0_SHADDR[31:0] | IN | ที่อยู่ AHBL – ที่อยู่ไบต์บนอินเทอร์เฟซ AHBL |
| DDR_AHB0_SHBURST[2:0] | IN | AHBL ระยะระเบิด |
| DDR_AHB0_SHS ไซส์[1:0] | IN | ขนาดการถ่ายโอน AHBL – ระบุขนาดของการถ่ายโอนปัจจุบัน (ธุรกรรม 8/16/32 ไบต์เท่านั้น) |
| DDR_AHB0_SHTRANS[1:0] | IN | ประเภทการโอน AHBL – ระบุประเภทการโอนของธุรกรรมปัจจุบัน |
| DDR_AHB0_SHMAST ล็อค | IN | AHBL lock – เมื่อถูกยืนยันการโอนปัจจุบันเป็นส่วนหนึ่งของธุรกรรมที่ถูกล็อค |
| DDR_AHB0_SHWRITE | IN | การเขียน AHBL – เมื่อสูงแสดงว่าธุรกรรมปัจจุบันเป็นการเขียน เมื่อต่ำแสดงว่าธุรกรรมปัจจุบันเป็นการอ่าน |
| DDR_AHB0_S_Hพร้อมแล้ว | IN | AHBL พร้อม – เมื่อมีค่าสูง แสดงว่า MDDR พร้อมรับธุรกรรมใหม่ |
| DDR_AHB0_S_HWDATA[31:0] | IN | AHBL เขียนข้อมูล – เขียนข้อมูลจากต้นแบบโครงสร้างไปยัง MDDR |
อินเตอร์เฟสบัส Fabric Master AHB1
ตาราง 3-4 • อินเตอร์เฟสบัส AHB1 ของ Fabric Master
| ชื่อพอร์ต | ทิศทาง | คำอธิบาย |
| DDR_AHB1_SH เตรียมพร้อมแล้ว | ออก | AHBL ทาสพร้อม – เมื่อสูงสำหรับการเขียนแสดงว่า MDDR พร้อมที่จะรับข้อมูล และเมื่อสูงสำหรับการอ่านแสดงว่าข้อมูลถูกต้อง |
| DDR_AHB1_SRESP | ออก | สถานะการตอบสนอง AHBL – เมื่อขับเคลื่อนสูงเมื่อสิ้นสุดธุรกรรม บ่งชี้ว่าธุรกรรมเสร็จสมบูรณ์โดยมีข้อผิดพลาด เมื่อขับเคลื่อนต่ำเมื่อสิ้นสุดธุรกรรม แสดงว่าธุรกรรมเสร็จสมบูรณ์แล้ว |
| DDR_AHB1_SHRDATA[31:0] | ออก | AHBL อ่านข้อมูล – อ่านข้อมูลจากทาส MDDR ไปยังแฟบริคมาสเตอร์ |
| DDR_AHB1_SHSEL | IN | การเลือกสลาฟ AHBL – เมื่อยืนยันแล้ว MDDR จะเป็นสเลฟ AHBL ที่เลือกในปัจจุบันบนบัส AHB ของแฟบริก |
| DDR_AHB1_SHADDR[31:0] | IN | ที่อยู่ AHBL – ที่อยู่ไบต์บนอินเทอร์เฟซ AHBL |
| DDR_AHB1_SHBURST[2:0] | IN | AHBL ระยะระเบิด |
| DDR_AHB1_SHS ไซส์[1:0] | IN | ขนาดการถ่ายโอน AHBL – ระบุขนาดของการถ่ายโอนปัจจุบัน (ธุรกรรม 8/16/32 ไบต์เท่านั้น) |
| DDR_AHB1_SHTRANS[1:0] | IN | ประเภทการโอน AHBL – ระบุประเภทการโอนของธุรกรรมปัจจุบัน |
| DDR_AHB1_SHMAST ล็อค | IN | AHBL lock – เมื่อถูกยืนยันการโอนปัจจุบันเป็นส่วนหนึ่งของธุรกรรมที่ถูกล็อค |
| DDR_AHB1_SHWRITE | IN | การเขียน AHBL – เมื่อสูงแสดงว่าธุรกรรมปัจจุบันเป็นการเขียน เมื่อต่ำแสดงว่าธุรกรรมปัจจุบันเป็นการอ่าน |
| DDR_AHB1_เตรียมพร้อม | IN | AHBL พร้อม – เมื่อมีค่าสูง แสดงว่า MDDR พร้อมรับธุรกรรมใหม่ |
| DDR_AHB1_SHWDATA[31:0] | IN | AHBL เขียนข้อมูล – เขียนข้อมูลจากต้นแบบโครงสร้างไปยัง MDDR |
โหมดคอนโทรลเลอร์หน่วยความจำแบบอ่อน AXI Bus Interface
ตาราง 3-5 • อินเทอร์เฟซ AXI Bus โหมดตัวควบคุมหน่วยความจำแบบอ่อน
| ชื่อพอร์ต | ทิศทาง | คำอธิบาย |
| SMC_AXI_M_WLAST | ออก | เขียนครั้งสุดท้าย |
| SMC_AXI_M_Wรหัสยืนยัน | ออก | เขียนถูกต้อง |
| เอสเอ็มซี_เอเอ็กซ์ไอ_เอ็ม_ออว์เลน[3:0] | ออก | ความยาวระเบิด |
| SMC_AXI_M_AWBURST[1:0] | ออก | ประเภทระเบิด |
| SMC_AXI_M_เบรดี้ | ออก | พร้อมตอบกลับ |
| SMC_AXI_M_AWค่า | ออก | เขียนที่อยู่ที่ถูกต้อง |
| SMC_AXI_M_AWID[3:0] | ออก | เขียนรหัสที่อยู่ |
| SMC_AXI_M_WDATA[63:0] | ออก | เขียนข้อมูล |
| รหัส SMC_AXI_M_AR | ออก | อ่านที่อยู่ที่ถูกต้อง |
| SMC_AXI_M_WID[3:0] | ออก | เขียนรหัสข้อมูล tag |
| SMC_AXI_M_WSTRB[7:0] | ออก | เขียนไฟ |
| SMC_AXI_M_ARID[3:0] | ออก | อ่านรหัสที่อยู่ |
| เอสเอ็มซี_เอเอ็กซ์ไอ_เอ็ม_อาเรดดรัม[31:0] | ออก | อ่านที่อยู่ |
| เอสเอ็มซี_เอเอ็กซ์ไอ_เอ็ม_อาร์เลน[3:0] | ออก | ความยาวระเบิด |
| SMC_AXI_M_ARSIZE[1:0] | ออก | ขนาดระเบิด |
| เอสเอ็มซี_เอเอ็กซ์ไอ_เอ็ม_อาร์เบิร์สต์[1:0] | ออก | ประเภทระเบิด |
| SMC_AXI_M_AWADDR[31:0] | ออก | เขียนที่อยู่ |
| SMC_AXI_M_Rพร้อมแล้ว | ออก | อ่านที่อยู่ให้พร้อม |
| SMC_AXI_M_AWSIZE[1:0] | ออก | ขนาดระเบิด |
| เอสเอ็มซี_เอเอ็กซ์ไอ_เอ็ม_ออว์ล็อค[1:0] | ออก | ประเภทล็อค สัญญาณนี้ให้ข้อมูลเพิ่มเติมเกี่ยวกับลักษณะอะตอมของการถ่ายโอน |
| เอสเอ็มซี_เอเอ็กซ์ไอ_เอ็ม_อาร์ล็อค[1:0] | ออก | ประเภทล็อค |
| SMC_AXI_M_BID[3:0] | IN | รหัสตอบกลับ |
| เอสเอ็มซี_เอเอ็กซ์ไอ_เอ็ม_อาร์ไอดี[3:0] | IN | อ่าน ID Tag |
| SMC_AXI_M_RRESP[1:0] | IN | อ่านการตอบสนอง |
| เอสเอ็มซี_เอเอ็กซ์ไอ_เอ็ม_เบรเอสพี[1:0] | IN | เขียนตอบกลับ |
| SMC_AXI_M_พร้อมแล้ว | IN | เขียนที่อยู่พร้อม |
| SMC_AXI_M_RDATA[63:0] | IN | อ่านข้อมูล |
| SMC_AXI_M_พร้อมแล้ว | IN | เขียนพร้อม |
| SMC_AXI_M_Bค่าสถานะ | IN | เขียนตอบกลับถูกต้อง |
| SMC_AXI_M_พร้อมแล้ว | IN | อ่านที่อยู่ให้พร้อม |
| SMC_AXI_M_RLAST | IN | อ่านล่าสุด สัญญาณนี้บ่งชี้การถ่ายโอนล่าสุดในการอ่านต่อเนื่อง |
| รหัส SMC_AXI_M_R | IN | อ่านถูกต้อง |
โหมดคอนโทรลเลอร์หน่วยความจำแบบอ่อน AHB0 บัสอินเตอร์เฟส
ตาราง 3-6 • ซอฟต์เมมโมรี่คอนโทรลเลอร์โหมด AHB0 บัสอินเตอร์เฟส
| ชื่อพอร์ต | ทิศทาง | คำอธิบาย |
| เอสเอ็มซี_เอเอชบี_เอ็ม_เอชเบิร์สท์[1:0] | ออก | AHBL ระยะระเบิด |
| เอสเอ็มซี_เอเอชบี_เอ็ม_เอชทรานส์[1:0] | ออก | ประเภทการโอน AHBL – ระบุประเภทการโอนของธุรกรรมปัจจุบัน |
| SMC_AHB_M_HMAST ล็อค | ออก | AHBL lock – เมื่อถูกยืนยันการโอนปัจจุบันเป็นส่วนหนึ่งของธุรกรรมที่ถูกล็อค |
| เอสเอ็มซี_เอเอชบี_เอ็ม_เอชดับเบิลยูไรต์ | ออก | การเขียน AHBL — เมื่อมีค่าสูงแสดงว่าธุรกรรมปัจจุบันเป็นการเขียน เมื่อต่ำแสดงว่าธุรกรรมปัจจุบันเป็นการอ่าน |
| SMC_AHB_M_HSIZE[1:0] | ออก | ขนาดการถ่ายโอน AHBL – ระบุขนาดของการถ่ายโอนปัจจุบัน (ธุรกรรม 8/16/32 ไบต์เท่านั้น) |
| เอสเอ็มซี_เอเอชบี_เอ็ม_เอชดับเบิ้ลยู[31:0] | ออก | AHBL เขียนข้อมูล – เขียนข้อมูลจากต้นแบบ MSS ไปยังแฟบริค Soft Memory Controller |
| เอสเอ็มซี_เอเอชบี_เอ็ม_เอชดีอาร์[31:0] | ออก | ที่อยู่ AHBL – ที่อยู่ไบต์บนอินเทอร์เฟซ AHBL |
| SMC_AHB_M_HRESP | IN | สถานะการตอบสนอง AHBL – เมื่อขับเคลื่อนสูงเมื่อสิ้นสุดธุรกรรม บ่งชี้ว่าธุรกรรมเสร็จสมบูรณ์โดยมีข้อผิดพลาด เมื่อขับเคลื่อนต่ำเมื่อสิ้นสุดธุรกรรม แสดงว่าธุรกรรมเสร็จสมบูรณ์แล้ว |
| SMC_AHB_M_HRDATA[31:0] | IN | AHBL อ่านข้อมูล – อ่านข้อมูลจาก Fabric Soft Memory Controller ไปยัง MSS master |
| SMC_AHB_M_พร้อมแล้ว | IN | AHBL พร้อม – สูงแสดงว่าบัส AHBL พร้อมที่จะรับธุรกรรมใหม่ |
การสนับสนุนผลิตภัณฑ์
กลุ่มผลิตภัณฑ์ Microsemi SoC สนับสนุนผลิตภัณฑ์ของตนด้วยบริการสนับสนุนต่างๆ รวมถึงฝ่ายบริการลูกค้า ศูนย์สนับสนุนด้านเทคนิคของลูกค้า ก webเว็บไซต์ จดหมายอิเล็กทรอนิกส์ และสำนักงานขายทั่วโลก ภาคผนวกนี้มีข้อมูลเกี่ยวกับการติดต่อ Microsemi SoC Products Group และการใช้บริการสนับสนุนเหล่านี้
บริการลูกค้า
ติดต่อฝ่ายบริการลูกค้าสำหรับการสนับสนุนผลิตภัณฑ์ที่ไม่ใช่ด้านเทคนิค เช่น ราคาผลิตภัณฑ์ การอัพเกรดผลิตภัณฑ์ ข้อมูลอัปเดต สถานะการสั่งซื้อ และการอนุญาต
จากอเมริกาเหนือ โทร 800.262.1060
จากส่วนอื่นของโลก โทร 650.318.4460
แฟกซ์จากทุกที่ในโลก 650.318.8044
ศูนย์สนับสนุนด้านเทคนิคของลูกค้า
กลุ่มผลิตภัณฑ์ Microsemi SoC มีเจ้าหน้าที่ศูนย์สนับสนุนด้านเทคนิคของลูกค้าพร้อมด้วยวิศวกรที่มีทักษะสูง ซึ่งสามารถช่วยตอบคำถามเกี่ยวกับฮาร์ดแวร์ ซอฟต์แวร์ และการออกแบบเกี่ยวกับผลิตภัณฑ์ Microsemi SoC ศูนย์สนับสนุนด้านเทคนิคของลูกค้าใช้เวลามากมายในการสร้างบันทึกการใช้งาน ตอบคำถามเกี่ยวกับวงจรการออกแบบทั่วไป เอกสารเกี่ยวกับปัญหาที่ทราบ และคำถามที่พบบ่อยต่างๆ ดังนั้น ก่อนที่คุณจะติดต่อเรา โปรดไปที่แหล่งข้อมูลออนไลน์ของเรา เป็นไปได้มากที่เราได้ตอบคำถามของคุณแล้ว
การสนับสนุนด้านเทคนิค
สำหรับการสนับสนุนผลิตภัณฑ์ Microsemi SoC โปรดไปที่ http://www.microsemi.com/products/fpga-soc/design-support/fpga-soc-support.
Webเว็บไซต์
คุณสามารถเรียกดูข้อมูลทางเทคนิคและไม่ใช่ทางเทคนิคที่หลากหลายได้จากโฮมเพจ Microsemi SoC Products Group ที่ www.microsemi.com/soc.
การติดต่อศูนย์สนับสนุนด้านเทคนิคของลูกค้า
วิศวกรที่มีทักษะสูงเป็นเจ้าหน้าที่ของศูนย์สนับสนุนด้านเทคนิค สามารถติดต่อศูนย์สนับสนุนทางเทคนิคได้ทางอีเมลหรือผ่าน Microsemi SoC Products Group webเว็บไซต์.
อีเมล
คุณสามารถสื่อสารคำถามทางเทคนิคของคุณไปยังที่อยู่อีเมลของเราและรับคำตอบกลับทางอีเมล แฟกซ์ หรือโทรศัพท์ นอกจากนี้ หากคุณมีปัญหาด้านการออกแบบ คุณสามารถส่งอีเมลถึงการออกแบบของคุณได้ fileเพื่อรับความช่วยเหลือ เราตรวจสอบบัญชีอีเมลอย่างต่อเนื่องตลอดทั้งวัน เมื่อส่งคำขอของคุณถึงเรา โปรดตรวจสอบให้แน่ใจว่าได้ใส่ชื่อนามสกุล ชื่อบริษัท และข้อมูลติดต่อของคุณ เพื่อการดำเนินการตามคำขอของคุณอย่างมีประสิทธิภาพ
ที่อยู่อีเมลสนับสนุนทางเทคนิคคือ soc_tech@microsemi.com.
กรณีของฉัน
ลูกค้ากลุ่มผลิตภัณฑ์ Microsemi SoC สามารถส่งและติดตามกรณีทางเทคนิคทางออนไลน์ได้โดยไปที่ My Cases
นอกประเทศสหรัฐอเมริกา
ลูกค้าที่ต้องการความช่วยเหลือนอกเขตเวลาของสหรัฐอเมริกาสามารถติดต่อฝ่ายสนับสนุนด้านเทคนิคทางอีเมล (soc_tech@microsemi.com) หรือติดต่อสำนักงานขายในพื้นที่
เยี่ยมชมเกี่ยวกับเราสำหรับรายชื่อสำนักงานขายและผู้ติดต่อองค์กร
สามารถดูรายชื่อสำนักงานขายได้ที่ www.microsemi.com/soc/company/contact/default.aspx.
การสนับสนุนด้านเทคนิคของ ITAR
สำหรับการสนับสนุนทางเทคนิคเกี่ยวกับ RH และ RT FPGA ที่ควบคุมโดย International Traffic in Arms Regulations (ITAR) โปรดติดต่อเราทาง soc_tech_itar@microsemi.com. หรือภายใน My Cases ให้เลือกใช่ในรายการแบบหล่นลงของ ITAR สำหรับรายการทั้งหมดของ Microsemi FPGA ที่ควบคุมโดย ITAR โปรดไปที่ ITAR web หน้าหนังสือ.
เกี่ยวกับไมโครเซมิ
Microsemi Corporation (Nasdaq: MSCC) นำเสนอโซลูชั่นเซมิคอนดักเตอร์และระบบที่ครอบคลุมสำหรับตลาดการสื่อสาร การป้องกันและความปลอดภัย การบินและอวกาศและอุตสาหกรรม ผลิตภัณฑ์ประกอบด้วยวงจรรวมสัญญาณผสมแบบอะนาล็อกที่มีประสิทธิภาพสูงและชุบแข็งด้วยรังสี, FPGA, SoCs และ ASIC; ผลิตภัณฑ์การจัดการพลังงาน อุปกรณ์จับเวลาและซิงโครไนซ์และการแก้ปัญหาเวลาที่แม่นยำ การกำหนดมาตรฐานโลกสำหรับเวลา อุปกรณ์ประมวลผลเสียง โซลูชั่น RF; ส่วนประกอบที่ไม่ต่อเนื่อง โซลูชันการจัดเก็บข้อมูลและการสื่อสารระดับองค์กร เทคโนโลยีการรักษาความปลอดภัย และการป้องกันการปรับขนาดได้ampเอ้อ ผลิตภัณฑ์; โซลูชันอีเทอร์เน็ต Power-over-Ethernet ICs และมิดสแปน; ตลอดจนความสามารถในการออกแบบและบริการที่กำหนดเอง Microsemi มีสำนักงานใหญ่อยู่ที่เมือง Aliso Viejo รัฐแคลิฟอร์เนีย และมีพนักงานประมาณ 4,800 คนทั่วโลก ศึกษาเพิ่มเติมได้ที่ www.microsemi.com.
Microsemi ไม่รับประกัน รับรอง หรือรับประกันเกี่ยวกับข้อมูลที่มีอยู่ในที่นี้ หรือความเหมาะสมของผลิตภัณฑ์และบริการสำหรับวัตถุประสงค์เฉพาะใดๆ และ Microsemi จะไม่รับผิดใด ๆ ที่เกิดขึ้นจากการใช้งานหรือการใช้ผลิตภัณฑ์หรือวงจรใดๆ ผลิตภัณฑ์ที่จำหน่ายในที่นี้และผลิตภัณฑ์อื่นๆ ที่จำหน่ายโดย Microsemi ได้รับการทดสอบอย่างจำกัด และไม่ควรใช้ร่วมกับอุปกรณ์หรือการใช้งานที่มีความสำคัญต่อภารกิจ ข้อมูลจำเพาะด้านประสิทธิภาพใด ๆ ที่เชื่อว่าเชื่อถือได้แต่ไม่ได้รับการตรวจสอบ และผู้ซื้อต้องดำเนินการและดำเนินการตามประสิทธิภาพและการทดสอบผลิตภัณฑ์อื่นๆ ทั้งหมด เพียงอย่างเดียวและร่วมกับหรือติดตั้งในผลิตภัณฑ์ขั้นสุดท้ายใดๆ ผู้ซื้อจะไม่พึ่งพาข้อมูลและประสิทธิภาพการทำงานหรือพารามิเตอร์ใด ๆ ที่ Microsemi ให้มา เป็นความรับผิดชอบของผู้ซื้อในการพิจารณาความเหมาะสมของผลิตภัณฑ์ใดๆ อย่างอิสระ และเพื่อทดสอบและตรวจสอบสิ่งเดียวกัน ข้อมูลที่ Microsemi ให้ไว้ด้านล่างนี้มีให้ "ตามที่เป็นอยู่" และมีข้อบกพร่องทั้งหมด และความเสี่ยงทั้งหมดที่เกี่ยวข้องกับข้อมูลดังกล่าวตกอยู่ที่ผู้ซื้อทั้งหมด Microsemi ไม่ให้สิทธิ์ในสิทธิบัตร ใบอนุญาต หรือสิทธิ์ในทรัพย์สินทางปัญญาอื่นใดแก่ฝ่ายใด ไม่ว่าโดยชัดแจ้งหรือโดยปริยาย ไม่ว่าจะเกี่ยวกับข้อมูลดังกล่าวเองหรือสิ่งใด ๆ ที่อธิบายโดยข้อมูลดังกล่าว ข้อมูลที่ให้ไว้ในเอกสารนี้เป็นกรรมสิทธิ์ของ Microsemi และ Microsemi ขอสงวนสิทธิ์ในการเปลี่ยนแปลงข้อมูลในเอกสารนี้หรือผลิตภัณฑ์และบริการใดๆ ได้ตลอดเวลาโดยไม่ต้องแจ้งให้ทราบ
สำนักงานใหญ่ของ บริษัท Microsemi
One Enterprise, อลิโซ วีโจ,
CA 92656 สหรัฐอเมริกา
ภายในสหรัฐอเมริกา: +1 800-713-4113
นอกสหรัฐอเมริกา: +1 949-380-6100
ยอดขาย: +1 949-380-6136
แฟกซ์: +1 949-215-4996
อีเมล: sales.support@microsemi.com
©2016 ไมโครเซมิ คอร์ปอเรชั่น สงวนลิขสิทธิ์. Microsemi และโลโก้ Microsemi เป็นเครื่องหมายการค้าของ Microsemi Corporation เครื่องหมายการค้าและเครื่องหมายบริการอื่นๆ ทั้งหมดเป็นทรัพย์สินของเจ้าของที่เกี่ยวข้อง
5-02-00377-5/11.16
เอกสาร / แหล่งข้อมูล
 |
การกำหนดค่าตัวควบคุม Microsemi SmartFusion2 MSS DDR [พีดีเอฟ] คู่มือการใช้งาน การกำหนดค่าคอนโทรลเลอร์ SmartFusion2 MSS DDR, SmartFusion2 MSS, การกำหนดค่าคอนโทรลเลอร์ DDR, การกำหนดค่าคอนโทรลเลอร์ |
