SmartFusion2 MSS
DDR Controller Configuration
Libero SoC v11.6 sy aoriana 

Sava lalana

Ny SmartFusion2 MSS dia manana mpanara-maso DDR tafiditra. Ity controller DDR ity dia natao hifehy ny fahatsiarovana DDR tsy misy chip. Ny controller MDDR dia azo idirana amin'ny MSS ary koa amin'ny lamba FPGA. Fanampin'izany, azo alaina ihany koa ny mpanara-maso DDR, manome interface fanampiny amin'ny lamba FPGA (Soft Controller Mode (SMC)).
Mba hanitsiana tanteraka ny fanaraha-maso MSS DDR dia tsy maintsy:

1. Safidio ny datapath mampiasa ny MDDR Configurator.
2. Apetraho ny soatoavin'ny rejisitra ho an'ny rejisitra mpanara-maso DDR.
3. Safidio ny habetsan'ny famantaranandro fahatsiarovana DDR sy ny lamba FPGA amin'ny tahan'ny famantaranandro MDDR (raha ilaina) amin'ny fampiasana ny MSS CCC Configurator.
4. Ampifandraiso ny interface tsara APB an'ny mpanara-maso araka izay voafaritry ny vahaolana momba ny fanombohana periferika. Ho an'ny circuitry MDDR Initialization namboarin'ny System Builder, jereo ny "Lalan'ny Configuration MSS DDR" ao amin'ny pejy 13 sy sary 2-7.
   Azonao atao ihany koa ny manangana ny fizaran-tany fanombohana anao amin'ny fampiasana tsy miankina (tsy amin'ny System Builder) Peripheral Initialization. Jereo ny SmartFusion2 Standalone Peripheral Initialization Torolalana ho an'ny mpampiasa.

MDDR Configurator

Ny MDDR Configurator dia ampiasaina hanitsiana ny angon-drakitra ankapobeny sy ny paramètre fitadidiana DDR ivelany ho an'ny mpanara-maso MSS DDR.

Ny tabilao General dia mametraka ny firafitry ny Memory and Fabric Interface (sary 1-1).
Settings fahatsiarovana
Ampidiro ny DDR Memory Settling Time. Izao no fotoana ilain'ny fitadidiana DDR hanombohana. Ny sandan'ny default dia 200 us. Jereo ny DDR Memory Data Sheet ho an'ny sanda mety hampidirina.
Ampiasao ny Settings Memory mba hanitsiana ny safidy fitadidianao ao amin'ny MDDR.

• Karazana fahatsiarovana - LPDDR, DDR2, na DDR3
• Sakan'ny data - 32-bit, 16-bit na 8-bit
• SECDED Enabled ECC - ON na OFF
• Tetika arbitration – Type-0, Type -1, Type-2, Type-3
• ID laharam-pahamehana ambony indrindra - Ny sanda manankery dia manomboka amin'ny 0 ka hatramin'ny 15
• Adiresy Width (bits) - Jereo ny DDR Memory Data Sheet momba ny isan'ny andalana, banky ary tsanganana bitika adiresy ho an'ny fahatsiarovana LPDDR/DDR2/DDR3 ampiasainao. safidio ny menio misintona hisafidianana ny sanda marina ho an'ny andalana/banky/tsanganana araka ny taratasin'ny angon-drakitra ao amin'ny fahatsiarovana LPDDR/DDR2/DDR3.

Fanamarihana: Ny isa ao amin'ny lisitra misintona dia manondro ny isan'ny bitika Adiresy, fa tsy ny isan'ny andalana/banky/tsanganana. Ho an'ny example, raha manana banky 4 ny fitadidianao DDR, mifidiana 2 (2 ²=4) ho an'ny banky. Raha manana banky 8 ny fitadidianao DDR dia mifidiana 3 (2³ =8) ho an'ny banky.

Fabric Interface Settings
Amin'ny alàlan'ny default, ny processeur Cortex-M3 mafy dia napetraka mba hidirana amin'ny DDR Controller. Azonao atao ihany koa ny mamela Master lamba hiditra amin'ny DDR Controller amin'ny alàlan'ny fampandehanana ny boaty fametahana Fabric Interface Setting. Amin'ity tranga ity dia azonao atao ny misafidy ny iray amin'ireto safidy manaraka ireto:

• Mampiasà Interface AXI - Ny Master lamba dia miditra amin'ny DDR Controller amin'ny alàlan'ny 64-bit AXI interface.
• Mampiasà Interface AHBLite tokana - Ny Master lamba dia miditra amin'ny DDR Controller amin'ny alàlan'ny interface AHB 32-bit tokana.
• Mampiasà Fifandraisana AHBLite roa - Mpitarika lamba roa no miditra amin'ny DDR Controller amin'ny fampiasana fifandraisana AHB 32-bit roa.
  Ny configuration view (sary 1-1) fanavaozana araka ny safidy Fabric Interface.

Herin'ny fiara I/O (DDR2 sy DDR3 ihany)
Mifidiana iray amin'ireto tanjaky ny fiara manaraka ireto ho an'ny DDR I/Os anao:

• Half Drive Hery
•  Herin'ny fiara feno

Libero SoC dia mametraka ny DDR I/O Standard ho an'ny rafitra MDDR anao mifototra amin'ny karazana DDR Memory anao sy ny I/O Drive Strength (araka ny hita ao amin'ny Tab le 1-1).
Tabilao 1-1 • Herin'ny fiara I/O sy karazana fitadidiana DDR

Karazana fitadidiana DDR	Half Strength Drive	Full Strength Drive
DDR3	SSTL15I	SSTL15II
DDR2	SSTL18I	SSTL18II
LPDDR	LPDRI	LPDRII

IO Standard (LPDDR ihany)
Mifidiana iray amin'ireto safidy manaraka ireto:

• LVCMOS18 (Hery ambany indrindra) ho an'ny fenitra LVCMOS 1.8V IO. Ampiasaina amin'ny fampiharana LPDDR1 mahazatra.
• LPDDRI Fanamarihana: Alohan'ny hisafidiananao ity fenitra ity dia ataovy azo antoka fa manohana an'io fenitra io ny biraonao. Tsy maintsy mampiasa io safidy io ianao rehefa mikendry ny M2S-EVAL-KIT na ny SF2-STARTER-KIT boards. Ny fenitra LPDDRI IO dia mitaky ny fametrahana resistor IMP_CALIB eo amin'ny solaitrabe.

IO Calibration (LPDDR ihany)
Mifidiana iray amin'ireto safidy manaraka ireto rehefa mampiasa ny fenitra LVCMOS18 IO:

• On
• Miala (mahazatra)

Ny calibration ON sy OFF dia manara-maso ny fampiasana bloc de calibration IO izay manitsy ny mpamily IO amin'ny resistor ivelany. Rehefa OFF dia mampiasa fanitsiana mpamily IO preset ny fitaovana.
Rehefa ON dia mitaky resistor 150-ohm IMP_CALIB hapetraka amin'ny PCB izany.
Izany no ampiasaina mba calibrate ny IO amin'ny PCB toetra. Na izany aza, rehefa apetraka amin'ny ON, dia mila apetraka ny resistor iray na tsy hanomboka ny fanaraha-maso fahatsiarovana.
Raha mila fanazavana fanampiny dia jereo ny AC393-SmartFusion2 sy IGLOO2 Board Design Guidelines Application
Fanamarihana ary ny SmartFusion2 SoC FPGA High Speed ​​DDR Interfaces Guide User.

MDDR Controller Configuration

Rehefa mampiasa ny MSS DDR Controller ianao mba hidirana amin'ny Memory DDR ivelany dia tsy maintsy amboarina ny Controller DDR amin'ny fotoana fiasana. Izany dia atao amin'ny alàlan'ny fanoratana angon-drakitra fanamafisana amin'ny rejisitra fanamafisam-peo DDR manokana. Miankina amin'ny toetran'ny fitadidiana DDR ivelany sy ny fampiharanao ity angon-drakitra fanamafisana ity. Ity fizarana ity dia manoritsoritra ny fomba fampidirana ireo mari-pamantarana fanamafisam-peo ao amin'ny mpandrindra mpandrindra MSS DDR sy ny fomba fitantanana ny angon-drakitra fikirakirana ho ampahany amin'ny vahaolana amin'ny Fampidirana Periferika ankapobeny.

MSS DDR Control Registers
Ny MSS DDR Controller dia manana rejisitra izay mila amboarina amin'ny fotoana fandehanana. Ny sandan'ny fanamafisam-peo ho an'ireo rejistra ireo dia maneho mari-pamantarana samihafa, toy ny maodely DDR, ny sakany PHY, ny maody vaky ary ny ECC. Raha mila fanazavana feno momba ny rejisitry ny fanamafisam-peo DDR, dia jereo ny SmartFusion2 SoC FPGA High Speed ​​DDR Interfaces Torolàlana ho an'ny mpampiasa.
MDDR Registers Configuration
Ampiasao ny kiheba Fampidirana fahatsiarovana (sary 2-1, sary 2-2, ary sary 2-3) ary fotoana fitadidiana (sary 2-4) mba hampidirana masontsivana mifanaraka amin'ny fitadidianao DDR sy ny fampiharana. Ny soatoavina ampidirinao amin'ireo tabilao ireo dia adika ho azy amin'ny sanda rejistra mety. Rehefa manindry mari-pamantarana manokana ianao, ny rejisitra mifandraika amin'izany dia voalaza ao amin'ny tontonana Famaritana Register (ampahany ambany amin'ny sary 1-1 amin'ny pejy 4).
Memory Initialization
Ny tabilao Memory Initialization dia ahafahanao manamboatra ny fomba tianao hanombohan'ny fahatsiarovana LPDDR/DDR2/DDR3 anao. Ny sakafo sy ny safidy hita ao amin'ny tabilao Memory Initialization dia miovaova arakaraka ny karazana fahatsiarovana DDR (LPDDR/DDR2/DDR3) ampiasainao. Jereo ny DDR Memory Data Sheet rehefa manamboatra ny safidy ianao. Rehefa manova na mampiditra sanda iray ianao dia manome anao ny anaran'ny rejisitra sy ny sandan'ny fisoratana anarana izay havaozina ny tontonana Famaritana Register. Ny soatoavina tsy mety dia asiana marika ho fampitandremana. Ny sary 2-1, ny sary 2-2, ary ny sary 2-3 dia mampiseho ny tabilao Initialization ho an'ny LPDDR, DDR2 ary DDR3.

• Fotoam-potoana - Safidio ny fomba 1T na 2T. Ao amin'ny 1T (ny fomba mahazatra), ny mpandrindra DDR dia afaka mamoaka baiko vaovao isaky ny tsingerin'ny famantaranandro. Ao amin'ny fomba 2T fotoana, ny DDR controller mihazona ny adiresy sy ny baiko fiara fitateram-bahoaka manan-kery mandritra ny roa tsingerin'ny famantaranandro. Izany dia mampihena ny fahombiazan'ny fiara fitateram-bahoaka amin'ny baiko iray isaky ny famantaranandro roa, saingy mampitombo avo roa heny ny habetsaky ny fametrahana sy ny fotoana fitazonana.
• Famelombelona-tena partial-array (LPDDR ihany). Ity endri-javatra ity dia natao ho an'ny fitsitsiana herinaratra ho an'ny LPDDR.
  Mifidiana iray amin'ireto manaraka ireto ho an'ny mpanara-maso hamelombelona ny habetsaky ny fitadidiana mandritra ny famelomana tena:
  - Fiara feno: Banky 0, 1,2, ary 3
  - Ampahany antsasany: Banky 0 sy 1
  - Fizarana ampahefatry: Bank 0
  – Array faha-valo: Bank 0 misy adiresy andalana MSB=0
  – Array fahenina ambin'ny folo: Banky 0 misy adiresy andalana MSB sy MSB-1 samy mitovy amin'ny 0.
  Ho an'ny safidy hafa rehetra, jereo ny DDR Memory Data Sheet rehefa manamboatra ny safidy ianao.
  

Fahatsiarovana ny fotoana
Ity tabilao ity dia ahafahanao manitsy ny mari-pamantarana Memory Timing. Jereo ny taratasin'ny fitadidiana LPDDR/ DDR2/DDR3 rehefa manamboatra ny mari-pamantarana Fahatsiarovana.
Rehefa manova na mampiditra sanda iray ianao dia manome anao ny anaran'ny rejisitra sy ny sandan'ny fisoratana anarana izay havaozina ny tontonana Famaritana Register. Ny soatoavina tsy mety dia asiana marika ho fampitandremana.

Manafatra DDR Configuration Files
Ho fanampin'ny fampidirana ny mari-pamantarana DDR Memory amin'ny alàlan'ny tabilao Memory Initialization sy Timing, azonao atao ny manafatra soatoavina rejistra DDR avy amin'ny file. Mba hanaovana izany, tsindrio ny bokotra Import Configuration ary mandehana mankany amin'ny lahatsoratra file misy anarana sy soatoavina rejistra DDR. Ny sary 2-5 dia mampiseho ny firafitry ny fanamafisana fanafarana.

Fanamarihana: Raha misafidy ny manafatra soatoavina fisoratana anarana ianao fa tsy mampiditra azy ireo amin'ny fampiasana ny GUI, dia tsy maintsy mamaritra ny soatoavina rejistra ilaina rehetra ianao. Jereo ny SmartFusion2 SoC FPGA High Speed ​​DDR Interfaces Torolàlana ho an'ny mpampiasa raha mila fanazavana fanampiny.

Fanondranana DDR Configuration Files
Azonao atao ihany koa ny manondrana ny angon-drakitra fikirakirana rejistra ankehitriny ho lahatsoratra file. izany file dia ahitana ny soatoavin'ny rejisitra nafaranao (raha misy) ary koa ireo kajy avy amin'ny masontsivana GUI nampidirinao tamin'ity fifanakalozan-kevitra ity.
Raha te-hanafoana ny fanovana nataonao tamin'ny rafitra rejistra DDR ianao dia azonao atao izany amin'ny Restore Default. Mariho fa esoriny avokoa ny angon-drakitra fikirakirana fisoratana anarana ary tsy maintsy manafatra na mamerina indray ity angona ity ianao. Ny angona dia averina amin'ny soatoavin'ny famerenan'ny fitaovana.
Data vokarina
Kitiho OK raha te hamorona ny fikirakirana. Mifototra amin'ny fidiranao ao amin'ny tabilao General, Memory Time and Memory Initialization, ny MDDR Configurator dia manisa ny sanda ho an'ny rejisitra fanamafisam-peo DDR rehetra ary manondrana ireo soatoavina ireo ao amin'ny tetikasanao firmware sy simulation. files. Ny naondrana file Ny syntax dia aseho amin'ny sary 2-6.

mikirao praogramanao

Rehefa mamorona ny SmartDesign ianao dia ireto manaraka ireto files dia novokarina ao amin'ny /firmware/driver_config/sys_config directory. IRETO files dia takiana amin'ny fototry ny fikirakirana CMSIS mba hanangonana araka ny tokony ho izy sy ahitana fampahalalana momba ny endrikao ankehitriny ao anatin'izany ny angon-drakitra fanamafisam-peo periferika sy ny fampahafantarana ny fanamafisana ny famantaranandro ho an'ny MSS. Aza ovaina ireo files amin'ny tanana satria amboarina indray izy ireo isaky ny amboarina indray ny famolavolana fakanao.

• sys_config.c
• sys_config.h
•  sys_config_mddr_define.h – angon-drakitra fanamafisana MDDR.
• Sys_config_fddr_define.h – angon-drakitra fanamafisana FDDR.
•  sys_config_mss_clocks.h – Famaritana famantaranandro MSS

Simulation
Rehefa mamorona ny SmartDesign mifandray amin'ny MSS anao ianao, ity simulation manaraka ity files dia novokarina ao amin'ny / lahatahiry simulation:

•  test.bfm - BFM ambony indrindra file izany no voalohany "vonoina" mandritra ny simulation izay mampiasa ny SmartFusion2 MSS 'Cortex-M3 processeur. Izy io dia manatanteraka ny peripheral_init.bfm sy user.bfm, amin'io filaharana io.
•  peripheral_init.bfm - Ahitana ny fomba fiasa BFM izay maka tahaka ny asa CMSIS :: SystemInit() mandeha amin'ny Cortex-M3 alohan'ny hidiranao ao amin'ny procédure main(). Amin'ny ankapobeny dia mandika ny angon-drakitra fanamafisam-peo ho an'ny periferika ampiasaina amin'ny famolavolana mankany amin'ny rejisitra fanamafisana periferika marina ary avy eo dia miandry ny fiomanana ny periferika rehetra alohan'ny hanamafisana fa afaka mampiasa ireo periferika ireo ny mpampiasa.
• MDDR_init.bfm - Misy baiko fanoratana BFM izay manoratra ny angon-drakitra fisoratana anarana MSS DDR nampidirinao (mampiasa ny fifanakalozan-dresaka Edit Registers etsy ambony) ao amin'ny rejisitra DDR Controller.
• user.bfm - Natao ho an'ny baikon'ny mpampiasa. Azonao atao ny manao simulate ny datapath amin'ny fampidirana ny baiko BFM anao manokana amin'ity file. Didy amin'ity file dia "hovonoina" rehefa vita ny peripheral_init.bfm.

Mampiasa ny files etsy ambony, dia simulate ho azy ny lalan'ny configuration. Mila manova ny user.bfm fotsiny ianao file hanao simulate ny datapath. Aza ovaina ny test.bfm, peripheral_init.bfm, na MDDR_init.bfm filetoy ireny files dia averina noforonina isaky ny amboarina indray ny famolavolana fakanao.

MSS DDR Configuration Path
Ny vahaolana momba ny fanombohana periferika dia mitaky fa, ankoatry ny famaritana ny soatoavin'ny rejisitra fanamafisam-peo MSS DDR, dia amboary ny lalan'ny angon-drakitra fanamafisana APB ao amin'ny MSS (FIC_2). Ny fiasan'ny SystemInit() dia manoratra ny angon-drakitra amin'ny rejisitra fanamafisana MDDR amin'ny alàlan'ny interface FIC_2 APB.
Fanamarihana: Raha mampiasa System Builder ianao dia apetraka sy mifandray ho azy ny lalan'ny fanamboarana.

Raha te handrindra ny interface FIC_2:

1. Sokafy ny fifanakalozan-dresaka FIC_2 configurator (sary 2-7) avy amin'ny MSS configurator.
2. Safidio ny Initialize periferika mampiasa Cortex-M3 safidy.
3. Ataovy azo antoka fa voamarika ny MSS DDR, toy ny blocs Fabric DDR/SERDES raha mampiasa azy ireo ianao.
4.  Kitiho ny OK raha tehirizina ny fandrindranao. Izany dia hampiharihary ny seranan-tsambo FIC_2 (famantaranandro, Reset, ary APB bus interfaces), araka ny aseho amin'ny sary 2-8.
5.  Mamorona MSS. Ny seranana FIC_2 (FIC_2_APB_MASTER, FIC_2_APB_M_PCLK ary FIC_2_APB_M_RESET_N) dia mibaribary eo amin'ny interface MSS ary azo ampifandraisina amin'ny CoreConfigP sy CoreResetP araka ny famaritana vahaolana momba ny Peripheral Initialization.

Raha mila antsipiriany feno momba ny fanamboarana sy fampifandraisana ny cores CoreConfigP sy CoreResetP dia jereo ny Torolàlana momba ny fampiasana peripheral Initialization.

Port Description

DDR PHY Interface
Tabilao 3-1 • Fifandraisana DDR PHY

Anaran'ny seranan-tsambo	tari-dalana	Description
MDDR_CAS_N	avy	DRAM CASN
MDDR_CKE	avy	DRAM CKE
MDDR_CLK	avy	Clock, lafiny P
MDDR_CLK_N	avy	Clock, lafiny N
MDDR_CS_N	avy	DRAM CSN
MDDR_ODT	avy	DRAM ODT
MDDR_RAS_N	avy	DRAM RASN
MDDR_RESET_N	avy	Reset DRAM ho an'ny DDR3. Aza miraharaha an'io famantarana io ho an'ny LPDDR sy DDR2 Interfaces. Mariho fa tsy ampiasaina amin'ny LPDDR sy DDR2 Interfaces.
MDDR_WE_N	avy	DRAM WEN
MDDR_ADDR[15:0]	avy	Dram Address bits
MDDR_BA[2:0]	avy	Adiresy Banky Dram
MDDR_DM_RDQS ([3:0]/[1:0]/[0])	INOUT	Dram Data Mask
MDDR_DQS ([3:0]/[1:0]/[0])	INOUT	Dram Data Strobe Input / Output - P Side
MDDR_DQS_N ([3:0]/[1:0]/[0])	INOUT	Dram Data Strobe Input / Output - N lafiny
MDDR_DQ ([31:0]/[15:0]/[7:0])	INOUT	DRAM Data Input/Output
MDDR_DQS_TMATCH_0_IN	IN	FIFO amin'ny signal
MDDR_DQS_TMATCH_0_OUT	avy	FIFO out signal
MDDR_DQS_TMATCH_1_IN	IN	FIFO amin'ny famantarana (32-bit ihany)
MDDR_DQS_TMATCH_1_OUT	avy	FIFO out signal (32-bit ihany)
MDDR_DM_RDQS_ECC	INOUT	Takelaka data Dram ECC
MDDR_DQS_ECC	INOUT	Dram ECC Data Strobe Input / Output - P Side
MDDR_DQS_ECC_N	INOUT	Dram ECC Data Strobe Input / Output - N lafiny
MDDR_DQ_ECC ([3:0]/[1:0]/[0])	INOUT	DRAM ECC Data Input/Output
MDDR_DQS_TMATCH_ECC_IN	IN	ECC FIFO amin'ny signal
MDDR_DQS_TMATCH_ECC_OUT	avy	ECC FIFO out signal (32-bit ihany)

Fanamarihana: Ny sakan'ny seranan-tsambo ho an'ny seranana sasany dia miova arakaraka ny fisafidianana ny sakan'ny PHY. Ny fanamarihana "[a: 0] / [b: 0] / [c: 0]" dia ampiasaina hanondroana seranana toy izany, izay ny "[a: 0]" dia manondro ny sakan'ny seranana rehefa voafantina ny sakan'ny PHY 32-bit. , “[b:0]” mifanitsy amin'ny sakan'ny PHY 16-bit, ary ny “[c:0]” dia mifanitsy amin'ny sakan'ny PHY 8-bit.

Fabric Master AXI Bus Interface
Table 3-2 • Fabric Master AXI Bus Interface

Anaran'ny seranan-tsambo	tari-dalana	Description
DDR_AXI_S_AWREADY	avy	Soraty ny adiresy vonona
DDR_AXI_S_WREADY	avy	Soraty ny adiresy vonona
DDR_AXI_S_BID[3:0]	avy	ID valiny
DDR_AXI_S_BRESP[1:0]	avy	Manorata valiny
DDR_AXI_S_BVALID	avy	Manorata valinteny manan-kery
DDR_AXI_S_ARREADY	avy	Vakio ny adiresy vonona
DDR_AXI_S_RID[3:0]	avy	Vakio ID Tag
DDR_AXI_S_RRESP[1:0]	avy	Vakio ny Valiny
DDR_AXI_S_RDATA[63:0]	avy	Vakio ny angona
DDR_AXI_S_RLAST	avy	Vakio farany Ity famantarana ity dia manondro ny famindrana farany amin'ny vaky vakiteny
DDR_AXI_S_RVALID	avy	Vakio ny adiresy manan-kery
DDR_AXI_S_AWID[3:0]	IN	Soraty ny adiresy ID
DDR_AXI_S_AWADDR[31:0]	IN	Soraty ny adiresy
DDR_AXI_S_AWLEN[3:0]	IN	Ny halavan'ny fipoahana
DDR_AXI_S_AWSIZE[1:0]	IN	Haben'ny fipoahana
DDR_AXI_S_AWBURST[1:0]	IN	Karazana fipoahana
DDR_AXI_S_AWLOCK[1:0]	IN	Karazana hidin-trano Ity famantarana ity dia manome fampahalalana fanampiny momba ny toetra atomika amin'ny famindrana
DDR_AXI_S_AWVALID	IN	Manorata adiresy manan-kery
DDR_AXI_S_WID[3:0]	IN	Soraty ID data tag
DDR_AXI_S_WDATA[63:0]	IN	Manorata angona
DDR_AXI_S_WSTRB[7:0]	IN	Manorata strobe
DDR_AXI_S_WLAST	IN	Soraty farany
DDR_AXI_S_WVALID	IN	Manorata manan-kery
DDR_AXI_S_BREADY	IN	Manorata vonona
DDR_AXI_S_ARID[3:0]	IN	Vakio ny adiresy ID
DDR_AXI_S_ARADDR[31:0]	IN	Vakio ny adiresy
DDR_AXI_S_ARLEN[3:0]	IN	Ny halavan'ny fipoahana
DDR_AXI_S_ARSIZE[1:0]	IN	Haben'ny fipoahana
DDR_AXI_S_ARBURST[1:0]	IN	Karazana fipoahana
DDR_AXI_S_ARLOCK[1:0]	IN	Karazana hidin-trano
DDR_AXI_S_ARVALID	IN	Vakio ny adiresy manan-kery
DDR_AXI_S_RREADY	IN	Vakio ny adiresy vonona

Table 3-2 • Fabric Master AXI Bus Interface (tohiny)

Anaran'ny seranan-tsambo	tari-dalana	Description
DDR_AXI_S_CORE_RESET_N	IN	MDDR Global Reset
DDR_AXI_S_RMW	IN	Manondro raha toa ka manan-kery amin'ny kapoka rehetra amin'ny fifindrana AXI ny bytes rehetra amin'ny lalana 64 bit. 0: Manondro fa ny bytes rehetra amin'ny beats rehetra dia manan-kery amin'ny fipoahana ary ny controller dia tokony hanoratra baiko. 1: Manondro fa tsy manan-kery ny bytes sasany ary ny baiko RMW dia tokony ho default Izy io dia sokajiana ho toy ny AXI manoratra adiresy fantsona sideband famantarana ary manan-kery amin'ny famantarana AWVALID. Ampiasaina ihany rehefa mandeha ny ECC.

Fabric Master AHB0 Bus Interface
Table 3-3 • Fabric Master AHB0 Bus Interface

Anaran'ny seranan-tsambo	tari-dalana	Description
DDR_AHB0_SHREADYOUT	avy	Andevo AHBL vonona - Rehefa avo lenta amin'ny fanoratana dia manondro ny MDDR dia vonona ny hanaiky angona ary rehefa avo lenta ny famakiana dia manondro fa manan-kery ny data
DDR_AHB0_SHRESP	avy	Satan'ny valin'ny AHBL - Rehefa voatosika ambony amin'ny faran'ny fifampiraharahana dia manondro fa nahavita fahadisoana ny fifampiraharahana. Rehefa midina ambany amin'ny faran'ny fifampiraharahana dia manondro fa vita soa aman-tsara ny fifampiraharahana.
DDR_AHB0_SHRDATA[31:0]	avy	AHBL mamaky angon-drakitra - Vakio ny angona avy amin'ny andevo MDDR mankany amin'ny tompon'ny lamba
DDR_AHB0_SHSEL	IN	Select andevo AHBL - Rehefa nohamafisina, ny MDDR no andevo AHBL voafantina amin'izao fotoana izao amin'ny fiara fitateram-bahoaka AHB.
DDR_AHB0_SHADDR[31:0]	IN	Adiresy AHBL - adiresy byte amin'ny interface AHBL
DDR_AHB0_SHBURST[2:0]	IN	Ny halavan'ny fipoahana AHBL
DDR_AHB0_SHSIZE[1:0]	IN	Haben'ny famindrana AHBL - Manondro ny haben'ny famindrana ankehitriny (8/16/32 byte ihany)
DDR_AHB0_SHTRANS[1:0]	IN	Karazana famindrana AHBL - Manondro ny karazana famindrana amin'izao fotoana izao
DDR_AHB0_SHMASTLOCK	IN	AHBL hidin-trano - Rehefa nanamafy fa ny famindrana amin'izao fotoana izao dia ampahany amin'ny raharaham-barotra mihidy
DDR_AHB0_SHWRITE	IN	AHBL manoratra - Rehefa avo dia manondro fa ny fifanakalozana ankehitriny dia fanoratana. Rehefa ambany dia manondro fa ny fifanakalozana ankehitriny dia vakiana
DDR_AHB0_S_HREADY	IN	AHBL vonona - Rehefa avo dia manondro fa ny MDDR dia vonona ny hanaiky fifampiraharahana vaovao
DDR_AHB0_S_HWDATA[31:0]	IN	AHBL manoratra angona - Manorata angona avy amin'ny tompon'ny lamba mankany amin'ny MDDR

Fabric Master AHB1 Bus Interface
Table 3-4 • Fabric Master AHB1 Bus Interface

Anaran'ny seranan-tsambo	tari-dalana	Description
DDR_AHB1_SHREADYOUT	avy	Andevo AHBL vonona - Rehefa avo lenta amin'ny fanoratana dia manondro ny MDDR dia vonona ny hanaiky angona ary rehefa avo lenta ny famakiana dia manondro fa manan-kery ny data
DDR_AHB1_SHRESP	avy	Satan'ny valin'ny AHBL - Rehefa voatosika ambony amin'ny faran'ny fifampiraharahana dia manondro fa nahavita fahadisoana ny fifampiraharahana. Rehefa midina ambany amin'ny faran'ny fifampiraharahana dia manondro fa vita soa aman-tsara ny fifampiraharahana.
DDR_AHB1_SHRDATA[31:0]	avy	AHBL mamaky angon-drakitra - Vakio ny angona avy amin'ny andevo MDDR mankany amin'ny tompon'ny lamba
DDR_AHB1_SHSEL	IN	Select andevo AHBL - Rehefa nohamafisina, ny MDDR no andevo AHBL voafantina amin'izao fotoana izao amin'ny fiara fitateram-bahoaka AHB.
DDR_AHB1_SHADDR[31:0]	IN	Adiresy AHBL - adiresy byte amin'ny interface AHBL
DDR_AHB1_SHBURST[2:0]	IN	Ny halavan'ny fipoahana AHBL
DDR_AHB1_SHSIZE[1:0]	IN	Haben'ny famindrana AHBL - Manondro ny haben'ny famindrana ankehitriny (8/16/32 byte ihany)
DDR_AHB1_SHTRANS[1:0]	IN	Karazana famindrana AHBL - Manondro ny karazana famindrana amin'izao fotoana izao
DDR_AHB1_SHMASTLOCK	IN	AHBL hidin-trano - Rehefa nanamafy fa ny famindrana amin'izao fotoana izao dia ampahany amin'ny raharaham-barotra mihidy
DDR_AHB1_SHWRITE	IN	AHBL manoratra - Rehefa avo dia manondro fa ny fifanakalozana ankehitriny dia fanoratana. Rehefa ambany dia manondro fa ny fifanakalozana ankehitriny dia vakiana.
DDR_AHB1_SHREADY	IN	AHBL vonona - Rehefa avo dia manondro fa ny MDDR dia vonona ny hanaiky fifampiraharahana vaovao
DDR_AHB1_SHWDATA[31:0]	IN	AHBL manoratra angona - Manorata angona avy amin'ny tompon'ny lamba mankany amin'ny MDDR

Fahatsiarovana malefaka Controller Mode AXI Bus Interface
Tabilao 3-5 • Fomba fanaraha-maso malefaka AXI Bus Interface

Anaran'ny seranan-tsambo	tari-dalana	Description
SMC_AXI_M_WLAST	avy	Soraty farany
SMC_AXI_M_WVALID	avy	Manorata manan-kery
SMC_AXI_M_AWLEN[3:0]	avy	Ny halavan'ny fipoahana
SMC_AXI_M_AWBURST[1:0]	avy	Karazana fipoahana
SMC_AXI_M_BREADY	avy	Vonona ny valiny
SMC_AXI_M_AWVALID	avy	Manorata adiresy manan-kery
SMC_AXI_M_AWID[3:0]	avy	Soraty ny adiresy ID
SMC_AXI_M_WDATA[63:0]	avy	Soraty Data
SMC_AXI_M_ARVALID	avy	Vakio ny adiresy manan-kery
SMC_AXI_M_WID[3:0]	avy	Soraty ID data tag
SMC_AXI_M_WSTRB[7:0]	avy	Manorata strobe
SMC_AXI_M_ARID[3:0]	avy	Vakio ny adiresy ID
SMC_AXI_M_ARADDR[31:0]	avy	Vakio ny adiresy
SMC_AXI_M_ARLEN[3:0]	avy	Ny halavan'ny fipoahana
SMC_AXI_M_ARSIZE[1:0]	avy	Haben'ny fipoahana
SMC_AXI_M_ARBURST[1:0]	avy	Karazana fipoahana
SMC_AXI_M_AWADDR[31:0]	avy	Manorata Adiresy
SMC_AXI_M_RREADY	avy	Vakio ny adiresy vonona
SMC_AXI_M_AWSIZE[1:0]	avy	Haben'ny fipoahana
SMC_AXI_M_AWLOCK[1:0]	avy	Karazana hidin-trano Ity famantarana ity dia manome fampahalalana fanampiny momba ny toetra atomika amin'ny famindrana
SMC_AXI_M_ARLOCK[1:0]	avy	Karazana hidin-trano
SMC_AXI_M_BID[3:0]	IN	ID valiny
SMC_AXI_M_RID[3:0]	IN	Vakio ID Tag
SMC_AXI_M_RRESP[1:0]	IN	Vakio ny Valiny
SMC_AXI_M_BRESP[1:0]	IN	Manorata valiny
SMC_AXI_M_AWREADY	IN	Soraty ny adiresy vonona
SMC_AXI_M_RDATA[63:0]	IN	Vakio ny angona
SMC_AXI_M_WREADY	IN	Manorata vonona
SMC_AXI_M_BVALID	IN	Manorata valinteny manan-kery
SMC_AXI_M_ARREADY	IN	Vakio ny adiresy vonona
SMC_AXI_M_RLAST	IN	Vakio farany Ity famantarana ity dia manondro ny famindrana farany amin'ny vaky vakiteny
SMC_AXI_M_RVALID	IN	Vakio Valiny

Fomba fanaraha-maso malefaka AHB0 Bus Interface
Tabilao 3-6 • Fomba fanaraha-maso malefaka AHB0 Fifandraisan'ny fiara fitaterana

Anaran'ny seranan-tsambo	tari-dalana	Description
SMC_AHB_M_HBURST[1:0]	avy	Ny halavan'ny fipoahana AHBL
SMC_AHB_M_HTRANS[1:0]	avy	Karazana famindrana AHBL - Manondro ny karazana famindrana amin'izao fotoana izao.
SMC_AHB_M_HMASTLOCK	avy	AHBL hidin-trano - Rehefa nanamafy fa ny famindrana amin'izao fotoana izao dia ampahany amin'ny raharaham-barotra mihidy
SMC_AHB_M_HWRITE	avy	AHBL manoratra - Rehefa avo dia manondro fa ny fifanakalozana ankehitriny dia fanoratana. Rehefa ambany dia manondro fa ny fifanakalozana ankehitriny dia vakiana
SMC_AHB_M_HSIZE[1:0]	avy	Haben'ny famindrana AHBL - Manondro ny haben'ny famindrana ankehitriny (8/16/32 byte ihany)
SMC_AHB_M_HWDATA[31:0]	avy	AHBL manoratra angona - Manorata angona avy amin'ny MSS master mankany amin'ny lamba Soft Memory Controller
SMC_AHB_M_HADDR[31:0]	avy	Adiresy AHBL - adiresy byte amin'ny interface AHBL
SMC_AHB_M_HRESP	IN	Satan'ny valin'ny AHBL - Rehefa voatosika ambony amin'ny faran'ny fifampiraharahana dia manondro fa nahavita fahadisoana ny fifampiraharahana. Rehefa midina ambany amin'ny faran'ny fifampiraharahana dia manondro fa vita soa aman-tsara ny fifampiraharahana
SMC_AHB_M_HRDATA[31:0]	IN	AHBL mamaky angon-drakitra - Vakio ny angona avy amin'ny lamba Soft Memory Controller amin'ny MSS master
SMC_AHB_M_HREADY	IN	AHBL vonona - Ny ambony dia manondro fa ny bus AHBL dia vonona ny hanaiky ny fifampiraharahana vaovao

Product Support

Ny Microsemi SoC Products Group dia manohana ny vokatra amin'ny serivisy fanohanana isan-karazany, ao anatin'izany ny Serivisy mpanjifa, Foibe fanohanana ara-teknika ho an'ny mpanjifa, a webtranokala, mailaka elektronika, ary biraon'ny varotra maneran-tany. Ity tovana ity dia misy fampahalalana momba ny fifandraisana amin'ny Microsemi SoC Products Group sy ny fampiasana ireo tolotra fanohanana ireo.
Serivisy ho an'ny mpanjifa
Mifandraisa amin'ny Sampan-draharahan'ny Mpanjifa ho an'ny fanohanana vokatra tsy ara-teknika, toy ny vidin'ny vokatra, ny fanavaozana ny vokatra, ny vaovao farany, ny toetry ny kaomandy ary ny fanomezan-dàlana.
Avy any Amerika Avaratra, antsoy ny 800.262.1060
Avy amin'ny tontolo hafa, antsoy ny 650.318.4460
Fax, na aiza na aiza manerana izao tontolo izao, 650.318.8044
Foibe fanohanana ara-teknika ho an'ny mpanjifa
Ny Microsemi SoC Products Group dia miasa ao amin'ny Foibe Fanohanana ara-teknika ho an'ny mpanjifa miaraka amin'ireo injeniera mahay izay afaka manampy amin'ny famaliana ny fanontanianao momba ny fitaovanao, rindrambaiko ary famolavolana momba ny Microsemi SoC Products. Ny Foibe Fanohanana ara-teknika ho an'ny mpanjifa dia mandany fotoana betsaka amin'ny famoronana naoty fampiharana, valin'ny fanontaniana momba ny tsingerin'ny famolavolana mahazatra, antontan-taratasy momba ireo olana fantatra, ary FAQ isan-karazany. Noho izany, alohan'ny hifandraisanao aminay, tsidiho azafady ny loharano an-tserasera. Tena azo inoana fa efa namaly ny fanontanianao izahay.
Tohana ara-teknika
Ho an'ny Microsemi SoC Products Support, tsidiho http://www.microsemi.com/products/fpga-soc/design-support/fpga-soc-support.
Webtoerana
Azonao atao ny mijery ireo fampahalalana ara-teknika sy tsy ara-teknika isan-karazany ao amin'ny pejy fandraisana Microsemi SoC Products Group, ao amin'ny www.microsemi.com/soc.
Mifandraisa amin'ny Foibe fanohanana ara-teknika ho an'ny mpanjifa
Injeniera mahay indrindra miasa ao amin'ny Foibe fanohanana ara-teknika. Ny foibe fanohanana ara-teknika dia azo ifandraisana amin'ny mailaka na amin'ny alàlan'ny Microsemi SoC Products Group website.
mailaka
Azonao atao ny mampita ny fanontanianao ara-teknika amin'ny adiresy mailakay ary mahazo valiny amin'ny alàlan'ny mailaka, fax, na telefaona. Ary koa, raha manana olana amin'ny famolavolana ianao dia azonao atao ny mandefa mailaka ny famolavolanao files hahazo fanampiana. Manara-maso tsy tapaka ny kaonty mailaka izahay mandritra ny andro. Rehefa mandefa ny fangatahanao aminay dia ataovy izay hahazoanao antoka ny anaranao feno, ny anaran'ny orinasa, ary ny fampahalalana momba ny fifandraisanao mba hikarakarana tsara ny fangatahanao.
Ny adiresy mailaka fanohanana ara-teknika dia soc_tech@microsemi.com.
Ny raharahako
Ny mpanjifa Microsemi SoC Products Group dia afaka mandefa sy manara-maso ireo tranga ara-teknika amin'ny Internet amin'ny alàlan'ny fandehanana any amin'ny My Cases.
Any ivelan'i Etazonia
Afaka mifandray amin'ny fanohanana ara-teknika amin'ny alàlan'ny mailaka ny mpanjifa mila fanampiana ivelan'ny faritr'ora amerikana (soc_tech@microsemi.com) na mifandray amin'ny biraon'ny varotra eo an-toerana.
Tsidiho ny About Us ho an'ny lisitry ny biraon'ny varotra sy ny fifandraisana amin'ny orinasa.
Ny lisitry ny biraon'ny varotra dia azo jerena ao amin'ny www.microsemi.com/soc/company/contact/default.aspx.
Fanohanana ara-teknika ITAR
Raha mila fanohanana ara-teknika momba ny RH sy RT FPGA izay fehezin'ny International Traffic in Arms Regulations (ITAR), mifandraisa aminay amin'ny alàlan'ny soc_tech_itar@microsemi.com. Raha tsy izany, ao anatin'ny My Cases, mifidiana Eny ao amin'ny lisitry ny fidinana ITAR. Raha mila lisitra feno momba ny FPGA Microsemi fehezin'ny ITAR, tsidiho ny ITAR web pejy.

Momba ny Microsemi
Microsemi Corporation (Nasdaq: MSCC) dia manolotra portfolio feno semiconductor sy vahaolana rafitra ho an'ny fifandraisana, fiarovana & fiarovana, aerospace ary tsena indostrialy. Ny vokatra dia ahitana ny fampandehanana avo lenta sy ny taratra mahery vaika analoga mifangaro famantarana mifangaro, FPGA, SoC ary ASIC; vokatra fitantanana herinaratra; fitaovana ara-potoana sy fampifanarahana ary vahaolana amin'ny fotoana marina, mametraka ny fenitry izao tontolo izao momba ny fotoana; fitaovana fanodinana feo; RF vahaolana; singa miavaka; Vahaolana fitahirizana sy fifandraisana amin'ny orinasa, teknolojia fiarovana ary anti-t azo scalableampny vokatra; Vahaolana Ethernet; Power-over-Ethernet IC sy midspans; ary koa ny fahaiza-manao famolavolana sy serivisy. Microsemi dia manana foibe any Aliso Viejo, Calif. ary manana mpiasa 4,800 eo ho eo eran-tany. Mianara bebe kokoa amin'ny www.microsemi.com.
Ny Microsemi dia tsy manao antoka, misolo tena, na miantoka momba ny fampahalalana voarakitra ato na ny maha-mety ny vokatra sy ny serivisiny amin'ny tanjona manokana, ary ny Microsemi dia tsy mandray andraikitra na inona na inona mitranga amin'ny fampiharana na fampiasana vokatra na faritra. Ny vokatra amidy eto sy ny vokatra hafa amidin'i Microsemi dia iharan'ny fitsapana voafetra ary tsy tokony hampiasaina miaraka amin'ny fitaovana na fampiharana mitsikera iraka. Ny fepetra rehetra momba ny fampisehoana dia heverina fa azo itokisana nefa tsy voamarina, ary ny mpividy dia tsy maintsy mitarika sy mamita ny zava-bita rehetra sy ny fitsapana hafa momba ny vokatra, irery ary miaraka amin'ny, na napetraka amin'ny vokatra farany. Ny mpividy dia tsy miantehitra amin'ny angon-drakitra sy ny fepetra momba ny fampisehoana na ny mari-pamantarana omen'ny Microsemi. Anjaran'ny Mpividy ny mamaritra tsy miankina ny maha-mety ny vokatra rehetra ary ny mitsapa sy manamarina izany. Ny fampahalalana nomen'ny Microsemi eto ambany dia omena "toy ny misy, aiza" ary miaraka amin'ny lesoka rehetra, ary ny loza rehetra mifandraika amin'izany fampahalalana izany dia an'ny Mpividy tanteraka. Ny Microsemi dia tsy manome, mazava na an-kolaka, ho an'ny antoko na iza na iza zo patanty, fahazoan-dàlana, na zo IP hafa, na momba izany fampahalalana izany na zavatra voalaza amin'ny fampahalalana toy izany. Ny fampahalalana omena ato amin'ity antontan-taratasy ity dia an'ny Microsemi, ary i Microsemi dia manana zo hanao fanovana amin'ny fampahalalana ato amin'ity antontan-taratasy ity na amin'ny vokatra sy serivisy amin'ny fotoana rehetra tsy misy fampandrenesana.

Ny sandan'ny anjara Microsemi Corporate Headquarters
One Enterprise, Aliso Viejo,
CA 92656 Etazonia
Any Etazonia: +1 800-713-4113
Any ivelan'i Etazonia: +1 949-380-6100
Varotra: +1 949-380-6136
Fax: +1 949-215-4996
mailaka: sales.support@microsemi.com

©2016 Microsemi Corporation. Zo rehetra voatokana. Ny Microsemi sy ny logo Microsemi dia marika famantarana ny Microsemi Corporation. Ny marika sy marika serivisy hafa rehetra dia fananan'ny tompony tsirairay avy.

5-02-00377-5/11.16

Documents / Loharano

Microsemi SmartFusion2 MSS DDR Controller Configuration [pdf] Torolàlana ho an'ny mpampiasa SmartFusion2 MSS DDR Configuration, SmartFusion2 MSS, DDR Controller Configuration, Configuration Controller

References

• User Manual