SmartFusion2 MSS
د DDR کنټرولر ترتیب
Libero SoC v11.6 او وروسته 

پیژندنه

د SmartFusion2 MSS یو ایمبیډ شوی DDR کنټرولر لري. دا DDR کنټرولر د دې لپاره دی چې د آف چپ DDR حافظه کنټرول کړي. د MDDR کنټرولر د MSS او همدارنګه د FPGA پارچه څخه لاسرسی کیدی شي. سربیره پردې ، د DDR کنټرولر هم له پامه غورځیدلی شي ، د FPGA پارچه (نرم کنټرولر حالت (SMC)) ته اضافي انٹرفیس چمتو کوي.
د MSS DDR کنټرولر په بشپړه توګه تنظیم کولو لپاره، تاسو باید:

1. د MDDR ترتیب کونکي په کارولو سره ډیټاپاټ غوره کړئ.
2. د DDR کنټرولر راجسترونو لپاره د راجستر ارزښتونه تنظیم کړئ.
3. د MSS CCC ترتیب کونکي په کارولو سره د DDR حافظې ساعت فریکونسی او FPGA پارچه د MDDR ساعت تناسب (که اړتیا وي) غوره کړئ.
4. د کنټرولر د APB ترتیب کولو انٹرفیس سره وصل کړئ لکه څنګه چې د پریفیریل ابتکار حل لخوا تعریف شوی. د سیسټم جوړونکي لخوا جوړ شوي د MDDR ابتدايي سرکټرۍ لپاره، په 13 مخ او 2-7 شکل کې د "MSS DDR ترتیب کولو لاره" ته مراجعه وکړئ.
   تاسو کولی شئ د سټایلون (د سیسټم جوړونکي لخوا نه) د پریفیریل ابتکار په کارولو سره خپل د پیل کولو سرکټري هم رامینځته کړئ. د SmartFusion2 سټینډالون پیری فیرل پیل کولو کارونکي لارښود ته مراجعه وکړئ.

د MDDR ترتیب کوونکی

د MDDR ترتیب کوونکی د MSS DDR کنټرولر لپاره د ټولیز ډیټاپاټ او بهرني DDR حافظې پیرامیټونو تنظیم کولو لپاره کارول کیږي.

عمومي ټب ستاسو د حافظې او فیبریک انٹرفیس تنظیمات تنظیموي (شکل 1-1).
د حافظې ترتیبات
د DDR حافظې د تنظیم کولو وخت دننه کړئ. دا هغه وخت دی چې د DDR حافظه پیل کولو ته اړتیا لري. اصلي ارزښت 200 us دی. د سم ارزښت د ننوتلو لپاره خپل د DDR حافظې ډیټا شیټ ته مراجعه وکړئ.
په MDDR کې ستاسو د حافظې اختیارونو تنظیم کولو لپاره د حافظې ترتیبات وکاروئ.

• د حافظې ډول - LPDDR، DDR2، یا DDR3
• د معلوماتو عرض - 32-bit، 16-bit یا 8-bit
• SECDED فعال شوی ECC - آن یا بند
• د منځګړیتوب سکیم – ډول-0، ډول-1، ډول-2، ډول-3
• د لوړ لومړیتوب ID - د اعتبار وړ ارزښتونه د 0 څخه تر 15 پورې دي
• د پتې پلنوالی (بټونه) - د LPDDR/DDR2/DDR3 حافظې لپاره چې تاسو یې کاروئ د قطار، بانک، او کالم پته بټونو شمیر لپاره د DDR حافظې ډیټا شیټ ته مراجعه وکړئ. د LPDDR/DDR2/DDR3 حافظې د ډیټا شیټ سره سم د قطارونو/بانکونو/کالمونو لپاره سم ارزښت غوره کولو لپاره د پل ښکته مینو غوره کړئ.

یادونه: د پلټ-ډاون لیست کې شمیره د پته بټونو شمیر ته اشاره کوي، نه د قطارونو / بانکونو / کالمونو مطلق شمیر. د مثال لپارهampکه ستاسو د DDR حافظه 4 بانکونه ولري، د بانکونو لپاره 2 (2 ²=4) غوره کړئ. که ستاسو د DDR حافظه 8 بانکونه ولري، د بانکونو لپاره 3 (2³ = 8) غوره کړئ.

د فیبرک انٹرفیس تنظیمات
د ډیفالټ په واسطه، هارډ کورټیکس-M3 پروسیسر د DDR کنټرولر ته د لاسرسي لپاره تنظیم شوی. تاسو کولی شئ د فیبریک ماسټر ته اجازه ورکړئ چې د فیبریک انٹرفیس تنظیم کولو چیک باکس فعالولو سره DDR کنټرولر ته لاسرسی ومومئ. په دې حالت کې، تاسو کولی شئ د لاندې انتخابونو څخه یو غوره کړئ:

• د AXI انٹرفیس وکاروئ - د فیبرک ماسټر د 64-bit AXI انٹرفیس له لارې DDR کنټرولر ته لاسرسی لري.
• یو واحد AHBLite انٹرفیس وکاروئ - د فیبرک ماسټر د یو واحد 32-bit AHB انٹرفیس له لارې DDR کنټرولر ته لاسرسی لري.
• دوه AHBLite انٹرفیسونه وکاروئ - دوه د فیبرک ماسټران د دوه 32-bit AHB انٹرفیسونو په کارولو سره DDR کنټرولر ته لاسرسی لري.
  تشکیلات view (شکل 1-1) ستاسو د فیبرک انٹرفیس انتخاب سره سم تازه کول.

د I/O ډرایو ځواک (یوازې DDR2 او DDR3)
د خپل DDR I/Os لپاره د لاندې ډرایو ځواک څخه یو غوره کړئ:

• د نیم چلولو ځواک
•  د بشپړ ډرایو ځواک

Libero SoC ستاسو د DDR حافظې ډول او د I/O ډرایو ځواک پراساس ستاسو د MDDR سیسټم لپاره DDR I/O معیاري ټاکي (لکه څنګه چې په 1-1 ټب کې ښودل شوي).
جدول 1-1 • د I/O ډرایو ځواک او د DDR حافظې ډول

د DDR حافظې ډول	د نیم ځواک ډرایو	د بشپړ ځواک ډرایو
DDR3	SSTL15I	SSTL15II
DDR2	SSTL18I	SSTL18II
LPDDR	LPDRI	LPDRI

IO معیاري (یوازې LPDDR)
د لاندې انتخابونو څخه یو غوره کړئ:

• د LVCMOS 18V IO معیار لپاره LVCMOS1.8 (ټیټ بریښنا). په عادي LPDDR1 غوښتنلیکونو کې کارول کیږي.
• LPDDRI یادونه: مخکې له دې چې تاسو دا معیار غوره کړئ، ډاډ ترلاسه کړئ چې ستاسو بورډ د دې معیار ملاتړ کوي. تاسو باید دا اختیار وکاروئ کله چې M2S-EVAL-KIT یا SF2-STARTER-KIT بورډونه په نښه کړئ. د LPDDRI IO معیارونه اړتیا لري چې په بورډ کې د IMP_CALIB ریزسټر نصب شي.

IO کیلیبریشن (یوازې LPDDR)
د لاندې اختیارونو څخه یو غوره کړئ کله چې د LVCMOS18 IO معیار کاروئ:

• On
• بند (معمولی)

کیلیبریشن ON او OF په اختیاري توګه د IO کیلیبریشن بلاک کارول کنټرولوي چې د IO ډرایورونه بهرني مقاومت ته کیلیبریټ کوي. کله چې بند وي، وسیله د مخکینۍ IO ډرایور سمون کاروي.
کله چې فعال وي، دا په PCB کې د نصبولو لپاره 150-ohm IMP_CALIB ریزسټر ته اړتیا لري.
دا د PCB ځانګړتیاو ته د IO کیلیبریټ کولو لپاره کارول کیږي. په هرصورت، کله چې ON ته ټاکل کیږي، یو ریزورور نصبولو ته اړتیا لري یا د حافظې کنټرولر به پیل نشي.
د نورو معلوماتو لپاره، مراجعه وکړئ AC393-SmartFusion2 او IGLOO2 بورډ ډیزاین لارښود غوښتنلیک
نوټ او د SmartFusion2 SoC FPGA د لوړ سرعت DDR انٹرفیس کارن لارښود.

د MDDR کنټرولر ترتیب

کله چې تاسو د خارجي DDR حافظې ته د لاسرسي لپاره د MSS DDR کنټرولر کاروئ، د DDR کنټرولر باید د چلولو په وخت کې تنظیم شي. دا د وقف شوي DDR کنټرولر ترتیب کولو راجسترونو ته د ترتیب کولو ډیټا لیکلو سره ترسره کیږي. د دې ترتیب کولو ډاټا د بهرني DDR حافظې او ستاسو غوښتنلیک ځانګړتیاو پورې اړه لري. دا برخه تشریح کوي چې څنګه د MSS DDR کنټرولر تنظیم کونکي کې د دې ترتیب کولو پیرامیټرو ته ننوځي او څنګه د ترتیب کولو ډیټا د عمومي پریفیریل ابتکار حل برخې په توګه اداره کیږي.

د MSS DDR کنټرول راجسترونه
د MSS DDR کنټرولر د راجسترونو سیټ لري چې د چلولو په وخت کې تنظیم کولو ته اړتیا لري. د دې راجسترونو لپاره د ترتیب کولو ارزښتونه مختلف پیرامیټونه څرګندوي، لکه د DDR حالت، PHY عرض، برسټ حالت، او ECC. د DDR کنټرولر ترتیب کولو راجسترونو په اړه د بشپړ توضیحاتو لپاره، د SmartFusion2 SoC FPGA لوړ سرعت DDR انٹرفیس کارونکي لارښود ته مراجعه وکړئ.
MDDR د راجستر کولو ترتیب
د حافظې ابتکار (شکل 2-1، شکل 2-2، او شکل 2-3) او د حافظې وخت (شکل 2-4) ټبونه وکاروئ ترڅو پیرامیټرونه دننه کړئ چې ستاسو د DDR حافظې او غوښتنلیک سره مطابقت لري. هغه ارزښتونه چې تاسو په دې ټبونو کې دننه کوئ په اتوماتيک ډول د راجستر مناسب ارزښتونو ته ژباړل کیږي. کله چې تاسو په یو ځانګړي پیرامیټر کلیک وکړئ، د هغې اړوند راجستر د راجستر توضیحاتو پین کې تشریح شوی (په 1 مخ کې په 1-4 شکل کې ښکته برخه).
د حافظې ابتکار
د حافظې پیل کولو ټب تاسو ته اجازه درکوي هغه لارې تنظیم کړئ چې تاسو غواړئ خپل LPDDR/DDR2/DDR3 یادونه پیل کړئ. د حافظې د پیل کولو ټب کې موجود مینو او اختیارونه د DDR حافظې (LPDDR/DDR2/DDR3) ډول سره توپیر لري چې تاسو یې کاروئ. خپل د DDR حافظې ډیټا شیټ ته مراجعه وکړئ کله چې تاسو اختیارونه تنظیم کړئ. کله چې تاسو ارزښت بدل کړئ یا داخل کړئ، د راجستر توضیحات پین تاسو ته د راجستر نوم او راجستر ارزښت درکوي چې تازه شوی. ناسم ارزښتونه د خبرتیا په توګه بیرغ شوي دي. شکل 2-1، شکل 2-2، او 2-3 شکل په ترتیب سره د LPDDR، DDR2 او DDR3 لپاره د پیل کولو ټب ښیي.

• د وخت حالت - د 1T یا 2T وخت حالت غوره کړئ. په 1T (ډیفالټ حالت) کې، د DDR کنټرولر کولی شي په هر ساعت دوره کې نوی کمانډ صادر کړي. د 2T مهال ویش حالت کې، د DDR کنټرولر پته او کمانډ بس د دوه ساعتو دورو لپاره اعتبار لري. دا په هر دوه ساعتو کې یو کمانډ ته د بس موثریت کموي، مګر دا د ترتیب اندازه او وخت دوه چنده کوي.
• د جزوی سرې ځان تازه کول (یوازې LPDDR). دا خصوصیت د LPDDR لپاره د بریښنا سپمولو لپاره دی.
  د ځان تازه کولو پرمهال د حافظې مقدار تازه کولو لپاره د کنټرولر لپاره لاندې څخه یو غوره کړئ:
  - بشپړ لړۍ: بانکونه 0، 1,2،3، او XNUMX
  - نیم سرې: بانکونه 0 او 1
  – څلورمه برخه: بانک 0
  - یو اتم صف: بانک 0 د قطار پته MSB=0 سره
  - یو شپاړسمه صف: بانک 0 د قطار پته MSB او MSB-1 سره دواړه مساوي 0.
  د نورو ټولو اختیارونو لپاره، خپل د DDR حافظې ډیټا شیټ ته مراجعه وکړئ کله چې تاسو اختیارونه تنظیم کړئ.
  

د حافظې وخت
دا ټب تاسو ته اجازه درکوي د حافظې وخت پیرامیټونه تنظیم کړئ. د خپل LPDDR/DDR2/DDR3 حافظې ډیټا شیټ ته مراجعه وکړئ کله چې د حافظې وخت پیرامیټرونه تنظیم کړئ.
کله چې تاسو ارزښت بدل کړئ یا داخل کړئ، د راجستر توضیحات پین تاسو ته د راجستر نوم او راجستر ارزښت درکوي چې تازه شوی. ناسم ارزښتونه د خبرتیا په توګه بیرغ شوي دي.

د DDR ترتیب واردول Files
د حافظې ابتکار او د وخت ټبونو په کارولو سره د DDR حافظې پیرامیټونو ته د ننوتلو سربیره ، تاسو کولی شئ د DDR راجستر ارزښتونه له یو څخه وارد کړئ. file. د دې کولو لپاره، د وارداتو ترتیب تڼۍ کلیک وکړئ او متن ته لاړ شئ file د DDR راجستر نومونه او ارزښتونه لري. شکل 2-5 د وارداتو ترتیب ترکیب ښیي.

یادونه: که تاسو د GUI په کارولو سره د ننوتلو پرځای د راجستر ارزښتونو واردول غوره کړئ، تاسو باید ټول اړین راجستر ارزښتونه مشخص کړئ. د توضیحاتو لپاره د SmartFusion2 SoC FPGA لوړ سرعت DDR انٹرفیس کارونکي لارښود ته مراجعه وکړئ.

د DDR ترتیب صادرول Files
تاسو کولی شئ د اوسني راجستر تنظیم کولو ډاټا په متن کې صادر کړئ file. دا file د راجستر ارزښتونه به ولري چې تاسو یې وارد کړي (که کوم وي) او همدارنګه هغه چې د GUI پیرامیټونو څخه حساب شوي چې تاسو پدې ډیالوګ کې داخل کړي.
که تاسو غواړئ هغه بدلونونه چې تاسو د DDR راجستر ترتیب کې کړي دي بیرته راګرځول غواړئ، تاسو کولی شئ دا د ډیفالټ بیا رغولو سره ترسره کړئ. په یاد ولرئ چې دا ټول د راجستر کولو ترتیبات ډیټا حذف کوي او تاسو باید دا ډاټا بیا وارد کړئ یا بیا داخل کړئ. ډاټا د هارډویر ری سیٹ ارزښتونو ته بیا تنظیم شوي.
تولید شوي ډاټا
د تشکیلاتو د جوړولو لپاره په OK کلیک وکړئ. په عمومي ، د حافظې وخت او د حافظې د پیل کولو ټبونو کې ستاسو د ننوتلو پراساس ، د MDDR ترتیب کوونکی د ټولو DDR ترتیب کولو راجسترونو لپاره ارزښتونه محاسبه کوي او دا ارزښتونه ستاسو د فرم ویئر پروژې او سمولیشن ته صادروي. files. صادر شوي دي file ترکیب په 2-6 شکل کې ښودل شوی.

فرم ویئر

کله چې تاسو سمارټ ډیزاین تولید کړئ، لاندې files په کې پیدا کیږي /firmware/drivers_config/sys_config لارښود. دا files د CMSIS فرم ویئر کور لپاره اړین دي چې په سمه توګه تالیف کړي او ستاسو د اوسني ډیزاین په اړه معلومات ولري پشمول د MSS لپاره د پردې ترتیب کولو ډاټا او د ساعت ترتیب کولو معلومات. دا ترمیم مه کوئ fileپه لاسي ډول لکه څنګه چې دوی هرکله چې ستاسو د روټ ډیزاین بیا رامینځته کیږي بیا رامینځته کیږي.

• sys_config.c
• sys_config.h
•  sys_config_mddr_define.h - د MDDR ترتیب کولو ډاټا.
• Sys_config_fddr_define.h - د FDDR ترتیب کولو ډاټا.
•  sys_config_mss_clocks.h – د MSS ساعتونو ترتیب

سمول
کله چې تاسو د خپل MSS سره تړلې سمارټ ډیزاین تولید کړئ، لاندې سمول files په کې پیدا کیږي د سمولو لارښود:

•  test.bfm - د لوړې کچې BFM file دا د هر ډول سمولیشن په جریان کې لومړی "اعدام شوی" دی چې د SmartFusion2 MSS Cortex-M3 پروسیسر تمرین کوي. دا په دې ترتیب کې peripheral_init.bfm او user.bfm اجرا کوي.
•  peripheral_init.bfm – د BFM کړنلاره لري چې د CMSIS::SystemInit() فعالیت تقلید کوي مخکې له دې چې تاسو اصلي() طرزالعمل ته ننوځي په Cortex-M3 کې چلیږي. دا په لازمي ډول د ډیزاین کې کارول شوي هر پریفیرال لپاره د تنظیم کولو ډیټا کاپي کوي د سم پرفیریل تشکیلاتو راجسترونو ته او بیا انتظار کوي ترڅو ټول پریفیرالونه چمتو شي مخکې لدې چې ادعا وکړي چې کارونکي کولی شي دا پریفیرونه وکاروي.
• MDDR_init.bfm – د BFM لیکلو کمانډونه لري چې د DDR کنټرولر راجسترونو کې د MSS DDR ترتیب کولو راجسټر ډیټا لیکلو سره چې تاسو داخل کړی (پورته د ثبت راجسترونو ډیالوګ په کارولو سره) د لیکلو تقلید کوي.
• user.bfm - د کارونکي امرونو لپاره ټاکل شوی. تاسو کولی شئ پدې کې د خپل BFM کمانډونو اضافه کولو سره ډیټاپاټ سمولیټ کړئ file. په دې کې امرونه file د peripheral_init.bfm بشپړیدو وروسته به "عملیات" شي.

په کارولو سره files پورته ، د ترتیب کولو لاره په اوتومات ډول سمول شوې. تاسو یوازې د user.bfm ترمیم ته اړتیا لرئ file د ډیټاپاټ سمولو لپاره. test.bfm، peripheral_init.bfm، یا MDDR_init.bfm مه ایډیټ کړئ fileد دې په څیر files هرکله چې ستاسو د روټ ډیزاین بیا تولید شي بیا جوړیږي.

د MSS DDR ترتیب کولو لاره
د پریفیرال ابتکار حل ته اړتیا لري چې د MSS DDR ترتیب کولو راجسټر ارزښتونو مشخص کولو سربیره ، تاسو په MSS (FIC_2) کې د APB ترتیب کولو ډیټا لاره تنظیم کړئ. د SystemInit() فنکشن د FIC_2 APB انٹرفیس له لارې د MDDR تشکیلاتو راجسترونو ته ډاټا لیکي.
یادونه: که تاسو د سیسټم جوړونکي کاروئ نو د ترتیب کولو لاره په اوتومات ډول تنظیم شوې او وصل کیږي.

د FIC_2 انٹرفیس تنظیم کولو لپاره:

1. د MSS ترتیب کونکي څخه د FIC_2 ترتیب کونکي ډیالوګ (شکل 2-7) خلاص کړئ.
2. د Cortex-M3 اختیار په کارولو سره د پیل کولو پیریفیریل غوره کړئ.
3. ډاډ ترلاسه کړئ چې د MSS DDR چک شوی، لکه څنګه چې د فابریک DDR/SERDES بلاکونه دي که تاسو یې کاروئ.
4.  د خپل تنظیماتو خوندي کولو لپاره په OK کلیک وکړئ. دا به د FIC_2 ترتیب کولو بندرونه ښکاره کړي (کلاک، ری سیٹ، او د APB بس انٹرفیس)، لکه څنګه چې په 2-8 شکل کې ښودل شوي.
5.  MSS تولید کړئ. د FIC_2 بندرونه (FIC_2_APB_MASTER، FIC_2_APB_M_PCLK او FIC_2_APB_M_RESET_N) اوس د MSS انٹرفیس کې افشا شوي او د پریفیریل ابتکار حل مشخصاتو سره سم د CoreConfigP او CoreResetP سره وصل کیدی شي.

د CoreConfigP او CoreResetP cores تنظیم کولو او وصل کولو په اړه د بشپړ توضیحاتو لپاره ، د پیریفیریل ابتدایی کارونکي لارښود ته مراجعه وکړئ.

د بندر توضیحات

د DDR PHY انٹرفیس
جدول 3-1 • د DDR PHY انٹرفیس

د بندر نوم	هدایت	تفصیل
MDDR_CAS_N	بهر	DRAM CASN
MDDR_CKE	بهر	DRAM CKE
MDDR_CLK	بهر	ساعت، P اړخ
MDDR_CLK_N	بهر	ساعت، N اړخ
MDDR_CS_N	بهر	DRAM CSN
MDDR_ODT	بهر	DRAM ODT
MDDR_RAS_N	بهر	DRAM RASN
MDDR_RESET_N	بهر	د DDR3 لپاره DRAM بیا تنظیم کړئ. د LPDDR او DDR2 انٹرفیسونو لپاره دا سیګنال له پامه غورځول. دا د LPDDR او DDR2 انٹرفیسونو لپاره غیر کارول شوي نښه کړئ.
MDDR_WE_N	بهر	DRAM WEN
MDDR_ADDR[15:0]	بهر	د ډرام پته بټونه
MDDR_BA[2:0]	بهر	د ډرام بانک پته
MDDR_DM_RDQS ([3:0]/[1:0]/[0])	INOUT	د ډرام ډیټا ماسک
MDDR_DQS ([3:0]/[1:0]/[0])	INOUT	د ډرام ډیټا سټروب ان پټ/آؤټ پوټ - P اړخ
MDDR_DQS_N ([3:0]/[1:0]/[0])	INOUT	د ډرام ډیټا سټروب ان پټ/آؤټ پوټ – N اړخ
MDDR_DQ ([31:0]/[15:0]/[7:0])	INOUT	د DRAM ډیټا ان پټ/آؤټ پټ
MDDR_DQS_TMATCH_0_IN	IN	FIFO په سیګنال کې
MDDR_DQS_TMATCH_0_OUT	بهر	د FIFO بهر سیګنال
MDDR_DQS_TMATCH_1_IN	IN	FIFO په سیګنال کې (یوازې 32-bit)
MDDR_DQS_TMATCH_1_OUT	بهر	د FIFO بهر سیګنال (یوازې 32-bit)
MDDR_DM_RDQS_ECC	INOUT	د ډرام ECC ډیټا ماسک
MDDR_DQS_ECC	INOUT	د ډرام ECC ډیټا سټروب ان پټ/آؤټ پټ - P اړخ
MDDR_DQS_ECC_N	INOUT	د ډرام ECC ډیټا سټروب ان پټ/آؤټ پوټ – N اړخ
MDDR_DQ_ECC ([3:0]/[1:0]/[0])	INOUT	DRAM ECC ډیټا ان پټ/آؤټ پټ
MDDR_DQS_TMATCH_ECC_IN	IN	ECC FIFO په سیګنال کې
MDDR_DQS_TMATCH_ECC_OUT	بهر	د ECC FIFO بهر سیګنال (یوازې 32-bit)

یادونه: د ځینې بندرونو لپاره د پورټ پلنوالی د PHY چوکۍ انتخاب پورې اړه لري. نوټیشن "[a:0]/ [b:0]/[c:0]" د داسې بندرونو د ښودلو لپاره کارول کیږي، چیرته چې "[a:0]" د پورټ عرض ته اشاره کوي کله چې د 32-bit PHY عرض وټاکل شي , "[b:0]" د 16-bit PHY عرض سره مطابقت لري، او "[c:0]" د 8-bit PHY عرض سره مطابقت لري.

د فیبرک ماسټر AXI بس انٹرفیس
جدول 3-2 • د فیبرک ماسټر AXI بس انٹرفیس

د بندر نوم	هدایت	تفصیل
DDR_AXI_S_AWREADY	بهر	چمتو پته ولیکئ
DDR_AXI_S_WREADY	بهر	چمتو پته ولیکئ
DDR_AXI_S_BID[3:0]	بهر	د ځواب ID
DDR_AXI_S_BRESP[1:0]	بهر	ځواب ولیکئ
DDR_AXI_S_BVALID	بهر	ځواب ولیکئ معتبر
DDR_AXI_S_ARREADY	بهر	د لوستلو پته چمتو ده
DDR_AXI_S_RID[3:0]	بهر	ID ولولئ Tag
DDR_AXI_S_RRESP[1:0]	بهر	ځواب ولولئ
DDR_AXI_S_RDATA[63:0]	بهر	ډاټا ولولئ
DDR_AXI_S_RLAST	بهر	وروستی ولولئ دا سیګنال په لوستلو کې وروستی لیږد په ګوته کوي
DDR_AXI_S_RVALID	بهر	د اعتبار وړ پته ولولئ
DDR_AXI_S_AWID[3:0]	IN	د ادرس ID ولیکئ
DDR_AXI_S_AWADDR[31:0]	IN	ادرس ولیکئ
DDR_AXI_S_AWLEN[3:0]	IN	د سوځیدنې اوږدوالی
DDR_AXI_S_AWSIZE[1:0]	IN	د ټوټې اندازه
DDR_AXI_S_AWBURST[1:0]	IN	د چاودنې ډول
DDR_AXI_S_AWLOCK[1:0]	IN	د بند ډول دا سیګنال د لیږد د اټومي ځانګړتیاو په اړه اضافي معلومات چمتو کوي
DDR_AXI_S_AWVALID	IN	د اعتبار وړ پته ولیکئ
DDR_AXI_S_WID[3:0]	IN	د معلوماتو ID ولیکئ tag
DDR_AXI_S_WDATA[63:0]	IN	ډاټا ولیکئ
DDR_AXI_S_WSTRB[7:0]	IN	سټروبونه ولیکئ
DDR_AXI_S_WLAST	IN	وروستی ولیکئ
DDR_AXI_S_WVALID	IN	د اعتبار وړ ولیکئ
DDR_AXI_S_BREADY	IN	چمتو ولیکئ
DDR_AXI_S_ARID[3:0]	IN	د ادرس ID ولولئ
DDR_AXI_S_ARADDR[31:0]	IN	ادرس ولولئ
DDR_AXI_S_ARLEN[3:0]	IN	د سوځیدنې اوږدوالی
DDR_AXI_S_ARSIZE[1:0]	IN	د ټوټې اندازه
DDR_AXI_S_ARBURST[1:0]	IN	د چاودنې ډول
DDR_AXI_S_ARLOCK[1:0]	IN	د بند ډول
DDR_AXI_S_ARVALID	IN	د اعتبار وړ پته ولولئ
DDR_AXI_S_RREADY	IN	د لوستلو پته چمتو ده

جدول 3-2 • د فیبرک ماسټر AXI بس انٹرفیس (دوامداره)

د بندر نوم	هدایت	تفصیل
DDR_AXI_S_CORE_RESET_N	IN	د MDDR ګلوبل ری سیٹ
DDR_AXI_S_RMW	IN	دا په ګوته کوي چې ایا د 64 بټ لین ټول بایټونه د AXI لیږد ټولو بیټونو لپاره د اعتبار وړ دي. 0: په ګوته کوي چې په ټولو بیټونو کې ټول بایټونه په برسټ کې اعتبار لري او کنټرولر باید د کمانډ لیکلو لپاره ډیفالټ وي 1: په ګوته کوي چې ځینې بایټونه ناسم دي او کنټرولر باید د RMW کمانډونو ته ډیفالټ کړي دا د AXI لیکلو ادرس چینل سایډ بانډ سیګنال په توګه طبقه بندي شوی او د AWVALID سیګنال سره اعتبار لري. یوازې هغه وخت کارول کیږي کله چې ECC فعال وي.

د فیبرک ماسټر AHB0 بس انٹرفیس
جدول 3-3 • د فیبرک ماسټر AHB0 بس انٹرفیس

د بندر نوم	هدایت	تفصیل
DDR_AHB0_SHREADYOUT	بهر	د AHBL غلام چمتو دی - کله چې د لیکلو لپاره لوړ وي دا په ګوته کوي چې MDDR ډیټا منلو ته چمتو دی او کله چې د لوستلو لپاره لوړ وي دا په ګوته کوي چې ډاټا اعتبار لري
DDR_AHB0_SHRESP	بهر	د AHBL غبرګون حالت - کله چې د لیږد په پای کې لوړ چلول ښیي چې معامله د غلطیو سره بشپړه شوې. کله چې د راکړې ورکړې په پای کې ټیټ چلول ښیي چې معامله په بریالیتوب سره بشپړه شوې.
DDR_AHB0_SHRDATA[31:0]	بهر	AHBL ډاټا لوستل - د MDDR غلام څخه د فیبرک ماسټر ته ډاټا ولولئ
DDR_AHB0_SHSEL	IN	د AHBL غلام انتخاب - کله چې ادعا کیږي، MDDR اوس مهال د AHB بس په جامو کې غوره شوی AHBL غلام دی
DDR_AHB0_SHADDR[31:0]	IN	د AHBL پته - د AHBL انٹرفیس کې د بایټ پته
DDR_AHB0_SHBURST[2:0]	IN	د AHBL برسټ اوږدوالی
DDR_AHB0_SHSIZE[1:0]	IN	د AHBL لیږد اندازه - د اوسني لیږد اندازه په ګوته کوي (یوازې 8/16/32 بایټ لیږدونه)
DDR_AHB0_SHTRANS[1:0]	IN	د AHBL لیږد ډول - د اوسني لیږد لیږد ډول په ګوته کوي
DDR_AHB0_SHMASTLOCK	IN	د AHBL قفل - کله چې ادعا کیږي اوسنی لیږد د تړل شوي لیږد برخه ده
DDR_AHB0_SHWRITE	IN	د AHBL لیکل - کله چې لوړ ښیي چې اوسنی معامله یو لیکل دی. کله چې ټیټ ښیي چې اوسنی معامله لوستل کیږي
DDR_AHB0_S_HREADY	IN	AHBL چمتو دی - کله چې لوړ وي، دا په ګوته کوي چې MDDR د نوي لیږد منلو ته چمتو دی
DDR_AHB0_S_HWDATA[31:0]	IN	AHBL ډاټا لیکي - د فابریک ماسټر څخه MDDR ته ډاټا ولیکئ

د فیبرک ماسټر AHB1 بس انٹرفیس
جدول 3-4 • د فیبرک ماسټر AHB1 بس انٹرفیس

د بندر نوم	هدایت	تفصیل
DDR_AHB1_SHREADYOUT	بهر	د AHBL غلام چمتو دی - کله چې د لیکلو لپاره لوړ وي دا په ګوته کوي چې MDDR ډیټا منلو ته چمتو دی او کله چې د لوستلو لپاره لوړ وي دا په ګوته کوي چې ډاټا اعتبار لري
DDR_AHB1_SHRESP	بهر	د AHBL غبرګون حالت - کله چې د لیږد په پای کې لوړ چلول ښیي چې معامله د غلطیو سره بشپړه شوې. کله چې د راکړې ورکړې په پای کې ټیټ چلول ښیي چې معامله په بریالیتوب سره بشپړه شوې.
DDR_AHB1_SHRDATA[31:0]	بهر	AHBL ډاټا لوستل - د MDDR غلام څخه د فیبرک ماسټر ته ډاټا ولولئ
DDR_AHB1_SHSEL	IN	د AHBL غلام انتخاب - کله چې ادعا کیږي، MDDR اوس مهال د AHB بس په جامو کې غوره شوی AHBL غلام دی
DDR_AHB1_SHADDR[31:0]	IN	د AHBL پته - د AHBL انٹرفیس کې د بایټ پته
DDR_AHB1_SHBURST[2:0]	IN	د AHBL برسټ اوږدوالی
DDR_AHB1_SHSIZE[1:0]	IN	د AHBL لیږد اندازه - د اوسني لیږد اندازه په ګوته کوي (یوازې 8/16/32 بایټ لیږدونه)
DDR_AHB1_SHTRANS[1:0]	IN	د AHBL لیږد ډول - د اوسني لیږد لیږد ډول په ګوته کوي
DDR_AHB1_SHMASTLOCK	IN	د AHBL قفل - کله چې ادعا کیږي اوسنی لیږد د تړل شوي لیږد برخه ده
DDR_AHB1_SHWRITE	IN	د AHBL لیکل - کله چې لوړ ښیي چې اوسنی معامله یو لیکل دی. کله چې ټیټ ښیي چې اوسنی معامله لوستل کیږي.
DDR_AHB1_SHREADY	IN	AHBL چمتو دی - کله چې لوړ وي، دا په ګوته کوي چې MDDR د نوي لیږد منلو ته چمتو دی
DDR_AHB1_SHWDATA[31:0]	IN	AHBL ډاټا لیکي - د فابریک ماسټر څخه MDDR ته ډاټا ولیکئ

د نرم حافظې کنټرولر حالت AXI بس انٹرفیس
جدول 3-5 • د نرم حافظې کنټرولر حالت AXI بس انٹرفیس

د بندر نوم	هدایت	تفصیل
SMC_AXI_M_WLAST	بهر	وروستی ولیکئ
SMC_AXI_M_WVALID	بهر	د اعتبار وړ ولیکئ
SMC_AXI_M_AWLEN[3:0]	بهر	د سوځیدنې اوږدوالی
SMC_AXI_M_AWBURST[1:0]	بهر	د چاودنې ډول
SMC_AXI_M_BREADY	بهر	ځواب چمتو دی
SMC_AXI_M_AWVALID	بهر	پته ولیکئ معتبر
SMC_AXI_M_AWID[3:0]	بهر	د ادرس ID ولیکئ
SMC_AXI_M_WDATA[63:0]	بهر	ډاټا ولیکئ
SMC_AXI_M_ARVALID	بهر	د اعتبار وړ پته ولولئ
SMC_AXI_M_WID[3:0]	بهر	د معلوماتو ID ولیکئ tag
SMC_AXI_M_WSTRB[7:0]	بهر	سټروبونه ولیکئ
SMC_AXI_M_ARID[3:0]	بهر	د ادرس ID ولولئ
SMC_AXI_M_ARADDR[31:0]	بهر	ادرس ولولئ
SMC_AXI_M_ARLEN[3:0]	بهر	د سوځیدنې اوږدوالی
SMC_AXI_M_ARSIZE[1:0]	بهر	د ټوټې اندازه
SMC_AXI_M_ARBURST[1:0]	بهر	د چاودنې ډول
SMC_AXI_M_AWADDR[31:0]	بهر	ادرس ولیکئ
SMC_AXI_M_RREADY	بهر	د لوستلو پته چمتو ده
SMC_AXI_M_AWSIZE[1:0]	بهر	د ټوټې اندازه
SMC_AXI_M_AWLOCK[1:0]	بهر	د بند ډول دا سیګنال د لیږد د اټومي ځانګړتیاو په اړه اضافي معلومات چمتو کوي
SMC_AXI_M_ARLOCK[1:0]	بهر	د بند ډول
SMC_AXI_M_BID[3:0]	IN	د ځواب ID
SMC_AXI_M_RID[3:0]	IN	ID ولولئ Tag
SMC_AXI_M_RRESP[1:0]	IN	ځواب ولولئ
SMC_AXI_M_BRESP[1:0]	IN	ځواب ولیکئ
SMC_AXI_M_AWREADY	IN	چمتو پته ولیکئ
SMC_AXI_M_RDATA[63:0]	IN	ډاټا ولولئ
SMC_AXI_M_WREADY	IN	چمتو ولیکئ
SMC_AXI_M_BVALID	IN	ځواب ولیکئ معتبر
SMC_AXI_M_ARREADY	IN	د لوستلو پته چمتو ده
SMC_AXI_M_RLAST	IN	وروستی ولولئ دا سیګنال په لوستلو کې وروستی لیږد په ګوته کوي
SMC_AXI_M_RVALID	IN	د اعتبار وړ ولولئ

د نرم حافظې کنټرولر حالت AHB0 بس انٹرفیس
جدول 3-6 • د نرم حافظې کنټرولر حالت AHB0 بس انٹرفیس

د بندر نوم	هدایت	تفصیل
SMC_AHB_M_HBURST[1:0]	بهر	د AHBL برسټ اوږدوالی
SMC_AHB_M_HTRANS[1:0]	بهر	د AHBL لیږد ډول - د اوسني لیږد لیږد ډول په ګوته کوي.
SMC_AHB_M_HMASTLOCK	بهر	د AHBL قفل - کله چې ادعا کیږي اوسنی لیږد د تړل شوي لیږد برخه ده
SMC_AHB_M_HWRITE	بهر	د AHBL لیکل - کله چې لوړ ښیي چې اوسنۍ معامله یو لیک دی. کله چې ټیټ ښیي چې اوسنی معامله لوستل کیږي
SMC_AHB_M_HSIZE[1:0]	بهر	د AHBL لیږد اندازه - د اوسني لیږد اندازه په ګوته کوي (یوازې 8/16/32 بایټ لیږدونه)
SMC_AHB_M_HWDATA[31:0]	بهر	د AHBL ډاټا لیکل - د MSS ماسټر څخه د فیبرک نرم حافظې کنټرولر ته ډاټا ولیکئ
SMC_AHB_M_HADDR[31:0]	بهر	د AHBL پته - د AHBL انٹرفیس کې د بایټ پته
SMC_AHB_M_HRESP	IN	د AHBL غبرګون حالت - کله چې د لیږد په پای کې لوړ چلول ښیي چې معامله د غلطیو سره بشپړه شوې. کله چې د راکړې ورکړې په پای کې ټیټ چلول ښیي چې معامله په بریالیتوب سره بشپړه شوې
SMC_AHB_M_HRDATA[31:0]	IN	AHBL د معلوماتو لوستل - د فابریک نرم حافظې کنټرولر څخه MSS ماسټر ته ډاټا ولولئ
SMC_AHB_M_HREADY	IN	AHBL چمتو - لوړ ښیي چې د AHBL بس د نوي لیږد منلو ته چمتو دی

د محصول ملاتړ

د مایکروسیمي SoC محصولاتو ګروپ خپل محصولات د مختلف ملاتړ خدماتو سره ملاتړ کوي ، پشمول د پیرودونکي خدمت ، د پیرودونکي تخنیکي ملاتړ مرکز ، webسایټ، بریښنایی میل، او په ټوله نړۍ کې د پلور دفترونه. دا ضمیمه د مایکروسیمي SoC محصولاتو ګروپ سره اړیکه نیولو او د دې ملاتړ خدماتو کارولو په اړه معلومات لري.
د پیرودونکو خدمت
د غیر تخنیکي محصول مالتړ لپاره د پیرودونکي خدماتو سره اړیکه ونیسئ، لکه د محصول قیمت، د محصول لوړول، تازه معلومات، د امر حالت، او واک ورکول.
د شمالي امریکا څخه، 800.262.1060 ته زنګ ووهئ
د نورې نړۍ څخه، 650.318.4460 ته زنګ ووهئ
فکس، د نړۍ له هر ځای څخه، 650.318.8044
د پیرودونکي تخنیکي ملاتړ مرکز
د مایکروسيمي SoC محصولاتو ګروپ خپل د پیرودونکي تخنیکي ملاتړ مرکز د لوړ مهارت لرونکي انجینرانو سره کار کوي چې کولی شي ستاسو د هارډویر ، سافټویر او ډیزاین پوښتنو ته د مایکروسمي SoC محصولاتو په اړه ځواب ویلو کې مرسته وکړي. د پیرودونکي تخنیکي ملاتړ مرکز د غوښتنلیک یادښتونو رامینځته کولو ، د ډیزاین دورې عمومي پوښتنو ته ځوابونه ، د پیژندل شوي مسلو اسنادو او مختلف پوښتنو ته ځواب ویلو کې ډیر وخت مصرفوي. نو، مخکې له دې چې تاسو موږ سره اړیکه ونیسئ، مهرباني وکړئ زموږ آنلاین سرچینو ته مراجعه وکړئ. دا ډیر احتمال لري چې موږ دمخه ستاسو پوښتنو ته ځواب ورکړ.
تخنیکي ملاتړ
د مایکروسیمي SoC محصولاتو ملاتړ لپاره ، لیدنه وکړئ http://www.microsemi.com/products/fpga-soc/design-support/fpga-soc-support.
Webسایټ
تاسو کولی شئ د مایکروسیمي SoC محصولاتو ګروپ کور پا pageه کې مختلف تخنیکي او غیر تخنیکي معلومات براوز کړئ. www.microsemi.com/soc.
د پیرودونکي تخنیکي ملاتړ مرکز سره اړیکه ونیسئ
د تخنیکي ملاتړ مرکز لوړ مهارت لرونکي انجنیران کار کوي. د تخنیکي ملاتړ مرکز سره د بریښنالیک او یا د مایکروسیمي SoC محصولاتو ګروپ له لارې اړیکه نیول کیدی شي webسایټ
ایمیل
تاسو کولی شئ خپلې تخنیکي پوښتنې زموږ بریښنالیک ته واستوئ او ځوابونه یې د بریښنالیک، فکس یا تلیفون له لارې ترلاسه کړئ. همدارنګه، که تاسو د ډیزاین ستونزې لرئ، تاسو کولی شئ خپل ډیزاین بریښنالیک کړئ fileد مرستې ترلاسه کولو لپاره. موږ په دوامداره توګه د ورځې په اوږدو کې د بریښنالیک حساب څارنه کوو. کله چې موږ ته ستاسو غوښتنه واستوئ، مهرباني وکړئ ډاډ ترلاسه کړئ چې ستاسو بشپړ نوم، د شرکت نوم، او ستاسو د غوښتنې د اغیزمن پروسس کولو لپاره ستاسو د اړیکو معلومات شامل کړئ.
د تخنیکي ملاتړ بریښنالیک پته ده soc_tech@microsemi.com.
زما قضیې
د مایکروسیمي SoC محصولاتو ګروپ پیرودونکي کولی شي زما قضیې ته په تګ سره تخنیکي قضیې آنلاین وسپاري او تعقیب کړي.
د امریکا څخه بهر
هغه پیرودونکي چې د متحده ایالاتو د وخت زون څخه بهر مرستې ته اړتیا لري یا کولی شي د بریښنالیک له لارې تخنیکي ملاتړ سره اړیکه ونیسي (soc_tech@microsemi.com) یا د محلي پلور دفتر سره اړیکه ونیسئ.
د پلور دفتر لیست کولو او کارپوریټ اړیکو لپاره زموږ په اړه لیدنه وکړئ.
د پلور دفتر لیستونه موندل کیدی شي www.microsemi.com/soc/company/contact/default.aspx.
د ITAR تخنیکي ملاتړ
د RH او RT FPGAs تخنیکي ملاتړ لپاره چې د وسلو مقرراتو (ITAR) کې د نړیوال ترافیک لخوا تنظیم شوي ، له لارې موږ سره اړیکه ونیسئ soc_tech_itar@microsemi.com. په بدیل سره، زما په قضیو کې، د ITAR ډراپ-ډاون لیست کې هو غوره کړئ. د ITAR لخوا تنظیم شوي مایکروسیمي FPGAs بشپړ لیست لپاره ، ITAR ته لاړشئ web پاڼه

د مایکروسیمي په اړه
Microsemi Corporation (Nasdaq: MSCC) د مخابراتو، دفاع او امنیت، فضا او صنعتي بازارونو لپاره د سیمیکمډکټر او سیسټم حلونو جامع پورټ فولیو وړاندې کوي. په محصولاتو کې لوړ فعالیت او د وړانګو سخت انلاګ مخلوط سیګنل مدغم سرکټونه ، FPGAs ، SoCs او ASICs شامل دي؛ د بریښنا مدیریت محصولات؛ د وخت او همغږي کولو وسایل او دقیق وخت حلونه، د وخت لپاره د نړۍ معیار ترتیب کول؛ د غږ پروسس کولو وسایل؛ د RF حلونه؛ جلا اجزا؛ د شرکت ذخیره کولو او مخابراتو حلونه، امنیتي ټیکنالوژي او د توزیع وړ ضدampد محصولاتو ایترنیټ حلونه؛ د بریښنا څخه ډیر ایترنیټ ICs او مینځپانګه؛ همدارنګه د دودیز ډیزاین وړتیاوې او خدمات. مایکروسمي مرکزي دفتر په الیسو ویجو، کلیفورنیا کې دی او په ټوله نړۍ کې نږدې 4,800 کارمندان لري. نور معلومات په کې زده کړئ www.microsemi.com.
مایکروسیمي دلته د معلوماتو یا د کوم ځانګړي هدف لپاره د دې محصولاتو او خدماتو مناسبیت په اړه هیڅ تضمین ، نمایندګي یا تضمین نه کوي ، او نه هم مایکروسمي د کوم محصول یا سرکټ د غوښتنلیک یا کارولو څخه رامینځته شوي کوم مسؤلیت په غاړه اخلي. لاندې پلورل شوي محصولات او نور کوم محصولات چې د مایکروسمي لخوا پلورل شوي د محدود ازموینې تابع دي او باید د ماموریت مهم تجهیزاتو یا غوښتنلیکونو سره په ګډه ونه کارول شي. د فعالیت هر ډول مشخصات باوري دي مګر تایید شوي ندي ، او پیرودونکی باید د محصولاتو ټول فعالیت او نور ازموینې ترسره او بشپړ کړي ، یوازې او په ګډه د هر ډول پای محصولاتو سره یوځای یا نصب کړي. پیرودونکی باید د مایکروسيمي لخوا چمتو شوي هیڅ ډیټا او د فعالیت مشخصاتو یا پیرامیټونو باندې تکیه ونه کړي. دا د پیرودونکي مسؤلیت دی چې په خپلواکه توګه د هر محصول مناسبیت وټاکي او ورته ازموینه او تصدیق کړي. دلته د مایکروسيمي لخوا چمتو شوي معلومات "لکه څنګه چې دي، چیرته دي" او د ټولو غلطیو سره چمتو شوي، او د دې ډول معلوماتو سره تړلی ټول خطر په بشپړ ډول د پیرودونکي سره دی. مایکروسیمي هیڅ ګوند ته په ښکاره یا ښکاره توګه د پیټینټ حقونه، جوازونه، یا کوم بل IP حقونه نه ورکوي، که دا پخپله د داسې معلوماتو په اړه وي یا د داسې معلوماتو لخوا تشریح شوي. په دې سند کې چمتو شوي معلومات د مایکروسمي ملکیت دی، او مایکروسمي حق لري چې په دې سند کې معلومات یا هر محصول او خدماتو ته هر وخت پرته له خبرتیا څخه کوم بدلون راولي.

د مایکروسمي کارپوریټ مرکزي دفتر
یو شرکت، الیسو ویجو،
CA 92656 د متحده ایالاتو
په متحده ایالاتو کې: +1 800-713-4113
د متحده ایالاتو څخه بهر: +1 949-380-6100
خرڅلاو: +1 949-380-6136
فکس: +1 949-215-4996
برېښناليک: sales.support@microsemi.com

©2016 Microsemi Corporation. ټول حقونه خوندي دي. Microsemi او Microsemi لوگو د Microsemi Corporation سوداګریزې نښې دي. نورې ټولې سوداګریزې نښې او د خدماتو نښان د دوی د اړوندو مالکینو ملکیت دی.

5-02-00377-5/11.16

اسناد / سرچینې

د مایکروسیمي سمارټ فیوژن 2 MSS DDR کنټرولر ترتیب [pdf] د کارونکي لارښود SmartFusion2 MSS DDR کنټرولر ترتیب، SmartFusion2 MSS، د DDR کنټرولر ترتیب، د کنټرولر ترتیب

حوالې

• د کارن لارښود