SmartFusion2 MSS
ການຕັ້ງຄ່າຕົວຄວບຄຸມ DDR
Libero SoC v11.6 ແລະຕໍ່ມາ 

ແນະນຳ

SmartFusion2 MSS ມີຕົວຄວບຄຸມ DDR ທີ່ຝັງໄວ້. ຕົວຄວບຄຸມ DDR ນີ້ມີຈຸດປະສົງເພື່ອຄວບຄຸມຫນ່ວຍຄວາມຈໍາ DDR off-chip. ຕົວຄວບຄຸມ MDDR ສາມາດເຂົ້າເຖິງໄດ້ຈາກ MSS ເຊັ່ນດຽວກັນກັບຈາກຜ້າ FPGA. ນອກຈາກນັ້ນ, ຕົວຄວບຄຸມ DDR ຍັງສາມາດຂ້າມຜ່ານ, ສະຫນອງການໂຕ້ຕອບເພີ່ມເຕີມຕໍ່ກັບຜ້າ FPGA (Soft Controller Mode (SMC)).
ເພື່ອຕັ້ງຄ່າຕົວຄວບຄຸມ MSS DDR ຢ່າງສົມບູນ, ທ່ານຕ້ອງ:

1. ເລືອກເສັ້ນທາງຂໍ້ມູນໂດຍໃຊ້ MDDR Configurator.
2. ກໍານົດຄ່າລົງທະບຽນສໍາລັບການລົງທະບຽນຕົວຄວບຄຸມ DDR.
3. ເລືອກຄວາມຖີ່ໂມງໜ່ວຍຄວາມຈຳ DDR ແລະຜ້າ FPGA ກັບອັດຕາສ່ວນໂມງ MDDR (ຖ້າຕ້ອງການ) ໂດຍໃຊ້ MSS CCC Configurator.
4. ເຊື່ອມຕໍ່ອິນເຕີເຟດການຕັ້ງຄ່າ APB ຂອງຕົວຄວບຄຸມຕາມທີ່ກຳນົດໂດຍການແກ້ໄຂ Peripheral Initialization. ສໍາລັບວົງຈອນການເລີ່ມຕົ້ນ MDDR ທີ່ສ້າງຂຶ້ນໂດຍ System Builder, ອ້າງອີງໃສ່ “ເສັ້ນທາງການຕັ້ງຄ່າ MSS DDR” ໃນໜ້າທີ 13 ແລະຮູບ 2-7.
   ນອກນັ້ນທ່ານຍັງສາມາດສ້າງວົງຈອນການເລີ່ມຕົ້ນຂອງທ່ານເອງໂດຍໃຊ້ຕົວຕັ້ງຕົວດຽວ (ບໍ່ແມ່ນໂດຍຕົວສ້າງລະບົບ) Peripheral Initialization. ອ້າງເຖິງຄູ່ມືຜູ້ໃຊ້ SmartFusion2 Standalone Peripheral Initialization.

MDDR Configurator

MDDR Configurator ຖືກນໍາໃຊ້ເພື່ອກໍານົດເສັ້ນທາງຂໍ້ມູນໂດຍລວມແລະພາລາມິເຕີຄວາມຈໍາ DDR ພາຍນອກສໍາລັບຕົວຄວບຄຸມ MSS DDR.

ແຖບທົ່ວໄປກໍານົດການຕັ້ງຄ່າການໂຕ້ຕອບຂອງຫນ່ວຍຄວາມຈໍາແລະຜ້າຂອງທ່ານ (ຮູບ 1-1).
ການຕັ້ງຄ່າຫນ່ວຍຄວາມຈໍາ
ປ້ອນເວລາແກ້ໄຂຄວາມຈຳ DDR. ນີ້ແມ່ນເວລາທີ່ຫນ່ວຍຄວາມ ຈຳ DDR ຕ້ອງການເພື່ອເລີ່ມຕົ້ນ. ຄ່າເລີ່ມຕົ້ນແມ່ນ 200 ພວກເຮົາ. ອ້າງອີງໃສ່ແຜ່ນຂໍ້ມູນຄວາມຈໍາ DDR ຂອງທ່ານສໍາລັບຄ່າທີ່ຖືກຕ້ອງທີ່ຈະໃສ່.
ໃຊ້ການຕັ້ງຄ່າຄວາມຈຳເພື່ອກຳນົດຄ່າຕົວເລືອກຄວາມຈຳຂອງທ່ານໃນ MDDR.

• ປະເພດຄວາມຈໍາ – LPDDR, DDR2, ຫຼື DDR3
• ຄວາມກວ້າງຂອງຂໍ້ມູນ – 32-bit, 16-bit ຫຼື 8-bit
• SECDED Enabled ECC – ເປີດ ຫຼື ປິດ
• ໂຄງຮ່າງການຊີ້ຂາດ – ປະເພດ-0, ປະເພດ-1, ປະເພດ-2, ປະເພດ-3
• ID ບຸລິມະສິດສູງສຸດ - ຄ່າທີ່ຖືກຕ້ອງແມ່ນຕັ້ງແຕ່ 0 ຫາ 15
• ທີ່ຢູ່ Width (ບິດ) - ເບິ່ງແຜ່ນຂໍ້ມູນຄວາມຈໍາ DDR ຂອງທ່ານສໍາລັບຈໍານວນແຖວ, ທະນາຄານ, ແລະຖັນທີ່ຢູ່ bits ສໍາລັບຫນ່ວຍຄວາມຈໍາ LPDDR/DDR2/DDR3 ທີ່ທ່ານໃຊ້. ເລືອກເມນູແບບດຶງລົງເພື່ອເລືອກຄ່າທີ່ຖືກຕ້ອງສຳລັບແຖວ/ທະນາຄານ/ຄໍລຳ ຕາມແຜ່ນຂໍ້ມູນຂອງໜ່ວຍຄວາມຈຳ LPDDR/DDR2/DDR3.

ໝາຍເຫດ: ຕົວເລກໃນລາຍການດຶງລົງຫມາຍເຖິງຈໍານວນທີ່ຢູ່, ບໍ່ແມ່ນຈໍານວນແຖວ / ທະນາຄານ / ຖັນຢ່າງແທ້ຈິງ. ຕົວຢ່າງampຖ້າ​ຫາກ​ວ່າ​ຄວາມ​ຊົງ​ຈໍາ DDR ຂອງ​ທ່ານ​ມີ 4 ທະ​ນາ​ຄານ​, ເລືອກ 2 (2 ² = 4​) ສໍາ​ລັບ​ທະ​ນາ​ຄານ​. ຖ້າຫນ່ວຍຄວາມຈໍາ DDR ຂອງທ່ານມີ 8 ທະນາຄານ, ເລືອກ 3 (2³ = 8) ສໍາລັບທະນາຄານ.

ການຕັ້ງຄ່າການໂຕ້ຕອບຜ້າ
ໂດຍຄ່າເລີ່ມຕົ້ນ, ໂປເຊດເຊີ Cortex-M3 ຍາກຖືກຕັ້ງຄ່າເພື່ອເຂົ້າເຖິງ DDR Controller. ນອກນັ້ນທ່ານຍັງສາມາດອະນຸຍາດໃຫ້ fabric Master ເຂົ້າເຖິງຕົວຄວບຄຸມ DDR ໂດຍການເປີດກ່ອງກາເຄື່ອງຫມາຍການຕັ້ງຄ່າການໂຕ້ຕອບຂອງ Fabric. ໃນກໍລະນີນີ້, ທ່ານສາມາດເລືອກຫນຶ່ງໃນທາງເລືອກຕໍ່ໄປນີ້:

• ໃຊ້ການໂຕ້ຕອບ AXI – fabric Master ເຂົ້າເຖິງຕົວຄວບຄຸມ DDR ຜ່ານການໂຕ້ຕອບ 64-bit AXI.
• ໃຊ້ການໂຕ້ຕອບ AHBLite ດຽວ – fabric Master ເຂົ້າເຖິງ DDR Controller ຜ່ານການໂຕ້ຕອບ AHB 32-bit ດຽວ.
• ໃຊ້ສອງ AHBLite Interface - ສອງ fabric Masters ເຂົ້າເຖິງ DDR Controller ໂດຍໃຊ້ສອງ 32-bit AHB interfaces.
  ການ​ຕັ້ງ​ຄ່າ​ view (ຮູບທີ 1-1) ປັບປຸງຕາມການເລືອກເຟຣດແຟັກຂອງເຈົ້າ.

I/O Drive Strength (DDR2 ແລະ DDR3 ເທົ່ານັ້ນ)
ເລືອກໜຶ່ງໃນຈຸດແຂງຂອງໄດຕໍ່ໄປນີ້ສຳລັບ DDR I/Os ຂອງທ່ານ:

• ຄວາມ​ເຂັ້ມ​ແຂງ​ເຄິ່ງ​ຫນຶ່ງ​
•  ແຮງຂັບເຕັມ

Libero SoC ກໍານົດມາດຕະຖານ DDR I/O ສໍາລັບລະບົບ MDDR ຂອງທ່ານໂດຍອີງໃສ່ປະເພດຄວາມຈໍາ DDR ຂອງທ່ານແລະ I/O Drive Strength (ດັ່ງທີ່ສະແດງຢູ່ໃນ Tab le 1-1).
ຕາຕະລາງ 1-1 • I/O Drive Strength ແລະ DDR Memory Type

ປະເພດຄວາມຈໍາ DDR	Half Strength Drive	ແຮງຂັບເຕັມ
DDR3	SSTL15I	SSTL15II
DDR2	SSTL18I	SSTL18II
LPDDR	LPDRI	LPDRII

IO ມາດຕະຖານ (LPDDR ເທົ່ານັ້ນ)
ເລືອກໜຶ່ງໃນຕົວເລືອກຕໍ່ໄປນີ້:

• LVCMOS18 (ພະລັງງານຕໍ່າສຸດ) ສໍາລັບມາດຕະຖານ LVCMOS 1.8V IO. ໃຊ້ໃນແອັບພລິເຄຊັນ LPDDR1 ທົ່ວໄປ.
• ຫມາຍເຫດ LPDDRI: ກ່ອນທີ່ທ່ານຈະເລືອກມາດຕະຖານນີ້, ໃຫ້ແນ່ໃຈວ່າຄະນະກໍາມະການຂອງທ່ານສະຫນັບສະຫນູນມາດຕະຖານນີ້. ທ່ານຕ້ອງໃຊ້ຕົວເລືອກນີ້ເມື່ອຕັ້ງເປົ້າໝາຍໃສ່ກະດານ M2S-EVAL-KIT ຫຼື SF2-STARTER-KIT. ມາດຕະຖານ LPDDRI IO ຕ້ອງການໃຫ້ມີຕົວຕ້ານທານ IMP_CALIB ຢູ່ໃນກະດານ.

IO Calibration (LPDDR ເທົ່ານັ້ນ)
ເລືອກໜຶ່ງໃນຕົວເລືອກຕໍ່ໄປນີ້ເມື່ອໃຊ້ມາດຕະຖານ IO LVCMOS18:

• On
• ປິດ (ປົກກະຕິ)

Calibration ON ແລະ OFF ເປັນທາງເລືອກທີ່ຈະຄວບຄຸມການໃຊ້ IO calibration block ທີ່ປັບຕົວໄດເວີ IO ກັບຕົວຕ້ານທານພາຍນອກ. ເມື່ອປິດ, ອຸປະກອນຈະໃຊ້ການປັບຄ່າໄດເວີ IO ທີ່ຕັ້ງໄວ້ລ່ວງໜ້າ.
ເມື່ອເປີດ, ອັນນີ້ຕ້ອງການຕົວຕ້ານທານ 150-ohm IMP_CALIB ເພື່ອຕິດຕັ້ງໃສ່ PCB.
ນີ້ຖືກນໍາໃຊ້ເພື່ອປັບ IO ກັບຄຸນລັກສະນະ PCB. ຢ່າງໃດກໍຕາມ, ເມື່ອຕັ້ງເປັນ ON, ຕ້ອງການຕິດຕັ້ງຕົວຕ້ານທານຫຼືຕົວຄວບຄຸມຫນ່ວຍຄວາມຈໍາຈະບໍ່ເລີ່ມຕົ້ນ.
ສໍາລັບຂໍ້ມູນເພີ່ມເຕີມ, ເບິ່ງ AC393-SmartFusion2 ແລະ IGLOO2 Board Design Guidelines Application
ໝາຍເຫດ ແລະຄູ່ມືຜູ້ໃຊ້ SmartFusion2 SoC FPGA ຄວາມໄວສູງ DDR Interfaces.

ການຕັ້ງຄ່າຕົວຄວບຄຸມ MDDR

ເມື່ອທ່ານໃຊ້ MSS DDR Controller ເພື່ອເຂົ້າຫາຫນ່ວຍຄວາມຈໍາ DDR ພາຍນອກ, DDR Controller ຕ້ອງຖືກຕັ້ງຄ່າໃນເວລາແລ່ນ. ອັນນີ້ແມ່ນເຮັດໄດ້ໂດຍການຂຽນຂໍ້ມູນການຕັ້ງຄ່າໃຫ້ກັບ DDR ທີ່ອຸທິດຕົນເພື່ອລົງທະບຽນການຕັ້ງຄ່າຕົວຄວບຄຸມ. ຂໍ້ມູນການຕັ້ງຄ່ານີ້ແມ່ນຂຶ້ນກັບຄຸນລັກສະນະຂອງໜ່ວຍຄວາມຈຳ DDR ພາຍນອກ ແລະແອັບພລິເຄຊັນຂອງທ່ານ. ພາກນີ້ອະທິບາຍວິທີການໃສ່ພາລາມິເຕີການຕັ້ງຄ່າເຫຼົ່ານີ້ຢູ່ໃນຕົວກໍານົດການຄວບຄຸມ MSS DDR ແລະວິທີການຈັດການຂໍ້ມູນການຕັ້ງຄ່າເປັນສ່ວນຫນຶ່ງຂອງການແກ້ໄຂ Peripheral Initialization ໂດຍລວມ.

ລົງທະບຽນການຄວບຄຸມ MSS DDR
MSS DDR Controller ມີຊຸດຂອງທະບຽນທີ່ຕ້ອງໄດ້ຮັບການຕັ້ງຄ່າໃນເວລາແລ່ນ. ຄ່າການຕັ້ງຄ່າສໍາລັບການລົງທະບຽນເຫຼົ່ານີ້ເປັນຕົວແທນຂອງພາລາມິເຕີທີ່ແຕກຕ່າງກັນ, ເຊັ່ນ: ໂຫມດ DDR, ຄວາມກວ້າງ PHY, ຮູບແບບລະເບີດ, ແລະ ECC. ສໍາລັບລາຍລະອຽດຄົບຖ້ວນສົມບູນກ່ຽວກັບການລົງທະບຽນການຕັ້ງຄ່າຕົວຄວບຄຸມ DDR, ເບິ່ງຄູ່ມືຜູ້ໃຊ້ SmartFusion2 SoC FPGA ຄວາມໄວສູງ DDR Interfaces.
MDDR ລົງທະບຽນການຕັ້ງຄ່າ
ໃຊ້ການເລີ່ມຕົ້ນຂອງຫນ່ວຍຄວາມຈໍາ (ຮູບ 2-1, ຮູບ 2-2, ແລະຮູບ 2-3) ແລະການກໍານົດເວລາຄວາມຈໍາ (ຮູບ 2-4) ແຖບເພື່ອໃສ່ພາລາມິເຕີທີ່ສອດຄ້ອງກັບຫນ່ວຍຄວາມຈໍາ DDR ແລະຄໍາຮ້ອງສະຫມັກຂອງທ່ານ. ຄ່າທີ່ທ່ານໃສ່ໃນແຖບເຫຼົ່ານີ້ຖືກແປອັດຕະໂນມັດເປັນຄ່າລົງທະບຽນທີ່ເຫມາະສົມ. ເມື່ອທ່ານຄລິກໃສ່ຕົວກໍານົດການສະເພາະ, ການລົງທະບຽນທີ່ສອດຄ້ອງກັນຂອງມັນຖືກອະທິບາຍຢູ່ໃນແຖບລາຍລະອຽດການລົງທະບຽນ (ສ່ວນຕ່ໍາໃນຮູບ 1-1 ໃນຫນ້າ 4).
ການເລີ່ມຕົ້ນຫນ່ວຍຄວາມຈໍາ
ແຖບ Memory Initialization ຊ່ວຍໃຫ້ທ່ານສາມາດກໍານົດວິທີການທີ່ທ່ານຕ້ອງການທີ່ຈະເລີ່ມຕົ້ນຄວາມຊົງຈໍາ LPDDR/DDR2/DDR3 ຂອງທ່ານ. ເມນູ ແລະທາງເລືອກທີ່ມີຢູ່ໃນແຖບ Memory Initialization ແຕກຕ່າງກັນກັບປະເພດຂອງຫນ່ວຍຄວາມຈໍາ DDR (LPDDR/DDR2/DDR3) ທີ່ທ່ານໃຊ້. ອ້າງອີງໃສ່ແຜ່ນຂໍ້ມູນຄວາມຈຳ DDR ຂອງທ່ານເມື່ອທ່ານກຳນົດຄ່າຕົວເລືອກຕ່າງໆ. ເມື່ອທ່ານປ່ຽນ ຫຼືໃສ່ຄ່າໃດໜຶ່ງ, ແຖບລາຍລະອຽດການລົງທະບຽນຈະໃຫ້ທ່ານມີຊື່ລົງທະບຽນ ແລະຄ່າລົງທະບຽນທີ່ອັບເດດແລ້ວ. ຄ່າທີ່ບໍ່ຖືກຕ້ອງຖືກໝາຍເປັນຄຳເຕືອນ. ຮູບ 2-1, ຮູບ 2-2, ແລະຮູບ 2-3 ສະແດງແຖບການເລີ່ມຕົ້ນສໍາລັບ LPDDR, DDR2 ແລະ DDR3, ຕາມລໍາດັບ.

• ໂໝດກຳນົດເວລາ – ເລືອກໂໝດກຳນົດເວລາ 1T ຫຼື 2T. ໃນ 1T (ຮູບແບບເລີ່ມຕົ້ນ), ຕົວຄວບຄຸມ DDR ສາມາດອອກຄໍາສັ່ງໃຫມ່ໃນທຸກໆຮອບວຽນໂມງ. ໃນໂຫມດເວລາ 2T, ຕົວຄວບຄຸມ DDR ຖືທີ່ຢູ່ແລະລົດເມຄໍາສັ່ງທີ່ຖືກຕ້ອງສໍາລັບສອງຮອບວຽນໂມງ. ອັນນີ້ຊ່ວຍຫຼຸດປະສິດທິພາບຂອງລົດເມລົງເປັນໜຶ່ງຄຳສັ່ງຕໍ່ສອງໂມງ, ແຕ່ມັນຈະເພີ່ມເວລາຕິດຕັ້ງ ແລະ ຖືເວລາເປັນສອງເທົ່າ.
• Partial-Array Self Refresh (LPDDR ເທົ່ານັ້ນ). ຄຸນນະສົມບັດນີ້ແມ່ນສໍາລັບການປະຫຍັດພະລັງງານສໍາລັບ LPDDR.
  ເລືອກອັນໃດອັນໜຶ່ງຕໍ່ໄປນີ້ສຳລັບຕົວຄວບຄຸມເພື່ອໂຫຼດຂໍ້ມູນຄວາມຈຳຄືນໃໝ່ໃນລະຫວ່າງການໂຫຼດຂໍ້ມູນດ້ວຍຕົນເອງ:
  – ອາເຣເຕັມ: ທະນາຄານ 0, 1,2, ແລະ 3
  – ແຖວເຄິ່ງ: ທະນາຄານ 0 ແລະ 1
  – ຕາຕະລາງໄຕຣມາດ: ທະນາຄານ 0
  – ໜຶ່ງ-ແປດອາເຣ: ທະນາຄານ 0 ທີ່ມີທີ່ຢູ່ແຖວ MSB=0
  – ແຖວທີສິບຫົກ: ທະນາຄານ 0 ທີ່ມີທີ່ຢູ່ແຖວ MSB ແລະ MSB-1 ທັງສອງເທົ່າກັບ 0.
  ສຳລັບທາງເລືອກອື່ນທັງໝົດ, ໃຫ້ອ້າງອີງໃສ່ແຜ່ນຂໍ້ມູນຄວາມຈຳ DDR ຂອງທ່ານເມື່ອທ່ານກຳນົດຄ່າທາງເລືອກ.
  

ການຈັບເວລາຂອງຄວາມຊົງ ຈຳ
ແຖບນີ້ອະນຸຍາດໃຫ້ທ່ານປັບຄ່າຕົວກໍານົດການກໍານົດເວລາຄວາມຈໍາ. ອ້າງອີງໃສ່ແຜ່ນຂໍ້ມູນຂອງໜ່ວຍຄວາມຈຳ LPDDR/DDR2/DDR3 ຂອງທ່ານເມື່ອກຳນົດຄ່າພາລາມິເຕີການກຳນົດເວລາຄວາມຈຳ.
ເມື່ອທ່ານປ່ຽນ ຫຼືໃສ່ຄ່າໃດໜຶ່ງ, ແຖບລາຍລະອຽດການລົງທະບຽນຈະໃຫ້ທ່ານມີຊື່ລົງທະບຽນ ແລະຄ່າລົງທະບຽນທີ່ອັບເດດແລ້ວ. ຄ່າທີ່ບໍ່ຖືກຕ້ອງຖືກໝາຍເປັນຄຳເຕືອນ.

ກຳລັງນຳເຂົ້າການຕັ້ງຄ່າ DDR Files
ນອກເຫນືອຈາກການໃສ່ຕົວກໍານົດການຄວາມຈໍາ DDR ໂດຍໃຊ້ແຖບ Memory Initialization ແລະ Timing, ທ່ານສາມາດນໍາເຂົ້າຄ່າລົງທະບຽນ DDR ຈາກ file. ເພື່ອເຮັດສິ່ງນີ້, ໃຫ້ຄລິກໃສ່ປຸ່ມ Import Configuration ແລະທ່ອງໄປຫາຂໍ້ຄວາມ file ປະກອບມີຊື່ ແລະຄ່າລົງທະບຽນ DDR. ຮູບ 2-5 ສະແດງ syntax ການຕັ້ງຄ່າການນໍາເຂົ້າ.

ໝາຍເຫດ: ຖ້າທ່ານເລືອກທີ່ຈະນໍາເຂົ້າຄ່າລົງທະບຽນແທນທີ່ຈະໃສ່ພວກມັນໂດຍໃຊ້ GUI, ທ່ານຕ້ອງລະບຸຄ່າລົງທະບຽນທີ່ຈໍາເປັນທັງຫມົດ. ເບິ່ງຄູ່ມືຜູ້ໃຊ້ SmartFusion2 SoC FPGA ຄວາມໄວສູງ DDR Interfaces ສໍາລັບລາຍລະອຽດ.

ກຳລັງສົ່ງອອກການຕັ້ງຄ່າ DDR Files
ນອກນັ້ນທ່ານຍັງສາມາດສົ່ງອອກຂໍ້ມູນການຕັ້ງຄ່າການລົງທະບຽນໃນປັດຈຸບັນເຂົ້າໄປໃນຂໍ້ຄວາມ file. ນີ້ file ຈະປະກອບມີຄ່າລົງທະບຽນທີ່ທ່ານນໍາເຂົ້າ (ຖ້າມີ) ເຊັ່ນດຽວກັນກັບຄ່າທີ່ຖືກຄິດໄລ່ຈາກພາລາມິເຕີ GUI ທີ່ທ່ານໃສ່ໃນກ່ອງໂຕ້ຕອບນີ້.
ຖ້າທ່ານຕ້ອງການຍົກເລີກການປ່ຽນແປງທີ່ທ່ານໄດ້ເຮັດກັບການຕັ້ງຄ່າການລົງທະບຽນ DDR, ທ່ານສາມາດເຮັດໄດ້ດ້ວຍ Restore Default. ກະລຸນາຮັບຊາບວ່າອັນນີ້ລຶບຂໍ້ມູນການກຳນົດຄ່າການລົງທະບຽນທັງໝົດ ແລະທ່ານຕ້ອງນຳເຂົ້າ ຫຼືໃສ່ຂໍ້ມູນນີ້ຄືນໃໝ່. ຂໍ້ມູນຖືກຣີເຊັດເປັນຄ່າຣີເຊັດຮາດແວ.
ຂໍ້ມູນທີ່ສ້າງຂຶ້ນ
ກົດ OK ເພື່ອສ້າງການຕັ້ງຄ່າ. ອີງຕາມການປ້ອນຂໍ້ມູນຂອງທ່ານໃນແທັບ General, Memory Timing ແລະ Memory Initialization, MDDR Configurator ຄິດໄລ່ຄ່າສໍາລັບການລົງທະບຽນການຕັ້ງຄ່າ DDR ທັງຫມົດແລະສົ່ງອອກມູນຄ່າເຫຼົ່ານີ້ເຂົ້າໄປໃນໂຄງການເຟີມແວແລະການຈໍາລອງຂອງທ່ານ. fileດ. ທີ່​ສົ່ງ​ອອກ file syntax ແມ່ນສະແດງຢູ່ໃນຮູບ 2-6.

ເຟີມແວ

ເມື່ອທ່ານສ້າງ SmartDesign, ຕໍ່ໄປນີ້ files ແມ່ນຜະລິດຢູ່ໃນ /firmware/ drivers_config/sys_config directory. ເຫຼົ່ານີ້ files ແມ່ນຈໍາເປັນສໍາລັບ CMSIS firmware core ເພື່ອລວບລວມຢ່າງຖືກຕ້ອງແລະມີຂໍ້ມູນກ່ຽວກັບການອອກແບບໃນປະຈຸບັນຂອງທ່ານລວມທັງຂໍ້ມູນການຕັ້ງຄ່າອຸປະກອນຂ້າງຄຽງແລະຂໍ້ມູນການຕັ້ງຄ່າໂມງສໍາລັບ MSS. ຢ່າແກ້ໄຂເຫຼົ່ານີ້ files ດ້ວຍຕົນເອງຍ້ອນວ່າພວກມັນຖືກສ້າງໃຫມ່ທຸກໆຄັ້ງທີ່ການອອກແບບຮາກຂອງທ່ານຖືກສ້າງໃຫມ່.

• sys_config.c
• sys_config.h
•  sys_config_mddr_define.h – ຂໍ້ມູນການຕັ້ງຄ່າ MDDR.
• Sys_config_fddr_define.h – ຂໍ້ມູນການຕັ້ງຄ່າ FDDR.
•  sys_config_mss_clocks.h – ການຕັ້ງຄ່າໂມງ MSS

ການຈຳລອງ
ເມື່ອທ່ານສ້າງ SmartDesign ທີ່ກ່ຽວຂ້ອງກັບ MSS ຂອງທ່ານ, ການຈໍາລອງຕໍ່ໄປນີ້ files ແມ່ນຜະລິດຢູ່ໃນ / ລະ​ບົບ​ການ​ຈໍາ​ລອງ​:

•  test.bfm – BFM ລະດັບສູງສຸດ file ມັນຖືກ "ປະຕິບັດ" ຄັ້ງທໍາອິດໃນລະຫວ່າງການຈໍາລອງໃດໆທີ່ປະຕິບັດກັບໂປເຊດເຊີ SmartFusion2 MSS' Cortex-M3. ມັນປະຕິບັດ peripheral_init.bfm ແລະ user.bfm, ໃນຄໍາສັ່ງນັ້ນ.
•  peripheral_init.bfm – ປະກອບດ້ວຍຂັ້ນຕອນ BFM ທີ່ເຮັດຕາມຟັງຊັນ CMSIS::SystemInit() ເຮັດວຽກຢູ່ໃນ Cortex-M3 ກ່ອນທີ່ທ່ານຈະເຂົ້າສູ່ຂັ້ນຕອນ main(). ມັນ ຈຳ ເປັນ ສຳ ເນົາຂໍ້ມູນການຕັ້ງຄ່າ ສຳ ລັບອຸປະກອນຕໍ່ພ່ວງທີ່ໃຊ້ໃນການອອກແບບເພື່ອລົງທະບຽນການຕັ້ງຄ່າອຸປະກອນຕໍ່ພ່ວງທີ່ຖືກຕ້ອງແລະຫຼັງຈາກນັ້ນລໍຖ້າອຸປະກອນຕໍ່ພ່ວງທັງ ໝົດ ກຽມພ້ອມກ່ອນທີ່ຈະຢືນຢັນວ່າຜູ້ໃຊ້ສາມາດໃຊ້ອຸປະກອນຕໍ່ພ່ວງເຫຼົ່ານີ້ໄດ້.
• MDDR_init.bfm – ປະກອບມີຄຳສັ່ງຂຽນ BFM ທີ່ຈຳລອງການຂຽນຂໍ້ມູນການລົງທະບຽນການຕັ້ງຄ່າ MSS DDR ທີ່ທ່ານປ້ອນ (ໂດຍໃຊ້ກ່ອງໂຕ້ຕອບການລົງທະບຽນຂ້າງເທິງ) ເຂົ້າໃນການລົງທະບຽນ DDR Controller.
• user.bfm – ມີຈຸດປະສົງສໍາລັບຄໍາສັ່ງຂອງຜູ້ໃຊ້. ທ່ານສາມາດຈໍາລອງ datapath ໂດຍການເພີ່ມຄໍາສັ່ງ BFM ຂອງທ່ານເອງໃນນີ້ file. ຄໍາສັ່ງໃນນີ້ file ຈະຖືກ "ປະຕິບັດ" ຫຼັງຈາກ peripheral_init.bfm ສໍາເລັດ.

ການ​ນໍາ​ໃຊ້​ files ຂ້າງເທິງ, ເສັ້ນທາງການຕັ້ງຄ່າແມ່ນ simulated ອັດຕະໂນມັດ. ທ່ານພຽງແຕ່ຕ້ອງການແກ້ໄຂ user.bfm file ເພື່ອຈໍາລອງ datapath. ຢ່າແກ້ໄຂ test.bfm, peripheral_init.bfm, ຫຼື MDDR_init.bfm files ເປັນເຫຼົ່ານີ້ files ຖືກສ້າງໃຫມ່ທຸກຄັ້ງທີ່ການອອກແບບຮາກຂອງທ່ານຖືກສ້າງໃຫມ່.

ເສັ້ນທາງການຕັ້ງຄ່າ MSS DDR
ການແກ້ໄຂເບື້ອງຕົ້ນ Peripheral ຮຽກຮ້ອງໃຫ້, ນອກເຫນືອຈາກການລະບຸຄ່າລົງທະບຽນການຕັ້ງຄ່າ MSS DDR, ທ່ານກໍານົດເສັ້ນທາງຂໍ້ມູນການຕັ້ງຄ່າ APB ໃນ MSS (FIC_2). ຟັງຊັນ SystemInit() ຂຽນຂໍ້ມູນໃສ່ການລົງທະບຽນການຕັ້ງຄ່າ MDDR ຜ່ານອິນເຕີເຟດ FIC_2 APB.
ໝາຍເຫດ: ຖ້າທ່ານກໍາລັງໃຊ້ System Builder ເສັ້ນທາງການຕັ້ງຄ່າຖືກຕັ້ງແລະເຊື່ອມຕໍ່ໂດຍອັດຕະໂນມັດ.

ເພື່ອຕັ້ງຄ່າສ່ວນຕິດຕໍ່ FIC_2:

1. ເປີດກ່ອງໂຕ້ຕອບການຕັ້ງຄ່າ FIC_2 (ຮູບ 2-7) ຈາກຕົວຕັ້ງຄ່າ MSS.
2. ເລືອກ Initialize peripherals ໂດຍໃຊ້ຕົວເລືອກ Cortex-M3.
3. ໃຫ້ແນ່ໃຈວ່າ MSS DDR ຖືກກວດສອບ, ຄືກັບ Fabric DDR/SERDES blocks ຖ້າທ່ານກໍາລັງໃຊ້ພວກມັນ.
4.  ຄລິກຕົກລົງເພື່ອບັນທຶກການຕັ້ງຄ່າຂອງທ່ານ. ອັນນີ້ຈະເປັນການເປີດເຜີຍຜອດການຕັ້ງຄ່າ FIC_2 (ໂມງ, ຣີເຊັດ, ແລະ APB bus interfaces), ດັ່ງທີ່ສະແດງໃນຮູບ 2-8.
5.  ສ້າງ MSS. ຜອດ FIC_2 (FIC_2_APB_MASTER, FIC_2_APB_M_PCLK ແລະ FIC_2_APB_M_RESET_N) ໄດ້ຖືກເປີດເຜີຍແລ້ວຢູ່ທີ່ອິນເຕີເຟດ MSS ແລະສາມາດເຊື່ອມຕໍ່ກັບ CoreConfigP ແລະ CoreResetP ຕາມເງື່ອນໄຂການແກ້ໄຂ Peripheral Initialization.

ສໍາລັບລາຍລະອຽດຄົບຖ້ວນກ່ຽວກັບການຕັ້ງຄ່າ ແລະການເຊື່ອມຕໍ່ CoreConfigP ແລະ CoreResetP, ເບິ່ງຄູ່ມືຜູ້ໃຊ້ Peripheral Initialization.

ລາຍ​ລະ​ອຽດ Port

ການໂຕ້ຕອບ DDR PHY
ຕາຕະລາງ 3-1 • ການໂຕ້ຕອບ DDR PHY

ຊື່ຜອດ	ທິດທາງ	ລາຍລະອຽດ
MDDR_CAS_N	ອອກ	DRAM CASN
MDDR_CKE	ອອກ	DRAM CKE
MDDR_CLK	ອອກ	ໂມງ, P ຂ້າງ
MDDR_CLK_N	ອອກ	ໂມງ, N ຂ້າງ
MDDR_CS_N	ອອກ	DRAM CSN
MDDR_ODT	ອອກ	DRAM ODT
MDDR_RAS_N	ອອກ	DRAM RASN
MDDR_RESET_N	ອອກ	ຣີເຊັດ DRAM ສໍາລັບ DDR3. ບໍ່ສົນໃຈສັນຍານນີ້ສໍາລັບ LPDDR ແລະ DDR2 Interfaces. ໝາຍວ່າບໍ່ໄດ້ໃຊ້ສຳລັບ LPDDR ແລະ DDR2 Interfaces.
MDDR_WE_N	ອອກ	DRAM WEN
MDDR_ADDR[15:0]	ອອກ	ທີ່ຢູ່ Dram bits
MDDR_BA[2:0]	ອອກ	ທີ່ຢູ່ Dram Bank
MDDR_DM_RDQS ([3:0]/[1:0]/[0])	ເຂົ້າໃຈ	ຫນ້າກາກຂໍ້ມູນ Dram
MDDR_DQS ([3:0]/[1:0]/[0])	ເຂົ້າໃຈ	Dram Data Strobe Input/Output – P side
MDDR_DQS_N ([3:0]/[1:0]/[0])	ເຂົ້າໃຈ	Dram Data Strobe Input/Output – N side
MDDR_DQ ([31:0]/[15:0]/[7:0])	ເຂົ້າໃຈ	DRAM Data Input/Output
MDDR_DQS_TMATCH_0_IN	IN	FIFO ໃນສັນຍານ
MDDR_DQS_TMATCH_0_OUT	ອອກ	FIFO ອອກສັນຍານ
MDDR_DQS_TMATCH_1_IN	IN	FIFO ໃນສັນຍານ (32-bit ເທົ່ານັ້ນ)
MDDR_DQS_TMATCH_1_OUT	ອອກ	FIFO ອອກສັນຍານ (32-bit ເທົ່ານັ້ນ)
MDDR_DM_RDQS_ECC	ເຂົ້າໃຈ	Dram ECC Data Mask
MDDR_DQS_ECC	ເຂົ້າໃຈ	Dram ECC Data Strobe Input/Output – ດ້ານ P
MDDR_DQS_ECC_N	ເຂົ້າໃຈ	Dram ECC Data Strobe Input/Output – N side
MDDR_DQ_ECC ([3:0]/[1:0]/[0])	ເຂົ້າໃຈ	DRAM ECC Data Input/Output
MDDR_DQS_TMATCH_ECC_IN	IN	ECC FIFO ໃນສັນຍານ
MDDR_DQS_TMATCH_ECC_OUT	ອອກ	ECC FIFO ອອກສັນຍານ (32-bit ເທົ່ານັ້ນ)

ໝາຍເຫດ: ຄວາມກວ້າງຂອງພອດສໍາລັບບາງພອດມີການປ່ຽນແປງຂຶ້ນກັບການເລືອກຄວາມກວ້າງຂອງ PHY. ຫມາຍເຫດ "[a:0]/ [b:0]/[c:0]" ຖືກໃຊ້ເພື່ອຊີ້ໃຫ້ເຫັນພອດດັ່ງກ່າວ, ບ່ອນທີ່ "[a:0]" ຫມາຍເຖິງຄວາມກວ້າງຂອງພອດເມື່ອຄວາມກວ້າງ PHY 32-ບິດຖືກເລືອກ. , “[b:0]” ເທົ່າກັບຄວາມກວ້າງ PHY 16-ບິດ, ແລະ “[c:0]” ເທົ່າກັບຄວາມກວ້າງ PHY 8-ບິດ.

Fabric Master AXI Bus Interface
ຕາຕະລາງ 3-2 • Fabric Master AXI Bus Interface

ຊື່ຜອດ	ທິດທາງ	ລາຍລະອຽດ
DDR_AXI_S_AWREADY	ອອກ	ຂຽນທີ່ຢູ່ພ້ອມ
DDR_AXI_S_WREADY	ອອກ	ຂຽນທີ່ຢູ່ພ້ອມ
DDR_AXI_S_BID[3:0]	ອອກ	ID ຄໍາຕອບ
DDR_AXI_S_BRESP[1:0]	ອອກ	ຂຽນຄໍາຕອບ
DDR_AXI_S_BVALID	ອອກ	ຂຽນຄໍາຕອບທີ່ຖືກຕ້ອງ
DDR_AXI_S_ARREADY	ອອກ	ອ່ານທີ່ຢູ່ພ້ອມ
DDR_AXI_S_RID[3:0]	ອອກ	ອ່ານ ID Tag
DDR_AXI_S_RRESP[1:0]	ອອກ	ອ່ານຄຳຕອບ
DDR_AXI_S_RDATA[63:0]	ອອກ	ອ່ານຂໍ້ມູນ
DDR_AXI_S_RLAST	ອອກ	ອ່ານ​ຫຼ້າ​ສຸດ ສັນ​ຍານ​ນີ້​ສະ​ແດງ​ໃຫ້​ເຫັນ​ການ​ຍົກ​ຍ້າຍ​ຄັ້ງ​ສຸດ​ທ້າຍ​ໃນ​ລະ​ຫວ່າງ​ການ​ອ່ານ​
DDR_AXI_S_RVALID	ອອກ	ອ່ານທີ່ຢູ່ຖືກຕ້ອງ
DDR_AXI_S_AWID[3:0]	IN	ຂຽນ ID ທີ່ຢູ່
DDR_AXI_S_AWADDR[31:0]	IN	ຂຽນທີ່ຢູ່
DDR_AXI_S_AWLEN[3:0]	IN	ຄວາມຍາວລະເບີດ
DDR_AXI_S_AWSIZE[1:0]	IN	ຂະໜາດລະເບີດ
DDR_AXI_S_AWBURST[1:0]	IN	ປະເພດລະເບີດ
DDR_AXI_S_AWLOCK[1:0]	IN	ປະເພດ Lock ສັນຍານນີ້ສະຫນອງຂໍ້ມູນເພີ່ມເຕີມກ່ຽວກັບລັກສະນະປະລໍາມະນູຂອງການໂອນ
DDR_AXI_S_AWVALID	IN	ຂຽນທີ່ຢູ່ທີ່ຖືກຕ້ອງ
DDR_AXI_S_WID[3:0]	IN	ຂຽນ ID ຂໍ້ມູນ tag
DDR_AXI_S_WDATA[63:0]	IN	ຂຽນຂໍ້ມູນ
DDR_AXI_S_WTRB[7:0]	IN	ຂຽນ strobes
DDR_AXI_S_WLAST	IN	ຂຽນສຸດທ້າຍ
DDR_AXI_S_WVALID	IN	ຂຽນຖືກຕ້ອງ
DDR_AXI_S_BREADY	IN	ຂຽນພ້ອມ
DDR_AXI_S_ARID[3:0]	IN	ອ່ານ ID ທີ່ຢູ່
DDR_AXI_S_ARADDR[31:0]	IN	ອ່ານທີ່ຢູ່
DDR_AXI_S_ARLEN[3:0]	IN	ຄວາມຍາວລະເບີດ
DDR_AXI_S_ARSIZE[1:0]	IN	ຂະໜາດລະເບີດ
DDR_AXI_S_ARBUST[1:0]	IN	ປະເພດລະເບີດ
DDR_AXI_S_ARLOCK[1:0]	IN	ປະເພດລັອກ
DDR_AXI_S_ARVALID	IN	ອ່ານທີ່ຢູ່ຖືກຕ້ອງ
DDR_AXI_S_RREADY	IN	ອ່ານທີ່ຢູ່ພ້ອມ

ຕາຕະລາງ 3-2 • Fabric Master AXI Bus Interface (ຕໍ່)

ຊື່ຜອດ	ທິດທາງ	ລາຍລະອຽດ
DDR_AXI_S_CORE_RESET_N	IN	MDDR Global Reset
DDR_AXI_S_RMW	IN	ຊີ້ບອກວ່າໄບຕ໌ທັງໝົດຂອງເລນ 64 ບິດແມ່ນຖືກຕ້ອງສຳລັບທຸກເທື່ອຂອງການໂອນຍ້າຍ AXI. 0: ສະແດງໃຫ້ເຫັນວ່າ bytes ທັງໝົດໃນທຸກ beats ຖືກຕ້ອງໃນ burst ແລະ controller ຄວນເລີ່ມຕົ້ນທີ່ຈະຂຽນຄໍາສັ່ງ. 1: ຊີ້ໃຫ້ເຫັນວ່າບາງ bytes ບໍ່ຖືກຕ້ອງແລະຕົວຄວບຄຸມຄວນຈະເປັນຄ່າເລີ່ມຕົ້ນຂອງຄໍາສັ່ງ RMW ອັນນີ້ຖືກຈັດປະເພດເປັນ AXI write address channel signal sideband ແລະຖືກຕ້ອງກັບສັນຍານ AWVALID. ໃຊ້ເມື່ອ ECC ຖືກເປີດໃຊ້ເທົ່ານັ້ນ.

Fabric Master Interface AHB0 Bus
ຕາຕະລາງ 3-3 • Fabric Master AHB0 Bus Interface

ຊື່ຜອດ	ທິດທາງ	ລາຍລະອຽດ
DDR_AHB0_SHREADYOUT	ອອກ	AHBL slave ພ້ອມ - ເມື່ອສູງສໍາລັບການຂຽນຊີ້ບອກວ່າ MDDR ພ້ອມທີ່ຈະຍອມຮັບຂໍ້ມູນແລະໃນເວລາທີ່ສູງສໍາລັບການອ່ານຊີ້ໃຫ້ເຫັນວ່າຂໍ້ມູນຖືກຕ້ອງ.
DDR_AHB0_SHRESP	ອອກ	ສະຖານະການຕອບໂຕ້ AHBL - ເມື່ອຖືກຂັບເຄື່ອນສູງໃນຕອນທ້າຍຂອງການເຮັດທຸລະກໍາຊີ້ໃຫ້ເຫັນວ່າການເຮັດທຸລະກໍາສໍາເລັດດ້ວຍຄວາມຜິດພາດ. ເມື່ອມີການຂັບເຄື່ອນຕໍ່າໃນຕອນທ້າຍຂອງການເຮັດທຸລະກໍາຊີ້ໃຫ້ເຫັນວ່າການເຮັດທຸລະກໍາໄດ້ສໍາເລັດສົບຜົນສໍາເລັດ.
DDR_AHB0_SHRDATA[31:0]	ອອກ	AHBL ອ່ານຂໍ້ມູນ - ອ່ານຂໍ້ມູນຈາກ MDDR slave ໄປຫາເຈົ້າຂອງ fabric
DDR_AHB0_SHSEL	IN	AHBL slave ເລືອກ - ເມື່ອຢືນຢັນ, MDDR ແມ່ນ AHBL slave ທີ່ເລືອກໃນປັດຈຸບັນໃນ fabric AHB bus
DDR_AHB0_SHADDR[31:0]	IN	ທີ່ຢູ່ AHBL - ທີ່ຢູ່ byte ໃນການໂຕ້ຕອບ AHBL
DDR_AHB0_SHBURST[2:0]	IN	ຄວາມຍາວລະເບີດ AHBL
DDR_AHB0_SHSIZE[1:0]	IN	ຂະ​ຫນາດ​ການ​ໂອນ AHBL – ຊີ້​ບອກ​ຂະ​ຫນາດ​ຂອງ​ການ​ໂອນ​ໃນ​ປະ​ຈຸ​ບັນ (8/16/32 byte ການ​ໂອນ​ເທົ່າ​ນັ້ນ​)
DDR_AHB0_SHTRANS[1:0]	IN	ປະເພດຂອງການໂອນ AHBL - ຊີ້ບອກປະເພດຂອງການໂອນຂອງທຸລະກໍາໃນປະຈຸບັນ
DDR_AHB0_SHMASTLOCK	IN	AHBL lock - ເມື່ອຢືນຢັນການໂອນຍ້າຍປະຈຸບັນເປັນສ່ວນຫນຶ່ງຂອງທຸລະກໍາທີ່ຖືກລັອກ
DDR_AHB0_SHWRITE	IN	AHBL ຂຽນ - ເມື່ອສູງຊີ້ໃຫ້ເຫັນວ່າການເຮັດທຸລະກໍາໃນປະຈຸບັນແມ່ນການຂຽນ. ໃນເວລາທີ່ຕ່ໍາຊີ້ໃຫ້ເຫັນວ່າທຸລະກໍາໃນປະຈຸບັນແມ່ນການອ່ານ
DDR_AHB0_S_HREADY	IN	AHBL ພ້ອມ - ເມື່ອສູງ, ຊີ້ໃຫ້ເຫັນວ່າ MDDR ພ້ອມທີ່ຈະຍອມຮັບທຸລະກໍາໃຫມ່
DDR_AHB0_S_HWDATA[31:0]	IN	AHBL ຂຽນຂໍ້ມູນ - ຂຽນຂໍ້ມູນຈາກ fabric master ກັບ MDDR

Fabric Master Interface AHB1 Bus
ຕາຕະລາງ 3-4 • Fabric Master AHB1 Bus Interface

ຊື່ຜອດ	ທິດທາງ	ລາຍລະອຽດ
DDR_AHB1_SHREADYOUT	ອອກ	AHBL slave ພ້ອມ - ເມື່ອສູງສໍາລັບການຂຽນຊີ້ບອກວ່າ MDDR ພ້ອມທີ່ຈະຍອມຮັບຂໍ້ມູນແລະໃນເວລາທີ່ສູງສໍາລັບການອ່ານຊີ້ໃຫ້ເຫັນວ່າຂໍ້ມູນຖືກຕ້ອງ.
DDR_AHB1_SHRESP	ອອກ	ສະຖານະການຕອບໂຕ້ AHBL - ເມື່ອຖືກຂັບເຄື່ອນສູງໃນຕອນທ້າຍຂອງການເຮັດທຸລະກໍາຊີ້ໃຫ້ເຫັນວ່າການເຮັດທຸລະກໍາສໍາເລັດດ້ວຍຄວາມຜິດພາດ. ເມື່ອມີການຂັບເຄື່ອນຕໍ່າໃນຕອນທ້າຍຂອງການເຮັດທຸລະກໍາຊີ້ໃຫ້ເຫັນວ່າການເຮັດທຸລະກໍາໄດ້ສໍາເລັດສົບຜົນສໍາເລັດ.
DDR_AHB1_SHRDATA[31:0]	ອອກ	AHBL ອ່ານຂໍ້ມູນ - ອ່ານຂໍ້ມູນຈາກ MDDR slave ໄປຫາເຈົ້າຂອງ fabric
DDR_AHB1_SHSEL	IN	AHBL slave ເລືອກ - ເມື່ອຢືນຢັນ, MDDR ແມ່ນ AHBL slave ທີ່ເລືອກໃນປັດຈຸບັນໃນ fabric AHB bus
DDR_AHB1_SHADDR[31:0]	IN	ທີ່ຢູ່ AHBL - ທີ່ຢູ່ byte ໃນການໂຕ້ຕອບ AHBL
DDR_AHB1_SHBURST[2:0]	IN	ຄວາມຍາວລະເບີດ AHBL
DDR_AHB1_SHSIZE[1:0]	IN	ຂະ​ຫນາດ​ການ​ໂອນ AHBL – ຊີ້​ບອກ​ຂະ​ຫນາດ​ຂອງ​ການ​ໂອນ​ໃນ​ປະ​ຈຸ​ບັນ (8/16/32 byte ການ​ໂອນ​ເທົ່າ​ນັ້ນ​)
DDR_AHB1_SHTRANS[1:0]	IN	ປະເພດຂອງການໂອນ AHBL - ຊີ້ບອກປະເພດຂອງການໂອນຂອງທຸລະກໍາໃນປະຈຸບັນ
DDR_AHB1_SHMASTLOCK	IN	AHBL lock - ເມື່ອຢືນຢັນການໂອນຍ້າຍປະຈຸບັນເປັນສ່ວນຫນຶ່ງຂອງທຸລະກໍາທີ່ຖືກລັອກ
DDR_AHB1_SHWRITE	IN	AHBL ຂຽນ - ເມື່ອສູງຊີ້ໃຫ້ເຫັນວ່າການເຮັດທຸລະກໍາໃນປະຈຸບັນແມ່ນການຂຽນ. ໃນເວລາທີ່ຕ່ໍາຊີ້ໃຫ້ເຫັນວ່າທຸລະກໍາໃນປະຈຸບັນແມ່ນການອ່ານ.
DDR_AHB1_SHREADY	IN	AHBL ພ້ອມ - ເມື່ອສູງ, ຊີ້ໃຫ້ເຫັນວ່າ MDDR ພ້ອມທີ່ຈະຍອມຮັບທຸລະກໍາໃຫມ່
DDR_AHB1_SHWDATA[31:0]	IN	AHBL ຂຽນຂໍ້ມູນ - ຂຽນຂໍ້ມູນຈາກ fabric master ກັບ MDDR

Soft Memory Controller Mode AXI Bus Interface
ຕາຕະລາງ 3-5 • Soft Memory Controller Mode AXI Bus Interface

ຊື່ຜອດ	ທິດທາງ	ລາຍລະອຽດ
SMC_AXI_M_WLAST	ອອກ	ຂຽນສຸດທ້າຍ
SMC_AXI_M_WVALID	ອອກ	ຂຽນຖືກຕ້ອງ
SMC_AXI_M_AWLEN[3:0]	ອອກ	ຄວາມຍາວລະເບີດ
SMC_AXI_M_AWBURST[1:0]	ອອກ	ປະເພດລະເບີດ
SMC_AXI_M_BREADY	ອອກ	ຄຳຕອບພ້ອມ
SMC_AXI_M_AWVALID	ອອກ	ຂຽນທີ່ຢູ່ຖືກຕ້ອງ
SMC_AXI_M_AWID[3:0]	ອອກ	ຂຽນ ID ທີ່ຢູ່
SMC_AXI_M_WDATA[63:0]	ອອກ	ຂຽນຂໍ້ມູນ
SMC_AXI_M_ARVALID	ອອກ	ອ່ານທີ່ຢູ່ຖືກຕ້ອງ
SMC_AXI_M_WID[3:0]	ອອກ	ຂຽນ ID ຂໍ້ມູນ tag
SMC_AXI_M_WTRB[7:0]	ອອກ	ຂຽນ strobes
SMC_AXI_M_ARID[3:0]	ອອກ	ອ່ານ ID ທີ່ຢູ່
SMC_AXI_M_ARADDR[31:0]	ອອກ	ອ່ານທີ່ຢູ່
SMC_AXI_M_ARLEN[3:0]	ອອກ	ຄວາມຍາວລະເບີດ
SMC_AXI_M_ARSIZE[1:0]	ອອກ	ຂະໜາດລະເບີດ
SMC_AXI_M_ARBUST[1:0]	ອອກ	ປະເພດລະເບີດ
SMC_AXI_M_AWADDR[31:0]	ອອກ	ຂຽນທີ່ຢູ່
SMC_AXI_M_RREADY	ອອກ	ອ່ານທີ່ຢູ່ພ້ອມ
SMC_AXI_M_AWSIZE[1:0]	ອອກ	ຂະໜາດລະເບີດ
SMC_AXI_M_AWLOCK[1:0]	ອອກ	ປະເພດ Lock ສັນຍານນີ້ສະຫນອງຂໍ້ມູນເພີ່ມເຕີມກ່ຽວກັບລັກສະນະປະລໍາມະນູຂອງການໂອນ
SMC_AXI_M_ARLOCK[1:0]	ອອກ	ປະເພດລັອກ
SMC_AXI_M_BID[3:0]	IN	ID ຄໍາຕອບ
SMC_AXI_M_RID[3:0]	IN	ອ່ານ ID Tag
SMC_AXI_M_RRESP[1:0]	IN	ອ່ານຄຳຕອບ
SMC_AXI_M_BRESP[1:0]	IN	ຂຽນຄໍາຕອບ
SMC_AXI_M_AWREADY	IN	ຂຽນທີ່ຢູ່ພ້ອມ
SMC_AXI_M_RDATA[63:0]	IN	ອ່ານຂໍ້ມູນ
SMC_AXI_M_WREADY	IN	ຂຽນພ້ອມ
SMC_AXI_M_BVALID	IN	ຂຽນຄໍາຕອບທີ່ຖືກຕ້ອງ
SMC_AXI_M_ARREADY	IN	ອ່ານທີ່ຢູ່ພ້ອມ
SMC_AXI_M_RLAST	IN	ອ່ານ​ຫຼ້າ​ສຸດ ສັນ​ຍານ​ນີ້​ສະ​ແດງ​ໃຫ້​ເຫັນ​ການ​ຍົກ​ຍ້າຍ​ຄັ້ງ​ສຸດ​ທ້າຍ​ໃນ​ລະ​ຫວ່າງ​ການ​ອ່ານ​
SMC_AXI_M_RVALID	IN	ອ່ານຖືກຕ້ອງ

ໂໝດຄວບຄຸມຄວາມຈຳອ່ອນ AHB0 Bus Interface
ຕາຕະລາງ 3-6 • Soft Memory Controller Mode AHB0 Bus Interface

ຊື່ຜອດ	ທິດທາງ	ລາຍລະອຽດ
SMC_AHB_M_HBURST[1:0]	ອອກ	ຄວາມຍາວລະເບີດ AHBL
SMC_AHB_M_HTRANS[1:0]	ອອກ	ປະເພດຂອງການໂອນ AHBL - ຊີ້ບອກປະເພດຂອງການໂອນຂອງທຸລະກໍາໃນປະຈຸບັນ.
SMC_AHB_M_HMASTLOCK	ອອກ	AHBL lock - ເມື່ອຢືນຢັນການໂອນຍ້າຍປະຈຸບັນເປັນສ່ວນຫນຶ່ງຂອງທຸລະກໍາທີ່ຖືກລັອກ
SMC_AHB_M_HWRITE	ອອກ	AHBL ຂຽນ - ເມື່ອສູງຊີ້ໃຫ້ເຫັນວ່າການເຮັດທຸລະກໍາໃນປະຈຸບັນແມ່ນການຂຽນ. ໃນເວລາທີ່ຕ່ໍາຊີ້ໃຫ້ເຫັນວ່າທຸລະກໍາໃນປະຈຸບັນແມ່ນການອ່ານ
SMC_AHB_M_HSIZE[1:0]	ອອກ	ຂະ​ຫນາດ​ການ​ໂອນ AHBL – ຊີ້​ບອກ​ຂະ​ຫນາດ​ຂອງ​ການ​ໂອນ​ໃນ​ປະ​ຈຸ​ບັນ (8/16/32 byte ການ​ໂອນ​ເທົ່າ​ນັ້ນ​)
SMC_AHB_M_HWDATA[31:0]	ອອກ	AHBL ຂຽນຂໍ້ມູນ – ຂຽນຂໍ້ມູນຈາກແມ່ບົດ MSS ໄປຫາ fabric Soft Memory Controller
SMC_AHB_M_HADDR[31:0]	ອອກ	ທີ່ຢູ່ AHBL - ທີ່ຢູ່ byte ໃນການໂຕ້ຕອບ AHBL
SMC_AHB_M_HRESP	IN	ສະຖານະການຕອບໂຕ້ AHBL - ເມື່ອຖືກຂັບເຄື່ອນສູງໃນຕອນທ້າຍຂອງການເຮັດທຸລະກໍາຊີ້ໃຫ້ເຫັນວ່າການເຮັດທຸລະກໍາສໍາເລັດດ້ວຍຄວາມຜິດພາດ. ເມື່ອມີການຂັບເຄື່ອນຕໍ່າໃນຕອນທ້າຍຂອງການເຮັດທຸລະກໍາຊີ້ໃຫ້ເຫັນວ່າການເຮັດທຸລະກໍາໄດ້ສໍາເລັດສົບຜົນສໍາເລັດ
SMC_AHB_M_HRDATA[31:0]	IN	AHBL ອ່ານຂໍ້ມູນ – ອ່ານຂໍ້ມູນຈາກ fabric Soft Memory Controller ໄປຫາແມ່ບົດ MSS
SMC_AHB_M_HREADY	IN	AHBL ພ້ອມແລ້ວ – ສູງຊີ້ບອກວ່າລົດເມ AHBL ພ້ອມທີ່ຈະຮັບເອົາທຸລະກໍາໃຫມ່

ສະຫນັບສະຫນູນຜະລິດຕະພັນ

Microsemi SoC Products Group ສະຫນັບສະຫນູນຜະລິດຕະພັນຂອງຕົນດ້ວຍການບໍລິການສະຫນັບສະຫນູນຕ່າງໆ, ລວມທັງການບໍລິການລູກຄ້າ, ສູນສະຫນັບສະຫນູນດ້ານວິຊາການລູກຄ້າ, a webເວັບໄຊ, ອີເລັກໂທຣນິກ, ແລະຫ້ອງການຂາຍທົ່ວໂລກ. ເອກະສານຊ້ອນທ້າຍນີ້ມີຂໍ້ມູນກ່ຽວກັບການຕິດຕໍ່ Microsemi SoC Products Group ແລະໃຊ້ບໍລິການຊ່ວຍເຫຼືອເຫຼົ່ານີ້.
ການບໍລິການລູກຄ້າ
ຕິດຕໍ່ຝ່າຍບໍລິການລູກຄ້າສໍາລັບການສະຫນັບສະຫນູນຜະລິດຕະພັນທີ່ບໍ່ແມ່ນດ້ານວິຊາການ, ເຊັ່ນ: ລາຄາຜະລິດຕະພັນ, ການຍົກລະດັບຜະລິດຕະພັນ, ອັບເດດຂໍ້ມູນ, ສະຖານະການສັ່ງຊື້, ແລະການອະນຸຍາດ.
ຈາກອາເມລິກາເໜືອ, ໂທ 800.262.1060
ຈາກສ່ວນທີ່ເຫຼືອຂອງໂລກ, ໂທຫາ 650.318.4460
ແຟັກ, ຈາກທຸກບ່ອນໃນໂລກ, 650.318.8044
ສູນສະຫນັບສະຫນູນດ້ານວິຊາການລູກຄ້າ
Microsemi SoC Products Group ພະນັກງານສູນສະຫນັບສະຫນູນດ້ານວິຊາການລູກຄ້າຂອງຕົນທີ່ມີວິສະວະກອນທີ່ມີຄວາມຊໍານິຊໍານານສູງທີ່ສາມາດຊ່ວຍຕອບຄໍາຖາມກ່ຽວກັບຮາດແວ, ຊອບແວ, ແລະການອອກແບບຂອງທ່ານກ່ຽວກັບຜະລິດຕະພັນ Microsemi SoC. ສູນສະຫນັບສະຫນູນດ້ານວິຊາການຂອງລູກຄ້າໃຊ້ເວລາຫຼາຍໃນການສ້າງບັນທຶກຄໍາຮ້ອງສະຫມັກ, ຄໍາຕອບສໍາລັບຄໍາຖາມຮອບວຽນການອອກແບບທົ່ວໄປ, ເອກະສານກ່ຽວກັບບັນຫາທີ່ຮູ້ຈັກ, ແລະຄໍາຖາມທີ່ຖາມເລື້ອຍໆຕ່າງໆ. ດັ່ງນັ້ນ, ກ່ອນທີ່ທ່ານຈະຕິດຕໍ່ພວກເຮົາ, ກະລຸນາໄປຢ້ຽມຢາມຊັບພະຍາກອນອອນໄລນ໌ຂອງພວກເຮົາ. ມັນເປັນໄປໄດ້ຫຼາຍທີ່ພວກເຮົາໄດ້ຕອບຄໍາຖາມຂອງເຈົ້າແລ້ວ.
ສະຫນັບສະຫນູນດ້ານວິຊາການ
ສໍາລັບການສະຫນັບສະຫນູນຜະລິດຕະພັນ Microsemi SoC, ໄປຢ້ຽມຢາມ http://www.microsemi.com/products/fpga-soc/design-support/fpga-soc-support.
Webເວັບໄຊ
ທ່ານສາມາດເລືອກເບິ່ງຂໍ້ມູນທາງດ້ານວິຊາການ ແລະ ທີ່ບໍ່ແມ່ນທາງວິຊາການທີ່ຫຼາກຫຼາຍຢູ່ໃນຫນ້າທໍາອິດຂອງ Microsemi SoC Products Group, ທີ່ www.microsemi.com/soc.
ການຕິດຕໍ່ກັບສູນສະຫນັບສະຫນູນດ້ານວິຊາການຂອງລູກຄ້າ
ພະນັກງານວິສະວະກອນທີ່ມີຄວາມຊໍານິຊໍານານສູງຂອງສູນສະຫນັບສະຫນູນດ້ານວິຊາການ. ສູນສະຫນັບສະຫນູນດ້ານວິຊາການສາມາດຕິດຕໍ່ໄດ້ໂດຍອີເມລ໌ຫຼືຜ່ານກຸ່ມຜະລິດຕະພັນ Microsemi SoC webເວັບໄຊ.
ອີເມວ
ທ່ານ​ສາ​ມາດ​ຕິດ​ຕໍ່​ສື່​ສານ​ຄໍາ​ຖາມ​ທາງ​ດ້ານ​ວິ​ຊາ​ການ​ຂອງ​ທ່ານ​ກັບ​ທີ່​ຢູ່​ອີ​ເມວ​ຂອງ​ພວກ​ເຮົາ​ແລະ​ໄດ້​ຮັບ​ຄໍາ​ຕອບ​ກັບ​ຄືນ​ໄປ​ບ່ອນ​ທາງ​ອີ​ເມລ​໌​, fax​, ຫຼື​ໂທລະ​ສັບ​. ນອກຈາກນັ້ນ, ຖ້າທ່ານມີບັນຫາການອອກແບບ, ທ່ານສາມາດສົ່ງອີເມວອອກແບບຂອງທ່ານ files ເພື່ອ​ໄດ້​ຮັບ​ການ​ຊ່ວຍ​ເຫຼືອ​. ພວກເຮົາຕິດຕາມບັນຊີອີເມວຢ່າງຕໍ່ເນື່ອງຕະຫຼອດມື້. ໃນເວລາສົ່ງຄໍາຮ້ອງຂໍຂອງທ່ານໃຫ້ພວກເຮົາ, ກະລຸນາໃຫ້ແນ່ໃຈວ່າໄດ້ລວມເອົາຊື່ເຕັມຂອງທ່ານ, ຊື່ບໍລິສັດ, ແລະຂໍ້ມູນການຕິດຕໍ່ຂອງທ່ານສໍາລັບການປະມວນຜົນການຮ້ອງຂໍຂອງທ່ານປະສິດທິພາບ.
ທີ່ຢູ່ອີເມລ໌ສະຫນັບສະຫນູນດ້ານວິຊາການແມ່ນ soc_tech@microsemi.com.
ກໍລະນີຂອງຂ້ອຍ
ລູກຄ້າຂອງກຸ່ມຜະລິດຕະພັນ Microsemi SoC ອາດຈະສົ່ງ ແລະຕິດຕາມກໍລະນີທາງດ້ານວິຊາການອອນໄລນ໌ໂດຍການໄປທີ່ My Cases.
ຢູ່ນອກສະຫະລັດ
ລູກ​ຄ້າ​ທີ່​ຕ້ອງ​ການ​ການ​ຊ່ວຍ​ເຫຼືອ​ນອກ​ເຂດ​ເວ​ລາ​ຂອງ​ສະ​ຫະ​ລັດ​ສາ​ມາດ​ຕິດ​ຕໍ່​ຫາ​ສະ​ຫນັບ​ສະ​ຫນູນ​ດ້ານ​ວິ​ຊາ​ການ​ຜ່ານ​ທາງ​ອີ​ເມລ​໌ (soc_tech@microsemi.com) ຫຼືຕິດຕໍ່ຫ້ອງການຂາຍທ້ອງຖິ່ນ.
ຢ້ຽມຢາມກ່ຽວກັບພວກເຮົາສໍາລັບລາຍຊື່ຫ້ອງການຂາຍແລະການຕິດຕໍ່ຂອງບໍລິສັດ.
ລາຍຊື່ຫ້ອງການຂາຍສາມາດພົບໄດ້ທີ່ www.microsemi.com/soc/company/contact/default.aspx.
ITAR ສະຫນັບສະຫນູນດ້ານວິຊາການ
ສໍາລັບການສະຫນັບສະຫນູນດ້ານວິຊາການກ່ຽວກັບ RH ແລະ RT FPGAs ທີ່ຖືກຄວບຄຸມໂດຍ International Traffic in Arms Regulations (ITAR), ຕິດຕໍ່ພວກເຮົາໂດຍຜ່ານ soc_tech_itar@microsemi.com. ອີກທາງເລືອກ, ພາຍໃນ My Cases, ເລືອກ Yes ໃນລາຍການແບບເລື່ອນລົງ ITAR. ສໍາລັບບັນຊີລາຍຊື່ຄົບຖ້ວນຂອງ ITAR-regulated Microsemi FPGAs, ໄປຢ້ຽມຢາມ ITAR web ໜ້າ.

ກ່ຽວກັບ Microsemi
Microsemi Corporation (Nasdaq: MSCC) ສະຫນອງຫຼັກຊັບທີ່ສົມບູນຂອງ semiconductor ແລະການແກ້ໄຂລະບົບສໍາລັບການສື່ສານ, ການປ້ອງກັນແລະຄວາມປອດໄພ, ການບິນອະວະກາດແລະຕະຫຼາດອຸດສາຫະກໍາ. ຜະລິດຕະພັນປະກອບມີວົງຈອນປະສົມປະສານສັນຍານອະນາລັອກທີ່ມີປະສິດທິພາບສູງແລະທົນທານຕໍ່ລັງສີ, FPGAs, SoCs ແລະ ASICs; ຜະລິດຕະພັນການຄຸ້ມຄອງພະລັງງານ; ອຸປະກອນກໍານົດເວລາແລະ synchronization ແລະການແກ້ໄຂທີ່ໃຊ້ເວລາທີ່ຊັດເຈນ, ກໍານົດມາດຕະຖານຂອງໂລກສໍາລັບເວລາ; ອຸປະກອນປະມວນຜົນສຽງ; ການແກ້ໄຂ RF; ອົງປະກອບແຍກ; ວິ​ສາ​ຫະ​ກິດ​ການ​ເກັບ​ຮັກ​ສາ​ແລະ​ການ​ແກ້​ໄຂ​ການ​ສື່​ສານ​, ເຕັກ​ໂນ​ໂລ​ຊີ​ຄວາມ​ປອດ​ໄພ​ແລະ​ການ​ຕ້ານ​ການ​ຂະ​ຫຍາຍ​ຕົວ​amper ຜະ​ລິດ​ຕະ​ພັນ​; ວິທີແກ້ໄຂອີເທີເນັດ; Power-over-Ethernet ICs ແລະ midspans; ເຊັ່ນດຽວກັນກັບຄວາມສາມາດໃນການອອກແບບແລະການບໍລິການທີ່ກໍາຫນົດເອງ. Microsemi ມີສໍານັກງານໃຫຍ່ຢູ່ໃນ Aliso Viejo, California ແລະມີພະນັກງານປະມານ 4,800 ຄົນທົ່ວໂລກ. ສຶກສາເພີ່ມເຕີມໄດ້ທີ່ www.microsemi.com.
Microsemi ບໍ່ມີການຮັບປະກັນ, ການເປັນຕົວແທນ, ຫຼືການຮັບປະກັນກ່ຽວກັບຂໍ້ມູນທີ່ມີຢູ່ໃນນີ້ຫຼືຄວາມເຫມາະສົມຂອງຜະລິດຕະພັນແລະການບໍລິການຂອງມັນສໍາລັບຈຸດປະສົງສະເພາະໃດຫນຶ່ງ, ຫຼື Microsemi ບໍ່ຮັບຜິດຊອບໃດໆທີ່ເກີດຂື້ນຈາກຄໍາຮ້ອງສະຫມັກຫຼືການນໍາໃຊ້ຜະລິດຕະພັນຫຼືວົງຈອນໃດໆ. ຜະລິດຕະພັນທີ່ຂາຍຢູ່ລຸ່ມນີ້ ແລະ ຜະລິດຕະພັນອື່ນໆທີ່ຂາຍໂດຍ Microsemi ແມ່ນຂຶ້ນກັບການທົດສອບທີ່ຈຳກັດ ແລະ ບໍ່ຄວນໃຊ້ຮ່ວມກັບອຸປະກອນ ຫຼື ແອັບພລິເຄຊັນທີ່ສຳຄັນ. ຂໍ້ມູນຈໍາເພາະການປະຕິບັດແມ່ນເຊື່ອວ່າມີຄວາມຫນ້າເຊື່ອຖືແຕ່ບໍ່ໄດ້ຮັບການຢັ້ງຢືນ, ແລະຜູ້ຊື້ຕ້ອງດໍາເນີນການແລະສໍາເລັດການປະຕິບັດທັງຫມົດແລະການທົດສອບອື່ນໆຂອງຜະລິດຕະພັນ, ດຽວແລະຮ່ວມກັນ, ຫຼືຕິດຕັ້ງໃນ, ຜະລິດຕະພັນສຸດທ້າຍ. ຜູ້ຊື້ຈະຕ້ອງບໍ່ອີງໃສ່ຂໍ້ມູນ ແລະຂໍ້ກໍາຫນົດການປະຕິບັດ ຫຼືຕົວກໍານົດການທີ່ສະໜອງໃຫ້ໂດຍ Microsemi. ມັນເປັນຄວາມຮັບຜິດຊອບຂອງຜູ້ຊື້ໃນການກໍານົດຄວາມເຫມາະສົມຂອງຜະລິດຕະພັນໃດຫນຶ່ງຢ່າງເປັນເອກະລາດແລະການທົດສອບແລະການກວດສອບດຽວກັນ. ຂໍ້​ມູນ​ທີ່​ສະ​ຫນອງ​ໃຫ້​ໂດຍ Microsemi ໃນ​ທີ່​ນີ້​ແມ່ນ​ໄດ້​ສະ​ຫນອງ​ໃຫ້ "ເປັນ​, ບ່ອນ​ທີ່​ເປັນ​" ແລະ​ມີ​ຄວາມ​ຜິດ​ພາດ​ທັງ​ຫມົດ​, ແລະ​ຄວາມ​ສ່ຽງ​ທັງ​ຫມົດ​ທີ່​ກ່ຽວ​ຂ້ອງ​ກັບ​ຂໍ້​ມູນ​ຂ່າວ​ສານ​ດັ່ງ​ກ່າວ​ແມ່ນ​ທັງ​ຫມົດ​ຂອງ​ຜູ້​ຊື້​. Microsemi ບໍ່ໄດ້ໃຫ້ສິດ, ຊັດເຈນ ຫຼື implicitly, ໃຫ້ຝ່າຍໃດຝ່າຍຫນຶ່ງສິດທິສິດທິບັດ, ໃບອະນຸຍາດ, ຫຼືສິດທິ IP ອື່ນໆ, ບໍ່ວ່າຈະກ່ຽວກັບຂໍ້ມູນດັ່ງກ່າວຂອງຕົນເອງຫຼືສິ່ງທີ່ອະທິບາຍໂດຍຂໍ້ມູນດັ່ງກ່າວ. ຂໍ້ມູນທີ່ສະໜອງໃຫ້ຢູ່ໃນເອກະສານນີ້ແມ່ນເປັນເຈົ້າຂອງຂອງ Microsemi, ແລະ Microsemi ສະຫງວນສິດທີ່ຈະປ່ຽນແປງຂໍ້ມູນໃນເອກະສານນີ້ ຫຼືຕໍ່ຜະລິດຕະພັນ ແລະການບໍລິການຕ່າງໆໄດ້ທຸກເວລາໂດຍບໍ່ຕ້ອງແຈ້ງໃຫ້ຮູ້.

ສໍານັກງານໃຫຍ່ຂອງບໍລິສັດ Microsemi
ບໍລິສັດໜຶ່ງ, Aliso Viejo,
CA 92656 ສະຫະລັດ
ພາຍໃນສະຫະລັດ: +1 800-713-4113
ຢູ່ນອກສະຫະລັດ: +1 949-380-6100
ການຂາຍ: +1 949-380-6136
ແຟັກ: +1 949-215-4996
ອີເມລ: sales.support@microsemi.com

©2016 Microsemi Corporation. ສະຫງວນລິຂະສິດທັງໝົດ. Microsemi ແລະ ໂລໂກ້ Microsemi ແມ່ນເຄື່ອງໝາຍການຄ້າຂອງບໍລິສັດ Microsemi. ເຄື່ອງໝາຍການຄ້າ ແລະເຄື່ອງໝາຍການບໍລິການອື່ນໆທັງໝົດແມ່ນເປັນຊັບສິນຂອງເຈົ້າຂອງທີ່ກ່ຽວຂ້ອງ.

5-02-00377-5/11.16

ເອກະສານ / ຊັບພະຍາກອນ

ການຕັ້ງຄ່າຕົວຄວບຄຸມ Microsemi SmartFusion2 MSS DDR [pdf] ຄູ່ມືຜູ້ໃຊ້ ການຕັ້ງຄ່າຕົວຄວບຄຸມ SmartFusion2 MSS DDR, SmartFusion2 MSS, ການຕັ້ງຄ່າຕົວຄວບຄຸມ DDR, ການຕັ້ງຄ່າຕົວຄວບຄຸມ

ເອກະສານອ້າງອີງ

• ຄູ່ມືຜູ້ໃຊ້