SmartFusion2 MSS
תצורת בקר DDR
Libero SoC v11.6 ואילך
מָבוֹא
ל-SmartFusion2 MSS יש בקר DDR מוטבע. בקר DDR זה נועד לשלוט בזיכרון DDR מחוץ לשבב. ניתן לגשת לבקר MDDR מה-MSS כמו גם ממארג ה-FPGA. בנוסף, ניתן לעקוף את בקר ה-DDR, המספק ממשק נוסף למארג ה-FPGA (מצב בקר רך (SMC)).
כדי להגדיר באופן מלא את בקר MSS DDR, עליך:
- בחר את נתיב הנתונים באמצעות MDDR Configurator.
- הגדר את ערכי האוגר עבור אוגרי בקר ה-DDR.
- בחר את תדרי השעון של זיכרון DDR ואת יחס השעון של FPGA ל-MDDR (במידת הצורך) באמצעות MSS CCC Configurator.
- חבר את ממשק תצורת ה-APB של הבקר כפי שהוגדר על ידי פתרון האתחול ההיקפי. למעגלי אתחול MDDR שנבנה על ידי System Builder, עיין ב"נתיב תצורת MSS DDR" בעמוד 13 ובאיור 2-7.
אתה יכול גם לבנות מעגלי אתחול משלך באמצעות אתחול היקפי עצמאי (לא על ידי בונה מערכות). עיין במדריך למשתמש של SmartFusion2 Standalone אתחול היקפי.
MDDR Configurator
MDDR Configurator משמש להגדרת נתיב הנתונים הכולל ופרמטרי זיכרון DDR חיצוניים עבור בקר MSS DDR.
הכרטיסייה General מגדירה את הגדרות הזיכרון והממשק שלך (איור 1-1).
הגדרות זיכרון
הזן את זמן ההגדרה של זיכרון DDR. זה הזמן שדרוש לזיכרון ה-DDR כדי לאתחל. ערך ברירת המחדל הוא 200 us. עיין בגיליון הנתונים של זיכרון DDR שלך עבור הערך הנכון להזנה.
השתמש בהגדרות זיכרון כדי להגדיר את אפשרויות הזיכרון שלך ב-MDDR.
- סוג זיכרון - LPDDR, DDR2 או DDR3
- רוחב נתונים - 32 סיביות, 16 סיביות או 8 סיביות
- SECDED מופעל ECC - מופעל או כבוי
- תכנית בוררות – סוג-0, סוג -1, סוג-2, סוג-3
- מזהה בעדיפות גבוהה ביותר - ערכים חוקיים הם מ-0 עד 15
- רוחב כתובת (סיביות) - עיין בגיליון הנתונים של זיכרון ה-DDR שלך למספר סיביות הכתובות של שורה, בנק ועמודה עבור זיכרון ה-LPDDR/DDR2/DDR3 שבו אתה משתמש. בחר בתפריט הנפתח כדי לבחור את הערך הנכון עבור שורות/בנקים/עמודות לפי גיליון הנתונים של זיכרון LPDDR/DDR2/DDR3.
פֶּתֶק: המספר ברשימה הנפתחת מתייחס למספר סיביות הכתובות, לא למספר המוחלט של שורות/בנקים/עמודות. למשלample, אם לזיכרון ה-DDR שלך יש 4 בנקים, בחר 2 (2 ²=4) עבור בנקים. אם לזיכרון ה-DDR שלך יש 8 בנקים, בחר 3 (2³ =8) עבור בנקים.
הגדרות ממשק בד
כברירת מחדל, מעבד Cortex-M3 הקשיח מוגדר לגישה לבקר DDR. אתה יכול גם לאפשר למאסטר בד לגשת לבקר DDR על ידי הפעלת תיבת הסימון הגדרת ממשק בד. במקרה זה, תוכל לבחור באחת מהאפשרויות הבאות:
- השתמש בממשק AXI - מאסטר הבד ניגש לבקר DDR דרך ממשק AXI של 64 סיביות.
- השתמש בממשק AHBLite יחיד - מאסטר הבד ניגש לבקר DDR דרך ממשק AHB יחיד של 32 סיביות.
- השתמש בשני ממשקי AHBLite - שני מאסטרים מסוג בד ניגשים לבקר DDR באמצעות שני ממשקי AHB של 32 סיביות.
התצורה view (איור 1-1) מתעדכן בהתאם לבחירת ממשק הבד.
חוזק כונן קלט/פלט (DDR2 ו-DDR3 בלבד)
בחר באחת מנקודות החוזק הבאות של הכונן עבור I/O DDR שלך:
- חצי כוח כונן
- חוזק כונן מלא
Libero SoC מגדיר את תקן ה-DDR I/O עבור מערכת ה-MDDR שלך בהתבסס על סוג זיכרון ה-DDR וחוזק כונן ה-I/O (כמתואר בטבלה 1-1).
טבלה 1-1 • חוזק כונן I/O וסוג זיכרון DDR
| סוג זיכרון DDR | חצי כוח כונן | כונן כוח מלא |
| DDR3 | SSTL15I | SSTL15II |
| DDR2 | SSTL18I | SSTL18II |
| LPDDR | LPDRI | LPDRII |
תקן IO (LPDDR בלבד)
בחר אחת מהאפשרויות הבאות:
- LVCMOS18 (הספק הנמוך ביותר) עבור תקן LVCMOS 1.8V IO. משמש ביישומי LPDDR1 טיפוסיים.
- הערה LPDDRI: לפני שאתה בוחר בתקן זה, ודא שהלוח שלך תומך בתקן זה. עליך להשתמש באפשרות זו בעת מיקוד ללוחות M2S-EVAL-KIT או SF2-STARTER-KIT. תקני LPDDRI IO מחייבים מותקן נגד IMP_CALIB על הלוח.
כיול IO (LPDDR בלבד)
בחר אחת מהאפשרויות הבאות בעת שימוש בתקן LVCMOS18 IO:
- On
- כבוי (אופייני)
כיול ON וכיבוי שולט באופן אופציונלי על השימוש בבלוק כיול IO המכייל את מנהלי ההתקנים ה-IO לנגד חיצוני. כאשר כבוי, ההתקן משתמש בכוונון מנהל התקן IO מוגדר מראש.
כאשר מופעל, זה מחייב להתקין נגד IMP_CALIB של 150 אוהם על ה-PCB.
זה משמש כדי לכייל את ה-IO למאפייני ה-PCB. עם זאת, כאשר מוגדר ל-ON, יש להתקין נגד או שבקר הזיכרון לא יאתחל.
למידע נוסף, עיין ביישום הנחיות עיצוב לוח AC393-SmartFusion2 ו-IGLOO2
פֶּתֶק ומדריך למשתמש של SmartFusion2 SoC FPGA High Speed DDR ממשקי.
תצורת בקר MDDR
כאשר אתה משתמש בבקר MSS DDR כדי לגשת לזיכרון DDR חיצוני, יש להגדיר את בקר DDR בזמן ריצה. זה נעשה על ידי כתיבת נתוני תצורה לאוגרי תצורת בקר DDR ייעודיים. נתוני תצורה אלה תלויים במאפיינים של זיכרון ה-DDR החיצוני והאפליקציה שלך. סעיף זה מתאר כיצד להזין את פרמטרי התצורה הללו בקונפיגורטור הבקר MSS DDR וכיצד מנוהלים נתוני התצורה כחלק מהפתרון הכולל של אתחול ההיקפי.
רישומי בקרת MSS DDR
לבקר MSS DDR יש קבוצה של אוגרים שיש להגדיר בזמן ריצה. ערכי התצורה של אוגרים אלה מייצגים פרמטרים שונים, כגון מצב DDR, רוחב PHY, מצב פרץ ו-ECC. לפרטים מלאים על אוגרי התצורה של בקר DDR, עיין במדריך למשתמש של SmartFusion2 SoC FPGA High Speed DDR ממשקי.
תצורת MDDR Registers
השתמש בכרטיסיות אתחול זיכרון (איור 2-1, איור 2-2 ואיור 2-3) ותזמון זיכרון (איור 2-4) כדי להזין פרמטרים המתאימים לזיכרון ה-DDR וליישום שלך. ערכים שתזין בכרטיסיות אלו מתורגמים אוטומטית לערכי הרישום המתאימים. כאשר אתה לוחץ על פרמטר מסוים, האוגר התואם שלו מתואר בחלונית תיאור הרשמה (החלק התחתון באיור 1-1 בעמוד 4).
אתחול הזיכרון
הכרטיסייה אתחול זיכרון מאפשרת לך להגדיר את הדרכים שבהן אתה רוצה אתחול זיכרונות ה-LPDDR/DDR2/DDR3 שלך. התפריט והאפשרויות הזמינות בלשונית אתחול זיכרון משתנים בהתאם לסוג זיכרון ה-DDR (LPDDR/DDR2/DDR3) שבו אתה משתמש. עיין בגיליון הנתונים של זיכרון ה-DDR שלך בעת הגדרת האפשרויות. כאשר אתה משנה או מזין ערך, החלונית תיאור הרשמה נותנת לך את שם הרישום וערך הרישום שמתעדכנים. ערכים לא חוקיים מסומנים כאזהרות. איור 2-1, איור 2-2 ואיור 2-3 מציגים את הכרטיסייה אתחול עבור LPDDR, DDR2 ו-DDR3, בהתאמה.
- מצב תזמון - בחר מצב תזמון 1T או 2T. ב-1T (מצב ברירת המחדל), בקר ה-DDR יכול להוציא פקודה חדשה בכל מחזור שעון. במצב תזמון 2T, בקר ה-DDR מחזיק את אפיק הכתובת והפקודה בתוקף למשך שני מחזורי שעון. זה מפחית את היעילות של האוטובוס לפקודה אחת לכל שני שעונים, אבל זה מכפיל את כמות זמן ההגדרה וההחזקה.
- רענון עצמי של מערך חלקי (LPDDR בלבד). תכונה זו מיועדת לחיסכון בחשמל עבור ה-LPDDR.
בחר אחת מהאפשרויות הבאות כדי שהבקר ירענן את כמות הזיכרון במהלך רענון עצמי:
- מערך מלא: בנקים 0, 1,2 ו-3
– חצי מערך: בנקים 0 ו-1
– מערך רבעון: בנק 0
– מערך שמינית: בנק 0 עם כתובת שורה MSB=0
– מערך אחד-שש-עשרה: בנק 0 עם כתובת שורה MSB ו-MSB-1 שניהם שווים ל-0.
עבור כל האפשרויות האחרות, עיין בגיליון הנתונים של זיכרון ה-DDR שלך בעת הגדרת האפשרויות.
תזמון זיכרון
כרטיסייה זו מאפשרת לך להגדיר את פרמטרי תזמון הזיכרון. עיין בגיליון הנתונים של זיכרון ה-LPDDR/DDR2/DDR3 שלך בעת הגדרת פרמטרי תזמון הזיכרון.
כאשר אתה משנה או מזין ערך, החלונית תיאור הרשמה נותנת לך את שם הרישום וערך הרישום שמתעדכנים. ערכים לא חוקיים מסומנים כאזהרות.
ייבוא תצורת DDR Files
בנוסף להזנת פרמטרי זיכרון DDR באמצעות הכרטיסיות אתחול זיכרון ותזמון, ניתן לייבא ערכי אוגר DDR מ- file. לשם כך, לחץ על כפתור ייבוא תצורה ונווט אל הטקסט file המכיל שמות וערכי אוגר DDR. איור 2-5 מציג את תחביר תצורת הייבוא.
פֶּתֶק: אם תבחר לייבא ערכי אוגר במקום להזין אותם באמצעות ה-GUI, עליך לציין את כל ערכי האוגר הדרושים. עיין במדריך למשתמש של SmartFusion2 SoC FPGA High Speed DDR ממשקי לפרטים.
ייצוא תצורת DDR Files
אתה יכול גם לייצא את נתוני תצורת הרישום הנוכחיים לטקסט file. זֶה file יכיל ערכי רישום שייבאת (אם יש כאלה) וכן את אלה שחושבו מפרמטרי GUI שהזנת בתיבת הדו-שיח הזו.
אם ברצונך לבטל שינויים שביצעת בתצורת הרישום של ה-DDR, תוכל לעשות זאת באמצעות Restore Default. שים לב שזה מוחק את כל נתוני תצורת הרישום ועליך לייבא מחדש או להזין מחדש את הנתונים האלה. הנתונים מאופסים לערכי איפוס החומרה.
נתונים שנוצרו
לחץ על אישור כדי ליצור את התצורה. בהתבסס על הקלט שלך בכרטיסיות כללי, תזמון זיכרון ואיתחול זיכרון, ה-MDDR Configurator מחשב ערכים עבור כל אוגרי תצורת ה-DDR ומייצא ערכים אלה לפרויקט הקושחה ולסימולציה שלך fileס. המיוצא file התחביר מוצג באיור 2-6.
קושחה
כאשר אתה יוצר את SmartDesign, הבא files נוצרות ב ספריית /firmware/ drivers_config/sys_config. אלה files נדרשים כדי שליבת הקושחה של CMSIS תקפיל כראוי ותכיל מידע לגבי העיצוב הנוכחי שלך, כולל נתוני תצורה היקפיים ופרטי תצורת שעון עבור ה-MSS. אל תערוך את אלה fileזה ידני כפי שהם נוצרים מחדש בכל פעם שעיצוב השורש שלך נוצר מחדש.
- sys_config.c
- sys_config.h
- sys_config_mddr_define.h – נתוני תצורת MDDR.
- Sys_config_fddr_define.h - נתוני תצורה של FDDR.
- sys_config_mss_clocks.h - תצורת שעוני MSS
הַדמָיָה
כאשר אתה יוצר את ה-SmartDesign המשויך ל-MSS שלך, הסימולציה הבאה files נוצרות ב ספריית /simulation:
- test.bfm – BFM ברמה עליונה file ש"מבוצע" לראשונה במהלך כל סימולציה שמפעילה את מעבד ה-Cortex-M2 של SmartFusion3 MSS. הוא מפעיל את peripheral_init.bfm ו-user.bfm, בסדר הזה.
- peripheral_init.bfm - מכיל את הליך BFM המדמה את הפונקציה CMSIS::SystemInit() המופעלת ב-Cortex-M3 לפני שאתה נכנס להליך main(). הוא בעצם מעתיק את נתוני התצורה של כל ציוד היקפי המשמש בתכנון למאגרי התצורה ההיקפיים הנכונים ולאחר מכן ממתין עד שכל הציוד ההיקפי יהיה מוכן לפני שהוא טוען שהמשתמש יכול להשתמש בציוד ההיקפי הזה.
- MDDR_init.bfm – מכיל פקודות כתיבה של BFM המדמות כתיבה של נתוני אוגר התצורה של MSS DDR שהזנת (באמצעות תיבת הדו-שיח Edit Registers למעלה) לתוך אוגרי ה-DDR Controller.
- user.bfm - מיועד לפקודות משתמש. אתה יכול לדמות את נתיב הנתונים על ידי הוספת פקודות BFM משלך בזה file. פקודות בזה file "יופעל" לאחר השלמת peripheral_init.bfm.
שימוש ב- fileלעיל, נתיב התצורה מדומה באופן אוטומטי. אתה רק צריך לערוך את ה-user.bfm file כדי לדמות את נתיב הנתונים. אין לערוך את ה-test.bfm, peripheral_init.bfm או MDDR_init.bfm fileכמו אלה files נוצרים מחדש בכל פעם שעיצוב השורש שלך נוצר מחדש.
נתיב תצורת MSS DDR
פתרון האתחול ההיקפי דורש שבנוסף לציון ערכי אוגר תצורת MSS DDR, תגדיר את נתיב נתוני תצורת APB ב-MSS (FIC_2). הפונקציה SystemInit() כותבת את הנתונים למאגרי התצורה של MDDR דרך ממשק FIC_2 APB.
פֶּתֶק: אם אתה משתמש ב-System Builder, נתיב התצורה מוגדר ומתחבר אוטומטית.
כדי להגדיר את ממשק FIC_2:
- פתח את תיבת הדו-שיח FIC_2 Configurator (איור 2-7) מתצורת MSS.
- בחר באפשרות אתחול ציוד היקפי באמצעות Cortex-M3.
- ודא שה-MSS DDR מסומן, וכך גם בלוקים של Fabric DDR/SERDES אם אתה משתמש בהם.
- לחץ על אישור כדי לשמור את ההגדרות שלך. זה יחשוף את יציאות התצורה של FIC_2 (ממשקי שעון, איפוס ו-APB), כפי שמוצג באיור 2-8.
- צור את ה-MSS. יציאות FIC_2 (FIC_2_APB_MASTER, FIC_2_APB_M_PCLK ו-FIC_2_APB_M_RESET_N) נחשפות כעת בממשק MSS וניתן לחבר אותם ל-CoreConfigP ול-CoreResetP לפי מפרט פתרון האתחול ההיקפי.
לפרטים מלאים על הגדרה וחיבור של הליבות CoreConfigP ו-CoreResetP, עיין במדריך למשתמש של אתחול היקפי.
תיאור הנמל
ממשק DDR PHY
טבלה 3-1 • ממשק DDR PHY
| שם הנמל | כיוון | תֵאוּר |
| MDDR_CAS_N | הַחוּצָה | DRAM CASN |
| MDDR_CKE | הַחוּצָה | DRAM CKE |
| MDDR_CLK | הַחוּצָה | שעון, צד P |
| MDDR_CLK_N | הַחוּצָה | שעון, צד N |
| MDDR_CS_N | הַחוּצָה | DRAM CSN |
| MDDR_ODT | הַחוּצָה | DRAM ODT |
| MDDR_RAS_N | הַחוּצָה | דראם ראסן |
| MDDR_RESET_N | הַחוּצָה | איפוס DRAM עבור DDR3. התעלם מאות זה עבור ממשקי LPDDR ו-DDR2. סמן אותו ללא שימוש עבור ממשקי LPDDR ו-DDR2. |
| MDDR_WE_N | הַחוּצָה | DRAM WEN |
| MDDR_ADDR[15:0] | הַחוּצָה | קטעי כתובת דראם |
| MDDR_BA[2:0] | הַחוּצָה | כתובת בנק דראם |
| MDDR_DM_RDQS ([3:0]/[1:0]/[0]) | בפנים בחוץ | Dram Data Mask |
| MDDR_DQS ([3:0]/[1:0]/[0]) | בפנים בחוץ | Dram Data Strobe קלט/פלט – P Side |
| MDDR_DQS_N ([3:0]/[1:0]/[0]) | בפנים בחוץ | Dram Data Strobe קלט/פלט - N Side |
| MDDR_DQ ([31:0]/[15:0]/[7:0]) | בפנים בחוץ | קלט/פלט נתונים של DRAM |
| MDDR_DQS_TMATCH_0_IN | IN | FIFO באות |
| MDDR_DQS_TMATCH_0_OUT | הַחוּצָה | אות יציאת FIFO |
| MDDR_DQS_TMATCH_1_IN | IN | FIFO באות (32 סיביות בלבד) |
| MDDR_DQS_TMATCH_1_OUT | הַחוּצָה | אות יציאת FIFO (32 סיביות בלבד) |
| MDDR_DM_RDQS_ECC | בפנים בחוץ | Dram ECC Data Mask |
| MDDR_DQS_ECC | בפנים בחוץ | Dram ECC Data Strobe Input/Output – P Side |
| MDDR_DQS_ECC_N | בפנים בחוץ | Dram ECC Data Strobe קלט/פלט – N Side |
| MDDR_DQ_ECC ([3:0]/[1:0]/[0]) | בפנים בחוץ | קלט/פלט נתונים של DRAM ECC |
| MDDR_DQS_TMATCH_ECC_IN | IN | ECC FIFO באות |
| MDDR_DQS_TMATCH_ECC_OUT | הַחוּצָה | אות יציאה ECC FIFO (32 סיביות בלבד) |
פֶּתֶק: רוחבי היציאה עבור חלק מהיציאות משתנים בהתאם לבחירת רוחב ה-PHY. הסימון "[a:0]/ [b:0]/[c:0]" משמש לציון יציאות כאלה, כאשר "[a:0]" מתייחס לרוחב היציאה כאשר נבחר רוחב PHY של 32 סיביות , "[b:0]" מתאים לרוחב PHY של 16 סיביות, ו-"[c:0]" מתאים לרוחב PHY של 8 סיביות.
Fabric Master AXI Bus ממשק
טבלה 3-2 • ממשק מאסטר AXI Bus של Fabric
| שם הנמל | כיוון | תֵאוּר |
| DDR_AXI_S_AWREADY | הַחוּצָה | כתוב כתובת מוכנה |
| DDR_AXI_S_WREADY | הַחוּצָה | כתוב כתובת מוכנה |
| DDR_AXI_S_BID[3:0] | הַחוּצָה | מזהה תגובה |
| DDR_AXI_S_BRESP[1:0] | הַחוּצָה | כתוב תגובה |
| DDR_AXI_S_BVALID | הַחוּצָה | כתוב תגובה חוקית |
| DDR_AXI_S_ARREADY | הַחוּצָה | קרא כתובת מוכנה |
| DDR_AXI_S_RID[3:0] | הַחוּצָה | קרא תעודת זהות Tag |
| DDR_AXI_S_RRESP[1:0] | הַחוּצָה | קרא את התגובה |
| DDR_AXI_S_RDATA[63:0] | הַחוּצָה | קרא נתונים |
| DDR_AXI_S_RLAST | הַחוּצָה | קרא אחרון אות זה מציין את ההעברה האחרונה בפרץ קריאה |
| DDR_AXI_S_RVALID | הַחוּצָה | כתובת קריאה חוקית |
| DDR_AXI_S_AWID[3:0] | IN | כתוב מזהה כתובת |
| DDR_AXI_S_AWADDR[31:0] | IN | כתוב כתובת |
| DDR_AXI_S_AWLEN[3:0] | IN | אורך פרץ |
| DDR_AXI_S_AWSIZE[1:0] | IN | גודל פרץ |
| DDR_AXI_S_AWBURST[1:0] | IN | סוג פרץ |
| DDR_AXI_S_AWLOCK[1:0] | IN | סוג נעילה אות זה מספק מידע נוסף על המאפיינים האטומיים של ההעברה |
| DDR_AXI_S_AWVALID | IN | כתוב כתובת חוקית |
| DDR_AXI_S_WID[3:0] | IN | כתוב מזהה נתונים tag |
| DDR_AXI_S_WDATA[63:0] | IN | כתוב נתונים |
| DDR_AXI_S_WSTRB[7:0] | IN | כתוב strobes |
| DDR_AXI_S_WLAST | IN | כתוב אחרון |
| DDR_AXI_S_WVALID | IN | כתוב תקף |
| DDR_AXI_S_BREADY | IN | כתוב מוכן |
| DDR_AXI_S_ARID[3:0] | IN | קרא מזהה כתובת |
| DDR_AXI_S_ARADDR[31:0] | IN | קרא כתובת |
| DDR_AXI_S_ARLEN[3:0] | IN | אורך פרץ |
| DDR_AXI_S_ARSIZE[1:0] | IN | גודל פרץ |
| DDR_AXI_S_ARBURST[1:0] | IN | סוג פרץ |
| DDR_AXI_S_ARLOCK[1:0] | IN | סוג מנעול |
| DDR_AXI_S_ARVALID | IN | כתובת קריאה חוקית |
| DDR_AXI_S_RREADY | IN | קרא כתובת מוכנה |
טבלה 3-2 • ממשק מאסטר AXI Bus של Fabric Master (המשך)
| שם הנמל | כיוון | תֵאוּר |
| DDR_AXI_S_CORE_RESET_N | IN | איפוס גלובלי של MDDR |
| DDR_AXI_S_RMW | IN | מציין אם כל הבתים של נתיב 64 סיביות תקפים עבור כל פעימות העברה של AXI. 0: מציין שכל הבתים בכל הפעימות תקפים ב-burst והבקר צריך לכתוב כברירת מחדל לכתוב פקודות 1: מציין שחלק מהבתים אינם חוקיים והבקר צריך להיות ברירת המחדל לפקודות RMW זה מסווג כאות פס צד של ערוץ לכתובת AXI והוא תקף עם האות AWVALID. משמש רק כאשר ECC מופעל. |
Fabric Master AHB0 ממשק אוטובוס
טבלה 3-3 • ממשק אפיק מאסטר AHB0 של בד
| שם הנמל | כיוון | תֵאוּר |
| DDR_AHB0_SHREADYOUT | הַחוּצָה | AHBL slave ready - כאשר גבוה עבור כתיבה מציין שה-MDDR מוכן לקבל נתונים וכאשר גבוה עבור קריאה מציין שהנתונים תקפים |
| DDR_AHB0_SHRESP | הַחוּצָה | סטטוס תגובת AHBL - כאשר נהיגה גבוהה בסוף עסקה מציין שהעסקה הושלמה עם שגיאות. כאשר נהיגה נמוכה בסוף עסקה מעידה על כך שהעסקה הושלמה בהצלחה. |
| DDR_AHB0_SHRDATA[31:0] | הַחוּצָה | AHBL קריאת נתונים - קרא נתונים מהעבד MDDR למאסטר הבד |
| DDR_AHB0_SHSEL | IN | בחירת עבדות AHBL - כאשר היא טענה, ה-MDDR הוא עבד ה-AHBL שנבחר כעת באפיק AHB הבד |
| DDR_AHB0_SHADDR[31:0] | IN | כתובת AHBL – כתובת בתים בממשק AHBL |
| DDR_AHB0_SHBURST[2:0] | IN | אורך פרץ AHBL |
| DDR_AHB0_SHSIZE[1:0] | IN | גודל העברה AHBL - מציין את גודל ההעברה הנוכחית (עסקאות 8/16/32 בתים בלבד) |
| DDR_AHB0_SHTRANS[1:0] | IN | סוג העברה AHBL - מציין את סוג ההעברה של העסקה הנוכחית |
| DDR_AHB0_SHMASTLOCK | IN | נעילת AHBL - כשההעברה הנוכחית היא חלק מעסקה נעולה |
| DDR_AHB0_SHWRITE | IN | AHBL write - כאשר גבוה מציין שהעסקה הנוכחית היא כתיבה. כאשר נמוך מציין שהעסקה הנוכחית היא קריאה |
| DDR_AHB0_S_HREADY | IN | AHBL מוכן - כאשר גבוה, מציין שה-MDDR מוכן לקבל עסקה חדשה |
| DDR_AHB0_S_HWDATA[31:0] | IN | AHBL כתיבת נתונים - כתוב נתונים ממאסטר הבד ל-MDDR |
Fabric Master AHB1 ממשק אוטובוס
טבלה 3-4 • ממשק אפיק מאסטר AHB1 של בד
| שם הנמל | כיוון | תֵאוּר |
| DDR_AHB1_SHREADYOUT | הַחוּצָה | AHBL slave ready - כאשר גבוה עבור כתיבה מציין שה-MDDR מוכן לקבל נתונים וכאשר גבוה עבור קריאה מציין שהנתונים תקפים |
| DDR_AHB1_SHRESP | הַחוּצָה | סטטוס תגובת AHBL - כאשר נהיגה גבוהה בסוף עסקה מציין שהעסקה הושלמה עם שגיאות. כאשר נהיגה נמוכה בסוף עסקה מעידה על כך שהעסקה הושלמה בהצלחה. |
| DDR_AHB1_SHRDATA[31:0] | הַחוּצָה | AHBL קריאת נתונים - קרא נתונים מהעבד MDDR למאסטר הבד |
| DDR_AHB1_SHSEL | IN | בחירת עבדות AHBL - כאשר היא טענה, ה-MDDR הוא עבד ה-AHBL שנבחר כעת באפיק AHB הבד |
| DDR_AHB1_SHADDR[31:0] | IN | כתובת AHBL – כתובת בתים בממשק AHBL |
| DDR_AHB1_SHBURST[2:0] | IN | אורך פרץ AHBL |
| DDR_AHB1_SHSIZE[1:0] | IN | גודל העברה AHBL - מציין את גודל ההעברה הנוכחית (עסקאות 8/16/32 בתים בלבד) |
| DDR_AHB1_SHTRANS[1:0] | IN | סוג העברה AHBL - מציין את סוג ההעברה של העסקה הנוכחית |
| DDR_AHB1_SHMASTLOCK | IN | נעילת AHBL - כשההעברה הנוכחית היא חלק מעסקה נעולה |
| DDR_AHB1_SHWRITE | IN | AHBL write - כאשר גבוה מציין שהעסקה הנוכחית היא כתיבה. כאשר נמוך מציין שהעסקה הנוכחית היא קריאה. |
| DDR_AHB1_SHREADY | IN | AHBL מוכן - כאשר גבוה, מציין שה-MDDR מוכן לקבל עסקה חדשה |
| DDR_AHB1_SHWDATA[31:0] | IN | AHBL כתיבת נתונים - כתוב נתונים ממאסטר הבד ל-MDDR |
מצב בקר זיכרון רך ממשק AXI Bus
טבלה 3-5 • מצב בקר זיכרון רך ממשק AXI Bus
| שם הנמל | כיוון | תֵאוּר |
| SMC_AXI_M_WLAST | הַחוּצָה | כתוב אחרון |
| SMC_AXI_M_WVALID | הַחוּצָה | כתוב תקף |
| SMC_AXI_M_AWLEN[3:0] | הַחוּצָה | אורך פרץ |
| SMC_AXI_M_AWBURST[1:0] | הַחוּצָה | סוג פרץ |
| SMC_AXI_M_BREADY | הַחוּצָה | התגובה מוכנה |
| SMC_AXI_M_AWVALID | הַחוּצָה | כתוב כתובת חוקית |
| SMC_AXI_M_AWID[3:0] | הַחוּצָה | כתוב מזהה כתובת |
| SMC_AXI_M_WDATA[63:0] | הַחוּצָה | כתוב נתונים |
| SMC_AXI_M_ARVALID | הַחוּצָה | כתובת קריאה חוקית |
| SMC_AXI_M_WID[3:0] | הַחוּצָה | כתוב מזהה נתונים tag |
| SMC_AXI_M_WSTRB[7:0] | הַחוּצָה | כתוב strobes |
| SMC_AXI_M_ARID[3:0] | הַחוּצָה | קרא מזהה כתובת |
| SMC_AXI_M_ARADDR[31:0] | הַחוּצָה | קרא כתובת |
| SMC_AXI_M_ARLEN[3:0] | הַחוּצָה | אורך פרץ |
| SMC_AXI_M_ARSIZE[1:0] | הַחוּצָה | גודל פרץ |
| SMC_AXI_M_ARBURST[1:0] | הַחוּצָה | סוג פרץ |
| SMC_AXI_M_AWADDR[31:0] | הַחוּצָה | כתוב כתובת |
| SMC_AXI_M_RREADY | הַחוּצָה | קרא כתובת מוכנה |
| SMC_AXI_M_AWSIZE[1:0] | הַחוּצָה | גודל פרץ |
| SMC_AXI_M_AWLOCK[1:0] | הַחוּצָה | סוג נעילה אות זה מספק מידע נוסף על המאפיינים האטומיים של ההעברה |
| SMC_AXI_M_ARLOCK[1:0] | הַחוּצָה | סוג מנעול |
| SMC_AXI_M_BID[3:0] | IN | מזהה תגובה |
| SMC_AXI_M_RID[3:0] | IN | קרא תעודת זהות Tag |
| SMC_AXI_M_RRESP[1:0] | IN | קרא את התגובה |
| SMC_AXI_M_BRESP[1:0] | IN | כתוב תגובה |
| SMC_AXI_M_AWREADY | IN | כתוב כתובת מוכנה |
| SMC_AXI_M_RDATA[63:0] | IN | קרא נתונים |
| SMC_AXI_M_WREADY | IN | כתוב מוכן |
| SMC_AXI_M_BVALID | IN | כתוב תגובה חוקית |
| SMC_AXI_M_ARREADY | IN | קרא כתובת מוכנה |
| SMC_AXI_M_RLAST | IN | קרא אחרון אות זה מציין את ההעברה האחרונה בפרץ קריאה |
| SMC_AXI_M_RVALID | IN | קרא תקף |
מצב בקר זיכרון רך AHB0 ממשק אפיק
טבלה 3-6 • מצב בקר זיכרון רך AHB0 ממשק אפיק
| שם הנמל | כיוון | תֵאוּר |
| SMC_AHB_M_HBURST[1:0] | הַחוּצָה | אורך פרץ AHBL |
| SMC_AHB_M_HTRANS[1:0] | הַחוּצָה | סוג העברה AHBL - מציין את סוג ההעברה של העסקה הנוכחית. |
| SMC_AHB_M_HMASTLOCK | הַחוּצָה | נעילת AHBL - כשההעברה הנוכחית היא חלק מעסקה נעולה |
| SMC_AHB_M_HWRITE | הַחוּצָה | AHBL write - כאשר גבוה מציין שהעסקה הנוכחית היא כתיבה. כאשר נמוך מציין שהעסקה הנוכחית היא קריאה |
| SMC_AHB_M_HSIZE[1:0] | הַחוּצָה | גודל העברה AHBL - מציין את גודל ההעברה הנוכחית (עסקאות 8/16/32 בתים בלבד) |
| SMC_AHB_M_HWDATA[31:0] | הַחוּצָה | AHBL כתיבת נתונים - כתוב נתונים מהמאסטר של MSS לבקר הזיכרון הרך של הבד |
| SMC_AHB_M_HADDR[31:0] | הַחוּצָה | כתובת AHBL – כתובת בתים בממשק AHBL |
| SMC_AHB_M_HRESP | IN | סטטוס תגובת AHBL - כאשר נהיגה גבוהה בסוף עסקה מציין שהעסקה הושלמה עם שגיאות. כאשר נהיגה נמוכה בסוף עסקה מעידה על כך שהעסקה הושלמה בהצלחה |
| SMC_AHB_M_HRDATA[31:0] | IN | AHBL קריאת נתונים - קרא נתונים מבקר הזיכרון הרך של הבד למאסטר MSS |
| SMC_AHB_M_HREADY | IN | AHBL מוכן - גבוה מציין שהאוטובוס של AHBL מוכן לקבל עסקה חדשה |
תמיכת מוצר
Microsemi SoC Products Group מגבה את מוצריה בשירותי תמיכה שונים, כולל שירות לקוחות, מרכז תמיכה טכנית ללקוחות, webאתר, דואר אלקטרוני ומשרדי מכירות ברחבי העולם. נספח זה מכיל מידע אודות יצירת קשר עם Microsemi SoC Products Group ושימוש בשירותי תמיכה אלו.
שֵׁירוּת לָקוֹחוֹת
צור קשר עם שירות הלקוחות לתמיכה במוצר לא טכני, כגון תמחור מוצר, שדרוגי מוצר, עדכון מידע, סטטוס הזמנה והרשאה.
מצפון אמריקה, התקשר למספר 800.262.1060
משאר העולם, התקשר למספר 650.318.4460
פקס, מכל מקום בעולם, 650.318.8044
מרכז תמיכה טכנית ללקוחות
Microsemi SoC Products Group מאיישת את מרכז התמיכה הטכנית של הלקוחות שלה עם מהנדסים מיומנים שיכולים לעזור לענות על שאלות החומרה, התוכנה והעיצוב שלך לגבי מוצרי Microsemi SoC. מרכז התמיכה הטכנית של הלקוחות מקדיש זמן רב ליצירת הערות יישומים, תשובות לשאלות נפוצות במחזור העיצוב, תיעוד של בעיות ידועות ושאלות נפוצות שונות. אז לפני שתיצור איתנו קשר, אנא בקר במשאבים המקוונים שלנו. סביר מאוד שכבר ענינו על השאלות שלך.
תמיכה טכנית
לתמיכה במוצרי Microsemi SoC, בקר http://www.microsemi.com/products/fpga-soc/design-support/fpga-soc-support.
Webאֲתַר
אתה יכול לעיין במגוון מידע טכני ולא טכני בדף הבית של קבוצת מוצרי SoC Microsemi, בכתובת www.microsemi.com/soc.
יצירת קשר עם מרכז התמיכה הטכנית של הלקוחות
מהנדסים מיומנים מאוד מאיישים את מרכז התמיכה הטכנית. ניתן ליצור קשר עם מרכז התמיכה הטכנית בדוא"ל או דרך קבוצת מוצרי Microsemi SoC webאֲתַר.
אֶלֶקטרוֹנִי
אתה יכול להעביר את השאלות הטכניות שלך לכתובת הדוא"ל שלנו ולקבל תשובות בחזרה בדוא"ל, בפקס או בטלפון. כמו כן, אם יש לך בעיות עיצוב, אתה יכול לשלוח את העיצוב שלך בדוא"ל files לקבל סיוע. אנו עוקבים כל הזמן אחר חשבון האימייל לאורך כל היום. בעת שליחת בקשתך אלינו, הקפד לכלול את שמך המלא, שם החברה ופרטי הקשר שלך לעיבוד יעיל של בקשתך.
כתובת הדוא"ל לתמיכה הטכנית היא soc_tech@microsemi.com.
המקרים שלי
לקוחות Microsemi SoC Products Group יכולים להגיש ולעקוב אחר מקרים טכניים באופן מקוון על ידי מעבר ל-My Cases.
מחוץ לארה"ב
לקוחות הזקוקים לסיוע מחוץ לאזור הזמן בארה"ב יכולים לפנות לתמיכה הטכנית באמצעות דואר אלקטרוני (soc_tech@microsemi.com) או פנה למשרד מכירות מקומי.
בקר אודותינו לרישומי משרדי מכירות ואנשי קשר ארגוניים.
ניתן למצוא את רישומי משרדי המכירות בכתובת www.microsemi.com/soc/company/contact/default.aspx.
תמיכה טכנית של ITAR
לתמיכה טכנית ב-RH ו-RT FPGAs המוסדרים על ידי תקנות התנועה הבינלאומית בנשק (ITAR), צור איתנו קשר באמצעות soc_tech_itar@microsemi.com. לחלופין, בתוך My Cases, בחר כן ברשימה הנפתחת ITAR. לרשימה מלאה של Microsemi FPGAs בפיקוח ITAR, בקר ב-ITAR web עַמוּד.
על Microsemi
Microsemi Corporation (Nasdaq: MSCC) מציעה סל מקיף של פתרונות מוליכים למחצה ומערכות לשווקי תקשורת, הגנה ואבטחה, תעופה וחלל ותעשייתיים. המוצרים כוללים מעגלים משולבים של אותות מעורבים אנלוגיים בעלי ביצועים גבוהים ומוקשים בקרינה, FPGAs, SoCs ו-ASICs; מוצרי ניהול חשמל; מכשירי תזמון וסנכרון ופתרונות זמן מדויקים, מציבים את הסטנדרט העולמי לזמן; מכשירים לעיבוד קול; פתרונות RF; רכיבים בדידים; פתרונות אחסון ותקשורת ארגוניים, טכנולוגיות אבטחה ואנטי-ט ניתן להרחבהampER מוצרים; פתרונות Ethernet; Power-over-Ethernet ICs ו-midspans; כמו גם יכולות ושירותי עיצוב מותאמים אישית. מטה מיקרוסמי נמצא ב-Aliso Viejo, קליפורניה ויש לו כ-4,800 עובדים ברחבי העולם. למידע נוסף ב www.microsemi.com.
מיקרוסמי אינה נותנת אחריות, מצג או ערבות בנוגע למידע הכלול כאן או להתאמת המוצרים והשירותים שלה לכל מטרה מסוימת, וגם מיקרוסמי אינה נושאת באחריות כלשהי הנובעת מהיישום או השימוש במוצר או מעגל כלשהו. המוצרים הנמכרים להלן וכל מוצר אחר שנמכר על ידי Microsemi עברו בדיקות מוגבלות ואין להשתמש בהם בשילוב עם ציוד או יישומים קריטיים למשימה. כל מפרט ביצועים נחשב אמין אך אינו מאומת, והקונה חייב לערוך ולהשלים את כל הביצועים ובדיקות אחרות של המוצרים, לבד וביחד עם, או מותקן, במוצרים הסופיים כלשהם. הקונה לא יסתמך על נתונים ומפרטי ביצועים או פרמטרים כלשהם שסופקו על ידי Microsemi. באחריות הקונה לקבוע באופן עצמאי את ההתאמה של כל מוצר ולבדוק ולאמת אותו. המידע המסופק על ידי Microsemi להלן מסופק "כמות שהוא, היכן הוא" ועם כל התקלות, וכל הסיכון הכרוך במידע זה הוא כולו על הקונה. Microsemi אינה מעניקה, במפורש או במשתמע, לכל צד זכויות פטנט, רישיונות, או כל זכויות IP אחרות, בין אם לגבי מידע זה עצמו או כל דבר המתואר במידע זה. המידע המסופק במסמך זה הוא קנייני של Microsemi, ו-Microsemi שומרת לעצמה את הזכות לבצע כל שינוי במידע במסמך זה או במוצרים ובשירותים כלשהם בכל עת ללא הודעה מוקדמת.
מטה התאגידים של Microsemi
One Enterprise, Aliso Viejo,
CA 92656 ארה"ב
בתוך ארה"ב: +1 800-713-4113
מחוץ לארה"ב: +1 949-380-6100
מכירות: +1 949-380-6136
פקס: 1+ 949-215-4996
אֶלֶקטרוֹנִי: sales.support@microsemi.com
©2016 Microsemi Corporation. כל הזכויות שמורות. Microsemi והלוגו של Microsemi הם סימנים מסחריים של Microsemi Corporation. כל שאר הסימנים המסחריים וסימני השירות הם רכושם של בעליהם בהתאמה.
5-02-00377-5/11.16
מסמכים / משאבים
 |
תצורת בקר Microsemi SmartFusion2 MSS DDR [pdfמדריך למשתמש SmartFusion2 MSS DDR תצורת בקר, SmartFusion2 MSS, תצורת בקר DDR, תצורת בקר |
