SYnOPSYS FPGA Synthesis Synplify Pro פֿאַר מיקראָסעמי אַדישאַן באַניצער גייד

די Synopsys FPGA Synthesis - Synplify Pro for Microsemi Edition
איז אַ פולשטענדיק געצייַג פֿאַר FPGA ימפּלאַמענטיישאַן מיט פאַרשידן
פֿעיִקייטן דיזיינד צו אַרוישעלפן ניצערס אין לאָגיק סינטעז און פּלאַן
פלאָוז.

פּראָדוקט באַניץ אינסטרוקציעס

קאַפּיטל 1: הקדמה

דער קאַפּיטל גיט אַן איבערבליקview פון די Synopsys FPGA און
פּראָטאָטיפּינג פּראָדוקטן, FPGA ימפּלעמענטאַטיאָן מכשירים און Synopsys FPGA
געצייַג פֿעיִקייטן.

פאַרנעם פון דעם דאָקומענט

דער דאָקומענט שטעלן כולל אינפֿאָרמאַציע וועגן די פּראָדוקט פֿעיִקייטן
און איז בדעה פֿאַר יוזערז אינטערעסירט אין FPGA סינטעז און פּלאַן
פלאָוז.

געטינג סטאַרטעד

צו אָנהייבן ניצן די ווייכווארג, קאַטער עס נאָך די צוגעשטעלט
אינסטרוקציעס און אָפּשיקן צו די באַניצער פירער פֿאַר הילף.

באַניצער צובינד איבערview

באקענען זיך מיט די באַניצער צובינד צו יפישאַנטלי
נאַוויגירן דורך די ווייכווארג פֿעיִקייטן.

קאַפּיטל 2: פפּגאַ סינטעז פּלאַן פלאָוז

דער קאַפּיטל דעטאַילס די דיזיין פלאָו פון לאָגיק סינטעז פֿאַר FPGA
סינטעז.

קאַפּיטל 3: פּריפּערינג די אַרייַנשרייַב

לערן ווי צו נוצן געמישט שפּראַך מקור Files און די ינקרעמענטאַל
קאַמפּיילער פֿאַר עפעקטיוו אַרייַנשרייַב צוגרייטונג.

באַמערקונג: זיין אַווער פון קיין לימיטיישאַנז פֿאַרבונדן
מיט די ינקרעמענטאַל קאַמפּיילער.

FAQ

ק: קען איך מאַכן קאָפּיעס פון די דאַקיומענטיישאַן?

א: יאָ, די דערלויבעניש העסקעם דערלויבט צו מאַכן קאָפּיעס פֿאַר ינערלעך
נוצן בלויז מיט געהעריק אַטריביושאַן.

ק: ווי אַזוי טאָן איך אָנהייבן די ווייכווארג?

א: אָפּשיקן צו די "באַקומען סטאַרטעד" אָפּטיילונג אין טשאַפּטער 1 פון די
באַניצער גייד פֿאַר דיטיילד ינסטראַקשאַנז אויף סטאַרטינג די ווייכווארג.

ק: וואָס איז די בדעה וילעם פֿאַר דעם באַניצער פירער?

א: דער באַניצער פירער איז אַימעד צו מענטשן וואָס זענען אינטערעסירט אין FPGA
סינטעז און פּלאַן פלאָוז.

View Fullscreen

סינאָפּסיס FPGA סינטעז
סינפּליפי פּראָ פֿאַר מיקראָסעמי אַדישאַן
באַניצער גייד
אקטאבער 2014

דרוקרעכט נאָטיץ און פּראַפּרייאַטערי אינפֿאָרמאַציע
דרוקרעכט © 2014 סינאָפּסיס, ינק. כל הזכויות שמורות. די ווייכווארג און דאַקיומענטיישאַן אַנטהאַלטן קאַנפאַדענשאַל און פּראַפּרייאַטערי אינפֿאָרמאַציע וואָס איז די פאַרמאָג פון Synopsys, ינק. די ווייכווארג און דאַקיומענטיישאַן זענען מעבלירט אונטער אַ דערלויבעניש העסקעם און קען זיין געוויינט אָדער קאַפּיד בלויז אין לויט מיט די טערמינען פון די דערלויבעניש העסקעם. קיין טייל פון די ווייכווארג און דאַקיומענטיישאַן קען זיין ריפּראַדוסט, טראַנסמיטטעד אָדער איבערגעזעצט, אין קיין פאָרעם אָדער דורך קיין מיטל, עלעקטראָניש, מעטשאַניקאַל, מאַנואַל, אָפּטיש אָדער אַנדערש, אָן פריערדיק געשריבן דערלויבעניש פון Synopsys, ינק., אָדער ווי עקספּרעסלי צוגעשטעלט דורך די דערלויבעניש העסקעם.
רעכט צו קאָפּיע דאָקומענטאַטיאָן
די דערלויבעניש העסקעם מיט Synopsys דערלויבט די דערלויבעניש צו מאַכן קאָפּיעס פון די דאַקיומענטיישאַן בלויז פֿאַר ינערלעך נוצן.
יעדער קאָפּיע וועט אַרייַננעמען אַלע קאַפּירייץ, טריידמאַרקס, דינסט מאַרקס און פּראַפּרייאַטערי רעכט נאָוטיס, אויב עס איז. ליסענסער מוזן באַשטימען סאַקווענטשאַל נומערן צו אַלע עקזעמפלארן. די קאפיעס וועלן אַנטהאַלטן די פאלגענדע לעגענדע אויף די דעקל בלאַט:
"דער דאָקומענט איז דופּליקייטיד מיט דער דערלויבעניש פון Synopsys, ינק., פֿאַר די ויסשליסיק נוצן פון _________________________________________________ און זייַן עמפּלוייז. דאָס איז קאָפּיע נומער __________."
דעסטיניישאַן קאָנטראָל סטאַטעמענט
אַלע טעכניש דאַטן קאַנטיינד אין דעם ויסגאַבע זענען אונטערטעניק צו די עקספּאָרט קאָנטראָל געזעצן פון די פאַרייניקטע שטאַטן פון אַמעריקע. אַנטפּלעקונג צו נאַשנאַלז פון אנדערע לענדער פאַרקערט צו יו. עס. געזעץ איז פּראָוכיבאַטאַד. עס איז די פֿאַראַנטוואָרטלעכקייט פון די לייענער צו באַשליסן די אָנווענדלעך רעגיאַליישאַנז און נאָכקומען מיט זיי.
LO

Synplify Pro פֿאַר מיקראָסעמי אַדישאַן באַניצער גייד אָקטאָבער 2014

אָפּלייקענונג
SYNOPSYS, ינק., און איר ליסענסאָרס מאַכן קיין וואָראַנטי פון קיין מין, אויסדריקלעך אָדער ימפּלייד, מיט אַכטונג צו דעם מאַטעריאַל, אַרייַנגערעכנט, אָבער נישט לימיטעד צו, די ימפּלייד וואָראַנטי פון סחורהנאַביליטי און פּאַסאַבילאַטיז.
רעגיסטרירט טריידמאַרקס (®)
סינאָפּסיס, אַעאָן, AMPS, Astro, Behavior Extracting Synthesis Technology, Cadabra, CATS, Certify, CHIPit, CoMET, CODE V, Design Compiler, DesignWare, EMBED-IT! NanoSim, NOVeA, OpenVera, ORA, PathMill, Physical Compiler, PrimeTime, SCOPE, Simply Better Results, SiVL, SNUG, SolvNet, Sonic Focus, STAR Memory System, Syndicated, Synplicity, the Synplicity logo, Synplify, Synplify Pro, Synthesis Constraints, V Optimization Constraints, V Optimization, TeMAX, YIELDirector זענען רעגיסטרירט טריידמאַרקס פון Synopsys, ינק.
טריידמאַרקס (TM)
AFGen, Apollo, ARC, ASAP, Astro-Rail, Astro-Xtalk, Aurora, AvanWaves, BEST, Columbia, Columbia-CE, Cosmos, CosmosLE, CosmosScope, CRITIC, CustomExplorer, CustomSim, DC Expert, DC Professional, DC Ultra, Design Analyzer, Design Vision, DesignerHDL, Eclypse, Encore, EPIC, Galaxy, HANEX, HDL Compiler, Hercules, Hierarchical Optimization Technology, High-performance ASIC Prototyping System, HSIMplus, i-Virtual Stepper, IICE, in-Sync, in-Tandem, Intelli, Jupiter, Jupiter-DP, JupiterXTAS, Liberty-PasIC, Liberty מאַקראָ-פּלוס, מאַגעללאַן, מאַרס, מאַרס-רעלס, מאַרס-קסטאַלק, מילקיווייַ, מאָדעלסאָורסע, מאָדולע קאַמפּיילער, מולטיפּאָינט, אָראַענגינעערינג, פיזיקאַל אַנאַליסט, פּלאַנעט, פּלאַנעט-פּל, פּאָלאַריס, מאַכט קאַמפּיילער, ראַפאַעל, ריפּפּלעדמיקסער, סאַטורן, ססיראָקאָ, ססיראָקאָ-י, סיוואַרע, שטערן, קאָמפּילער, סיסטעם, שטערן, סיסטעם טאָראַס, TotalRecall, TSUPREM-4, VCSi, VHDL Compiler, VMC און Worksheet Buffer זענען טריידמאַרקס פון Synopsys, ינק.

Synplify Pro פֿאַר מיקראָסעמי אַדישאַן באַניצער גייד אָקטאָבער 2014

סערוויס מאַרקס (סם)
MAP-in, SVP Café, און TAP-in זענען דינסט מאַרקס פון Synopsys, ינק. SystemC איז אַ טריידמאַרק פון די Open SystemC איניציאטיוו און איז גענוצט אונטער דערלויבעניש. ARM און AMBA זענען רעגיסטרירט טריידמאַרקס פון ARM לימיטעד. Saber איז אַ רעגיסטרירט טריידמאַרק פון SabreMark לימיטעד פּאַרטנערשיפּ און איז געניצט אונטער דערלויבעניש. כל אנדערע פּראָדוקט אָדער פירמע נעמען קען זיין טריידמאַרקס פון זייער ריספּעקטיוו אָונערז.
געדרוקט אין די USA אקטאבער 2014

LO
Synplify Pro פֿאַר מיקראָסעמי אַדישאַן באַניצער גייד אָקטאָבער 2014

אינהאַלט

קאַפּיטל 1: הקדמה
Synopsys FPGA און פּראָטאָטיפּינג פּראָדוקטן. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16 פפּגאַ ימפּלעמענטאַטיאָן מכשירים. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17 Synopsys FPGA געצייַג פֿעיִקייטן. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
פאַרנעם פון דעם דאָקומענט. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21 די דאקומענט סעט . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21 וילעם . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
געטינג סטאַרטעד. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22 סטאַרטינג די ווייכווארג . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22 באַקומען הילף . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
באַניצער צובינד איבערview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
קאַפּיטל 2: פפּגאַ סינטעז פּלאַן פלאָוז
לאָגיק סינטעז פּלאַן לויפן. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
קאַפּיטל 3: פּריפּערינג די אַרייַנשרייַב
באַשטעטיקן HDL מקור Fileס . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30 קריייטינג HDL מקור Fileס . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30 ניצן די קאָנטעקסט הילף עדיטאָר . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32 קאָנטראָלירן HDL מקור Fileס . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34 עדיטינג HDL מקור Fileמיט די געבויט-אין טעקסט עדיטאָר. . . . . . . . . . . . . . . . . . . . 35 באַשטעטיקן עדיטינג פֿענצטער פּרעפֿערענצן. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39 ניצן אַ פונדרויסנדיק טעקסט עדיטאָר . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41 ניצן ביבליאָטעק יקסטענשאַנז פֿאַר ווערילאָג ביבליאָטעק Fileס . . . . . . . . . . . . . . . . . . . . . . . 42
ניצן געמישט שפּראַך מקור Fileס . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
ניצן די ינקרעמענטאַל קאַמפּיילער. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49 לימיטאציעס . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50
ניצן די סטראַקטשעראַל ווערילאָג לויפן. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51 לימיטאציעס . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52

Synplify Pro פֿאַר מיקראָסעמי אַדישאַן באַניצער גייד אָקטאָבער 2014

אַרבעט מיט קאַנסטריינט Fileס . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53 ווען צו נוצן קאַנסטריינט Fileס איבער מקור קאָד. . . . . . . . . . . . . . . . . . . . . . . . 53 ניצן אַ טעקסט עדיטאָר פֿאַר קאַנסטריינט Files (לעגאַסי) . . . . . . . . . . . . . . . . . . . . . . . . 54 טקל סינטאַקס גיידליינז פֿאַר קאַנסטריינט Fileס . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55 קאָנטראָלירונג קאַנסטריינץ Fileס . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56
קאַפּיטל 4: באַשטעטיקן אַ פּראָיעקט פֿאַר לאָגיק סינטעז
באַשטעטיקן פּראָיעקט Fileס . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58 שאפן אַ פּראָיעקט File . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58 עפן אן עקזיסטירנדיק פראיעקט File . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61 מאַכן ענדערונגען צו אַ פּראָיעקט . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62 באַשטעטיקן פּראָיעקט View ווייַז פּרעפֿערענצן. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63 אַפּדייטינג ווערילאָג אַרייַננעמען פּאַטס אין עלטער פּראָיעקט Fileס . . . . . . . . . . . . . . . . . . . . 65
אָנפירונג פּראָיעקט File כייעראַרקי . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66 שאפן מנהג פאָלדערס. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66 מאַניפּיאַלייטינג מנהג פּראָיעקט פאָלדערס. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69 מאַניפּיאַלייטינג מנהג Fileס . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70
באַשטעטיקן אַרויף ימפּלעמענטאַטיאָנס. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72 ארבעטן מיט קייפל ימפּלאַמענטיישאַנז. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72
באַשטעטיקן די ימפּלעמענטאַטיאָן אָפּציעס פֿאַר לאָגיק סינטעז. . . . . . . . . . . . . . . . . . . . . . . . . . . 75 באַשטעטיקן דיווייס אָפּציעס . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75 באַשטעטיקן אָפּטימיזאַטיאָן אָפּציעס. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78 ספּעציפיצירן גלאבאלע אָפטקייַט און קאַנסטריינט Fileס . . . . . . . . . . . . . . . . . . . . . . 80 ספּעציפיצירן רעזולטאַט אָפּציעס. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82 ספּעציפיצירן טיימינג באריכט רעזולטאַט . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84 באַשטעטיקן Verilog און VHDL אָפּציעס. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84
ספּעציפיצירן אַטריביוץ און דיירעקטיווז. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 90 ספּעציפיצירן אַטריביוץ און דיירעקטיווז אין VHDL. . . . . . . . . . . . . . . . . . . . . . . . . . 91 ספּעציפיצירן אַטריביוץ און דיירעקטיווז אין ווערילאָג. . . . . . . . . . . . . . . . . . . . . . . . . . 92 ספּעציפיצירן אַטריביוץ ניצן די SCOPE עדיטאָר. . . . . . . . . . . . . . . . . . . . . . . . . 93 ספּעציפיצירן אַטריביוץ אין די קאַנסטריינץ File . . . . . . . . . . . . . . . . . . . . . . . . . . . . 97
זוכן Fileס . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98 ידענטיפיצירן די Files צו זוכן. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99 פילטערינג די Files צו זוכן. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99 ינישיייטינג די זוכן . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100 זוך רעזולטאטן . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100 LO
אַרטשיווינג Files און פּראַדזשעקס. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 101 ארכיוו א פראיעקט . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 101 ונ-אַרטשיווע אַ פּראָיעקט. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 104

Synplify Pro פֿאַר מיקראָסעמי אַדישאַן באַניצער גייד אָקטאָבער 2014

נאָכמאַכן אַ פּראָיעקט. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 107
קאַפּיטל 5: ספּעציפיצירן קאַנסטריינץ
ניצן די SCOPE עדיטאָר. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 112 קריייטינג קאַנסטריינץ אין די SCOPE עדיטאָר. . . . . . . . . . . . . . . . . . . . . . . . . . . . 112 קריייטינג קאַנסטריינץ מיט די FDC מוסטער באַפֿעלן. . . . . . . . . . . . . . . . 116
ספּעציפיצירן SCOPE קאַנסטריינץ. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 119 אַרייַן און עדיטינג פאַרנעם קאַנסטריינץ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 119 באַשטעטיקן זייגער און דרך קאַנסטריינץ. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 121 דעפינירן אַרייַנשרייַב און רעזולטאַט קאַנסטריינץ. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 122 ספּעציפיצירן סטאַנדאַרד י / אָ פּאַד טייפּס . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 124 ניצן די TCL View פון SCOPE GUI. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 124 גיידליינז פֿאַר אַרייַן און עדיטינג קאַנסטריינץ. . . . . . . . . . . . . . . . . . . . . . . . 127
ספּעציפיצירן טיימינג יקסעפּשאַנז. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 130 דעפינירן פון / צו / דורך ווייזט פֿאַר טיימינג אויסנעמען . . . . . . . . . . . . . . . . . 130 דעפינירן מולטיסיקלע פּאַטס. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 134 דעפינירן פאלשע װעגן . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 135
געפֿינען אַבדזשעקץ מיט Tcl געפֿינען און יקספּאַנד. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 136 ספּעציפיצירן זוכן פּאַטערנז פֿאַר טקל געפֿינען. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 136 ראַפינירן טקל געפֿינען רעזולטאַטן מיט -פילטער. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 136 ניצן די Tcl Find Command צו דעפינירן זאַמלונגען. . . . . . . . . . . . . . . . . . . . . 138 ניצן די Tcl יקספּאַנד באַפֿעל צו דעפינירן זאַמלונגען. . . . . . . . . . . . . . . . . . 140 טשעק טקל געפֿינען און יקספּאַנד רעזולטאַטן. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 141 ניצן Tcl געפֿינען און יקספּאַנד אין באַטש מאָדע. . . . . . . . . . . . . . . . . . . . . . . . . . . . 142
ניצן זאַמלונגען. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 144 פארגלײך פון מעטאדן צו דעפינירן זאמלונגען . . . . . . . . . . . . . . . . . . . . . . . 144 שאפן און ניצן SCOPE קאַלעקטערז . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 145 שאפן זאַמלונגען ניצן טקל קאַמאַנדז. . . . . . . . . . . . . . . . . . . . . . . . . . . 147 Viewינג און מאַניפּיאַלייטינג זאַמלונגען מיט Tcl קאַמאַנדז. . . . . . . . . . . . . . . 150
קאַנווערטינג SDC צו FDC. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 154
ניצן די SCOPE עדיטאָר (לעגאַסי). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 155 אַרייַן און עדיטינג פאַרנעם קאַנסטריינץ (לעגאַסי) . . . . . . . . . . . . . . . . . . . . . 157 ספּעציפיצירן פאַרנעם טיימינג קאַנסטריינץ (לעגאַסי) . . . . . . . . . . . . . . . . . . . . . . . 159 אַרייַן דיפאָלט קאַנסטריינץ. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 159 באַשטעטיקן זייגער און וועג קאַנסטריינץ. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 159 דעפינירן קלאַקס. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 162 דעפינירן אַרייַנשרייַב און רעזולטאַט קאַנסטריינץ (לעגאַסי) . . . . . . . . . . . . . . . . . . . . . . . 169 דעפינירן פאלשע פּאַטס (לעגאַט) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 170

Synplify Pro פֿאַר מיקראָסעמי אַדישאַן באַניצער גייד אָקטאָבער 2014

קאַפּיטל 6: סינטאַסייזינג און אַנאַלייזינג די רעזולטאַטן
סינטאַסייז דיין פּלאַן. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 174 פליסנדיק לאָגיק סינטעז. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 174 ניצן דערהייַנטיקט קאָנטראָלירונג פֿאַר אַרבעט מאַנאַגעמענט. . . . . . . . . . . . . . . . . . . . . . 174
קאָנטראָלירונג קלאָץ File רעזולטאטן . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 179 Viewינג און ארבעטן מיט די קלאָץ File . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 179 שנעל אַקסעס צו ספּעציפיש רעפּאָרץ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 183 רימאָוטלי אַקסעסינג רעזולטאַטן. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 185 אַנאַלייזינג רעזולטאַטן ניצן די קלאָץ File ריפּאָרץ . . . . . . . . . . . . . . . . . . . . . . . . . 189 ניצן די וואַך פֿענצטער . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 190 קאָנטראָלירונג מיטל באַניץ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 191
האַנדלינג אַרטיקלען. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 193 קאָנטראָלירן רעזולטאַטן אין דער אָנזאָג Viewער . . . . . . . . . . . . . . . . . . . . . . . . . . . . 193 פילטערינג אַרטיקלען אין דער אָנזאָג Viewער . . . . . . . . . . . . . . . . . . . . . . . . . . . 195 פֿילטרירונג אַרטיקלען פֿון די באַפֿעלן שורה. . . . . . . . . . . . . . . . . . . . . . . . . . 197 אַוטאָמאַטינג אָנזאָג פֿילטרירונג מיט אַ טקל סקריפּט. . . . . . . . . . . . . . . . . . . . . . . . 198 קלאָץ File אָנזאָג קאָנטראָלס. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 200 האַנדלינג וואָרנינגז. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 203
ניצן פאָרזעצן אויף טעות. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 203 ניצן Continue on Error for Compile Point Synthesis. . . . . . . . . . . . . . . . . . . 203
קאַפּיטל 7: אַנאַלייזינג מיט HDL אַנאַליסט און פסם Viewer
אַרבעט אין די סכעמאַטיש Viewס . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 208 דיפערענטשיייטינג צווישן די HDL אַנאַליסט Viewס . . . . . . . . . . . . . . . . . . . . . . . . 209 עפן די Viewס . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 209 Viewינג אָבדזשעקט פּראָפּערטיעס. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 210 סעלעקטינג אַבדזשעקץ אין די RTL / טעכנאָלאָגיע Viewס . . . . . . . . . . . . . . . . . . . . . . . 215 ארבעטן מיט מולטישעעט סטשעמאַטיקס. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 217 מאָווינג צווישן Views אין אַ סכעמאַטיש פֿענצטער. . . . . . . . . . . . . . . . . . . . . . . 218 באַשטעטיקן סכעמאַטיש View פּרעפֿערענצן . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 219 אָנפירונג Windows . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 221
ויספאָרשן דיזיין כייעראַרקי. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 222 דורכפאָר פּלאַן כייעראַרקי מיט די כייעראַרקי בראַוזער. . . . . . . . . . . . . . . . 222 ויספאָרשן אָבדזשעקט כייעראַרקי דורך פּושינג / פּאַפּינג. . . . . . . . . . . . . . . . . . . . . . . 223 ויספאָרשן אָבדזשעקט כייעראַרקי פון טראַנספּעראַנט ינסטאַנסיז. . . . . . . . . . . . . . . . . . . 228
געפֿינען אָבדזשעקץ. . . . . . . . . . . . .LO . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 230 בראַוזינג צו געפֿינען אַבדזשעקץ אין HDL אַנאַליסט Viewס . . . . . . . . . . . . . . . . . . . . . . . 230 ניצן געפינד פאר כייעראַרקישע און באגרעניצטע זוך . . . . . . . . . . . . . . . . . . . . 232 ניצן ווילדקאַרדס מיט די געפֿינען באַפֿעל. . . . . . . . . . . . . . . . . . . . . . . . . . . . 235

Synplify Pro פֿאַר מיקראָסעמי אַדישאַן באַניצער גייד אָקטאָבער 2014

קאַמביינינג געפֿינען מיט פילטערינג צו ראַפינירן אָנפֿרעגן. . . . . . . . . . . . . . . . . . . . . . 240 ניצן געפֿינען צו זוכן די רעזולטאַט נעטליסט. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 240
קראָסספּראָבינג. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 243 קראָסספּראָבינג אין אַן RTL / טעכנאָלאָגיע View . . . . . . . . . . . . . . . . . . . . . . . . . 243 קראָסספּראָבינג פון די RTL / טעכנאָלאָגיע View . . . . . . . . . . . . . . . . . . . . . . . . . 244 קראָסספּראָבינג פון די טעקסט עדיטאָר פֿענצטער. . . . . . . . . . . . . . . . . . . . . . . . . . . 246 קראָסספּראָבינג פון די Tcl סקריפּט פֿענצטער. . . . . . . . . . . . . . . . . . . . . . . . . . . . 249 קראָסספּראָבינג פון די פסם Viewער . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 250
אַנאַלייזינג מיט די HDL אַנאַליסט געצייַג. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 251 Viewינג פּלאַן כייעראַרקי און קאָנטעקסט. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 252 פֿילטרירונג סטשעמאַטיקס. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 255 יקספּאַנדינג שפּילקע און נעץ לאָגיק. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 257 יקספּאַנדינג און Viewינג קאַנעקשאַנז. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 261 פלאַטנינג סכעמאַטיש כייעראַרקי. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 263 מינימיזינג זכּרון באַניץ בשעת אַנאַלייזינג דיזיינז. . . . . . . . . . . . . . . . . . . 267
ניצן די FSM Viewער . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 267
קאַפּיטל 8: אַנאַלייזינג טיימינג
אַנאַלייזינג טיימינג אין סכעמאַטיש Viewס . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 274 Viewינג טיימינג אינפֿאָרמאַציע. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 274 אַנאַטייטינג טיימינג אינפֿאָרמאַציע אין די סכעמאַטיש Viewס . . . . . . . . . . . . . . . . . . 275 אַנאַליזירן זייגער ביימער אין די RTL View . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 277 Viewינג קריטיש פּאַטס. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 277 האַנדלינג נעגאַטיוו סלאַק . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 280
דזשענערייטינג מנהג טיימינג רעפּאָרץ מיט STA. . . . . . . . . . . . . . . . . . . . . . . . . . . . 281
ניצן אַנאַליסיס פּלאַן קאַנסטריינץ. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 284 סינעריאָוז פֿאַר ניצן אַנאַליסיס פּלאַן קאַנסטריינץ. . . . . . . . . . . . . . . . . . . . . . 285 שאפן אַן אַדק File . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 286 ניצן אָבדזשעקט נאַמעס ריכטיק אין די אַדק File . . . . . . . . . . . . . . . . . . . . . . . . . 290
ניצן אַוטאָ קאַנסטריינץ. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 291 רעזולטאַטן פון אַוטאָ קאַנסטריינץ. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 293
קאַפּיטל 9: דערפירן הויך-מדרגה אָבדזשעקץ
דעפינירן שוואַרץ באָקסעס פֿאַר סינטעז. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 298 ינסטאַנטיאַטינג שווארצע באָקסעס און איך / אָ ס אין ווערילאָג. . . . . . . . . . . . . . . . . . . . . . . . . . 298 ינסטאַנטיאַטינג שווארצע באָקסעס און I / Os אין VHDL. . . . . . . . . . . . . . . . . . . . . . . . . . 300 אַדינג שווארצע באָקס טיימינג קאַנסטריינץ. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 302 אַדינג אנדערע שווארצע באָקס אַטריביוץ. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 306

Synplify Pro פֿאַר מיקראָסעמי אַדישאַן באַניצער גייד אָקטאָבער 2014

דעפינירן שטאַט מאשינען פֿאַר סינטעז. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 307 דעפינירן שטאַט מאשינען אין ווערילאָג. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 307 דעפינירן שטאַט מאשינען אין VHDL. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 308 ספּעציפיצירן פסמס מיט אַטריביוץ און דיירעקטיווז. . . . . . . . . . . . . . . . . . . . . . . . 309
ספּעציפיצירן זיכער FSMs. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 311
אָטאַמאַטיק באַראַן ינפעראַנס. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 314 בלאָק באַראַן. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 314 באַראַן אַטריביוץ. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 315 ינפעררינג בלאָק באַראַן. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 317
יניטיאַלייזינג RAMs. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 323 יניטיאַלייזינג RAMs אין Verilog. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 323 יניטיאַלייזינג RAMs אין VHDL. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 324
טשאַפּטער 10: ספּעציפיצירן דיזיין-מדרגה אָפּטימיזאַטיאָנס
עצות פֿאַר אָפּטימיזאַטיאָן. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 330 אַלגעמיינע אָפּטימיזאַטיאָן עצות. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 330 אָפּטימיזינג פֿאַר שטח. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 331 אָפּטימיזינג פֿאַר טיימינג. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 332
רעטימינג . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 334 קאַנטראָולינג רעטימינג . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 334 רעטימינג עקסample . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 336 רעטימע־באריכט . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 338 ווי רעטימינג וואָרקס. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 338
פּראַזערווינג אַבדזשעקץ פון זייַענדיק אָפּטימיזעד אַוועק. . . . . . . . . . . . . . . . . . . . . . . . . . 342 ניצן syn_keep פֿאַר פּרעזערוויישאַן אָדער רעפּלאַקיישאַן. . . . . . . . . . . . . . . . . . . . . . . 343 קאַנטראָולינג כייעראַרקי פלאַטנינג. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 346 אפהיטן כייערארכיע . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 346
אָפּטימיזינג פאַנאָוט. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 348 באַשטעטיקן פאַנאָוט לימיץ. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 348 קאַנטראָולינג באַפערינג און רעפּלאַקיישאַן. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 350
ייַנטיילונג רעסאָורסעס. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 352
ינסערטינג I / Os . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 353
אָפּטימיזינג שטאַט מאשינען. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 354 באַשליסן ווען צו אָפּטימיזירן שטאַט מאשינען. . . . . . . . . . . . . . . . . . . . . . . . . . . 354 פליסנדיק די FSM קאַמפּיילער LO. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 355 פליסנדיק די FSM Explorer. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 359
ינסערטינג פּראָבעס. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 362

Synplify Pro פֿאַר מיקראָסעמי אַדישאַן באַניצער גייד אָקטאָבער 2014

ספּעציפיצירן פּראָבעס אין די מקור קאָד. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 362 אַדינג פּראָבע אַטריביוץ ינטעראַקטיוועלי. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 363
קאַפּיטל 11: ארבעטן מיט קאַמפּיילינג ווייזט
צונויפנעמען פונט באַסיקס. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 366 אַדוואַנtagעס פון קאַמפּייל פּוינט דיזיין. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 366 מאַנואַל צונויפנעמען ווייזט. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 368 נעסטעד צונויפנעמען פונקטן. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 369 צונויפנעמען פונט טייפּס. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 370
באַסיקס פון צונויפנעמען פונט סינטעז. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 375 צונויפנעמען פונט קאַנסטריינט Fileס . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 375 צובינד לאָגיק מאָדעלס. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 378 צובינד טיימינג פֿאַר צונויפנעמען פּאָינץ. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 378 צונויפנעמען פונט סינטעז . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 381 ינקראַמענטאַל צונויפנעמען פונט סינטעז. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 383 פֿאָרווערטס-אַנאַטיישאַן פון צונויפנעמען פונט טיימינג קאַנסטריינץ. . . . . . . . . . . . . . . . 384
סינטאַסייזינג צונויפנעמען פּאָינץ. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 384 די מאַנואַל צונויפנעמען פונט לויפן. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 385 שאפן אַ שפּיץ-מדרגה קאַנסטריינץ File פֿאַר קאַמפּיילינג ווייזט. . . . . . . . . . . . . . . . 388 דעפינירן מאַנואַל צונויפנעמען פּאָינץ. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 389 באַשטעטיקן קאַנסטריינץ בייַ די קאַמפּייל פונט מדרגה. . . . . . . . . . . . . . . . . . . . . . . . 391 אַנאַליזינג צונויפנעמען פּוינט רעזולטאַטן. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 393
ניצן קאַמפּייל פּאָינץ מיט אנדערע פֿעיִקייטן. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 396 קאַמביינינג קאָמפּיל פּאָינץ מיט מולטיפּראָסעססינג. . . . . . . . . . . . . . . . . . . . . . . 396
ריסינטאַסייזינג ינקראַמענטאַלי. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 397 ריסינטאַסייזינג צונויפנעמען ווייזט ינקראַמענטאַלי. . . . . . . . . . . . . . . . . . . . . . . . . 397
קאַפּיטל 12: ארבעטן מיט IP אַרייַנשרייַב
דזשענערייטינג IP מיט SYNCore. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 402 ספּעציפיצירן FIFOs מיט SYNCore. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 402 ספּעציפיצירן ראַמס מיט SYNCore. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 408 ספּעציפיצירן בייטע-געבן ראַמס מיט SYNCore. . . . . . . . . . . . . . . . . . . . . . . . . 416 ספּעציפיצירן ראָמס מיט SYNCore. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 422 ספּעציפיצירן אַדער / סאַבטראַקטערז מיט SYNCore. . . . . . . . . . . . . . . . . . . . . . . . . . 427 ספּעציפיצירן קאָונטערס מיט SYNCore. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 434
די Synopsys FPGA IP ענקריפּשאַן לויפן. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 441 איבערview פון די Synopsys FPGA IP פלאָו. . . . . . . . . . . . . . . . . . . . . . . . . . . . 441 ענקריפּשאַן און דעקריפּטיאָן. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 442
אַרבעט מיט ענקריפּטיד IP. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 446

Synplify Pro פֿאַר מיקראָסעמי אַדישאַן באַניצער גייד אָקטאָבער 2014

ענקריפּטינג דיין IP. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 446 ענקריפּטינג IP מיט די EncryptP1735.pl שריפט. . . . . . . . . . . . . . . . . . . . . . . . . 448 ענקריפּטינג IP מיט די ענקריפּטיפּ סקריפּט. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 453 ספּעציפיצירן די סקריפּט רעזולטאַט מעטאַד. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 455 פּריפּערינג די IP פּעקל. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 456
ניצן היפּער מקור. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 460 ניצן היפּער מקור פֿאַר פּראָטאָטיפּינג. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 460 ניצן היפּער מקור פֿאַר IP דיזיינז. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 460 טרעדינג סיגנאַלז דורך די פּלאַן כייעראַרקי פון אַן IP. . . . . . . . . . . . . . . 461
קאַפּיטל 13: אָפּטימיזינג פּראַסעסאַז פֿאַר פּראָודאַקטיוויטי
ניצן באַטש מאָדע. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 466 פליסנדיק פּעקל מאָדע אויף אַ פּרויעקט File . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 466 פליסנדיק באַטש מאָדע מיט אַ טקל סקריפּט. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 467 ריי ליסענסעס. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 469
אַרבעט מיט Tcl סקריפּס און קאַמאַנדז. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 472 ניצן טקל קאַמאַנדז און סקריפּס. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 472 דזשענערייטינג אַ אַרבעט שריפט. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 473 באַשטעטיקן נומער פון פּאַראַלעל דזשאָבס. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 473 שאפן א טקל סינטעז שריפט . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 475 ניצן Tcl וועריאַבאַלז צו פּרובירן פאַרשידענע זייגער פריקוואַנסיז. . . . . . . . . . . . . . . . . . 476 ניצן Tcl וועריאַבאַלז צו פּרובירן עטלעכע ציל טעטשנאָלאָגיעס. . . . . . . . . . . . . . . . . 478 פליסנדיק דנאָ-אַרויף סינטעז מיט אַ שריפט. . . . . . . . . . . . . . . . . . . . . . . . . . . 479
אַוטאָמאַטינג פלאָוז מיט synhooks.tcl. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 479
קאַפּיטל 14: ניצן מולטיפּראָסעססינג
מולטיפּראָסעססינג מיט קאַמפּיילינג פּאָינץ. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 484 באַשטעטיקן מאַקסימום פּאַראַלעל דזשאָבס. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 484 ליסענסע יוטאַלאַזיישאַן. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 485
קאַפּיטל 15: אָפּטימיזינג פֿאַר מיקראָסעמי דיזיינז
אָפּטימיזינג מיקראָסעמי דיזיינז. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 488 ניצן פּרעדעפינעד מיקראָסעמי שווארצע באָקסעס. . . . . . . . . . . . . . . . . . . . . . . . . . . . 488 ניצן סמאַרטגען מאַקראָס. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 489 ארבעטן מיט ראַדאַרד דיזיינז. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 489 ספּעציפיצירן syn_radhardlevel אין די מקור קאָד. . . . . . . . . . . . . . . . . . . . . . . 490 LO
קאַפּיטל 16: ארבעטן מיט סינטעז רעזולטאַט
פאָרן אינפֿאָרמאַציע צו די P&R מכשירים. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 494

Synplify Pro פֿאַר מיקראָסעמי אַדישאַן באַניצער גייד אָקטאָבער 2014

ספּעציפיצירן שפּילקע לאָוקיישאַנז. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 494 ספּעציפיצירן לאָוקיישאַנז פֿאַר מיקראָסעמי ויטאָבוס פּאָרץ. . . . . . . . . . . . . . . . . . . . . . . . . 495 ספּעציפיצירן מאַקראָו און רעגיסטרירן פּלייסמאַנט. . . . . . . . . . . . . . . . . . . . . . . . . . . 495
דזשענערייטינג ווענדאָר-ספּעציפיש רעזולטאַט. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 496 טאַרגאַטינג רעזולטאַט צו דיין פאַרקויפער. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 496 קאַסטאַמייזינג נעטליסט פֿאָרמאַטירונגען. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 497
קאַפּיטל 17: פליסנדיק פּאָסט-סינטעז אָפּעראַטיאָנס
פליסנדיק P&R אויטאָמאַטיש נאָך סינטעז. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 500
ארבעטן מיט די ידענטיפיצירן מכשירים. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 501 לאָנטשינג פֿון די Synplify Pro Tool. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 501 האַנדלינג פּראָבלעמס מיט לאָנטשינג ידענטיפיצירן. . . . . . . . . . . . . . . . . . . . . . . . . . . 503 ניצן די ידענטיפיצירן געצייַג. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 504 ניצן צונויפנעמען פּאָינץ מיט די ידענטיפיצירן געצייַג. . . . . . . . . . . . . . . . . . . . . . . . . . . 506
סימולאַטינג מיט די VCS Tool. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 508

Synplify Pro פֿאַר מיקראָסעמי אַדישאַן באַניצער גייד אָקטאָבער 2014

LO
Synplify Pro פֿאַר מיקראָסעמי אַדישאַן באַניצער גייד אָקטאָבער 2014

קאפיטל 1
הקדמה
די הקדמה צו די Synplify Pro® ווייכווארג באשרייבט די פאלגענדע:
· Synopsys FPGA און פּראָטאָטיפּינג פּראָדוקטן, אויף בלאַט 16 · פאַרנעם פון דעם דאָקומענט, אויף בלאַט 21 · באַקומען סטאַרטעד, אויף בלאַט 22 · באַניצער צובינד איבערview, אויף בלאַט 24

Synplify Pro פֿאַר מיקראָסעמי אַדישאַן באַניצער גייד אָקטאָבער 2014

קאַפּיטל 1: הקדמה

Synopsys FPGA און פּראָטאָטיפּינג פּראָדוקטן

Synopsys FPGA און פּראָטאָטיפּינג פּראָדוקטן
די פאלגענדע פיגור דיספּלייז די Synopsys FPGA און פּראָטאָטיפּינג משפּחה פון פּראָדוקטן.

LO
Synplify Pro פֿאַר מיקראָסעמי אַדישאַן באַניצער גייד אָקטאָבער 2014

Synopsys FPGA און פּראָטאָטיפּינג פּראָדוקטן

קאַפּיטל 1: הקדמה

FPGA ימפּלעמענטאַטיאָן מכשירים
די Synplify Pro און Synplify Premier פּראָדוקטן זענען RTL סינטעז מכשירים ספּעציעל דיזיינד פֿאַר FPGAs (פעלד פּראָוגראַמאַבאַל טויער ערייז) און CPLDs (קאָמפּלעקס פּראָוגראַמאַבאַל לאָגיק דעוויסעס).

סינפּליפי פּראָ סינטעז ווייכווארג
די Synplify Pro FPGA סינטעז ווייכווארג איז די דע פאַקטאָ אינדוסטריע נאָרמאַל פֿאַר פּראַדוסינג הויך-פאָרשטעלונג, פּרייַז-עפעקטיוו FPGA דיזיינז. זייַן יינציק
בעהאַוויאָר עקסטראַקטינג סינטהעסיס טעכנאָלאָגיע® (בעסטער) אַלגערידאַמז, דורכפירן
הויך-מדרגה אַפּטאַמאַזיישאַנז איידער סינטאַסייז די RTL קאָד אין ספּעציפיש FPGA לאָגיק. דער צוגאַנג אַלאַוז העכער אָפּטימיזאַטיאָנס אַריבער די FPGA, שנעל רונטימע און די פיייקייט צו שעפּן זייער גרויס דיזיינז. די Synplify Pro ווייכווארג שטיצט די לעצט VHDL און Verilog שפּראַך קאַנסטראַקשאַנז אַרייַנגערעכנט SystemVerilog און VHDL 2008. די געצייַג איז טעכנאָלאָגיע פרייַ אַלאַוינג שנעל און גרינג רעטאַרגעטינג צווישן פפּגאַ דעוויסעס און ווענדאָרס פון אַ איין פּלאַן פּרויעקט.

סינפּליפי פּרעמיער סינטעז ווייכווארג
די Synplify פּרעמיער פאַנגקשאַנאַליטי איז אַ סופּערסעט פון די Synplify Pro געצייַג, פּראַוויידינג די לעצט FPGA ימפּלאַמענטיישאַן און דיבאַג סוויווע. עס ינקלודז אַ פולשטענדיק סוויט פון מכשירים און טעקנאַלאַדזשיז פֿאַר אַוואַנסירטע FPGA דיזיינערז, און אויך סערוועס ווי די סינטעז מאָטאָר פֿאַר ASIC פּראָוטאַטיפּערז טאַרגאַטינג איין FPGA-באזירט פּראָוטאַטייפּס.
די Synplify פּרעמיער פּראָדוקט אָפפערס ביידע FPGA דיזיינערז און ASIC פּראָטאָטיפּער טאַרגאַטינג איין FPGA מיט די מערסט עפעקטיוו אופֿן פון פּלאַן ימפּלאַמענטיישאַן און דיבאַג. אויף די פּלאַן ימפּלאַמענטיישאַן זייַט, עס ינקלודז פאַנגקשאַנאַליטי פֿאַר טיימינג קלאָוזשער, לאָגיק וועראַפאַקיישאַן, IP באַניץ, ASIC קאַמפּאַטאַבילאַטי און DSP ימפּלאַמענטיישאַן, ווי געזונט ווי אַ ענג ינאַגריישאַן מיט FPGA פאַרקויפער צוריק-ענד מכשירים. אויף די דיבאַג זייַט, עס גיט פֿאַר אין-סיסטעם וועראַפאַקיישאַן פון FPGAs וואָס דראַמאַטיקלי אַקסעלערייץ די דיבאַג פּראָצעס, און אויך כולל אַ גיך און ינקראַמענטאַל אופֿן פֿאַר דערגייונג ילוסיוו פּלאַן פּראָבלעמס.

Synopsys FPGA Tool פֿעיִקייטן
דער טיש דיסטינגגווישיז צווישן די הויפּט פאַנגקשאַנאַליטי אין Synplify Pro, Synplify, Synplify Premier און Synplify Premier מיט דיזיין פּלאַננער פּראָדוקטן.

Synplify Pro פֿאַר מיקראָסעמי אַדישאַן באַניצער גייד אָקטאָבער 2014

קאַפּיטל 1: הקדמה

Synopsys FPGA און פּראָטאָטיפּינג פּראָדוקטן

Synplify Synplify Pro

פאָרשטעלונג

נאַטור עקסטראַקטינג סינטעז

טעכנאָלאָגיע® (BESTTM)

פאַרקויפער-דזשענערייטאַד קאָר / IP

שטיצן (זיכער טעקנאַלאַדזשיז)

FSM קאַמפּיילער

FSM Explorer

גאַטעד זייגער קאַנווערזשאַן

רעגיסטרירן פּייפּליינינג

רעגיסטרירן רעטימינג

SCOPE® קאַנסטריינט פּאָזיציע

הויך רילייאַבילאַטי פֿעיִקייטן

ינאַגרייטיד אָרט-און-וועג

אַנאַליסיס

HDL Analyst®

אָפּציע

טיימינג אַנאַליזער

פונט-צו-פונט

FSM Viewer

קראָסספּראָבינג

פּראָבע פונט קרעאַטיאָן

ידענטיפיצירן® ינסטרומענטאָר

ידענטיפיצירן דיבוגגער

מאַכט אַנאַליסיס (SAIF)

גשמיות דיזיין

פּלאַן פּלאַן File

לאָגיק אַסיינמאַנט צו רעגיאָנס

סימפּליפי פּרעמיער
x
x
xxxxxxxx
קסנומקס
xxxxxx

סימפּליפי פּרעמיער דפּ
x
x
xxxxxxxx
קסנומקס
xxxxxx
קסנומקס

Synplify Pro פֿאַר מיקראָסעמי אַדישאַן באַניצער גייד אָקטאָבער 2014

Synopsys FPGA און פּראָטאָטיפּינג פּראָדוקטן

קאַפּיטל 1: הקדמה

שטח אָפּשאַצונג און געגנט קאַפּאַציטעט שטיפט אַסיינמאַנט פיזיש אָפּטימיזאַטיאָנס פיזיש סינטעז פיזיש אַנאַליסט Synopsys DesignWare® וויקיפּעדיע ביבליאָטעק רונטימע כייעראַרקאַל דיזיין ימפּרוווד אָפּטימיזאַטיאָן שנעל סינטעז מולטיפּראָסעססינג צונויפשטעלנ אויף טעות מאַנשאַפֿט פּלאַן געמישט שפּראַך פּלאַן צונויפנעמען ווייזט כייעראַרקאַל פּלאַן אמת באַטש מאָדע (בלויז פלאָוטינג לייסאַנסיז) גוי באַטש מאָדע און צוריק באַטש מאָדע (פלאָאַטינג באַטש מאָדע) דאַטע פאָרמאַל וועראַפאַקיישאַן

Synplify Synplify Pro

xxxx

–

ידענטיפיצירן ינטעגראַטיאָן

לימיטעד

סימפּליפי פּרעמיער
קסקסקס
xxxxx
xxxx
x
רענטגענ לאָגיק סינטעז מאָדע רענטגענ

סימפּליפי פּרעמיער דפּ
x
xxxxx
xxxxx
xxxx
x
xx לאָגיק סינטעז מאָדע
x

Synplify Pro פֿאַר מיקראָסעמי אַדישאַן באַניצער גייד אָקטאָבער 2014

קאַפּיטל 1: הקדמה

Synopsys FPGA און פּראָטאָטיפּינג פּראָדוקטן

צוריק אַנאַטיישאַן פון פּ&ר דאַטאַ דיזיין סוויווע טעקסט עדיטאָר View וואַך פֿענצטער אָנזאָג פֿענצטער טקל פֿענצטער קייפל ימפּלאַמענטיישאַנז פאַרקויפער טעכנאָלאָגיע שטיצן פּראָוטאַטייפּ פֿעיִקייטן רונטימע פֿעיִקייטן צונויפנעמען ווייזט גאַטעד זייגער קאַנווערזשאַן קאַמפּייל אויף טעות

Synplify Synplify Pro

סימפּליפי פּרעמיער
קסקסקסקס אויסגעקליבן
xxxx

סימפּליפי פּרעמיער דפּ
x
קסקסקסקס אויסגעקליבן
xxxx

LO
Synplify Pro פֿאַר מיקראָסעמי אַדישאַן באַניצער גייד אָקטאָבער 2014

פאַרנעם פון דעם דאָקומענט

קאַפּיטל 1: הקדמה

פאַרנעם פון דעם דאָקומענט
די פאלגענדע דערקלערן די פאַרנעם פון דעם דאָקומענט און די בדעה וילעם.

די דאָקומענט שטעלן
דער באַניצער פירער איז טייל פון אַ דאָקומענט שטעלן וואָס כולל אַ רעפֿערענץ מאַנואַל און אַ טוטאָריאַל. עס איז בדעה פֿאַר נוצן מיט די אנדערע דאָקומענטן אין דעם גאַנג. עס קאַנסאַנטרייט אויף דיסקרייבינג ווי צו נוצן די Synopsys FPGA ווייכווארג צו ויספירן טיפּיש טאַסקס. דאָס ימפּלייז די פאלגענדע:
· דער באַניצער פירער בלויז דערקלערט די אָפּציעס דארף צו טאָן די טיפּיש טאַסקס
דיסקרייבד אין די מאַנואַל. עס טוט נישט באַשרייַבן יעדער בנימצא באַפֿעל און אָפּציע. פֿאַר פולשטענדיק דיסקריפּשאַנז פון אַלע די באַפֿעל אָפּציעס און סינטאַקס, אָפּשיקן צו די User צובינד איבערview קאַפּיטל אין די Synopsys FPGA סינטעז רעפערענץ מאַנואַל.
· דער באַניצער פירער כּולל טאַסק-באזירט אינפֿאָרמאַציע. פֿאַר אַ ברעכן פון
ווי אינפֿאָרמאַציע איז אָרגאַניזירט, זען באַקומען הילף, אויף בלאַט 22.

וילעם
די Synplify Pro ווייכווארג געצייַג איז טאַרגעטעד צו די FPGA סיסטעם דעוועלאָפּער. עס איז אנגענומען אַז איר זענט נאַלאַדזשאַבאַל וועגן די פאלגענדע:
· פּלאַן סינטעז · רטל · פפּגאַ · ווערילאָג / ווהדל

Synplify Pro פֿאַר מיקראָסעמי אַדישאַן באַניצער גייד אָקטאָבער 2014

קאַפּיטל 1: הקדמה

געטינג סטאַרטעד

געטינג סטאַרטעד
דער אָפּטיילונג ווייַזן איר ווי צו אָנהייבן מיט די Synopsys FPGA סינטעז ווייכווארג. עס באשרייבט די פאלגענדע טעמעס, אָבער טוט נישט יבערבייַטן די אינפֿאָרמאַציע אין די ינסטאַלירונג אינסטרוקציעס וועגן לייסאַנסינג און ינסטאַלירונג:
· סטאַרטינג די ווייכווארג, אויף בלאַט 22 · באַקומען הילף, אויף בלאַט 22

סטאַרטינג די ווייכווארג
1. אויב איר האָט נישט שוין געטאן דאָס, ינסטאַלירן די Synopsys FPGA סינטעז ווייכווארג לויט די ינסטאַלירונג אינסטרוקציעס.
2. אָנהייב די ווייכווארג.
אויב איר אַרבעט אויף אַ Windows פּלאַטפאָרמע, סעלעקטירן
מגילה-> Synopsys-> פּראָדוקט ווערסיע פֿון די אָנהייב קנעפּל.
אויב איר אַרבעט אויף אַ UNIX פּלאַטפאָרמע, טיפּ די צונעמען
באַפֿעל אין די באַפֿעלן שורה:
synplify_pro
· דער באַפֿעל סטאַרץ די סינטעז געצייַג, און אָפּענס די פּראָיעקט פֿענצטער. אויב
איר האָט לויפן די ווייכווארג פריער, די פֿענצטער דיספּלייז די פריערדיקע פּרויעקט. פֿאַר מער אינפֿאָרמאַציע וועגן די צובינד, זען די User Interface Overview קאַפּיטל פון די רעפערענץ מאַנואַל.

געטינג הילף
איידער איר רופן Synopsys שטיצן, קוק דורך די דאַקיומענטאַד אינפֿאָרמאַציע. איר קענט אַקסעס די אינפֿאָרמאַציע אָנליין פֿון די הילף מעניו אָדער אָפּשיקן צו די PDF ווערסיע. די פאלגענדע טיש ווייזט איר ווי די אינפֿאָרמאַציע איז אָרגאַניזירט.

Synplify Pro פֿאַר מיקראָסעמי אַדישאַן באַניצער גייד אָקטאָבער 2014

געטינג סטאַרטעד
פֿאַר הילף מיט ... ניצן ווייכווארג פֿעיִקייטן ווי צו ...
לויפן אינפֿאָרמאַציע
טעות אַרטיקלען ליסענסינג אַטריביוץ און דיירעקטיווז סינטעז פֿעיִקייטן שפּראַך און סינטאַקס טקל סינטאַקס טקל סינטאַקס קאַמאַנדז פּראָדוקט דערהייַנטיקונגען

קאַפּיטל 1: הקדמה
אָפּשיקן צו די ... Synopsys FPGA Synthesis User Guide Synopsys FPGA Synthesis User Guide, אַפּלאַקיישאַן הערות אויף שטיצן web פּלאַץ Synopsys FPGA סינטעז באַניצער גייד, אַפּלאַקיישאַן הערות אויף די שטיצן web פּלאַץ אָנליין הילף (סעלעקטירן הילף->טעות אַרטיקלען) Synopsys SolvNet Webפּלאַץ סינאָפּסיס פפּגאַ סינטעז רעפערענץ מאַנואַל סינאָפּסיס פפּגאַ סינטעז רעפערענץ מאַנואַל סינאָפּסיס פפּגאַ סינטעז רעפערענץ מאַנואַל אָנליין הילף (סעלעקטירן הילף->טקל הילף) סינאָפּסיס פפּגאַ סינטעז רעפערענץ מאַנואַל סינאָפּסיס פפּגאַ סינטעז רעפערענץ מאַנואַל (Web מעניו קאַמאַנדז)

Synplify Pro פֿאַר מיקראָסעמי אַדישאַן באַניצער גייד אָקטאָבער 2014

קאַפּיטל 1: הקדמה

באַניצער צובינד איבערview

באַניצער צובינד איבערview
די באַניצער צובינד (UI) באשטייט פון אַ הויפּט פֿענצטער, גערופן די פּראָיעקט view, און ספּעשאַלייזד פֿענצטער אָדער viewס פֿאַר פאַרשידענע טאַסקס. פֿאַר דעטאַילס וועגן יעדער פון די פֿעיִקייטן, זען טשאַפּטער 2, באַניצער צובינד איבערview פון די Synopsys FPGA סינטעז רעפערענץ מאַנואַל.

סינפּליפי פּראָ צובינד

קנעפּל פּאַנעל

Toolbars Project view

סטאַטוס

ימפּלעמענטאַטיאָן רעזולטאַטן view

טאַבס צו אַקסעס views

טקל סקריפּט / אַרטיקלען פֿענצטער לאָ

וואַך פֿענצטער

Synplify Pro פֿאַר מיקראָסעמי אַדישאַן באַניצער גייד אָקטאָבער 2014

קאפיטל 2
FPGA סינטעז פּלאַן פלאָוז
דער קאַפּיטל באשרייבט די דיזיין לויפן פון לאָגיק סינטעז, אויף בלאַט 26.

Synplify Pro פֿאַר מיקראָסעמי אַדישאַן באַניצער גייד אָקטאָבער 2014

קאַפּיטל 2: פפּגאַ סינטעז פּלאַן פלאָוז

לאָגיק סינטעז פּלאַן לויפן

די Synopsys FPGA מכשירים סינטאַסייז לאָגיק דורך ערשטער קאַמפּיילינג די RTL מקור אין טעכנאָלאָגיע-פרייַ לאָגיק סטראַקטשערז, און דערנאָך אָפּטימיזינג און מאַפּינג די לאָגיק צו טעכנאָלאָגיע-ספּעציפיש רעסורסן. נאָך לאָגיק סינטעז, די געצייַג דזשענערייץ אַ פאַרקויפער-ספּעציפיש נעטליסט און קאַנסטריינץ file אַז איר קענען נוצן ווי ינפּוץ צו די אָרט-און-וועג (פּ&ר) געצייַג.
די פאלגענדע פיגור ווייזט די פייזאַז און די מכשירים געניצט פֿאַר לאָגיק סינטעז און עטלעכע פון די הויפּט ינפּוץ און אַוטפּוץ. איר קענט נוצן די Synplify Pro סינטעז ווייכווארג פֿאַר דעם לויפן. די ינטעראַקטיוו טיימינג אַנאַליסיס איז אַפּשאַנאַל. כאָטש די לויפן ווייזט די פאַרקויפער קאַנסטריינץ fileווי דירעקט ינפּוץ צו די P&R געצייַג, איר זאָל לייגן די fileס צו די סינטעז פּרויעקט פֿאַר טיימינג שוואַרץ באָקסעס.

Synopsys FPGA Tool

RTL

RTL זאַמלונג

FDC

לאָגיק סינטעז

סינטאַסייזד נעטליסט סינטעז קאַנסטריינץ פאַרקויפער קאַנסטריינץ
פאַרקויפער טול
אָרט & רוט

לאָגיק סינטעז פּראָצעדור

פֿאַר אַ פּלאַן לויפן מיט שריט-דורך-שריט ינסטראַקשאַנז באזירט אויף ספּעציפיש פּלאַן

דאַטן, אראפקאפיע די טוטאָריאַל פֿון די webפּלאַץ. די פאלגענדע סטעפּס סאַמערייז

דער פּראָצעדור פֿאַר סינטאַסייזינג די פּלאַן, וואָס איז אויך ילאַסטרייטיד אין די

פיגור אַז גייט.

1. שאַפֿן אַ פּרויעקט.

2. לייג די מקור fileס צו די פּרויעקט.

Synplify Pro פֿאַר מיקראָסעמי אַדישאַן באַניצער גייד אָקטאָבער 2014

לאָגיק סינטעז פּלאַן לויפן

קאַפּיטל 2: פפּגאַ סינטעז פּלאַן פלאָוז

3. שטעלן אַטריביוץ און קאַנסטריינץ פֿאַר די פּלאַן.
4. שטעלן אָפּציעס פֿאַר די ימפּלאַמענטיישאַן אין די ימפּלעמענטאַטיאָן אָפּציעס דיאַלאָג קעסטל.
5. דריקט לויפן צו לויפן לאָגיק סינטעז.
6. פונאַנדערקלייַבן די רעזולטאַטן, ניצן מכשירים ווי די קלאָץ file, די HDL אַנאַליסט סכעמאַטיש views, די אָנזאָג פֿענצטער און די וואַך פֿענצטער.
נאָך איר האָבן געענדיקט די פּלאַן, איר קענען נוצן די רעזולטאַט fileצו לויפן אָרט און מאַרשרוט מיט די פאַרקויפער געצייַג און ינסטרומענט די FPGA.
די פאלגענדע פיגור ליסטעד די הויפּט סטעפּס אין די לויפן:

שאַפֿן פּראָיעקט
לייג מקור Files
שטעלן קאַנסטריינץ
שטעלן אָפּציעס
לויפן די ווייכווארג
פונאַנדערקלייַבן רעזולטאַטן קיין גאָולז באגעגנט?
יאָ אָרט און רוט

Synplify Pro פֿאַר מיקראָסעמי אַדישאַן באַניצער גייד אָקטאָבער 2014

קאַפּיטל 2: פפּגאַ סינטעז פּלאַן פלאָוז

לאָגיק סינטעז פּלאַן לויפן

LO
Synplify Pro פֿאַר מיקראָסעמי אַדישאַן באַניצער גייד אָקטאָבער 2014

קאפיטל 3
פּריפּערינג די אַרייַנשרייַב
ווען איר סינטאַסייז אַ פּלאַן, איר דאַרפֿן צו שטעלן צוויי טייפּס פון files: HDL fileס וואָס באַשרייַבן דיין פּלאַן און פּרויעקט fileס צו פירן די פּלאַן. דער קאַפּיטל באשרייבט די פּראָוסידזשערז צו ינסטאַלירן די files און די פּרויעקט. עס קאָווערס די פאלגענדע:
· באַשטעטיקן HDL מקור Files, אויף בלאַט 30 · ניצן געמישט שפּראַך מקור Files, אויף בלאַט 44 · ניצן די ינקרעמענטאַל קאַמפּיילער, אויף בלאַט 49 · ניצן די סטראַקטשעראַל ווערילאָג לויפן, אויף בלאַט 51 · ארבעטן מיט קאַנסטריינט Files, אויף בלאַט 53

Synplify Pro פֿאַר מיקראָסעמי אַדישאַן באַניצער גייד אָקטאָבער 2014

קאַפּיטל 3: פּריפּערינג די אַרייַנשרייַב

באַשטעטיקן HDL מקור Files

באַשטעטיקן HDL מקור Files
דער אָפּטיילונג באשרייבט ווי צו שטעלן דיין מקור files; פּרויעקט file סעטאַפּ איז דיסקרייבד אין באַשטעטיקן אַרויף פּראָיעקט Files, אויף בלאַט 58. מקור files קענען זיין אין Verilog אָדער VHDL. פֿאַר אינפֿאָרמאַציע וועגן סטראַקטשערינג די fileפֿאַר סינטעז, אָפּשיקן צו די רעפערענץ מאַנואַל. דער אָפּטיילונג דיסקוטירט די פאלגענדע טעמעס:
· קריייטינג HDL מקור Files, אויף בלאַט 30 · ניצן די קאָנטעקסט הילף עדיטאָר, אויף בלאַט 32 · קאָנטראָלירונג HDL מקור Files, אויף בלאַט 34 · עדיטינג HDL מקור Files מיט די געבויט-אין טעקסט עדיטאָר, אויף בלאַט 35 · ניצן אַן עקסטערנאַל טעקסט עדיטאָר, אויף בלאַט 41 · באַשטעטיקן עדיטינג פֿענצטער פּרעפֿערענצן, אויף בלאַט 39 · ניצן ביבליאָטעק עקסטענסיאָנס פֿאַר ווערילאָג ביבליאָטעק Files, אויף בלאַט 42

קריייטינג HDL מקור Files
דער אָפּטיילונג באשרייבט ווי צו נוצן די געבויט-אין טעקסט רעדאַקטאָר צו שאַפֿן מקור fileס, אָבער טוט נישט גיין אין דעטאַילס פון וואָס די files אַנטהאַלטן. פֿאַר דעטאַילס פון וואָס איר קענען און קענען נישט אַרייַננעמען, ווי געזונט ווי פאַרקויפער-ספּעציפיש אינפֿאָרמאַציע, זען די רעפערענץ מאַנואַל. אויב איר האָט שוין אַ מקור files, איר קענען נוצן דעם טעקסט רעדאַקטאָר צו קאָנטראָלירן די סינטאַקס אָדער רעדאַגירן די file (זען קאָנטראָלירונג HDL מקור Files, אויף בלאַט 34 און עדיטינג HDL מקור Fileמיט די געבויט-אין טעקסט עדיטאָר, אויף בלאַט 35).
איר קענט נוצן Verilog אָדער VHDL פֿאַר דיין מקור fileס. די files האָבן v (Verilog) אָדער vhd (VHDL) file יקסטענשאַנז, ריספּעקטיוולי. איר קענען נוצן Verilog און VHDL fileס אין דער זעלביקער פּלאַן. פֿאַר אינפֿאָרמאַציע וועגן ניצן אַ געמיש פון Verilog און VHDL אַרייַנשרייַב files, זען ניצן געמישט שפּראַך מקור Files, אויף בלאַט 44.
1. צו שאַפֿן אַ נייַע מקור file אָדער גיט די HDL file ייקאַן ( ) אָדער טאָן די פאלגענדע:
אויסקלייַבן File-> ניו אָדער דריקן קטרל-ן.
אין די ניו דיאַלאָג קעסטל, סעלעקטירן דעם טיפּ פון מקור file דו ווילסט שאפן,
Verilog אָדער VHDL. NotLeOthat איר קענען נוצן די קאָנטעקסט הילף עדיטאָר פֿאַר ווערילאָג דיזיינז וואָס אַנטהאַלטן סיסטעם ווערילאָג קאַנסטראַקשאַנז אין דער מקור

Synplify Pro פֿאַר מיקראָסעמי אַדישאַן באַניצער גייד אָקטאָבער 2014

באַשטעטיקן HDL מקור Files

קאַפּיטל 3: פּריפּערינג די אַרייַנשרייַב

file. פֿאַר מער אינפֿאָרמאַציע, זען ניצן די קאָנטעקסט הילף עדיטאָר, אויף בלאַט 32.
אויב איר נוצן Verilog 2001 פֿאָרמאַט אָדער SystemVerilog, מאַכן זיכער צו געבן די Verilog 2001 אָדער System Verilog אָפּציע איידער איר לויפן סינטעז (פּראָיעקט-> ימפּלעמענטאַטיאָן אָפּציעס-> ווערילאָג קוויטל). די פעליקייַט ווערילאָג file פֿאָרמאַט פֿאַר נייַע פּראַדזשעקס איז SystemVerilog.

טיפּ אַ נאָמען און אָרט פֿאַר די file און גיט OK. א ליידיק עדיטינג
פֿענצטער עפֿנט זיך מיט שורה נומערן אויף די לינקס.
2. טיפּ די מקור אינפֿאָרמאַציע אין די פֿענצטער, אָדער שנייַדן און פּאַפּ עס. זען עדיטינג HDL מקור Fileס מיט די געבויט-אין טעקסט עדיטאָר, אויף בלאַט 35 פֿאַר מער אינפֿאָרמאַציע אויף ארבעטן אין די עדיטינג פֿענצטער.

Synplify Pro פֿאַר מיקראָסעמי אַדישאַן באַניצער גייד אָקטאָבער 2014

קאַפּיטל 3: פּריפּערינג די אַרייַנשרייַב

באַשטעטיקן HDL מקור Files

פֿאַר דער בעסטער סינטעז רעזולטאַטן, קאָנטראָלירן די רעפערענץ מאַנואַל און ענשור אַז איר נוצן די בנימצא קאַנסטראַקשאַנז און פאַרקויפער-ספּעציפיש אַטריביוץ און דיירעקטיווז יפעקטיוולי.
3. היט דעם file דורך סאַלעקטינג File-> היט אָדער די היט ייקאַן ().
אַמאָל איר האָבן באשאפן אַ מקור file, איר קענען קאָנטראָלירן אַז איר האָבן די רעכט סינטאַקס, ווי דיסקרייבד אין קאָנטראָלירונג HDL מקור Files, אויף בלאַט 34.

ניצן די קאָנטעקסט הילף עדיטאָר
ווען איר שאַפֿן אָדער עפֿענען אַ Verilog פּלאַן file, נוצן די קאָנטעקסט הילף קנעפּל געוויזן אין די דנאָ פון די פֿענצטער צו העלפן איר קאָד מיט Verilog / SystemVerilog קאַנסטראַקשאַנז אין די מקור file אָדער Tcl קאַנסטריינץ קאַמאַנדז אין דיין Tcl file.
צו נוצן דעם קאָנטעקסט הילף עדיטאָר:
1. דריקט אויף די קאָנטעקסט הילף קנעפּל צו ווייַזן דעם טעקסט רעדאַקטאָר.

LO
Synplify Pro פֿאַר מיקראָסעמי אַדישאַן באַניצער גייד אָקטאָבער 2014

באַשטעטיקן HDL מקור Files

קאַפּיטל 3: פּריפּערינג די אַרייַנשרייַב

2. ווען איר אויסקלייַבן אַ בויען אין די לינקס זייַט פון די פֿענצטער, די אָנליין הילף באַשרייַבונג פֿאַר די קאַנסטראַקשאַן איז געוויזן. אויב די אויסגעקליבן קאַנסטראַקשאַן האט דעם שטריך ענייבאַלד, די אָנליין הילף טעמע איז געוויזן אויף די שפּיץ פון די פֿענצטער און אַ דזשאַנעריק קאָד אָדער באַפֿעל מוסטער פֿאַר דעם בויען איז געוויזן אין די דנאָ.

Synplify Pro פֿאַר מיקראָסעמי אַדישאַן באַניצער גייד אָקטאָבער 2014

קאַפּיטל 3: פּריפּערינג די אַרייַנשרייַב

באַשטעטיקן HDL מקור Files

3. די אַרייַנלייגן מוסטער קנעפּל איז אויך ענייבאַלד. ווען איר גיט די אַרייַנלייגן מוסטער קנעפּל, די קאָד אָדער באַפֿעל געוויזן אין די מוסטער פֿענצטער איז ינסערטאַד אין דיין file אין דעם אָרט פון די לויפֿער. דאָס אַלאַוז איר צו לייכט אַרייַנלייגן די קאָד אָדער באַפֿעל און מאָדיפיצירן עס פֿאַר די פּלאַן וואָס איר וועט סינטאַסייז.
4. אויב איר ווילן צו נאָכמאַכן בלויז פּאַרץ פון די מוסטער, אויסקלייַבן די קאָד אָדער באַפֿעל איר ווילן צו אַרייַנלייגן און גיט קאָפּי. דערנאָך איר קענען לייגן עס אין דיין בילד file.

קאָנטראָלירן HDL מקור Files

די ווייכווארג אויטאָמאַטיש טשעק דיין HDL מקור files ווען עס קאַמפּיילז זיי, אָבער אויב איר ווילן צו קאָנטראָלירן דיין מקור קאָד איידער סינטעז, נוצן די פאלגענדע פּראָצעדור. עס זענען צוויי טייפּס פון טשעקס אין די סינטעז ווייכווארג: סינטאַקס און סינטעז.

1. אויסקלייַבן די מקור fileס איר ווילן צו קאָנטראָלירן.
צו קאָנטראָלירן אַלע די מקור fileאין אַ פּרויעקט, ויסמעקן אַלע files אין די
פּרויעקט רשימה, און מאַכן זיכער אַז קיין פון די files זענען עפענען אין אַן אַקטיוו פֿענצטער. אויב איר האָט אַן אַקטיוו מקור file, די ווייכווארג נאָר טשעקס די אַקטיוו file.
צו קאָנטראָלירן אַ איין file, עפענען די file מיט File-> עפֿן אָדער טאָפּל גיט די
file אין די פּראָיעקט פֿענצטער. אויב איר האָבן מער ווי איין file עפענען און ווילן צו קאָנטראָלירן בלויז איינער פון זיי, שטעלן דיין לויפֿער אין די צונעמען file פֿענצטער צו מאַכן זיכער אַז עס איז די אַקטיוו פֿענצטער.

2. צו קאָנטראָלירן די סינטאַקס, אויסקלייַבן לויפן-> סינטאַקס קוק אָדער דריקן שיפט + פ7.

די ווייכווארג דיטעקץ סינטאַקס ערראָרס אַזאַ ווי פאַלש טערמינען און פּונקטואַציע און ריפּאָרץ קיין ערראָרס אין אַ באַזונדער קלאָץ file (syntax.log). אויב קיין ערראָרס זענען דיטעקטאַד, אַ געראָטן סינטאַקס טשעק איז געמאלדן אין די דנאָ פון דעם file.

3. צו לויפן אַ סינטעז טשעק, אויסקלייַבן לויפן-> סינטהעסיס טשעק אָדער דריקן שיפט + פ8.

די ווייכווארג דיטעקץ ייַזנוואַרג-פֿאַרבונדענע ערראָרס אַזאַ ווי ינקערעקטלי קאָדעד

פליפּ-פלאַפּס און ריפּאָרץ קיין ערראָרס אין אַ באַזונדער קלאָץ file (syntax.log). אויב עס

זענען קיין ערראָרס, אַ געראָטן סינטאַקס טשעק איז געמאלדן אין די דנאָ פון דעם

file.

4. שייַעךview די ערראָרס דורך עפן די syntax.log file ווען פּראַמפּטיד און נוצן געפֿינען צו געפֿינען די טעות אָנזאָג (זוכן פֿאַר @E). טאָפּל גיט אויף די

Synplify Pro פֿאַר מיקראָסעמי אַדישאַן באַניצער גייד אָקטאָבער 2014

באַשטעטיקן HDL מקור Files

קאַפּיטל 3: פּריפּערינג די אַרייַנשרייַב

5-כאַראַקטער טעות קאָד אָדער גיט אויף די אָנזאָג טעקסט און שטופּן F1 צו ווייַזן אָנליין טעות אָנזאָג הילף.
5. געפינען די חלק פון קאָד פאַראַנטוואָרטלעך פֿאַר די טעות דורך טאָפּל-קליקינג אויף די אָנזאָג טעקסט אין די syntax.log file. די טעקסט עדיטאָר פֿענצטער אָפּענס די צונעמען מקור file און כיילייץ די קאָד וואָס געפֿירט דעם טעות.
6. איבערחזרן סטעפּס 4 און 5 ביז אַלע סינטאַקס און סינטעז ערראָרס זענען קערעקטאַד.
אַרטיקלען קענען זיין קאַטאַגערייזד ווי ערראָרס, וואָרנינגז אָדער הערות. רעview אַלע אַרטיקלען און סאָלווע קיין ערראָרס. וואָרנינגז זענען ווייניקער ערנסט ווי ערראָרס, אָבער איר מוזן לייענען און פֿאַרשטיין זיי אפילו אויב איר טאָן ניט האַלטן זיי אַלע. נאָטעס זענען ינפאָרמאַטיוו און טאָן ניט דאַרפֿן צו זיין ריזאַלווד.

עדיטינג HDL מקור Fileמיט די געבויט-אין טעקסט עדיטאָר
דער געבויט-אין טעקסט רעדאַקטאָר מאכט עס גרינג צו שאַפֿן דיין HDL מקור קאָד, view עס, אָדער רעדאַגירן עס ווען איר דאַרפֿן צו פאַרריכטן ערראָרס. אויב איר ווילן צו נוצן אַ פונדרויסנדיק טעקסט רעדאַקטאָר, זען ניצן אַן עקסטערנאַל טעקסט רעדאַקטאָר אויף בלאַט 41.
1. טאָן איינער פון די פאלגענדע צו עפענען אַ מקור file פֿאַר viewרעדאַגירן אָדער רעדאַגירן:
צו אויטאָמאַטיש עפענען דער ערשטער file אין דער רשימה מיט ערראָרס, דריקן F5.
צו עפענען אַ ספּעציפיש file, טאָפּל-גיט די file אין די Project פֿענצטער אָדער
נוצן File-> עפֿן (Ctrl-o) און ספּעציפיצירן די מקור file.
די טעקסט עדיטאָר פֿענצטער אָפּענס און דיספּלייז די מקור file. שורות זענען געציילט. טערמינען זענען אין בלוי, און באַמערקונגען אין גרין. שטריקל וואַלועס זענען אין רויט. אויב איר ווילן צו טוישן די פארבן, זען באַשטעטיקן עדיטינג פֿענצטער פּרעפֿערענצן, אויף בלאַט 39.

Synplify Pro פֿאַר מיקראָסעמי אַדישאַן באַניצער גייד אָקטאָבער 2014

קאַפּיטל 3: פּריפּערינג די אַרייַנשרייַב

באַשטעטיקן HDL מקור Files

2. צו רעדאַגירן א file, טיפּ גלייַך אין די פֿענצטער.
דער טיש סאַמערייזיז פּראָסט עדיטינג אַפּעריישאַנז איר קען נוצן. איר קענט אויך נוצן די קלאַוויאַטור דורכוועג אַנשטאָט פון די קאַמאַנדז.

צו…

טאָן…

שנייַדן, קאָפּיע און פּאַפּ; אויסקלייַבן די באַפֿעל פון די אויפֿשפּרינג (האַלטן אַראָפּ ופמאַכן, אָדער רעדאָ אַ קאַמף מיט די רעכט מויז קנעפּל) אָדער רעדאַגירן מעניו.

גיין צו אַ ספּעציפיש שורה

דרוק קטרל-ג אָדער סעלעקטירן רעדאַגירן->גיין צו, טיפּ די שורה נומער און גיט OK.

געפֿינען טעקסט

דרוק קטרל-פ אָדער אויסקלייַבן רעדאַגירן -> געפֿינען. טיפּ די טעקסט איר ווילן צו געפֿינען, און גיט OK.

פאַרבייַטן טעקסט

דרוק קטרל-ה אָדער סעלעקטירן רעדאַגירן-> פאַרבייַטן. טיפּ די טעקסט איר ווילן צו געפֿינען, און דער טעקסט מיט וואָס איר ווילן צו פאַרבייַטן עס. דריקט OK.

פאַרענדיקן אַ קיווערד

טיפּ גענוג אותיות צו יוניקלי ידענטיפיצירן די קיווערד, און דריקן Esc.

ינדענט טעקסט צו די רעכט אויסקלייַבן דעם בלאָק, און דריקן טאַב. אינדענט טעקסט צו די לינקס LSO סעלעקטירן דעם בלאָק און דריקן שיפט-טאַב.

טוישן צו אויבערשטער פאַל אויסקלייַבן דעם טעקסט, און דעמאָלט אויסקלייַבן רעדאַגירן->אַוואַנסירטע -> ופּפּערקאַסע אָדער דריקן קטרל-שיפט-ו.

Synplify Pro פֿאַר מיקראָסעמי אַדישאַן באַניצער גייד אָקטאָבער 2014

באַשטעטיקן HDL מקור Files

קאַפּיטל 3: פּריפּערינג די אַרייַנשרייַב

צו ... טוישן צו נידעריקער פאַל לייג בלאָק באַמערקונגען
רעדאַגירן שפאלטן

טאָן…
סעלעקטירן דעם טעקסט, און דעמאָלט אויסקלייַבן רעדאַגירן-> אַוואַנסירטע -> לאָווערקאַסע אָדער דריקן קטרל-ו.
שטעלן די לויפֿער אין די אָנהייב פון די באַמערקונג טעקסט, און סעלעקטירן רעדאַגירן-> אַוואַנסירטע-> באַמערקונג קאָד אָדער דריקן Alt-c.
דרוק Alt, און נוצן די לינקס מויז קנעפּל צו אויסקלייַבן דעם זייַל. אויף עטלעכע פּלאַטפאָרמס, איר האָבן צו נוצן די שליסל צו וואָס די אַלט פאַנגקשאַנאַליטי איז מאַפּט, ווי די מעטאַ אָדער דימענט שליסל.

3. צו שנייַדן און פּאַפּ אַ אָפּטיילונג פון אַ פּדף דאָקומענט, סעלעקטירן דעם T-שייפּט טעקסט סעלעקט בילדל, הויכפּונקט די טעקסט איר דאַרפֿן און נאָכמאַכן און פּאַפּ עס אין דיין file. די טעקסט סעלעקט בילדל לעץ איר אויסקלייַבן טיילן פון דעם דאָקומענט.
4. צו שאַפֿן און אַרבעט מיט בוקמאַרקס אין דיין file, זען די פאלגענדע טיש.
בוקמאַרקס זענען אַ באַקוועם וועג צו נאַוויגירן לאַנג files אָדער צו שפּרינגען צו פונקטן אין די קאָד וואָס איר אָפט אָפּשיקן צו. איר קענען נוצן די ייקאַנז אין די רעדאַגירן מכשיר פֿאַר די אַפּעריישאַנז. אויב איר קענען נישט זען די רעדאַגירן מכשיר אויף די ווייַט רעכט פון דיין פֿענצטער, טוישן די גרייס פון עטלעכע פון די אנדערע מכשירים.

צו... אַרייַנלייגן אַ לייענ - צייכן
ויסמעקן אַ לייענ - צייכן
ויסמעקן אַלע בוקמאַרקס

טאָן…
דריקט ערגעץ אין די שורה איר ווילן צו לייענ - צייכן. אויסקלייַבן רעדאַגירן-> רעדאַגירן בוקמאַרקס, דריקן קטרל-פ2, אָדער סעלעקטירן דעם ערשטער בילדל אין די רעדאַגירן מכשיר. די שורה נומער איז כיילייטיד צו אָנווייַזן אַז עס איז אַ לייענ - צייכן אין די אָנהייב פון די שורה.
דריקט ערגעץ אין די שורה מיט די לייענ - צייכן. אויסקלייַבן רעדאַגירן-> רעדאַגירן בוקמאַרקס, דריקן קטרל-פ2, אָדער סעלעקטירן דעם ערשטער בילדל אין די רעדאַגירן מכשיר. די שורה נומער איז ניט מער כיילייטיד נאָך די לייענ - צייכן איז אויסגעמעקט.
אויסקלייַבן רעדאַגירן-> ויסמעקן אַלע בוקמאַרקס, דריקן קטרל-שיפט-פ2, אָדער אויסקלייַבן די לעצטע בילדל אין די רעדאַגירן מכשיר. די שורה נומערן זענען ניט מער כיילייטיד נאָך די בוקמאַרקס זענען אויסגעמעקט.

Synplify Pro פֿאַר מיקראָסעמי אַדישאַן באַניצער גייד אָקטאָבער 2014

קאַפּיטל 3: פּריפּערינג די אַרייַנשרייַב

באַשטעטיקן HDL מקור Files

צו…
נאַוויגירן אַ file ניצן בוקמאַרקס

טאָן…
ניצן די ווייַטער לייענ - צייכן (F2) און פרייַערדיק לייענ - צייכן (Shift-F2) קאַמאַנדז פון די רעדאַגירן מעניו אָדער די קאָראַספּאַנדינג ייקאַנז פון די רעדאַגירן מכשיר צו נאַוויגירן צו די לייענ - צייכן איר ווילן.

5. צו פאַרריכטן ערראָרס אָדער שייַעךview וואָרנינגז אין די מקור קאָד, טאָן די פאלגענדע:
עפענען די HDL file מיט די טעות אָדער ווארענונג דורך טאָפּל-קליקינג די file
אין די פּרויעקט רשימה.
דרוק F5 צו גיין צו דער ערשטער טעות, ווארענונג אָדער טאָן אין די file. אין די
דנאָ פון די עדיטינג פֿענצטער, איר זען די אָנזאָג טעקסט.
צו גיין צו דער ווייַטער טעות, ווארענונג אָדער טאָן, אויסקלייַבן לויפן-> ווייַטער טעות / ווארענונג
אָדער דריקן F5. אויב עס זענען ניט מער אַרטיקלען אין די file, איר זען די אָנזאָג "ניט מער ערראָרס / וואָרנינגז / הערות" אין די דנאָ פון די עדיטינג פֿענצטער. אויסקלייַבן לויפן-> ווייַטער טעות / ווארענונג אָדער דריקן F5 צו גיין צו די טעות, ווארענונג אָדער טאָן אין דער ווייַטער פֿענצטער. file.
צו נאַוויגירן צוריק צו אַ פריערדיקן טעות, ווארענונג אָדער טאָן, סעלעקטירן
לויפן-> פרייַערדיק טעות / ווארענונג אָדער דריקן Shift-F5.
6. צו ברענגען אַרויף טעות אָנזאָג הילף פֿאַר אַ פול באַשרייַבונג פון די טעות, ווארענונג אָדער טאָן:
עפֿענען דעם טעקסט פֿאָרמאַט קלאָץ file (קליקט View קלאָץ) און טאָפּל גיט אויף
די 5-כאַראַקטער טעות קאָד אָדער גיט אויף די אָנזאָג טעקסט און דריקן F1.
עפענען די HTML קלאָץ file און גיט אויף די 5-כאַראַקטער טעות קאָד.
אין די Tcl פֿענצטער, גיט די אַרטיקלען קוויטל און גיט אויף די 5-כאַראַקטער
טעות קאָד אין די שייַן זייַל.
7. צו קראָסספּראָבע פון די מקור קאָד פֿענצטער צו אנדערע views, עפענען די view און אויסקלייַבן די שטיק פון קאָד. זען קראָסספּראָבינג פון די טעקסט עדיטאָר פֿענצטער, אויף בלאַט 246 פֿאַר פרטים.
8. ווען איר האָבן פאַרפעסטיקט אַלע די ערראָרס, אויסקלייַבן File-> היט אָדער גיט די היט ייקאַן צו ראַטעווען די file.

Synplify Pro פֿאַר מיקראָסעמי אַדישאַן באַניצער גייד אָקטאָבער 2014

באַשטעטיקן HDL מקור Files

קאַפּיטל 3: פּריפּערינג די אַרייַנשרייַב

באַשטעטיקן עדיטינג פֿענצטער פּרעפֿערענצן
איר קענען קאַסטאַמייז די פאַנץ און פארבן געניצט אין אַ טעקסט עדיטינג פֿענצטער.
1. אויסקלייַבן אָפּציעס-> עדיטאָר אָפּציעס און אָדער סינאָפּסיס עדיטאָר אָדער פונדרויסנדיק עדיטאָר. פֿאַר מער אינפֿאָרמאַציע וועגן די פונדרויסנדיק רעדאַקטאָר, זען ניצן אַן עקסטערנאַל טעקסט רעדאַקטאָר, אויף בלאַט 41.
2. דעמאָלט דיפּענדינג אויף דעם טיפּ פון file אויב איר עפֿענען, איר קענען שטעלן די פּרעפֿערענצן פון הינטערגרונט, סינטאַקס קאַלערינג און שריפֿט צו נוצן מיט דעם טעקסט רעדאַקטאָר.

באַמערקונג: דערנאָכדעם, טעקסט עדיטינג פּרעפֿערענצן איר שטעלן פֿאַר דעם file וועט צולייגן צו אַלע fileס פון דעם file טיפּ.

די טעקסט עדיטינג פֿענצטער קענען ווערן גענוצט צו שטעלן פּרעפֿערענצן פֿאַר פּרויעקט files, מקור files (Verilog/VHDL), קלאָץ files, טקל files, באַגרענעצונג files, אָדער אנדערע פעליקייַט files פון די עדיטאָר אָפּציעס דיאַלאָג קעסטל.
3. איר קענען שטעלן סינטאַקס פארבן פֿאַר עטלעכע פּראָסט סינטאַקס אָפּציעס, אַזאַ ווי טערמינען, סטרינגס און באַמערקונגען. פֿאַר עקסampאין די קלאָץ file, וואָרנינגז און ערראָרס קענען זיין קאָליר-קאָדעד פֿאַר גרינג דערקענונג.
דריקט אין די פאָרגראַונד אָדער הינטערגרונט פעלד פֿאַר די קאָראַספּאַנדינג כייפעץ אין די סינטאַקס קאָלאָרינג פעלד צו ווייַזן די קאָליר פּאַליטרע.

Synplify Pro פֿאַר מיקראָסעמי אַדישאַן באַניצער גייד אָקטאָבער 2014

קאַפּיטל 3: פּריפּערינג די אַרייַנשרייַב

באַשטעטיקן HDL מקור Files

איר קענען אויסקלייַבן יקערדיק פארבן אָדער דעפינירן מנהג פארבן און לייגן זיי צו דיין מנהג קאָליר פּאַליטרע. צו אויסקלייַבן דיין געוואלט קאָליר גיט OK.
4. צו שטעלן שריפֿט און שריפֿט גרייס פֿאַר די טעקסט רעדאַקטאָר, נוצן די ציען-אַראָפּ מעניוז.
5. קוק האַלטן טאַבס צו געבן קוויטל סעטטינגס, און שטעלן די קוויטל ספּייסינג ניצן די אַרויף אָדער אַראָפּ פייַל פֿאַר טאַב גרייס.

LO 6. דריקט OK אויף די עדיטאָר אָפּציעס פאָרעם.
© 2014 סינאָפּסיס, ינק. 40

Synplify Pro פֿאַר מיקראָסעמי אַדישאַן באַניצער גייד אָקטאָבער 2014

באַשטעטיקן HDL מקור Files

קאַפּיטל 3: פּריפּערינג די אַרייַנשרייַב

ניצן אַ פונדרויסנדיק טעקסט עדיטאָר
איר קענען נוצן אַ פונדרויסנדיק טעקסט רעדאַקטאָר ווי vi אָדער emacs אַנשטאָט פון די געבויט-אין טעקסט רעדאַקטאָר. טאָן די פאלגענדע צו געבן אַ פונדרויסנדיק טעקסט רעדאַקטאָר. פֿאַר אינפֿאָרמאַציע וועגן ניצן די געבויט-אין טעקסט רעדאַקטאָר, זען עדיטינג HDL מקור Fileמיט די געבויט-אין טעקסט עדיטאָר, אויף בלאַט 35.
1. אויסקלייַבן אָפּציעס-> עדיטאָר אָפּציעס און קער אויף די פונדרויסנדיק עדיטאָר אָפּציע.
2. אויסקלייַבן די פונדרויסנדיק רעדאַקטאָר, ניצן דעם אופֿן צונעמען צו דיין אַפּערייטינג סיסטעם.
אויב איר אַרבעט אויף אַ Windows פּלאַטפאָרמע, גיט די ... (אָפּפליקן) קנעפּל
און סעלעקטירן דעם עקסעקוטאַבלע פונדרויסנדיק טעקסט רעדאַקטאָר.
פֿון אַ UNIX אָדער לינוקס פּלאַטפאָרמע פֿאַר אַ טעקסט רעדאַקטאָר וואָס קריייץ זיין אייגענע
פֿענצטער, גיט די ... בלעטער קנעפּל און אויסקלייַבן די עקסעקוטאַבלע עקסעקוטאַבלע טעקסט רעדאַקטאָר.
פֿון אַ UNIX פּלאַטפאָרמע פֿאַר אַ טעקסט רעדאַקטאָר וואָס טוט נישט מאַכן זיין אייגענע
פֿענצטער, טאָן ניט נוצן די ... בלעטער קנעפּל. אַנשטאָט טיפּ xterm -e רעדאַקטאָר. די פאלגענדע פיגור ווייזט VI ספּעסיפיעד ווי די פונדרויסנדיק רעדאַקטאָר.

Synplify Pro פֿאַר מיקראָסעמי אַדישאַן באַניצער גייד אָקטאָבער 2014

קאַפּיטל 3: פּריפּערינג די אַרייַנשרייַב

באַשטעטיקן HDL מקור Files

פֿון אַ לינוקס פּלאַטפאָרמע, פֿאַר אַ טעקסט רעדאַקטאָר וואָס טוט נישט מאַכן זיין אייגענע
פֿענצטער, טאָן ניט נוצן די ... בלעטער קנעפּל. אַנשטאָט, טיפּ gnome-terminal -x editor. צו נוצן emacs פֿאַר עקסample, טיפּ gnome-terminal -x emacs.
די ווייכווארג איז טעסטעד מיט די emacs און vi טעקסט רעדאקציע.
3. דריקט OK.

ניצן ביבליאָטעק יקסטענשאַנז פֿאַר Verilog Library Files
ביבליאָטעק יקסטענשאַנז קענען זיין מוסיף צו Verilog ביבליאָטעק fileאיז אַרייַנגערעכנט אין דיין פּלאַן פֿאַר די פּרויעקט. ווען איר צושטעלן זוכן פּאַטס צו די דירעקטעריז וואָס אַנטהאַלטן די Verilog ביבליאָטעק files, איר קענען ספּעציפיצירן די נייַע ביבליאָטעק יקסטענשאַנז, ווי געזונט ווי די Verilog און SystemVerilog (.v און .sv) file יקסטענשאַנז.
צו טאָן דאָס:
1. אויסקלייַבן די ווערילאָג קוויטל פון די ימפּלעמענטאַטיאָן אָפּציעס טאַפליע.
2. ספּעציפיצירן די לאָוקיישאַנז פון די ביבליאָטעק דירעקטעריז פֿאַר די ווערילאָג ביבליאָטעק fileעס זאָל זיין אַרייַנגערעכנט אין דיין פּלאַן פֿאַר די פּרויעקט.
3. ספּעציפיצירן די ביבליאָטעק יקסטענשאַנז.
קיין ביבליאָטעק יקסטענשאַנז קענען זיין ספּעסיפיעד, אַזאַ ווי .אַוו, .בוו, .קוו, .קסקסקס, .וואַ, .וואַס (באַזונדער ביבליאָטעק יקסטענשאַנז מיט אַ פּלאַץ).
די פאלגענדע פיגור ווייזט איר ווו צו אַרייַן די ביבליאָטעק יקסטענשאַנז אין די דיאַלאָג קעסטל.

LO
Synplify Pro פֿאַר מיקראָסעמי אַדישאַן באַניצער גייד אָקטאָבער 2014

באַשטעטיקן HDL מקור Files

קאַפּיטל 3: פּריפּערינג די אַרייַנשרייַב

די Tcl עקוויוואַלענט פֿאַר דעם עקסample איז די פאלגענדע באַפֿעל:
סעט_אָפּטיאָן -ליבעקסט .אַוו .בוו .קוו .דוו .עוו
פֿאַר דעטאַילס, זען ליבעקסט, אויף בלאַט 57 אין די באַפֿעל רעפערענץ.
4. נאָך איר צונויפנעמען די פּלאַן, איר קענען באַשטעטיקן אין די קלאָץ file אַז די ביבליאָטעק fileס מיט די יקסטענשאַנז זענען לאָודיד און לייענען. פֿאַר עקסampלאַ:
@N: פליסנדיק ווערילאָג קאַמפּיילער אין סיסטעם ווערילאָג מאָדע @I::"C:dirtop.v" @N: CG1180 :"C:dirtop.v":8:0:8:3|לאָאַדינג file C:dirlib1sub1.av פֿון די ספּעסיפיעד ביבליאָטעק וועגווייַזער C:dirlib1 @I::"C:dirlib1sub1.av" @N: CG1180:"C:dirtop.v":10:0:10:3|לאָאַדינג file C:dirlib2sub2.bv פֿון די ספּעסיפיעד ביבליאָטעק וועגווייַזער C:dirlib2 @I::"C:dirlib2sub2.bv" @N: CG1180:"C:dirtop.v":12:0:12:3|לאָאַדינג file

Synplify Pro פֿאַר מיקראָסעמי אַדישאַן באַניצער גייד אָקטאָבער 2014

קאַפּיטל 3: פּריפּערינג די אַרייַנשרייַב

ניצן געמישט שפּראַך מקור Files

C:dirlib3sub3.cv פֿון די ספּעסיפיעד ביבליאָטעק וועגווייַזער C:dirlib3 @I::"C:dirlib3sub3.cv" @N: CG1180:"C:dirtop.v":14:0:14:3|לאָאַדינג file C:dirlib4sub4.dv פֿון די ספּעסיפיעד ביבליאָטעק וועגווייַזער C:dirlib4 @I::"C:dirlib4sub4.dv" @N: CG1180:"C:dirtop.v":16:0:16:3|לאָאַדינג file C:dirlib5sub5.ev פון די ספּעסיפיעד ביבליאָטעק וועגווייַזער C:dirlib5 @I::"C:dirlib5sub5.ev" ווערילאָג סינטאַקס טשעק געראָטן!

ניצן געמישט שפּראַך מקור Files
מיט די Synplify Pro ווייכווארג, איר קענען נוצן אַ געמיש פון VHDL און Verilog אַרייַנשרייַב fileס אין דיין פּרויעקט. פֿאַר עקסampליי פון די VHDL און Verilog files, זען די רעפערענץ מאַנואַל.
1. געדענק אַז Verilog שטיצט נישט אַנקאַנסטריינד VHDL פּאָרץ און שטעלן אַרויף די געמישט שפּראַך פּלאַן fileס אַקאָרדינגלי.
2. אויב איר ווילן צו אָרגאַניזירן די ווערילאָג און ווהדל fileאין פאַרשידענע פאָלדערס, סעלעקטירן אָפּציעס-> פּרויעקט View אָפּציעס און מאַך אויף די View פּראָיעקט Files אין פאָלדערס אָפּציע.
ווען איר לייגן די fileס צו די פּרויעקט, די Verilog און VHDL files זענען אין באַזונדער פאָלדערס אין די פּראָיעקט view.
3. ווען איר עפֿענען אַ פּרויעקט אָדער שאַפֿן אַ נייַע, לייג די Verilog און VHDL fileס ווי פאלגענד:
סעלעקטירן דעם פּראָיעקט-> לייג מקור File באַפֿעל אָדער גיט די לייג File קנעפּל. אויף די פאָרעם, שטעלן Files פון טיפּ צו HDL Files (*.והד, *.והדל, *.וו). סעלעקטירן Verilog און VHDL fileס איר ווילן און לייגן זיי צו דיין
פּרויעקט. דריקט OK. פֿאַר דעטאַילס וועגן אַדינג files צו אַ פּרויעקט, זען מאַכן ענדערונגען צו אַ פּראָיעקט, אויף בלאַט 62.
LO

Synplify Pro פֿאַר מיקראָסעמי אַדישאַן באַניצער גייד אָקטאָבער 2014

ניצן געמישט שפּראַך מקור Files

קאַפּיטל 3: פּריפּערינג די אַרייַנשרייַב

די fileס איר צוגעגעבן זענען געוויזן אין די פּראָיעקט view. דעם פיגור ווייזט די fileס עריינדזשד אין באַזונדער פאָלדערס.
4. ווען איר שטעלן מיטל אָפּציעס (Implementation Options קנעפּל), ספּעציפיצירן די שפּיץ-מדרגה מאָדולע. פֿאַר מער אינפֿאָרמאַציע וועגן באַשטעטיקן מיטל אָפּציעס, זען באַשטעטיקן די ימפּלאַמענטיישאַן אָפּציעס פֿאַר לאָגיק סינטעז, אויף בלאַט 75.
אויב דער שפּיץ-מדרגה מאָדולע איז Verilog, גיט די Verilog קוויטל און טיפּ די
נאָמען פון די שפּיץ-מדרגה מאָדולע.
אויב דער שפּיץ-מדרגה מאָדולע איז VHDL, גיט די VHDL קוויטל און טיפּ די נאָמען
פון דער העכסט-מדרגה ענטיטי. אויב דער שפּיץ-מדרגה מאָדולע איז נישט ליגן אין די פעליקייַט אַרבעט ביבליאָטעק, איר מוזן ספּעציפיצירן די ביבליאָטעק ווו דער קאַמפּיילער קענען געפֿינען די מאָדולע. פֿאַר אינפֿאָרמאַציע אויף ווי צו טאָן דאָס, זען VHDL Panel, אויף בלאַט 200.

Synplify Pro פֿאַר מיקראָסעמי אַדישאַן באַניצער גייד אָקטאָבער 2014

קאַפּיטל 3: פּריפּערינג די אַרייַנשרייַב

ניצן געמישט שפּראַך מקור Files

איר מוזן בפירוש ספּעציפיצירן די שפּיץ-מדרגה מאָדולע, ווייַל עס איז די סטאַרטינג פונט פון וואָס די מאַפּפּער דזשענערייץ אַ מערדזשד נעטליסט.
5. אויסקלייַבן די ימפּלעמענטאַטיאָן רעזולטאַטן קוויטל אויף דער זעלביקער פאָרעם און סעלעקטירן איין רעזולטאַט HDL פֿאָרמאַט פֿאַר די רעזולטאַט files דזשענערייטאַד דורך די ווייכווארג. פֿאַר מער אינפֿאָרמאַציע וועגן באַשטעטיקן מיטל אָפּציעס, זען באַשטעטיקן די ימפּלאַמענטיישאַן אָפּציעס פֿאַר לאָגיק סינטעז, אויף בלאַט 75.
פֿאַר אַ Verilog רעזולטאַט נעטליסט, סעלעקטירן שרייב Verilog Netlist. פֿאַר אַ VHDL רעזולטאַט נעטליסט, סעלעקטירן שרייב VHDL Netlist. שטעלן קיין אנדערע מיטל אָפּציעס און גיט OK.
איצט איר קענען סינטאַסייז דיין פּלאַן. די ווייכווארג לייענט אין די געמישט פֿאָרמאַטירונגען פון דער מקור files און דזשענערייץ אַ איין srs file וואָס איז געניצט פֿאַר סינטעז.
6. אויב איר לויפן אין פּראָבלעמס, זען טראָובלעשאָאָטינג געמישט שפּראַך דיזיינז, אויף בלאַט 47 פֿאַר נאָך אינפֿאָרמאַציע און עצות.
LO

Synplify Pro פֿאַר מיקראָסעמי אַדישאַן באַניצער גייד אָקטאָבער 2014

ניצן געמישט שפּראַך מקור Files

קאַפּיטל 3: פּריפּערינג די אַרייַנשרייַב

טראָובלעשאָאָטינג געמישט שפּראַך דיזיינז
דער אָפּטיילונג גיט עצות אויף האַנדלינג ספּעציפיש סיטואַטיאָנס וואָס קען קומען אַרויף מיט געמישט שפּראַך דיזיינז.

VHDL File סדר
פֿאַר VHDL-בלויז דיזיינז אָדער געמישט דיזיינז ווו די שפּיץ מדרגה איז נישט ספּעסיפיעד, די FPGA סינטעז מכשירים אויטאָמאַטיש ריאָרגאַניזירן די VHDL files אַזוי אַז די VHDL פּאַקאַדזשאַז זענען קאַמפּיילד אין די ריכטיק סדר.
אָבער, אויב איר האָט אַ געמישט-שפּראַך פּלאַן ווו איר האָט ספּעציפיצירט די שפּיץ מדרגה, איר מוזן ספּעציפיצירן די VHDL file סדר פֿאַר די געצייַג. איר נאָר דאַרפֿן צו טאָן דאָס אַמאָל, דורך סעלעקטירן דעם Run-> Arrange VHDL fileס באַפֿעל. אויב איר טאָן ניט טאָן דאָס, איר באַקומען אַ טעות אָנזאָג.

VHDL גלאבאלע סיגנאַלז
דערווייַל, איר קענען נישט האָבן VHDL גלאבאלע סיגנאַלז אין געמישט שפּראַך דיזיינז, ווייַל די געצייַג בלויז ימפּלאַמאַנץ די סיגנאַלז אין VHDL-בלויז דיזיינז.

פאָרן VHDL Boolean Generics צו Verilog פּאַראַמעטערס
די געצייַג ינקלודז אַ שוואַרץ קעסטל פֿאַר אַ VHDL קאָמפּאָנענט מיט באָאָלעאַן דזשאַנעריקס, אויב דער קאָמפּאָנענט איז ינסטאַנטיאַטעד אין אַ Verilog פּלאַן. דאָס איז ווייַל Verilog קען נישט דערקענען באָאָלעאַן דאַטן טייפּס, אַזוי די באָאָלעאַן ווערט מוזן זיין רעפּריזענטיד ריכטיק. אויב די ווערט פון די VHDL Boolean דזשאַנעריק איז TRUE און די Verilog ליטעראַל איז רעפּריזענטיד דורך אַ 1, די Verilog קאַמפּיילער ינטערפּראַץ דעם ווי אַ שוואַרץ קעסטל.
כּדי צו ויסמיידן אָפּפירונג פון אַ שוואַרץ קעסטל, די ווערילאָג ליטעראַל פֿאַר די VHDL Boolean דזשאַנעריק שטעלן צו TRUE מוזן זיין 1'b1, ניט 1. סימילאַרלי, אויב די VHDL Boolean דזשאַנעריק איז FALSE, די קאָראַספּאַנדינג ווערilog ליטעראַל מוזן זיין 1'b0, ניט 0. די פאלגענדע עקס.ample ווייזט ווי צו פאָרשטעלן באָאָלעאַן דזשאַנעריקס אַזוי אַז זיי ריכטיק פאָרן די VHDL-Verilog גרענעץ, אָן ינפערינג אַ שוואַרץ קעסטל.

VHDL ענטיטי דעקלאַראַציע

ווערילאָג ינסטאַנטיאַטיאָן

ענטיטי abc איז גענעריק (
נומער_ביץ טיילן_ביט);

: גאַנץ נומער : בוליאַן

:= 0; := פאַלש;

abc #( .נומער_ביץ (16), .דיווידע_ביט (1'ב0)
)

Synplify Pro פֿאַר מיקראָסעמי אַדישאַן באַניצער גייד אָקטאָבער 2014

קאַפּיטל 3: פּריפּערינג די אַרייַנשרייַב

ניצן געמישט שפּראַך מקור Files

דורכגיין VHDL גענעריקס אָן אָנפירונג אַ שווארצע באָקס
אין דעם פאַל ווען אַ Verilog קאָמפּאָנענט פּאַראַמעטער, (למשלample [0:0] RSR = 1'b0) שטימען נישט צו די גרייס פון די קאָראַספּאַנדינג VHDL קאָמפּאָנענט דזשאַנעריק (RSR: ינטאַדזשער:= 0), די געצייַג ינפערז אַ שוואַרץ קעסטל.
איר קענען אַרבעטן אַרום דעם דורך רימוווינג די ויטאָבוס ברייט נאָוטיישאַן פון [0:0] אין די ווערילאָג fileס. באַמערקונג אַז איר מוזן נוצן אַ VHDL דזשאַנעריק פון טיפּ ינטאַדזשער ווייַל די אנדערע טייפּס טאָן ניט לאָזן די געהעריק ביינדינג פון די Verilog קאָמפּאָנענט.

LO
Synplify Pro פֿאַר מיקראָסעמי אַדישאַן באַניצער גייד אָקטאָבער 2014

ניצן די ינקרעמענטאַל קאַמפּיילער

קאַפּיטל 3: פּריפּערינג די אַרייַנשרייַב

ניצן די ינקרעמענטאַל קאַמפּיילער
ניצן די ינקרעמענטאַל קאַמפּיילער לויפן צו באטייטיק רעדוצירן קאַמפּיילער רונטימע פֿאַר גרויס דיזיינז. די ווייכווארג רעקאָמפּיילז בלויז באַטייַטיק files ווען אַ פּלאַן ענדערונג איז געמאכט און ריוזז די קאַמפּיילער דאַטאַבייס. דער קאַמפּיילער רידזשענערייץ די SRS file בלויז פֿאַר די אַפעקטאַד מאָדולע און באַלדיק פאָטער מאָדולע.
צו דורכפירן דעם פּראָצעדור, טאָן די פאלגענדע:
1. לייג די ווערילאָג אָדער ווהדל fileס פֿאַר די פּלאַן.
2. געבן די ינקרעמענטאַל קאַמפּייל אָפּציע פון די Verilog אָדער VHDL קוויטל פון די ימפּלעמענטאַטיאָן אָפּציעס טאַפליע.
אַן SRS file איז באשאפן פֿאַר יעדער פּלאַן מאָדולע אין די סינווערק וועגווייַזער.

3. לויפן די קאַמפּיילער פֿאַר די ערשטער מאָל.
4. אויב אַ פּלאַן ענדערונג איז געמאכט, שייַעך-לויפן די קאַמפּיילער.
דער קאַמפּיילער אַנאַליזירט די דאַטאַבייס און דיטערמאַנז צי די SRS files זענען ופּדאַטעד, בלויז מאַדזשולז וואָס האָבן געביטן און די באַלדיק פאָטער מאַדזשולז זענען רידזשענערייטיד. דאָס קען העלפֿן פֿאַרבעסערן די רונטימע פֿאַר די פּלאַן.

Synplify Pro פֿאַר מיקראָסעמי אַדישאַן באַניצער גייד אָקטאָבער 2014

קאַפּיטל 3: פּריפּערינג די אַרייַנשרייַב

ניצן די ינקרעמענטאַל קאַמפּיילער

לימיטיישאַנז
די ינקראַמענטאַל קאַמפּיילער שטיצט נישט:
· קאָנפיגוראַטיאָן fileאיז אַרייַנגערעכנט אין די Verilog אָדער VHDL לויפן · געמישט HDL פלאָוז · דיזיינז מיט קרייַז מאָדולע רעפערענסינג (XMR)

LO
Synplify Pro פֿאַר מיקראָסעמי אַדישאַן באַניצער גייד אָקטאָבער 2014

ניצן די סטראַקטשעראַל ווערילאָג לויפן

קאַפּיטל 3: פּריפּערינג די אַרייַנשרייַב

ניצן די סטראַקטשעראַל ווערילאָג לויפן
די סינטעז געצייַג אַקסעפּץ סטראַקטשעראַל ווערילאָג files ווי אַרייַנשרייַב פֿאַר דיין פּלאַן פּרויעקט. די סטראַקטשעראַל Verilog קאַמפּיילער פּערפאָרמז סינטאַקס סעמאַנטיק טשעקס ניצן זיין ליכט-וואָג פּאַרסער צו פֿאַרבעסערן רונטימע. דער קאַמפּיילער טוט נישט דורכפירן קאָמפּלעקס ייַזנוואַרג יקסטראַקשאַנז אָדער RTL אַפּטאַמאַזיישאַן אַפּעריישאַנז, דעריבער, די ווייכווארג לויפט שנעל זאַמלונג פון די סטראַקטשעראַל ווערילאָג fileס. די ווייכווארג קענען לייענען די דזשענערייטאַד סטראַקטשעראַל ווערילאָג files, אויב זיי אַנטהאַלטן:
· ינסטאַנטיישאַנז פון טעכנאָלאָגיע פּרימיטיווז
· פּשוט באַשטימען סטייטמאַנץ
· אַטריביוץ ספּעסיפיעד אין ווערילאָג 2001 און עלטער פֿאָרמאַטירונגען
· אַלע קאַנסטראַקשאַנז, אַחוץ אַטראַביוץ מוזן זיין ספּעסיפיעד אין ווערילאָג 95 פֿאָרמאַט
צו נוצן סטראַקטשעראַל ווערילאָג אַרייַנשרייַב files:
1. איר מוזן ספּעציפיצירן די סטראַקטשעראַל ווערילאָג fileס צו אַרייַננעמען אין דיין פּלאַן. צו טאָן דאָס, לייגן די file צו די פּרויעקט ניצן איינער פון די פאלגענדע מעטהאָדס:
פּראָיעקט-> לייג מקור File אָדער די לייג File קנעפּל אין די פּראָיעקט view Tcl באַפֿעל: add_file -סטרוקטור fileנאָמען
דעם לויפן קענען אַנטהאַלטן בלויז סטראַקטשעראַל ווערילאָג files אָדער געמישט HDL files (Verilog / VHDL / EDF / SRS) צוזאמען מיט סטראַקטשעראַל ווערילאָג נעטליסט fileס. אָבער, Verilog / VHDL / EDF / SRS ינסטאַנסיז זענען נישט געשטיצט אין אַ סטראַקטשעראַל ווערילאָג מאָדולע.
2. די סטראַקטשעראַל ווערילאָג files זענען מוסיף צו די Structural Verilog טעקע אין די Project view. איר קענען אויך לייגן files צו דעם וועגווייַזער, ווען איר דורכפירן די פאלגענדע:
אויסקלייַבן די סטראַקטשעראַל ווערילאָג file. רעכט גיט און סעלעקטירן File אָפּציעס. קלייַבן סטראַקטשעראַל ווערילאָג פון די File טיפּ דראָפּ-אַראָפּ מעניו.
3. לויפן סינטעז.
די סינטעז געצייַג דזשענערייץ אַ vm אָדער edf נעטליסט file דיפּענדינג אויף די טעכנאָלאָגיע ספּעסיפיעד. דער פּראָצעס איז ענלעך צו די פעליקייַט סינטעז לויפן.

Synplify Pro פֿאַר מיקראָסעמי אַדישאַן באַניצער גייד אָקטאָבער 2014

קאַפּיטל 3: פּריפּערינג די אַרייַנשרייַב

ניצן די סטראַקטשעראַל ווערילאָג לויפן

לימיטיישאַנז
לימיטיישאַנז פון די סטראַקטשעראַל ווערילאָג לויפן שטיצט נישט די פאלגענדע:
· RTL ינסטאַנסיז פֿאַר קיין אנדערע file טייפּס · כייעראַרקיקאַל פּרויעקט פאַרוואַלטונג (HPM) פלאָוז · קאָמפּלעקס אַסיינמאַנץ · קאַמפּיילער-ספּעציפיש מאָדעס און סוויטשיז

LO
Synplify Pro פֿאַר מיקראָסעמי אַדישאַן באַניצער גייד אָקטאָבער 2014

אַרבעט מיט קאַנסטריינט Files

קאַפּיטל 3: פּריפּערינג די אַרייַנשרייַב

אַרבעט מיט קאַנסטריינט Files
קאַנסטריינט files זענען טעקסט files וואָס זענען אויטאָמאַטיש דזשענערייטאַד דורך די SCOPE צובינד (זען ספּעסיפיינג SCOPE קאַנסטריינץ, אויף בלאַט 119), אָדער וואָס איר מאַכן מאַניואַלי מיט אַ טעקסט רעדאַקטאָר. זיי אַנטהאַלטן Tcl קאַמאַנדז אָדער אַטריביוץ וואָס באַגרענעצן די סינטעז לויפן. אַלטערנאַטיוועלי, איר קענען שטעלן קאַנסטריינץ אין די מקור קאָד, אָבער דאָס איז נישט דער בילכער אופֿן.
דער אָפּטיילונג כּולל אינפֿאָרמאַציע וועגן
· ווען צו נוצן קאַנסטריינט Fileס איבער מקור קאָד, אויף בלאַט 53
· ניצן אַ טעקסט עדיטאָר פֿאַר קאַנסטריינט Files (לעגאַט), אויף בלאַט 54
· טקל סינטאַקס גיידליינז פֿאַר קאַנסטריינט Files, אויף בלאַט 55
· קאָנטראָלירונג קאַנסטריינט Files, אויף בלאַט 56
· פֿאַר דעטאַילס וועגן דעם באַריכט, זען קאַנסטריינט קאָנטראָלירונג באריכט, אויף
בלאַט 270.פון די רעפערענץ מאַנואַל, אויף בלאַט 56

ווען צו נוצן קאַנסטריינץ Fileס איבער מקור קאָד
איר קענען לייגן קאַנסטריינץ אין קאַנסטריינץ files (דזשענערייטאַד דורך SCOPE צובינד אָדער אריין אין אַ טעקסט רעדאַקטאָר) אָדער אין די מקור קאָד. אין אַלגעמיין, עס איז בעסער צו נוצן קאַנסטריינץ files, ווייַל איר טאָן ניט האָבן צו ריקאָמפּילע פֿאַר די קאַנסטריינץ צו נעמען ווירקונג. עס אויך מאכט דיין מקור קאָד מער פּאָרטאַטיוו. זען ניצן די SCOPE עדיטאָר, אויף בלאַט 112 פֿאַר מער אינפֿאָרמאַציע.
אָבער, אויב איר האָבן שוואַרץ קעסטל טיימינג קאַנסטריינץ ווי syn_tco, syn_tpd און syn_tsu, איר מוזן אַרייַן זיי ווי דיירעקטיווז אין די מקור קאָד. ניט ענלעך אַטריביוץ, דיירעקטיווז קענען בלויז זיין מוסיף צו די מקור קאָד, נישט צו באַגרענעצן fileס. זען ספּעציפיצירן אַטריביוץ און דיירעקטיווז, אויף בלאַט 90 פֿאַר מער אינפֿאָרמאַציע וועגן אַדינג דיירעקטיווז צו מקור קאָד.

Synplify Pro פֿאַר מיקראָסעמי אַדישאַן באַניצער גייד אָקטאָבער 2014

קאַפּיטל 3: פּריפּערינג די אַרייַנשרייַב

אַרבעט מיט קאַנסטריינט Files

ניצן אַ טעקסט עדיטאָר פֿאַר קאַנסטריינט Files (לעגאַט)
איר קענט נוצן די Legacy SCOPE רעדאַקטאָר פֿאַר די SDC קאַנסטריינץ fileאיז באשאפן איידער מעלדונג ווערסיע G-2012.09. אָבער, עס איז רעקאַמענדיד אַז איר איבערזעצן דיין SDC fileס צו פדק fileס צו געבן די לעצטע ווערסיע פון די SCOPE רעדאַקטאָר און צו נוצן די ימפּרוווד טיימינג קאַנסטריינץ האַנדלינג אין די געצייַג.
אויב איר קלייַבן צו נוצן די לעגאַט SCOPE רעדאַקטאָר, דער אָפּטיילונג ווייַזן איר ווי צו מאַניואַלי שאַפֿן אַ Tcl קאַנסטריינץ file. די ווייכווארג קריייץ דעם אויטאָמאַטיש file אויב איר נוצן די לעגאַט SCOPE רעדאַקטאָר צו אַרייַן די קאַנסטריינץ. די Tcl באַגרענעצונג file בלויז כּולל גענעראַל טיימינג קאַנסטריינץ. שוואַרץ קעסטל קאַנסטריינץ מוזן זיין אריין אין די מקור קאָד. פֿאַר נאָך אינפֿאָרמאַציע, זען ווען צו נוצן קאַנסטריינט Fileס איבער מקור קאָד, אויף בלאַט 53.
1. עפֿענען אַ file פֿאַר עדיטינג.
מאַכן זיכער אַז איר האָט פארמאכט די SCOPE פֿענצטער, אָדער איר קען
אָווועררייט פרייַערדיק קאַנסטריינץ.
צו שאַפֿן אַ נייַע file, אויסקלייַבן File-> ניו, און סעלעקטירן דעם קאַנסטריינט File
(SCOPE) אָפּציע. טיפּ אַ נאָמען פֿאַר די file און גיט OK.
צו רעדאַגירן אַ יגזיסטינג file, אויסקלייַבן File-> עפֿן, שטעלן די Files פון טיפּ פילטער צו
קאַנסטריינט Files (sdc) און עפענען די file דו ווילסט.
2. גיי די סינטאַקס גיידליינז אין Tcl סינטאַקס גיידליינז פֿאַר קאַנסטריינט Files, אויף בלאַט 55.
3. אַרייַן די טיימינג קאַנסטריינץ איר דאַרפֿן. פֿאַר די סינטאַקס, זען די רעפערענץ מאַנואַל. אויב איר האָבן שוואַרץ קעסטל טיימינג קאַנסטריינץ, איר מוזן אַרייַן זיי אין די מקור קאָד.
4. איר קענען אויך לייגן פאַרקויפער-ספּעציפיש אַטריביוץ אין די קאַנסטריינץ file ניצן define_attribute. זען ספּעציפיצירן אַטריביוץ אין די קאַנסטריינץ File, אויף בלאַט 97 פֿאַר מער אינפֿאָרמאַציע.
5. היט דעם file.
6. לייג די file צו די פּרויעקט ווי דיסקרייבד אין מאַכן ענדערונגען צו אַ פּראָיעקט, אויף בלאַט 62, און לויפן סינטעז.

Synplify Pro פֿאַר מיקראָסעמי אַדישאַן באַניצער גייד אָקטאָבער 2014

אַרבעט מיט קאַנסטריינט Files

קאַפּיטל 3: פּריפּערינג די אַרייַנשרייַב

טקל סינטאַקס גיידליינז פֿאַר קאַנסטריינט Files
דער אָפּטיילונג קאָווערס אַלגעמיינע גיידליינז פֿאַר ניצן Tcl פֿאַר קאַנסטריינץ files:
· Tcl איז פאַל-שפּירעוודיק.
· פֿאַר נאַמינג אַבדזשעקץ: די נאָמען פון די אַבדזשעקץ מוזן גלייַכן דעם נאָמען אין די HDL קאָד. ענקלאָוז בייַשפּיל און פּאָרט נעמען אין curlי ברייסאַז {}. דו זאלסט נישט נוצן ספּייסאַז אין נעמען. ניצן די פּונקט (.) צו באַזונדער כייעראַרקאַקאַל נעמען. אין Verilog מאַדזשולז, נוצן די פאלגענדע סינטאַקס פֿאַר בייַשפּיל, פּאָרט און
נעץ נעמען:
v: cell [פּרעפיקס:]אָבדזשעקטנאַמע
ווו צעל איז דער נאָמען פון די פּלאַן ענטיטי, פּרעפיקס איז אַ פּרעפיקס צו ידענטיפיצירן אַבדזשעקץ מיט די זעלבע נאָמען, אָבדזשעקטנאַמע איז אַ בייַשפּיל דרך מיט די פּונקט (.) סעפּאַראַטאָר. די פּרעפיקס קען זיין איינער פון די פאלגענדע:

פּרעפיקס (נידעריקער פאַל) i: p: b: n:

אָבדזשעקט בייַשפּיל נעמען פּאָרט נעמען (גאַנץ פּאָרט) ביסל רעפטל פון אַ פּאָרט נעץ נעמען

אין VHDL מאַדזשולז, נוצן די פאלגענדע סינטאַקס פֿאַר בייַשפּיל, פּאָרט און נעץ
נעמען אין VHDL מאַדזשולז:
v: צעל [.view] [פּרעפיקס:]אָבדזשעקט נאָמען
ווו v: יידענאַפייד עס ווי אַ view כייפעץ, lib איז דער נאָמען פון דער ביבליאָטעק, צעל איז דער נאָמען פון די פּלאַן ענטיטי, view איז אַ נאָמען פֿאַר די אַרקאַטעקטשער, פּרעפיקס איז אַ פּרעפיקס צו ידענטיפיצירן אַבדזשעקץ מיט די זעלבע נאָמען, און אָבדזשעקטנאַמע איז אַ בייַשפּיל דרך מיט די פּונקט (.) סעפּאַראַטאָר. View איז נאָר דארף אויב עס איז מער ווי איין אַרקאַטעקטשער פֿאַר די פּלאַן. זען די טיש אויבן פֿאַר די פּרעפיקסיז פון אַבדזשעקץ.

Synplify Pro פֿאַר מיקראָסעמי אַדישאַן באַניצער גייד אָקטאָבער 2014

קאַפּיטל 3: פּריפּערינג די אַרייַנשרייַב

אַרבעט מיט קאַנסטריינט Files

· נאָמען וואָס ריכטן ווילדקאַרדס זענען * (אַסטעריסק שוועבעלעך קיין נומער פון
אותיות) און ? (פראַגע צייכן שוועבעלעך אַ איין כאַראַקטער). די אותיות טאָן ניט גלייַכן דאַץ געניצט ווי כייעראַרקי סעפּאַראַטאָרס. פֿאַר עקסample, די פאלגענדע שטריקל יידענאַפייד אַלע ביטן פון די סטאַטערעג בייַשפּיל אין די שטאַטמאָד מאָדולע:
i:statemod.statereg[*]

קאָנטראָלירונג קאַנסטריינץ Files
איר קענען קאָנטראָלירן סינטאַקס און אנדערע פּערטינאַנט אינפֿאָרמאַציע אויף דיין קאַנסטריינץ files ניצן די קאַנסטריינט טשעק באַפֿעל. צו דזשענערייט אַ קאַנסטריינץ באַריכט, טאָן די פאלגענדע:
1. שאַפֿן אַ באַגרענעצונג file און לייגן עס צו דיין פּרויעקט.
2. אויסקלייַבן לויפן-> קאַנסטריינט טשעק.
דער באַפֿעל דזשענערייץ אַ באַריכט וואָס טשעקס די סינטאַקס און אָנווענדלעך פון די טיימינג קאַנסטריינץ אין די FPGA סינטעז קאַנסטריינץ fileס פֿאַר דיין פּרויעקט. דער באַריכט איז געשריבן צו די projectName_cck.rpt file און ליסטעד די פאלגענדע אינפֿאָרמאַציע:
קאַנסטריינץ וואָס זענען נישט געווענדט קאַנסטריינץ וואָס זענען גילטיק און אָנווענדלעך צו די פּלאַן ווילדקאַרד יקספּאַנשאַן אויף די קאַנסטריינץ קאַנסטריינץ אויף אַבדזשעקץ וואָס טאָן ניט עקסיסטירן
פֿאַר דעטאַילס וועגן דעם באַריכט, זען קאַנסטריינט קאָנטראָלירונג באריכט, אויף בלאַט 270.פון די רעפערענץ מאַנואַל

LO
Synplify Pro פֿאַר מיקראָסעמי אַדישאַן באַניצער גייד אָקטאָבער 2014

קאפיטל 4
באַשטעטיקן אַ פּראָיעקט פון לאָגיק סינטעז
ווען איר סינטאַסייז אַ פּלאַן מיט די Synopsys FPGA סינטעז מכשירים, איר מוזן שטעלן אַ פּרויעקט פֿאַר דיין פּלאַן. די פאלגענדע דיסקרייבז די פּראָוסידזשערז פֿאַר באַשטעטיקן אַ פּרויעקט פֿאַר לאָגיק סינטעז:
· באַשטעטיקן אַרויף פּראָיעקט Files, אויף בלאַט 58 · אָנפירונג פּראָיעקט File כייעראַרקי, אויף בלאַט 66 · באַשטעטיקן ימפּלאַמענטיישאַנז, אויף בלאַט 72 · באַשטעטיקן די ימפּלאַמענטיישאַן אָפּציעס פון לאָגיק סינטעז, אויף בלאַט 75 · ספּעציפיצירן אַטריביוץ און דיירעקטיווז, אויף בלאַט 90 · זוכן Files, אויף בלאַט 98 · אַרטשיווינג Files און פּראַדזשעקס, אויף בלאַט 101

Synplify Pro פֿאַר מיקראָסעמי אַדישאַן באַניצער גייד אָקטאָבער 2014

קאַפּיטל 4: באַשטעטיקן אַ פּראָיעקט פֿאַר לאָגיק סינטעז

באַשטעטיקן פּראָיעקט Files

באַשטעטיקן פּראָיעקט Files
דער אָפּטיילונג באשרייבט די באַסיקס פון ווי צו שטעלן אַרויף און פירן אַ פּרויעקט file פֿאַר דיין פּלאַן, אַרייַנגערעכנט די פאלגענדע אינפֿאָרמאַציע:
· קריייטינג אַ פּראָיעקט File, אויף בלאַט 58 · עפן אַן עקסיסטינג פּראָיעקט File, אויף בלאַט 61 · מאַכן ענדערונגען צו אַ פּראָיעקט, אויף בלאַט 62 · באַשטעטיקן פּראָיעקט View ווייַז פּרעפֿערענצן, אויף בלאַט 63 · אַפּדייטינג ווערילאָג ינקלודז פּאַטס אין עלטערע פּראָיעקט Files, אויף בלאַט 65
פֿאַר אַ ספּעציפיש עקסampאויף באַשטעטיקן אַ פּרויעקט file, אָפּשיקן צו די טוטאָריאַל פֿאַר די געצייַג איר נוצן.

שאַפֿן אַ פּראָיעקט File
איר מוזן שטעלן אַרויף אַ פּרויעקט file פֿאַר יעדער פּרויעקט. א פּרויעקט כּולל די דאַטן דארף פֿאַר אַ באַזונדער פּלאַן: די רשימה פון מקור files, די סינטעז רעזולטאַטן file, און דיין מיטל אָפּציע סעטטינגס. די פאלגענדע פּראָצעדור ווייזט איר ווי צו שטעלן אַ פּרויעקט file ניצן יחיד קאַמאַנדז.
1. אָנהייב דורך סעלעקטינג איינער פון די פאלגענדע: File-> בויען פּראָיעקט, File-> עפֿן פּראָיעקט אָדער די P בילדל. דריקט New Project.
די פּראָיעקט פֿענצטער ווייזט אַ נייַע פּרויעקט. דריקט דעם לייג File קנעפּל, דריקן F4, אָדער סעלעקטירן דעם פּראָיעקט-> לייג מקור File באַפֿעל. די לייג Files צו פּראָיעקט דיאַלאָג קעסטל אָפּענס.
2. לייג די מקור fileס צו די פּרויעקט.
מאַכן זיכער אַז די קוק אין פעלד אין די שפּיץ פון די פאָרעם ווייזט צו די רעכט
וועגווייַזער. די files זענען ליסטעד אין די קעסטל. אויב איר טאָן ניט זען די files, טשעק אַז די Files פון טיפּ פעלד איז באַשטימט צו ווייַזן די ריכטיק file טיפּ. אויב איר האָט געמישט אַרייַנשרייַב files, נאָכגיין די פּראָצעדור דיסקרייבד אין ניצן געמישט שפּראַך מקור Files, אויף בלאַט 44.

Synplify Pro פֿאַר מיקראָסעמי אַדישאַן באַניצער גייד אָקטאָבער 2014

באַשטעטיקן פּראָיעקט Files

קאַפּיטל 4: באַשטעטיקן אַ פּראָיעקט פֿאַר לאָגיק סינטעז

צו לייגן אַלע די fileאין דער וועגווייַזער אין אַמאָל, גיט די לייג אַלע קנעפּל אויף
די רעכט זייַט פון די פאָרעם. צו לייגן fileס ינדיווידזשואַלי, דריקט אויף די file אין דער רשימה און דעמאָלט גיט די לייג קנעפּל, אָדער טאָפּל-גיט די file נאָמען.
איר קענען לייגן אַלע די files אין די וועגווייַזער און דאַן אַראָפּנעמען די וואָס איר טאָן ניט דאַרפֿן מיט די אַראָפּנעמען קנעפּל.
אויב איר לייגן VHDL files, אויסקלייַבן די צונעמען ביבליאָטעק פֿון די VHDL ביבליאָטעק אויפֿשפּרינג מעניו. די ביבליאָטעק איר אויסקלייַבן איז געווענדט צו אַלע VHDL files ווען איר גיט OK אין די דיאַלאָג קעסטל.
דיין פּרויעקט פֿענצטער דיספּלייז אַ נייַע פּרויעקט file. אויב איר דריקט אויף די פּלוס צייכן ווייַטער צו די פּרויעקט און יקספּאַנד עס, איר זען די פאלגענדע:
א טעקע (צוויי פאָלדערס פֿאַר געמישט שפּראַך דיזיינז) מיט די מקור files.
אויב דיין fileאויב איר זענען נישט אין אַ טעקע אונטער די פּרויעקט וועגווייַזער, איר קענען שטעלן דעם ייבערהאַנט דורך סעלעקטירן אָפּציעס-> פּרויעקט View אָפּציעס און קאָנטראָלירן די View פּרויעקט fileס אין פאָלדערס קעסטל. דאָס סעפּערייץ איין מין פון file פון אן אנדער אין דעם פּראָיעקט view דורך שטעלן זיי אין באַזונדער פאָלדערס.

Synplify Pro פֿאַר מיקראָסעמי אַדישאַן באַניצער גייד אָקטאָבער 2014

קאַפּיטל 4: באַשטעטיקן אַ פּראָיעקט פֿאַר לאָגיק סינטעז

באַשטעטיקן פּראָיעקט Files

די ימפּלאַמענטיישאַן, געהייסן rev_1 דורך פעליקייַט. ימפּלאַמענטיישאַנז זענען
ריוויזשאַנז פון דיין פּלאַן אין דעם קאָנטעקסט פון די סינטעז ווייכווארג, און טאָן ניט פאַרבייַטן פונדרויסנדיק מקור קאָד קאָנטראָל ווייכווארג און פּראַסעסאַז. קייפל ימפּלאַמאַנץ לאָזן איר מאָדיפיצירן מיטל און סינטעז אָפּציעס צו ויספאָרשן פּלאַן אָפּציעס. איר קענען האָבן קייפל ימפּלאַמאַנץ אין Synplify Pro. יעדער ימפּלאַמענטיישאַן האט זייַן אייגענע סינטעז און מיטל אָפּציעס און זייַן אייגענע פּרויעקט-פֿאַרבונדענע files.

3. לייג קיין לייברעריז איר דאַרפֿן, ניצן דעם אופֿן דיסקרייבד אין די פריערדיקע שריט צו לייגן די Verilog אָדער VHDL ביבליאָטעק file.
פֿאַר פאַרקויפער-ספּעציפיש לייברעריז, לייגן די צונעמען ביבליאָטעק file צו די
פּרויעקט. באַמערקונג אַז פֿאַר עטלעכע משפחות, די לייברעריז זענען לאָודיד אויטאָמאַטיש און איר טאָן ניט דאַרפֿן צו בפירוש לייגן זיי צו די פּרויעקט file.
צו לייגן אַ דריט-פּאַרטיי VHDL פּעקל ביבליאָטעק, לייגן די צונעמען .vhd file צו די פּלאַן, ווי דיסקרייבד אין שריט 2. רעכט גיט די file אין די פּראָיעקט view און אויסקלייַבן File אָפּציעס, אָדער סעלעקטירן Project-> Set VHDL ביבליאָטעק. ספּעציפיצירן אַ ביבליאָטעק נאָמען וואָס איז קאַמפּאַטאַבאַל מיט די סימיאַלייטערז. פֿאַר עקסample, MYLIB. מאַכן זיכער אַז דעם פּעקל ביבליאָטעק איז איידער די שפּיץ פּלאַן אין דער רשימה פון fileס אין די פּראָיעקט view.
פֿאַר אינפֿאָרמאַציע וועגן באַשטעטיקן Verilog און VHDL file אָפּציעס, זען באַשטעטיקן Verilog און VHDL אָפּציעס, אויף בלאַט 84. איר קענען אויך שטעלן די file אָפּציעס שפּעטער, איידער פליסנדיק סינטעז.
פֿאַר נאָך פאַרקויפער-ספּעציפיש אינפֿאָרמאַציע וועגן ניצן פאַרקויפער מאַקראָו לייברעריז און שוואַרץ בלאָקסעס, זען אָפּטימיזינג פֿאַר מיקראָסעמי דיזיינז, אויף בלאַט 487.
פֿאַר דזשאַנעריק טעכנאָלאָגיע קאַמפּאָונאַנץ, איר קענען אָדער לייגן די
טעכנאָלאָגיע-פרייַ Verilog ביבליאָטעק סאַפּלייד מיט די ווייכווארג

Synplify Pro פֿאַר מיקראָסעמי אַדישאַן באַניצער גייד אָקטאָבער 2014

באַשטעטיקן פּראָיעקט Files

קאַפּיטל 4: באַשטעטיקן אַ פּראָיעקט פֿאַר לאָגיק סינטעז

(install_dir/lib/generic_ technology/gtech.v) צו דיין פּלאַן, אָדער לייגן דיין אייגענע דזשאַנעריק קאָמפּאָנענט ביבליאָטעק. דו זאלסט נישט נוצן ביידע צוזאַמען ווייַל עס קען זיין קאָנפליקט.
4. קוק file סדר אין די פּרויעקט view. File סדר איז ספּעציעל וויכטיק פֿאַר VHDL files.
פֿאַר VHDL files, איר קענען אויטאָמאַטיש סדר די fileס דורך
סעלעקטירן Run-> Arrange VHDL Fileס. אַלטערנאַטיוועלי, מאַניואַלי מאַך די fileס אין די פּראָיעקט view. פּעקל fileס מוזן זיין ערשטער אויף דער רשימה ווייַל זיי זענען קאַמפּיילד איידער זיי זענען געניצט. אויב איר האָבן פּלאַן בלאַקס פאַרשפּרייטן איבער פילע files, מאַכן זיכער איר האָבן די פאלגענדע file סדר: די file מיט די ענטיטי מוזן זיין ערשטער, נאכגעגאנגען דורך די אַרקאַטעקטשער file, און לעסאָף די file מיט די קאַנפיגיעריישאַן.
אין די פּרויעקט view, טשעק אַז די לעצטע file אין די פּראָיעקט view איז די
העכסט-מדרגה מקור file. אַלטערנאַטיוועלי, איר קענען ספּעציפיצירן די שפּיץ מדרגה file ווען איר שטעלן די מיטל אָפּציעס.
5. אויסקלייַבן File-> היט, טיפּ אַ נאָמען פֿאַר די פּרויעקט, און גיט היט. די פּראָיעקט פֿענצטער ריפלעקס דיין ענדערונגען.
6. צו פאַרמאַכן אַ פּרויעקט file, סעלעקטירן דעם נאָענט פּראָיעקט קנעפּל אָדער File-> נאָענט פּראָיעקט.

עפן אַן עקסיסטינג פּראָיעקט File
עס זענען צוויי וועגן צו עפענען אַ פּרויעקט file: די עפֿן פּראָיעקט און די דזשאַנעריק File -> עפֿן באַפֿעל.
1. אויב די פּרויעקט איר ווילן צו עפענען איז איינער וואָס איר האָט לעצטנס געארבעט אויף, איר קענען אויסקלייַבן עס גלייַך: File-> לעצטע פּראַדזשעקס-> פּרויעקט נאָמען.
2. ניצן איינער פון די פאלגענדע מעטהאָדס צו עפענען קיין פּרויעקט file:

Synplify Pro פֿאַר מיקראָסעמי אַדישאַן באַניצער גייד אָקטאָבער 2014

קאַפּיטל 4: באַשטעטיקן אַ פּראָיעקט פֿאַר לאָגיק סינטעז

באַשטעטיקן פּראָיעקט Files

עפֿענען Project Command

File-> עפֿן באַפֿעל

אויסקלייַבן File-> עפֿן פּראָיעקט, גיט די עפֿן פּראָיעקט קנעפּל אויף די לינקס זייַט פון די פּראָיעקט פֿענצטער, אָדער גיט די פּ בילדל.
צו עפֿענען אַ פריש פּרויעקט, טאָפּל-קליקט עס פון דער רשימה פון לעצטע פּראַדזשעקס.
אַנדערש, גיט די יגזיסטינג פּראָיעקט קנעפּל צו עפענען די עפֿן דיאַלאָג קעסטל און סעלעקטירן דעם פּרויעקט.

אויסקלייַבן File-> עפֿן.
ספּעציפיצירן די ריכטיק וועגווייַזער אין די קוק אין: פעלד.
שטעלן File טיפּ צו פּראָיעקט Files (*.פּרדזש). די קעסטל ליסטעד די פּרויעקט files.
טאָפּל גיט אויף די פּרויעקט איר ווילן צו עפענען.

די פּרויעקט אָפּענס אין די Project פֿענצטער.

מאַכן ענדערונגען צו אַ פּראָיעקט
טיפּיקאַללי, איר לייגן, ויסמעקן אָדער פאַרבייַטן files.
1. צו לייגן מקור אָדער קאַנסטריינץ fileצו אַ פּרויעקט, סעלעקטירן דעם לייג Files קנעפּל אָדער פּראָיעקט-> לייג מקור File צו עפענען די סעלעקט Files צו לייג צו פּראָיעקט דיאַלאָג קעסטל. זען קריייטינג אַ פּראָיעקט File, אויף בלאַט 58 פֿאַר פרטים.
2. צו ויסמעקן אַ file פון אַ פּרויעקט, גיט די file אין די פּראָיעקט פֿענצטער, און דריקן די ויסמעקן שליסל.
3. צו פאַרבייַטן אַ file אין אַ פּרויעקט,
אויסקלייַבן די file איר ווילן צו טוישן אין די פּראָיעקט פֿענצטער.
דריקט דעם טוישן File קנעפּל, אָדער סעלעקטירן Project-> טוישן File.
אין דער מקור File דיאַלאָג קעסטל וואָס אָפּענס, שטעלן קוק אין די וועגווייַזער
ווו די נייַ file איז ליגן. די נייע file מוזן זיין פון די זעלבע טיפּ ווי די file איר ווילן צו פאַרבייַטן.
אויב איר טאָן ניט זען דיין file ליסטעד, סעלעקטירן דעם טיפּ פון file איר דאַרפֿן פון
די Files פון טיפּ פעלד.
טאָפּל גיט די file. די נייע file ריפּלייסיז די אַלט איינער אין די פּרויעקט
רשימה. LO
4. צו ספּעציפיצירן ווי פּרויעקט files זענען געראטעוועט אין די פּרויעקט, רעכט גיט אויף אַ file אין די פּראָיעקט view און אויסקלייַבן File אָפּציעס. שטעלן די היט File אָפּציע צו קאָרעוו צו פּראָיעקט אָדער אַבסאָלוט פּאַט.

Synplify Pro פֿאַר מיקראָסעמי אַדישאַן באַניצער גייד אָקטאָבער 2014

באַשטעטיקן פּראָיעקט Files

קאַפּיטל 4: באַשטעטיקן אַ פּראָיעקט פֿאַר לאָגיק סינטעז

5. צו קאָנטראָלירן די צייט סטamp אויף א file, רעכט גיט אויף אַ file אין די פּראָיעקט view און אויסקלייַבן File אָפּציעס. קוק די צייט וואָס די file איז לעצט מאַדאַפייד. דריקט OK.

באַשטעטיקן פּראָיעקט View ווייַז פּרעפֿערענצן
איר קענען קאַסטאַמייז די אָרגאַניזאַציע און אַרויסווייַזן פון פּרויעקט fileס. 1. אויסקלייַבן אָפּציעס-> פּרויעקט View אָפּציעס. די פּראָיעקט View אָפּציעס פאָרעם אָפּענס.

2. צו אָרגאַניזירן פאַרשידענע מינים פון אַרייַנשרייַב files אין באַזונדער פאָלדערס, טשעק View פּראָיעקט Fileס אין פאָלדערס.
קאָנטראָלירונג דעם אָפּציע קריייץ באַזונדער פאָלדערס אין די פּראָיעקט view פֿאַר באַגרענעצונג files און מקור files.

Synplify Pro פֿאַר מיקראָסעמי אַדישאַן באַניצער גייד אָקטאָבער 2014

קאַפּיטל 4: באַשטעטיקן אַ פּראָיעקט פֿאַר לאָגיק סינטעז

באַשטעטיקן פּראָיעקט Files

3. קאָנטראָל file ווייַזן מיט די פאלגענדע:
אויטאָמאַטיש ווייַזן אַלע די files, דורך קאָנטראָלירן ווייַזן פּראָיעקט ביבליאָטעק. אויב
דאָס איז ניט אָפּגעשטעלט, די פּראָיעקט view טוט ניט אַרויסווייַזן fileס ביז איר דריקט אויף די פּלוס סימבאָל און יקספּאַנד די files אין אַ טעקע.
טשעק איינער פון די באָקסעס אין די פּראָיעקט File נאָמען ווייַז אָפּטיילונג פון די
פאָרעם צו באַשליסן ווי fileנעמען זענען געוויזן. איר קענען ווייַזן בלויז די fileנאָמען, די קאָרעוו וועג, אָדער די אַבסאָלוט דרך.
4. צו view פּרויעקט files אין קאַסטאַמייזד מנהג פאָלדערס, טשעק View פּראָיעקט Fileס אין מנהג פאָלדערס. פֿאַר מער אינפֿאָרמאַציע, זען קריייטינג מנהג פאָלדערס, אויף בלאַט 66. טיפּ פאָלדערס זענען בלויז געוויזן אויב עס זענען קייפל טייפּס אין אַ מנהג טעקע.

מנהג פאָלדערס
© 2014 סינאָפּסיס, ינק. 64

LO
Synplify Pro פֿאַר מיקראָסעמי אַדישאַן באַניצער גייד אָקטאָבער 2014

באַשטעטיקן פּראָיעקט Files

קאַפּיטל 4: באַשטעטיקן אַ פּראָיעקט פֿאַר לאָגיק סינטעז

5. צו עפענען מער ווי איין ימפּלאַמענטיישאַן אין דער זעלביקער פּראָיעקט view, טשעק לאָזן קייפל פּראַדזשעקס צו זיין אָפּענעד.
פּראָיעקט 1

פּראָיעקט 2

6. קאָנטראָל די רעזולטאַט file ווייַזן מיט די פאלגענדע:
קוק די ווייַזן אַלע Files אין רעזולטאַטן Directory קעסטל צו ווייַזן אַלע די רעזולטאַט
files דזשענערייטאַד נאָך סינטעז.
טוישן רעזולטאַט file אָרגאַניזאַציע דורך געבן אַ קליק אין איינער פון די כעדער באַרס
אין די ימפּלעמענטאַטיאָן רעזולטאַטן view. איר קענען גרופּע די fileס דורך טיפּ אָדער סאָרט זיי לויט די דאַטע זיי זענען לעצט מאַדאַפייד.
7. צו view file אינפֿאָרמאַציע, אויסקלייַבן די file אין די פּראָיעקט view, רעכט גיט, און סעלעקטירן File אָפּציעס. פֿאַר עקסampלע, איר קענען קאָנטראָלירן די דאַטע אַ file איז מאַדאַפייד.
אַפּדייטינג ווערילאָג ינקלודז פּאַטס אין עלטערע פּראָיעקט Files
אויב איר האָט אַ פּרויעקט file באשאפן מיט אַן עלטערע ווערסיע פון די ווייכווארג (פריער צו 8.1), די Verilog אַרייַננעמען פּאַטס אין דעם file זענען קאָרעוו צו די רעזולטאַטן וועגווייַזער אָדער די מקור file מיט די `אַרייַננעמען סטייטמאַנץ. אין ריליסיז נאָך 8.1, די פּרויעקט file 'אַרייַננעמען פּאַטס זענען קאָרעוו צו די פּרויעקט file בלויז. די GUI אין די מער פריש ריליסיז טוט נישט אויטאָמאַטיש אַפּגרייד די עלטערע פּרדזש fileס צו קאַנפאָרם צו די נייַער כּללים. צו אַפּגרייד און נוצן די אַלט פּרויעקט file, טאָן איינער פון די פאלגענדע:
· מאַניואַלי רעדאַגירן די פּרדזש file אין אַ טעקסט רעדאַקטאָר און לייגן די פאלגענדע אויף די
שורה איידער יעדער set_option -include_path:
set_option -project_relative_includes 1
· אָנהייב אַ נייַע פּרויעקט מיט אַ נייַער ווערסיע פון די ווייכווארג און ויסמעקן די
אַלט פּרויעקט. דאָס וועט מאַכן די נייַע פּרדזש file פאָלגן די נייַע הערשן ווו ינקלודז זענען רעלאַטיוו צו די פּרדזש file.

Synplify Pro פֿאַר מיקראָסעמי אַדישאַן באַניצער גייד אָקטאָבער 2014

קאַפּיטל 4: באַשטעטיקן אַ פּראָיעקט פֿאַר לאָגיק סינטעז

אָנפירונג פּראָיעקט File כייעראַרקי

אָנפירונג פּראָיעקט File כייעראַרקי
די פאלגענדע סעקשאַנז באַשרייַבן ווי איר קענען שאַפֿן און פירן קאַסטאַמייזד פאָלדערס און fileס אין די פּראָיעקט view:
· קריייטינג מנהג פאָלדערס · מאַניפּולאַטינג קאַסטאַם פּראָיעקט פאָלדערס · מאַניפּולאַטינג מנהג Files

קריייטינג מנהג פאָלדערס
איר קענען מאַכן לאַדזשיקאַל פאָלדערס און קאַסטאַמייז files אין פאַרשידן כייעראַרקי גרופּינג אין דיין פּראָיעקט view. די פאָלדערס קענען זיין ספּעסיפיעד מיט קיין נאָמען אָדער כייעראַרקי מדרגה. פֿאַר עקסampאָבער, איר קענען אַרביטרעראַלי גלייַכן דיין אָפּערייטינג סיסטעם file סטרוקטור אָדער HDL לאָגיק כייעראַרקי. מנהג פאָלדערס זענען אונטערשיידן דורך זייער בלוי קאָליר.

עס זענען עטלעכע וועגן צו שאַפֿן מנהג פאָלדערס און דעריבער לייגן fileס צו זיי אין אַ פּרויעקט. ניצן איינער פון די פאלגענדע מעטהאָדס:

1. רעכט גיט אויף אַ פּרויעקט file אָדער אן אנדער מנהג טעקע און סעלעקטירן לייג פאָלדער פון די אויפֿשפּרינג מעניו. דערנאָך דורכפירן קיין פון די פאלגענדע file אפעראציעס:

רעכט גיט דיספּלייז אַזוי

אויף דעם

פייאָלעואָלקראָאָאַפנילעעסיטהנעדר

אויסקלייַבן אויסקלייַבן

שטעלן אין טעקע. א סאַב-מעניו אַ יגזיסטינג טעקע אָדער שאַפֿן

נייַ טעקע.

Synplify Pro פֿאַר מיקראָסעמי אַדישאַן באַניצער גייד אָקטאָבער 2014

אָנפירונג פּראָיעקט File כייעראַרקי

קאַפּיטל 4: באַשטעטיקן אַ פּראָיעקט פֿאַר לאָגיק סינטעז

באַמערקונג אַז איר קענען אַרביטרעראַלי נאָמען די טעקע, אָבער טאָן ניט נוצן דעם כאַראַקטער (/) ווייַל דאָס איז אַ כייעראַרקי סעפּאַראַטאָר סימבאָל.
צו רענאַמע אַ טעקע, רעכט גיט אויף דער טעקע און סעלעקטירן רענאַמע פֿון
די אויפֿשפּרינג מעניו. די רענאַמע פאָלדער דיאַלאָג קעסטל אויס; ספּעציפיצירן אַ נייַע נאָמען.
2. ניצן די לייג Fileס צו פּראָיעקט דיאַלאָג קעסטל צו לייגן די גאנצע אינהאַלט פון אַ טעקע כייעראַרקי, און אָפּטיאָנאַללי שטעלן files אין מנהג פאָלדערס קאָראַספּאַנדינג צו די אַס טעקע כייעראַרקיז ליסטעד אין די דיאַלאָג קעסטל אַרויסווייַזן.

צו טאָן דאָס, סעלעקטירן דעם לייג File קנעפּל אין די פּראָיעקט view.
סעלעקטירן קיין פארלאנגט פאָלדערס אַזאַ ווי דספּ פֿון די דיאַלאָג קעסטל, דעמאָלט
גיט די לייג קנעפּל. דאָס שטעלט אַלע די files פון די דספּ כייעראַרקי אין די מנהג טעקע איר נאָר באשאפן.

Synplify Pro פֿאַר מיקראָסעמי אַדישאַן באַניצער גייד אָקטאָבער 2014

קאַפּיטל 4: באַשטעטיקן אַ פּראָיעקט פֿאַר לאָגיק סינטעז

אָנפירונג פּראָיעקט File כייעראַרקי

צו אויטאָמאַטיש שטעלן די fileס אין מנהג פאָלדערס קאָראַספּאַנדינג צו
די כייעראַרקי פון די OS טעקע, טשעק די אָפּציע גערופֿן לייג Files צו מנהג פאָלדערס אויף די דיאַלאָג קעסטל.
דורך פעליקייַט, די מנהג טעקע נאָמען איז די זעלבע נאָמען ווי דער טעקע
כּולל files אָדער טעקע צו זיין מוסיף צו די פּרויעקט. אָבער, איר קענען מאָדיפיצירן ווי פאָלדערס זענען געהייסן דורך געבן אַ קליק אויף די פאָלדערס אָפּציע קנעפּל. די פאלגענדע דיאַלאָג קעסטל איז געוויזן.

צו נוצן:
בלויז דער טעקע מיט files פֿאַר די טעקע נאָמען, גיט אויף ניצן אַס
טעקע נאָמען.
דער דרך נאָמען צו די אויסגעקליבן טעקע צו באַשטימען די מדרגה פון
כייעראַרקי שפיגלט פֿאַר די מנהג טעקע דרך.

LO
Synplify Pro פֿאַר מיקראָסעמי אַדישאַן באַניצער גייד אָקטאָבער 2014

אָנפירונג פּראָיעקט File כייעראַרקי

קאַפּיטל 4: באַשטעטיקן אַ פּראָיעקט פֿאַר לאָגיק סינטעז

3. איר קענען שלעפּן און פאַלן files און פאָלדערס פֿון אַן OS Explorer אַפּלאַקיישאַן אין די פּראָיעקט view. דער שטריך איז בארעכטיגט אויף Windows און Linux דעסקטאַפּס מיט KDE.
ווען איר שלעפּן און פאַלן אַ file, עס איז מיד צוגעלייגט צו די פּרויעקט.
אויב קיין פּרויעקט איז אָפן, די ווייכווארג קריייץ אַ פּרויעקט.
ווען איר שלעפּן און פאַלן אַ file איבער אַ טעקע, עס וועט זיין געשטעלט אין דעם
טעקע. טכילעס, די לייג Files צו פּראָיעקט דיאַלאָג קעסטל איז געוויזן אַסקינג איר צו באַשטעטיקן די fileס צו זיין מוסיף צו די פּרויעקט. איר קענען גיט OK צו אָננעמען די fileס. אויב איר ווילן צו מאַכן ענדערונגען, איר קענען גיט די נעם אַלע קנעפּל און ספּעציפיצירן אַ נייַע פילטער אָדער אָפּציע.

באַמערקונג: צו ווייַזן מנהג פאָלדערס אין די פּראָיעקט view, אויסקלייַבן די אָפּציעס-> פּרויעקט View אָפּציעס מעניו, און געבן / דיסייבאַל די טשעק קעסטל פֿאַר View פּראָיעקט Files אין Custom Folders אין די דיאַלאָג קעסטל.

מאַניפּיאַלייטינג מנהג פּראָיעקט פאָלדערס
די פאלגענדע פּראָצעדור באשרייבט ווי איר קענען באַזייַטיקן files פון פאָלדערס, ויסמעקן פאָלדערס, און טוישן די טעקע כייעראַרקי.
1. צו באַזייַטיקן אַ file פֿון אַ מנהג טעקע, אָדער:
שלעפּן און פאַלן עס אין אן אנדער טעקע אָדער אַנטו די פּרויעקט. הויכפּונקט די file, רעכט גיט און סעלעקטירן אַראָפּנעמען פון פאָלדער פון די
אויפֿשפּרינג מעניו.
דו זאלסט נישט נוצן די Delete (DEL) שליסל, ווייַל דאָס רימוווז די file פון די פּרויעקט.
2. צו ויסמעקן אַ מנהג טעקע, הויכפּונקט עס און רעכט גיט און סעלעקטירן ויסמעקן פון די אויפֿשפּרינג מעניו אָדער דריקן די דעל שליסל. ווען איר ויסמעקן אַ טעקע, מאַכן איינער פון די פאלגענדע ברירות:
דריקט יאָ צו ויסמעקן די טעקע און די files קאַנטיינד אין דער טעקע פֿון
די פּרויעקט.
דריקט ניין צו ויסמעקן די טעקע.

Synplify Pro פֿאַר מיקראָסעמי אַדישאַן באַניצער גייד אָקטאָבער 2014

קאַפּיטל 4: באַשטעטיקן אַ פּראָיעקט פֿאַר לאָגיק סינטעז

אָנפירונג פּראָיעקט File כייעראַרקי

3. צו טוישן די כייעראַרקי פון די מנהג טעקע:
שלעפּן און פאַלן די טעקע אין אן אנדער טעקע אַזוי אַז עס איז אַ סאַב-
טעקע אָדער איבער די פּרויעקט צו מאַך עס צו די שפּיץ מדרגה.
צו באַזייַטיקן די כייעראַרקי פון די שפּיץ מדרגה פון אַ מנהג טעקע, שלעפּן און פאַלן
דער געוואלט סאַב-מדרגה פון כייעראַרקי איבער די פּרויעקט. דערנאָך ויסמעקן די ליידיק וואָרצל וועגווייַזער פֿאַר דער טעקע.
פֿאַר עקסample, אויב די יגזיסטינג מנהג טעקע וועגווייַזער איז:
/ עקסamples/Verilog/RTL
רעכן איר ווילן בלויז אַ איין-מדרגה RTL כייעראַרקי, און שלעפּן און פאַלן RTL איבער די פּרויעקט. דערנאָך איר קענען ויסמעקן די / עקסamples / Verilog וועגווייַזער.

מאַניפּיאַלייטינג מנהג Files
אין דערצו, איר קענען דורכפירן די פאלגענדע טייפּס פון מנהג file אפעראציעס:
1. צו פאַרשטיקן די אַרויסווייַזן פון files אין די טיפּ פאָלדערס, רעכט גיט אין די פּראָיעקט view און סעלעקטירן Project View אָפּציעס אָדער סעלעקטירן אָפּציעס-> פּרויעקט View אָפּציעס. דיסייבאַל די אָפּציע View פּראָיעקט Files אין טיפּ פאָלדערס אין די דיאַלאָג קעסטל.
2. צו אַרויסווייַזן fileאין אַלפאַבעטיקאַל סדר אַנשטאָט פון פּרויעקט סדר, טשעק די סאָרט Files קנעפּל אין די פּראָיעקט view קאָנטראָל טאַפליע. דריקט דעם אַראָפּ פייַל שליסל אין די דנאָ-לינקס ווינקל פון די טאַפליע צו באַשטימען די קאָנטראָל טאַפליע אויף און אַוועק.

LO
Synplify Pro פֿאַר מיקראָסעמי אַדישאַן באַניצער גייד אָקטאָבער 2014

אָנפירונג פּראָיעקט File כייעראַרקי

קאַפּיטל 4: באַשטעטיקן אַ פּראָיעקט פֿאַר לאָגיק סינטעז

קאָנטראָל פּאַנעל טאַגאַל
3. צו טוישן די סדר פון fileס אין די פּרויעקט:
מאַכן זיכער צו דיסייבאַל מנהג פאָלדערס און סאָרטינג fileס. שלעפּן און פאַלן אַ file צו דער געוואלט שטעלע אין דער רשימה פון files.
4. צו טוישן די file טיפּ, שלעפּן און פאַלן עס צו די נייַ טיפּ טעקע. די ווייכווארג וועט בעטן איר פֿאַר וועראַפאַקיישאַן.

Synplify Pro פֿאַר מיקראָסעמי אַדישאַן באַניצער גייד אָקטאָבער 2014

קאַפּיטל 4: באַשטעטיקן אַ פּראָיעקט פֿאַר לאָגיק סינטעז

באַשטעטיקן ימפּלאַמענטיישאַנז

באַשטעטיקן ימפּלאַמענטיישאַנז
אַ ימפּלאַמענטיישאַן איז אַ ווערסיע פון אַ פּרויעקט, ימפּלאַמענאַד מיט אַ ספּעציפיש גאַנג פון קאַנסטריינץ און אנדערע סעטטינגס. א פּרויעקט קענען אַנטהאַלטן קייפל ימפּלאַמאַנץ, יעדער מיט זיין אייגענע סעטטינגס.

אַרבעט מיט קייפל ימפּלאַמענטיישאַנז
די Synplify Pro געצייַג אַלאַוז איר צו שאַפֿן קייפל ימפּלאַמאַנץ פון דער זעלביקער פּלאַן און פאַרגלייַכן רעזולטאַטן. דאָס אַלאַוז איר צו עקספּערימענט מיט פאַרשידענע סעטטינגס פֿאַר דער זעלביקער פּלאַן. ימפּלעמענטאַטיאָנס זענען ריוויזשאַנז פון דיין פּלאַן אין דעם קאָנטעקסט פון די סינטעז ווייכווארג, און טאָן ניט פאַרבייַטן פונדרויסנדיק מקור קאָד קאָנטראָל ווייכווארג און פּראַסעסאַז.
1. דריקט דעם לייג ימפּלעמענטאַטיאָן קנעפּל אָדער סעלעקטירן פּראָיעקט-> ניו ימפּלעמענטאַטיאָן און שטעלן נייַ מיטל אָפּציעס (מיטל קוויטל), נייַ אָפּציעס (אָפּציעס קוויטל), אָדער אַ נייַ קאַנסטריינץ. file (באגרענעצטע קוויטל).
די ווייכווארג קריייץ אן אנדער ימפּלאַמענטיישאַן אין די פּרויעקט view. די נייַע ימפּלאַמענטיישאַן האט די זעלבע נאָמען ווי די פריערדיקע, אָבער מיט אַ אַנדערש נומער סאַפיקס. די פאלגענדע פיגור ווייזט צוויי ימפּלאַמאַנץ, rev1 און rev2, מיט די קראַנט (אַקטיוו) ימפּלאַמענטיישאַן כיילייטיד.

די נייַע ימפּלאַמענטיישאַן ניצט די זעלבע מקור קאָד files, אָבער פאַרשידענע מיטל אָפּציעס און קאַנסטריינץ. עס קאפיעס עטלעכע files פון די פריערדיקע ימפּלאַמענטיישאַן: די tlg קלאָץ file, די srs RTL נעטליסט file, און די design_fsm.sdc file דזשענערייטאַד דורך FSM Explorer. די ווייכווארג האלט אַ ריפּיטאַבאַל געשיכטע פון די סינטעז לויפט.

LO
Synplify Pro פֿאַר מיקראָסעמי אַדישאַן באַניצער גייד אָקטאָבער 2014

באַשטעטיקן ימפּלאַמענטיישאַנז

קאַפּיטל 4: באַשטעטיקן אַ פּראָיעקט פֿאַר לאָגיק סינטעז

2. לויפן סינטעז ווידער מיט די נייַע סעטטינגס.
צו לויפן בלויז דעם קראַנט ימפּלאַמענטיישאַן, גיט לויפן.
צו לויפן אַלע ימפּלאַמאַנץ אין אַ פּרויעקט, אויסקלייַבן לויפן-> לויפן אַלע
ימפּלאַמענטיישאַנז.
איר קענען נוצן קייפל ימפּלאַמאַנץ צו פּרובירן אַ אַנדערש טייל אָדער עקספּערימענט מיט אַ אַנדערש אָפטקייַט. זען באַשטעטיקן ימפּלעמענטאַטיאָן אָפּציעס פֿאַר לאָגיק סינטעז, אויף בלאַט 75 פֿאַר אינפֿאָרמאַציע וועגן באַשטעטיקן אָפּציעס.
די פּראָיעקט view ווייזט אַלע ימפּלאַמאַנץ מיט די אַקטיוו ימפּלאַמענטיישאַן כיילייטיד און די קאָראַספּאַנדינג רעזולטאַט files דזשענערייטאַד פֿאַר די אַקטיוו ימפּלאַמענטיישאַן געוויזן אין די ימפּלעמענטאַטיאָן רעזולטאַטן view אויף רעכטס; טשאַנגינג די אַקטיוו ימפּלאַמענטיישאַן ענדערונגען די רעזולטאַט file ווייַז. די וואַך פֿענצטער מאָניטאָרס די אַקטיוו ימפּלאַמענטיישאַן. אויב איר קאַנפיגיער דעם פֿענצטער צו היטן אַלע ימפּלאַמאַנץ, די נייַע ימפּלאַמענטיישאַן איז אויטאָמאַטיש דערהייַנטיקט אין די פֿענצטער.
3. פאַרגלייַכן די רעזולטאַטן.
ניצן די וואַך פֿענצטער צו פאַרגלייַכן אויסגעקליבן קרייטיריאַ. מאַכן זיכער צו שטעלן
די ימפּלאַמאַנץ איר ווילן צו פאַרגלייַכן מיט די קאָנפיגורע וואַך באַפֿעל. זען ניצן די וואַך פֿענצטער אויף בלאַט 190 פֿאַר פרטים.

צו פאַרגלייַכן דעטאַילס, פאַרגלייַכן די קלאָץ file רעזולטאַטן.
4. צו רענאַמע אַ ימפּלאַמענטיישאַן, גיט די רעכט מויז קנעפּל אויף די ימפּלאַמענטיישאַן נאָמען אין די פּרויעקט view, אויסקלייַבן טוישן ימפּלעמענטאַטיאָן נאָמען פון די אויפֿשפּרינג מעניו, און טיפּ אַ נייַע נאָמען.
באַמערקונג אַז די קראַנט וי אָווועררייט די ימפּלאַמענטיישאַן; ריליסיז איידער 9.0 ופהיטן די ימפּלאַמענטיישאַן צו זיין ריניימד.
5. צו צייכענען אַ ימפּלאַמענטיישאַן, גיט די רעכט מויז קנעפּל אויף די ימפּלאַמענטיישאַן נאָמען אין די פּרויעקט view, אויסקלייַבן קאָפּי ימפּלעמענטאַטיאָן פון די אויפֿשפּרינג מעניו, און טיפּ אַ נייַע נאָמען פֿאַר די קאָפּיע.

Synplify Pro פֿאַר מיקראָסעמי אַדישאַן באַניצער גייד אָקטאָבער 2014

קאַפּיטל 4: באַשטעטיקן אַ פּראָיעקט פֿאַר לאָגיק סינטעז

באַשטעטיקן ימפּלאַמענטיישאַנז

6. צו ויסמעקן אַ ימפּלאַמענטיישאַן, גיט די רעכט מויז קנעפּל אויף די ימפּלאַמענטיישאַן נאָמען אין די פּרויעקט view, און אויסקלייַבן אַראָפּנעמען ימפּלעמענטאַטיאָן פון די אויפֿשפּרינג מעניו.

LO
Synplify Pro פֿאַר מיקראָסעמי אַדישאַן באַניצער גייד אָקטאָבער 2014

באַשטעטיקן די ימפּלאַמענטיישאַן אָפּציעס פֿאַר לאָגיק סינטעז טשאַפּטער 4: באַשטעטיקן אַ פּראָיעקט פֿאַר לאָגיק סינטעז
באַשטעטיקן די ימפּלעמענטאַטיאָן אָפּציעס פֿאַר לאָגיק סינטעז
איר קענען שטעלן גלאבאלע אָפּציעס פֿאַר דיין סינטעז ימפּלאַמאַנץ, עטלעכע פון זיי טעכנאָלאָגיע-ספּעציפיש. דער אָפּטיילונג באשרייבט ווי צו שטעלן גלאבאלע אָפּציעס ווי מיטל, אַפּטאַמאַזיישאַן און file אָפּציעס מיט די ימפּלעמענטאַטיאָן אָפּציעס באַפֿעל. פֿאַר אינפֿאָרמאַציע וועגן באַשטעטיקן קאַנסטריינץ פֿאַר די ימפּלאַמענטיישאַן, זען ספּעסאַפייינג SCOPE קאַנסטריינץ, אויף בלאַט 119. פֿאַר אינפֿאָרמאַציע וועגן אָוווערריידינג גלאבאלע סעטטינגס מיט יחיד אַטריביוץ אָדער דיירעקטיווז, זען ספּעסיפיינג אַטריביוץ און דיירעקטיווז, אויף בלאַט 90.
דער אָפּטיילונג דיסקוטירט די פאלגענדע טעמעס:
· באַשטעטיקן דיווייס אָפּציעס, אויף בלאַט 75 · באַשטעטיקן אָפּטימיזאַטיאָן אָפּציעס, אויף בלאַט 78 · ספּעציפיצירן גלאבאלע אָפטקייַט און קאַנסטריינץ Files, אויף בלאַט 80 · ספּעציפיצירן רעזולטאַט אָפּציעס, אויף בלאַט 82 · ספּעציפיצירן טיימינג באריכט רעזולטאַט, אויף בלאַט 84 · באַשטעטיקן ווערילאָג און VHDL אָפּציעס, אויף בלאַט 84
באַשטעטיקן דיווייס אָפּציעס
מיטל אָפּציעס זענען טייל פון די גלאבאלע אָפּציעס איר קענען שטעלן פֿאַר די סינטעז לויפן. זיי אַרייַננעמען די סעלעקציע פון טייל (טעכנאָלאָגיע, טייל און גיכקייַט מיינונג) און ימפּלאַמענטיישאַן אָפּציעס (איך / אָ ינסערשאַן און פאַנאָוץ). די אָפּציעס און די ימפּלאַמענטיישאַן פון די אָפּציעס קענען בייַטן פון טעכנאָלאָגיע צו טעכנאָלאָגיע, אַזוי טשעק די פאַרקויפער קאַפּיטאַלז פון די רעפערענץ מאַנואַל פֿאַר אינפֿאָרמאַציע וועגן דיין פאַרקויפער אָפּציעס.
1. עפֿן די ימפּלעמענטאַטיאָן אָפּציעס פאָרעם דורך געבן אַ קליק אויף די ימפּלעמענטאַטיאָן אָפּציעס קנעפּל אָדער סעלעקטירן Project-> ימפּלעמענטאַטיאָן אָפּציעס, און גיט די מיטל קוויטל אין דער שפּיץ אויב עס איז נישט שוין אויסגעקליבן.
2. אויסקלייַבן די טעכנאָלאָגיע, טייל, פּעקל, און גיכקייַט. די אָפּציעס זענען אַנדערש, דיפּענדינג אויף די טעכנאָלאָגיע איר קלייַבן.

Synplify Pro פֿאַר מיקראָסעמי אַדישאַן באַניצער גייד אָקטאָבער 2014

קאַפּיטל 4: באַשטעטיקן אַ לאָגיק סינטעז פּראָיעקט באַשטעטיקן די ימפּלעמענטאַטיאָן אָפּציעס פֿאַר לאָגיק סינטעז
3. שטעלן די מיטל מאַפּינג אָפּציעס. די אָפּציעס זענען אַנדערש, דיפּענדינג אויף די טעכנאָלאָגיע איר קלייַבן.
אויב איר זענט נישט זיכער וואָס אַן אָפּציע מיטל, דריקט אויף די אָפּציע צו זען
אַ באַשרייַבונג אין די קעסטל אונטן. פֿאַר פול דיסקריפּשאַנז פון די אָפּציעס, גיט F1 אָדער אָפּשיקן צו די צונעמען פאַרקויפער קאַפּיטל אין די רעפערענץ מאַנואַל.
צו שטעלן אַן אָפּציע, אַרייַן די ווערט אָדער טשעק די קעסטל צו געבן עס.
פֿאַר מער אינפֿאָרמאַציע וועגן באַשטעטיקן פאַנאָוט לימאַץ און רעטימינג, זען באַשטעטיקן פאַנאָוט לימיץ, אויף בלאַט 348, און רעטימינג, אויף בלאַט 334, ריספּעקטיוולי. פֿאַר דעטאַילס וועגן אנדערע פאַרקויפער-ספּעציפיש אָפּציעס, אָפּשיקן צו די צונעמען פאַרקויפער קאַפּיטל און טעכנאָלאָגיע משפּחה אין די רעפערענץ מאַנואַל.

LO
Synplify Pro פֿאַר מיקראָסעמי אַדישאַן באַניצער גייד אָקטאָבער 2014

באַשטעטיקן די ימפּלאַמענטיישאַן אָפּציעס פֿאַר לאָגיק סינטעז טשאַפּטער 4: באַשטעטיקן אַ פּראָיעקט פֿאַר לאָגיק סינטעז

4. שטעלן אנדערע ימפּלאַמענטיישאַן אָפּציעס ווי דארף (זען באַשטעטיקן די ימפּלאַמענטיישאַן אָפּציעס פֿאַר לאָגיק סינטעז, אויף בלאַט 75 פֿאַר אַ רשימה פון ברירות). דריקט OK.
5. דריקט דעם לויפן קנעפּל צו סינטאַסייז די פּלאַן. די ווייכווארג קאַמפּיילז און מאַפּס די פּלאַן מיט די אָפּציעס איר שטעלן.
6. צו שטעלן מיטל אָפּציעס מיט אַ שריפט, נוצן די set_option Tcl באַפֿעל. די פאלגענדע טיש כּולל אַן אַלפאַבעטיקאַל רשימה פון די מיטל אָפּציעס אויף די מיטל קוויטל מאַפּט צו די עקוויוואַלענט Tcl קאַמאַנדז. ווייַל די אָפּציעס זענען טעכנאָלאָגיע- און משפּחה-באזירט, אַלע די אָפּציעס ליסטעד אין די טיש קען נישט זיין בארעכטיגט אין די אויסגעקליבן טעכנאָלאָגיע. כל קאַמאַנדז אָנהייבן מיט set_option, נאכגעגאנגען דורך די סינטאַקס אין די זייַל ווי געוויזן. קוק די רעפערענץ מאַנואַל פֿאַר די מערסט פולשטענדיק רשימה פון אָפּציעס פֿאַר דיין פאַרקויפער.
די פאלגענדע טיש ווייזט אַ מערהייַט פון די מיטל אָפּציעס.

אָפּציע אַנאַטייטיד פּראָפּערטיעס פֿאַר אַנאַליסט דיסייבאַל י / אָ ינסערשאַן פאַנאָוט גייד

Tcl Command (סעט_אָפּטיאָן…) -run_prop_extract {1|0} -disable_io_insertion {1|0} -fanout_limit fanout_value

Synplify Pro פֿאַר מיקראָסעמי אַדישאַן באַניצער גייד אָקטאָבער 2014

קאַפּיטל 4: באַשטעטיקן אַ לאָגיק סינטעז פּראָיעקט באַשטעטיקן די ימפּלעמענטאַטיאָן אָפּציעס פֿאַר לאָגיק סינטעז

אָפּציע

Tcl באַפֿעל (סעט_אָפּטיאָן ...)

פּעקל

-פּאַקקע פּקג_נאַמע

טייל

-טייל טייל_נאַמע

סאָלווע געמישט דריווערס

-resolve_multiple_driver {1|0}

ספּיד

-speed_grade speed_grade

טעכנאָלאָגיע

-טעכנאָלאָגיע קיווערד

דערהייַנטיקן קאַמפּייל פונט טיימינג דאַטע -update_models_cp {0|1}

HDL אַנאַליסט דאַטאַבאַסע דור -hdl_qload {1|0}

באַשטעטיקן אָפּטימיזאַטיאָן אָפּציעס
אָפּטימיזאַטיאָן אָפּציעס זענען טייל פון די גלאבאלע אָפּציעס איר קענען שטעלן פֿאַר די ימפּלאַמענטיישאַן. דער אָפּטיילונג דערציילט איר ווי צו שטעלן אָפּציעס ווי אָפטקייַט און גלאבאלע אַפּטאַמאַזיישאַן אָפּציעס ווי מיטל ייַנטיילונג. איר קענט אויך שטעלן עטלעכע פון די אָפּציעס מיט די צונעמען קנעפּלעך אויף די וי.
1. עפֿן די ימפּלעמענטאַטיאָן אָפּציעס פאָרעם דורך געבן אַ קליק אויף די ימפּלעמענטאַטיאָן אָפּציעס קנעפּל אָדער סעלעקטירן Project-> ימפּלעמענטאַטיאָן אָפּציעס, און גיט די אָפּציעס קוויטל אין די שפּיץ.
2. גיט די אַפּטאַמאַזיישאַן אָפּציעס איר ווילן, אָדער אויף די פאָרעם אָדער אין די פּראָיעקט view. דיין ברירות בייַטן, דיפּענדינג אויף די טעכנאָלאָגיע. אויב אַן אָפּציע איז נישט בנימצא פֿאַר דיין טעכנאָלאָגיע, עס איז גרייד אויס. באַשטעטיקן די אָפּציע אין איין אָרט אויטאָמאַטיש דערהייַנטיקט עס אין די אנדערע.

LO
Synplify Pro פֿאַר מיקראָסעמי אַדישאַן באַניצער גייד אָקטאָבער 2014

פּראָיעקט View

אָפּטימיזאַטיאָן אָפּציעס ימפּלעמענטאַטיאָן אָפּציעס-> אָפּציעס

פֿאַר דעטאַילס וועגן ניצן די אָפּטימיזאַטיאָנס, אָפּשיקן צו די פאלגענדע סעקשאַנז:

פסם קאַמפּיילער פסם Explorer
רעטימינג פון מיטל ייַנטיילונג

אָפּטימיזינג שטאַט מאשינען, אויף בלאַט 354
לויפן די FSM Explorer, אויף בלאַט 359 באַמערקונג: בלויז אַ סאַבסעט פון די מיקראָסעמי טעקנאַלאַדזשיז שטיצן די FSM Explorer אָפּציע. ניצן די פּראָיעקט-> ימפּלעמענטאַטיאָן אָפּציעס-> אָפּציעס טאַפליע צו באַשליסן אויב די אָפּציע איז געשטיצט פֿאַר די מיטל איר ספּעציפיצירן אין דיין געצייַג.
ייַנטיילונג רעסורסן, אויף בלאַט 352
רעטימע ן אוי ף זײ ט 334

די עקוויוואַלענט Tcl set_option באַפֿעלן אָפּציעס זענען ווי גייט:

אָפּציע פסם קאַמפּיילער פסם Explorer ריסאָרס ייַנטיילונג רעטימינג

set_option Tcl באַפֿעלן אָפּציע -symbolic_fsm_compiler {1|0} -use_fsm_explorer {1|0} -resource_sharing {1|0} -רעטימינג {1|0}

3. שטעלן אנדערע ימפּלאַמענטיישאַן אָפּציעס ווי דארף (זען באַשטעטיקן די ימפּלאַמענטיישאַן אָפּציעס פֿאַר לאָגיק סינטעז, אויף בלאַט 75 פֿאַר אַ רשימה פון ברירות). דריקט OK.

Synplify Pro פֿאַר מיקראָסעמי אַדישאַן באַניצער גייד אָקטאָבער 2014

קאַפּיטל 4: באַשטעטיקן אַ לאָגיק סינטעז פּראָיעקט באַשטעטיקן די ימפּלעמענטאַטיאָן אָפּציעס פֿאַר לאָגיק סינטעז
4. דריקט דעם לויפן קנעפּל צו לויפן סינטעז.
די ווייכווארג קאַמפּיילז און מאַפּס די פּלאַן מיט די אָפּציעס איר שטעלן.
HDL אַנאַליסט דאַטאַבאַסע דור
דורך פעליקייַט, די ווייכווארג לייענט די גאנצע פּלאַן, פּערפאָרמז לאָגיק אָפּטימיזאַטיאָנס און טיימינג פּראַפּאַגיישאַן, און שרייבט רעזולטאַט צו אַ איין נעטליסט (סרס). ווי דיזיינז ווערן גרעסערע, די צייט צו לויפן און דיבאַגינג די פּלאַן ווערט מער טשאַלאַנדזשינג.
די אָפּציעס אַלאַוז די קאַמפּיילער צו פאַר-טיילן דעם פּלאַן אין קייפל מאַדזשולז וואָס זענען געשריבן צו באַזונדער נעטליסט files (סרס). צו געבן דעם אָפּציע, אויסקלייַבן די HDL אַנאַליסט דאַטאַבאַסע גענעראַטיאָן טשעקקבאָקס אויף די אָפּציעס קוויטל פון די ימפּלעמענטאַטיאָן אָפּציעס דיאַלאָג קעסטל. דער שטריך ימפּרוווז זיקאָרן באַניץ באטייטיק פֿאַר גרויס דיזיינז.
דעם שטריך קענען אויך זיין ענייבאַלד פֿון די Tcl סקריפּט פֿענצטער מיט די פאלגענדע set_option Tcl באַפֿעל:
set_option -hdl_qload 1
אַמאָל די HDL אַנאַליסט דאַטאַבאַסע גענעראַטיאָן אָפּציע איז ענייבאַלד, נוצן די ינקרעמענטאַל שנעל לאָדן אָפּציע אין די HDL אַנאַליסט געצייַג צו אַרויסווייַזן די פּלאַן מיט אַ איין נעטליסט (srs) אָדער קייפל שפּיץ-מדרגה RTL מאָדולע נעטליסטס (srs). די געצייַג קענען זיין געוויינטtagפון דעם שטריך דורך דינאַמיק לאָודינג בלויז די אַפעקטאַד פּלאַן כייעראַרקי. פֿאַר עקסampאָבער, דער כייעראַרקי בלעטערער קענען יקספּאַנד בלויז די נידעריקער כייעראַרקי ווי דארף פֿאַר שנעל מאַסע. די ינקרעמענטאַל שנעל לאָדן אָפּציע איז ליגן אויף די אַלגעמיינע טאַפליע פון די HDL אַנאַליסט אָפּציעס דיאַלאָג קעסטל. זען אַלגעמיינע פּאַנעל, אויף בלאַט 304.

ספּעציפיצירן גלאבאלע אָפטקייַט און קאַנסטריינט Files

דער פּראָצעדור דערציילט איר ווי צו שטעלן די גלאבאלע אָפטקייַט און ספּעציפיצירן די קאַנסטריינץ fileס פֿאַר די ימפּלאַמענטיישאַן.

1. צו שטעלן אַ גלאבאלע אָפטקייַט, טאָן איינער פון די פאלגענדע:

טיפּ אַ גלאבאלע אָפטקייַט אין די פּראָיעקט view.

עפֿן די ימפּלעמענטאַטיאָן אָפּציעס פאָרעם דורך געבן אַ קליק דעם ימפּלעמענטאַטיאָן

אָפּציעס קנעפּל קאַנסטריינץ קוויטל.

סעלעקטעד

פּראָיעקט-> ימפּלעמענטאַטיאָן

אָפּציעס,

און

גיט

די

דער עקוויוואַלענט Tcl set_option באַפֿעל איז -פריקוואַנס פרעקווענסיוואַלוע.

Synplify Pro פֿאַר מיקראָסעמי אַדישאַן באַניצער גייד אָקטאָבער 2014

באַשטעטיקן די ימפּלאַמענטיישאַן אָפּציעס פֿאַר לאָגיק סינטעז טשאַפּטער 4: באַשטעטיקן אַ פּראָיעקט פֿאַר לאָגיק סינטעז
איר קענען אָווועררייד די גלאבאלע אָפטקייַט מיט היגע קאַנסטריינץ, ווי דיסקרייבד אין ספּעסיפיינג SCOPE קאַנסטריינץ, אויף בלאַט 119. אין די Synplify Pro געצייַג, איר קענען אויטאָמאַטיש דזשענערייט זייגער קאַנסטריינץ פֿאַר דיין פּלאַן אַנשטאָט פון באַשטעטיקן אַ גלאבאלע אָפטקייַט. זען ניצן אַוטאָ קאַנסטריינץ, אויף בלאַט 291 פֿאַר פרטים.
גלאבאלע אָפטקייַט און קאַנסטריינץ פּראָיעקט View
ימפּלעמענטאַטיאָן אָפּציעס-> קאַנסטריינץ

2. צו ספּעציפיצירן קאַנסטריינץ fileפֿאַר אַ ימפּלאַמענטיישאַן, טאָן איינער פון די פאלגענדע:
סעלעקטירן פּראָיעקט-> ימפּלעמענטאַטיאָן אָפּציעס-> קאַנסטריינץ. קוק די קאַנסטריינץ
fileס איר ווילן צו נוצן אין די פּרויעקט.
פון די ימפּלעמענטאַטיאָן אָפּציעס-> קאַנסטריינץ טאַפליע, איר קענען אויך גיט צו
לייגן אַ באַגרענעצונג file.
מיט די ימפּלאַמענטיישאַן איר ווילן צו נוצן אויסגעקליבן, גיט לייג File אין די
פּראָיעקט view, און לייגן די קאַנסטריינץ fileס איר דאַרפֿן.

Synplify Pro פֿאַר מיקראָסעמי אַדישאַן באַניצער גייד אָקטאָבער 2014

קאַפּיטל 4: באַשטעטיקן אַ לאָגיק סינטעז פּראָיעקט באַשטעטיקן די ימפּלעמענטאַטיאָן אָפּציעס פֿאַר לאָגיק סינטעז
צו שאַפֿן קאַנסטריינץ files, זען ספּעציפיצירן SCOPE קאַנסטריינץ, אויף בלאַט 119.
3. צו באַזייַטיקן קאַנסטריינץ fileפון אַן ימפּלאַמענטיישאַן, טאָן איינער פון די פאלגענדע:
סעלעקטירן פּראָיעקט-> ימפּלעמענטאַטיאָן אָפּציעס-> קאַנסטריינץ. דריקט אַוועק די טשעקקבאָקס
לעבן די file נאָמען.
אין די פּרויעקט view, רעכט גיט די קאַנסטריינץ file צו ווערן אַוועקגענומען און
אויסקלייַבן אַראָפּנעמען פון פּראָיעקט.
דאָס רימוווז די באַגרענעצונג file פון די ימפּלאַמענטיישאַן, אָבער טוט נישט ויסמעקן עס.
4. שטעלן אנדערע ימפּלאַמענטיישאַן אָפּציעס ווי דארף (זען באַשטעטיקן די ימפּלאַמענטיישאַן אָפּציעס פֿאַר לאָגיק סינטעז, אויף בלאַט 75 פֿאַר אַ רשימה פון ברירות). דריקט OK.
ווען איר סינטאַסייז די פּלאַן, די ווייכווארג קאַמפּיילז און מאַפּס די פּלאַן מיט די אָפּציעס איר שטעלן.
ספּעציפיצירן רעזולטאַט אָפּציעס
דער אָפּטיילונג ווייזט איר ווי צו ספּעציפיצירן קרייטיריאַ פֿאַר די רעזולטאַט פון די סינטעז לויפן.
1. עפֿענען די ימפּלעמענטאַטיאָן אָפּציעס פאָרעם דורך געבן אַ קליק אויף די ימפּלעמענטאַטיאָן אָפּציעס קנעפּל אָדער סעלעקטירן Project-> ימפּלעמענטאַטיאָן אָפּציעס, און גיט די ימפּלעמענטאַטיאָן רעזולטאַטן קוויטל אין די שפּיץ.

LO
Synplify Pro פֿאַר מיקראָסעמי אַדישאַן באַניצער גייד אָקטאָבער 2014

2. ספּעציפיצירן די רעזולטאַט fileס איר ווילן צו דזשענערייט.
צו דזשענערייט מאַפּט נעטליסט files, גיט שרייב מאַפּט ווערילאָג נעטליסט אָדער שרייב
מאַפּט VHDL נעטליסט.
צו דזשענערייט אַ פאַרקויפער-ספּעציפיש קאַנסטריינץ file פֿאַר פאָרויס אַנאָטאַציע,
גיט שרייב ווענדאָר קאַנסטריינט File. זען פֿאַר דעטאַילס וועגן דעם באַריכט, זען קאַנסטריינט קאָנטראָלירונג באריכט, אויף בלאַט 270.פון די רעפערענץ מאַנואַל, אויף בלאַט 56 פֿאַר מער אינפֿאָרמאַציע.
3. שטעלן די וועגווייַזער צו וואָס איר ווילן צו שרייַבן די רעזולטאַטן.
4. שטעלן די פֿאָרמאַט פֿאַר דער רעזולטאַט file. דער עקוויוואַלענט Tcl באַפֿעל פֿאַר סקריפּטינג איז פּרויעקט -result_format פֿאָרמאַט.
איר קען אויך ווילן צו שטעלן אַטריביוץ צו קאָנטראָלירן נאָמען-מאַפּינג. פֿאַר דעטאַילס, אָפּשיקן צו די צונעמען פאַרקויפער קאַפּיטל אין די רעפערענץ מאַנואַל.
5. שטעלן אנדערע ימפּלאַמענטיישאַן אָפּציעס ווי דארף (זען באַשטעטיקן די ימפּלאַמענטיישאַן אָפּציעס פֿאַר לאָגיק סינטעז, אויף בלאַט 75 פֿאַר אַ רשימה פון ברירות). דריקט OK.
ווען איר סינטאַסייז די פּלאַן, די ווייכווארג קאַמפּיילז און מאַפּס די פּלאַן מיט די אָפּציעס איר שטעלן.

Synplify Pro פֿאַר מיקראָסעמי אַדישאַן באַניצער גייד אָקטאָבער 2014

קאַפּיטל 4: באַשטעטיקן אַ לאָגיק סינטעז פּראָיעקט באַשטעטיקן די ימפּלעמענטאַטיאָן אָפּציעס פֿאַר לאָגיק סינטעז
ספּעציפיצירן טיימינג באריכט רעזולטאַט
איר קענען באַשטימען ווי פיל איז רעפּאָרטעד אין די טיימינג באַריכט דורך באַשטעטיקן די פאלגענדע אָפּציעס.
1. סעלעקטינג פּראָיעקט-> ימפּלעמענטאַטיאָן אָפּציעס, און גיט די טיימינג באריכט קוויטל. 2. שטעלן די נומער פון קריטיש פּאַטס איר ווילן די ווייכווארג צו באַריכט.

3. ספּעציפיצירן די נומער פון אָנהייב און סוף ווייזט איר ווילן צו זען געמאלדן אין די קריטיש דרך סעקשאַנז.
4. שטעלן אנדערע ימפּלאַמענטיישאַן אָפּציעס ווי דארף (זען באַשטעטיקן די ימפּלאַמענטיישאַן אָפּציעס פֿאַר לאָגיק סינטעז, אויף בלאַט 75 פֿאַר אַ רשימה פון ברירות). דריקט OK. ווען איר סינטאַסייז די פּלאַן, די ווייכווארג קאַמפּיילז און מאַפּס די פּלאַן מיט די אָפּציעס איר שטעלן.
באַשטעטיקן Verilog און VHDL אָפּציעס
ווען איר שטעלן אַרויף די Verilog און VHDL מקור fileאין דיין פּרויעקט, איר קענען אויך ספּעציפיצירן זיכער קאַמפּיילער אָפּציעס.
באַשטעטיקן Verilog File אָפּציעס
איר שטעלן Verilog file אָפּציעס דורך סעלעקטירן פּראָיעקט-> ימפּלעמענטאַטיאָן אָפּציעס-> ווערילאָג, אָדער אָפּציעס-> קאַנפיגיער ווערילאָג קאַמפּיילער.

LO
Synplify Pro פֿאַר מיקראָסעמי אַדישאַן באַניצער גייד אָקטאָבער 2014

1. ספּעציפיצירן די ווערילאָג פֿאָרמאַט צו נוצן.
צו שטעלן די קאַמפּיילער גלאָובאַלי פֿאַר אַלע די files אין די פּרויעקט, אויסקלייַבן
פּראָיעקט-> ימפּלעמענטאַטיאָן אָפּציעס-> ווערילאָג. אויב איר נוצן Verilog 2001 אָדער SystemVerilog, קאָנטראָלירן די רעפערענץ מאַנואַל פֿאַר שטיצט קאַנסטראַקשאַנז.
צו ספּעציפיצירן די Verilog קאַמפּיילער אויף אַ פּער file יקער, אויסקלייַבן די file אין די
פּראָיעקט view. רעכט גיט און סעלעקטירן File אָפּציעס. אויסקלייַבן די צונעמען קאַמפּיילער. די פעליקייַט ווערילאָג file פֿאָרמאַט פֿאַר נייַע פּראַדזשעקס איז SystemVerilog.

Synplify Pro פֿאַר מיקראָסעמי אַדישאַן באַניצער גייד אָקטאָבער 2014

קאַפּיטל 4: באַשטעטיקן אַ לאָגיק סינטעז פּראָיעקט באַשטעטיקן די ימפּלעמענטאַטיאָן אָפּציעס פֿאַר לאָגיק סינטעז
2. ספּעציפיצירן די שפּיץ-מדרגה מאָדולע אויב איר טאָן ניט שוין טאָן דאָס אין די פּראָיעקט view.
3. צו עקסטראַקט פּאַראַמעטערס פון די מקור קאָד, טאָן די פאלגענדע:
דריקט עקסטראַקט פּאַראַמעטערס. צו אָווועררייד די פעליקייַט, אַרייַן אַ נייַ ווערט פֿאַר אַ פּאַראַמעטער.
די ווייכווארג ניצט די נייַע ווערט בלויז פֿאַר דעם קראַנט ימפּלאַמענטיישאַן. באַמערקונג אַז פּאַראַמעטער יקסטראַקשאַן איז נישט געשטיצט פֿאַר געמישט דיזיינז.

4. אַרייַן די דירעקטיוו אין קאַמפּיילער דירעקטיווז, ניצן ספּייסאַז צו באַזונדער די סטייטמאַנץ. איר קענט אַרייַן דיירעקטיווז וואָס איר נאָרמאַלי אַרייַן מיט 'ifdef און' דעפינירן סטייטמאַנץ אין די קאָד. פֿאַר עקסample, ABC = 30 רעזולטאַטן אין די ווייכווארג שרייבן די פאלגענדע סטייטמאַנץ צו די פּרויעקט file:
set_option -hdl_define -סעט "ABC = 30"
LO

Synplify Pro פֿאַר מיקראָסעמי אַדישאַן באַניצער גייד אָקטאָבער 2014

באַשטעטיקן די ימפּלאַמענטיישאַן אָפּציעס פֿאַר לאָגיק סינטעז טשאַפּטער 4: באַשטעטיקן אַ פּראָיעקט פֿאַר לאָגיק סינטעז
5. אין די אַרייַננעמען פּאַט סדר, ספּעציפיצירן די זוכן פּאַטס פֿאַר די אַרייַננעמען קאַמאַנדז פֿאַר די ווערילאָג fileס וואָס זענען אין דיין פּרויעקט. ניצן די קנעפּלעך אין דער אויבערשטער רעכט ווינקל פון די קעסטל צו לייגן, ויסמעקן אָדער ריאָרדער די פּאַטס.
6. אין די ביבליאָטעק דירעקטעריז, ספּעציפיצירן די דרך צו די וועגווייַזער וואָס כּולל די ביבליאָטעק fileס פֿאַר דיין פּרויעקט. ניצן די קנעפּלעך אין דער אויבערשטער רעכט ווינקל פון די קעסטל צו לייגן, ויסמעקן אָדער ריאָרדער די פּאַטס.
7. שטעלן אנדערע ימפּלאַמענטיישאַן אָפּציעס ווי דארף (זען באַשטעטיקן די ימפּלאַמענטיישאַן אָפּציעס פֿאַר לאָגיק סינטעז, אויף בלאַט 75 פֿאַר אַ רשימה פון ברירות). דריקט OK. ווען איר סינטאַסייז די פּלאַן, די ווייכווארג קאַמפּיילז און מאַפּס די פּלאַן מיט די אָפּציעס איר שטעלן.

Synplify Pro פֿאַר מיקראָסעמי אַדישאַן באַניצער גייד אָקטאָבער 2014

קאַפּיטל 4: באַשטעטיקן אַ לאָגיק סינטעז פּראָיעקט באַשטעטיקן די ימפּלעמענטאַטיאָן אָפּציעס פֿאַר לאָגיק סינטעז
באַשטעטיקן VHDL File אָפּציעס
איר שטעלן VHDL file אָפּציעס דורך סעלעקטירן פּראָיעקט-> ימפּלעמענטאַטיאָן אָפּציעס-> VHDL, אָדער אָפּציעס-> קאַנפיגיער ווהדל קאַמפּיילער.

פֿאַר VHDL מקור, איר קענען ספּעציפיצירן די אָפּציעס דיסקרייבד אונטן.
1. ספּעציפיצירן די שפּיץ-מדרגה מאָדולע אויב איר טאָן ניט שוין טאָן דאָס אין די פּראָיעקט view. אויב דער שפּיץ-מדרגה מאָדולע איז נישט ליגן אין די פעליקייַט אַרבעט ביבליאָטעק, איר מוזן ספּעציפיצירן די ביבליאָטעק ווו דער קאַמפּיילער קענען געפֿינען די מאָדולע. פֿאַר אינפֿאָרמאַציע אויף ווי צו טאָן דאָס, זען VHDL Panel, אויף בלאַט 200.
איר קענט אויך נוצן דעם אָפּציע פֿאַר געמישט שפּראַך דיזיינז אָדער ווען איר ווילן צו ספּעציפיצירן אַ מאָדולע וואָס איז נישט די פאַקטיש ענטיטי פֿאַר HDL אַנאַליסט ווייַז און LdOebugging אין די סכעמאַטיש viewס. 2. פֿאַר באַניצער-דיפיינד שטאַט מאַשין קאָדירונג, טאָן די פאלגענדע:
ספּעציפיצירן די טיפּ פון קאָדירונג איר ווילן צו נוצן.

Synplify Pro פֿאַר מיקראָסעמי אַדישאַן באַניצער גייד אָקטאָבער 2014

באַשטעטיקן די ימפּלאַמענטיישאַן אָפּציעס פֿאַר לאָגיק סינטעז טשאַפּטער 4: באַשטעטיקן אַ פּראָיעקט פֿאַר לאָגיק סינטעז
דיסייבאַל די FSM קאַמפּיילער.
ווען איר סינטאַסייז די פּלאַן, די ווייכווארג ניצט די קאַמפּיילער דיירעקטיווז איר שטעלן דאָ צו ענקאָוד די שטאַט מאשינען און טוט נישט לויפן די FSM קאַמפּיילער, וואָס וואָלט אָווועררייד די קאַמפּיילער דיירעקטיווז. אַלטערנאַטיוועלי, איר קענען דעפינירן שטאַט מאשינען מיט די syn_encoding אַטריביוט, ווי דיסקרייבד אין דעפינירן שטאַט מאשינען אין VHDL, אויף בלאַט 308.
3. צו עקסטראַקט דזשאַנעריקס פון די מקור קאָד, טאָן דאָס:
דריקט עקסטראַקט גענעריק קאַנסטאַנץ. צו אָווועררייד די פעליקייַט, אַרייַן אַ נייַ ווערט פֿאַר אַ דזשאַנעריק.
די ווייכווארג ניצט די נייַע ווערט בלויז פֿאַר דעם קראַנט ימפּלאַמענטיישאַן. באַמערקונג אַז איר קענען נישט עקסטראַקט דזשאַנעריקס אויב איר האָבן אַ געמישט שפּראַך פּלאַן.

4. צו שטופּן טריסטאַטעס אַריבער פּראָצעס / בלאָק באַונדריז, טשעק אַז פּוש טריסטאַטעס איז ענייבאַלד. פֿאַר דעטאַילס, זען פּוש טריסטאַטעס אָפּציע, אויף בלאַט 212 אין די רעפערענץ מאַנואַל.
5. באַשטימען די ינטערפּריטיישאַן פון די סינטעז_אויף און סינטהעסיס_אָפן דיירעקטיווז:
צו מאַכן די קאַמפּיילער טייַטשן סינטהעסיס_אָן און סינטהעסיס_אָפף דיירעקטיווז
ווי translate_on/translate_off, געבן די סינטעז אויף/אַוועק ימפּלעמענטעד ווי Translate On/Off אָפּציע.
צו איגנאָרירן די synthesis_on און synthesis_off דיירעקטיווז, מאַכן זיכער אַז
דעם אָפּציע איז נישט אָפּגעשטעלט. זען translate_off/translate_on, אויף בלאַט 226 אין די רעפערענץ מאַנואַל פֿאַר מער אינפֿאָרמאַציע.

Synplify Pro פֿאַר מיקראָסעמי אַדישאַן באַניצער גייד אָקטאָבער 2014

קאַפּיטל 4: באַשטעטיקן אַ פּראָיעקט פֿאַר לאָגיק סינטעז

ספּעציפיצירן אַטריביוץ און דיירעקטיווז

6. שטעלן אנדערע ימפּלאַמענטיישאַן אָפּציעס ווי דארף (זען באַשטעטיקן די ימפּלאַמענטיישאַן אָפּציעס פֿאַר לאָגיק סינטעז, אויף בלאַט 75 פֿאַר אַ רשימה פון ברירות). דריקט OK.
ווען איר סינטאַסייז די פּלאַן, די ווייכווארג קאַמפּיילז און מאַפּס די פּלאַן מיט די אָפּציעס איר שטעלן.

ספּעציפיצירן אַטריביוץ און דיירעקטיווז

אַטריביוץ און דיירעקטיווז זענען ספּעסאַפאַקיישאַנז וואָס איר באַשטימען צו פּלאַן אַבדזשעקץ צו קאָנטראָלירן די וועג דיין פּלאַן איז אַנאַלייזד, אָפּטימיזעד און מאַפּט.
אַטריביוץ קאָנטראָל מאַפּינג אָפּטימיזאַטיאָנס און דיירעקטיווז קאָנטראָל קאַמפּיילער אָפּטימיזאַטיאָנס. ווייַל פון דעם חילוק, איר מוזן ספּעציפיצירן דיירעקטיווז אין די מקור קאָד. דער טיש באשרייבט די מעטהאָדס וואָס זענען בארעכטיגט צו שאַפֿן אַטריביוט און דירעקטיוו ספּעסאַפאַקיישאַנז:

VHDL Verilog SCOPE עדיטאָר קאַנסטריינץ File

אַטריביוץ יאָ יאָ יאָ יאָ

דירעקטיוו יא יא ניין ניין

עס איז בעסער צו ספּעציפיצירן אַטריביוץ אין די SCOPE רעדאַקטאָר אָדער די קאַנסטריינץ file, ווייַל איר טאָן ניט האָבן צו ריקאָמפּילע די פּלאַן ערשטער. פֿאַר דיירעקטיווז, איר מוזן צונויפנעמען די פּלאַן פֿאַר זיי צו נעמען ווירקונג.
אויב SCOPE / קאַנסטריינץ file און די HDL מקור קאָד זענען ספּעסיפיעד פֿאַר אַ פּלאַן, די קאַנסטריינץ האָבן בילכערקייַט ווען עס זענען קאָנפליקט.
פֿאַר מער דעטאַילס, אָפּשיקן צו די פאלגענדע:
· ספּעציפיצירן אַטריביוץ און דיירעקטיווז אין VHDL, אויף בלאַט 91 · ספּעציפיצירן אַטריביוץ און דיירעקטיווז אין ווערילאָג, אויף בלאַט 92 · ספּעציפיצירן אַטריביוץ אין די SCOPE עדיטאָר, אויף בלאַט 93 File, אויף בלאַט 97

Synplify Pro פֿאַר מיקראָסעמי אַדישאַן באַניצער גייד אָקטאָבער 2014

ספּעציפיצירן אַטריביוץ און דיירעקטיווז

קאַפּיטל 4: באַשטעטיקן אַ פּראָיעקט פֿאַר לאָגיק סינטעז

ספּעציפיצירן אַטריביוץ און דיירעקטיווז אין VHDL
איר קענען נוצן אנדערע מעטהאָדס צו לייגן אַטריביוץ צו אַבדזשעקץ, ווי ליסטעד אין ספּעציפיצירן אַטריביוץ און דיירעקטיווז, אויף בלאַט 90. אָבער, איר קענען ספּעציפיצירן דיירעקטיווז בלויז אין די מקור קאָד. עס זענען צוויי וועגן צו דעפינירן אַטריביוץ און דיירעקטיווז אין VHDL:
· ניצן די פּרעדעפינעד אַטריביוץ פּעקל
· דערקלערן די אַטריביוט יעדער מאָל עס איז געניצט
פֿאַר דעטאַילס פון VHDL אַטריביוט סינטאַקס, זען VHDL אַטריביוט און דירעקטיוו סינטאַקס, אויף בלאַט 561 אין די רעפערענץ מאַנואַל.

ניצן די פּרעדעפינעד VHDL אַטריביוץ פּאַקקאַגע
די אַדוואַנטtagצו נוצן די פּרעדעפינעד פּעקל איז אַז איר ויסמיידן רידיפיינינג די אַטריביוץ און דיירעקטיווז יעדער מאָל איר אַרייַננעמען זיי אין מקור קאָד. די דיסאַדוואַנטtagעס איז אַז דיין מקור קאָד איז ווייניקער פּאָרטאַטיוו. די אַטריביוץ פּעקל איז ליגן אין installDirectory/lib/vhd/synattr.vhd.
1. צו נוצן די פּרעדעפינעד אַטריביוץ פּעקל אַרייַנגערעכנט אין די ווייכווארג ביבליאָטעק, לייגן די שורות צו די סינטאַקס:
ביבליאָטעק סינפּליפי; נוצן synplify.attributes.all;
2. לייג די אַטריביוט אָדער דירעקטיוו איר ווילן נאָך די פּלאַן אַפּאַראַט דעקלאַראַציע.
דעקלאראציעס ; אַטריביוט אַטריביוט_נאָמען פון אָבדזשעקטנאַמע: אָבדזשעקטטיפּע איז ווערט;
פֿאַר עקסampלאַ:
ענטיטי סימפּלעדפף איז פּאָרט (ק: אויס ביט_וועקטאָר (7 אַראָפּ צו 0); ד: אין ביט_וועקטאָר (7 אַראָפּ צו 0); קלק: אין ביסל);
אַטריביוט syn_noclockbuf פון קלק: סיגנאַל איז אמת;
פֿאַר דעטאַילס פון די סינטאַקס קאַנווענשאַנז, זען VHDL אַטריביוט און דירעקטיוו סינטאַקס אויף בלאַט 561 אין די רעפערענץ מאַנואַל.
3. לייג די מקור file צו די פּרויעקט.

Synplify Pro פֿאַר מיקראָסעמי אַדישאַן באַניצער גייד אָקטאָבער 2014

קאַפּיטל 4: באַשטעטיקן אַ פּראָיעקט פֿאַר לאָגיק סינטעז

ספּעציפיצירן אַטריביוץ און דיירעקטיווז

דערקלערן VHDL אַטריביוץ און דיירעקטיווז
אויב איר טאָן ניט נוצן די אַטריביוץ פּעקל, איר מוזן רידיפיין די אַטריביוץ יעדער מאָל איר אַרייַננעמען זיי אין מקור קאָד.
1. יעדער מאָל איר נוצן אַן אַטריביוט אָדער דירעקטיוו, דעפינירן עס גלייך נאָך די דעקלאַראַטיאָנס פון די פּלאַן אַפּאַראַט ניצן די פאלגענדע סינטאַקס:
design_unit_declaration; אַטריביוט אַטריביוט נאָמען: דאַטאַטיפּע; אַטריביוט אַטריביוטנאַמע פון אָבדזשעקטנאַמע: אָבדזשעקטטיפּע איז ווערט;
פֿאַר עקסampלאַ:
ענטיטי סימפּלעדפף איז פּאָרט (ק: אויס ביט_וועקטאָר (7 אַראָפּ צו 0); ד: אין ביט_וועקטאָר (7 אַראָפּ צו 0); קלק: אין ביסל);
אַטריביוט syn_noclockbuf: בוליאַן; אַטריביוט syn_noclockbuf פון קלק: סיגנאַל איז אמת;
2. לייג די מקור file צו די פּרויעקט.

ספּעציפיצירן אַטריביוץ און דיירעקטיווז אין ווערילאָג
איר קענט נוצן אנדערע מעטהאָדס צו לייגן אַטריביוץ צו אַבדזשעקץ, ווי דיסקרייבד אין ספּעציפיצירן אַטריביוץ און דיירעקטיווז, אויף בלאַט 90. אָבער, איר קענען ספּעציפיצירן דיירעקטיווז בלויז אין די מקור קאָד.
Verilog טוט נישט האָבן פּרעדעפינעד סינטעז אַטריביוץ און דיירעקטיווז, אַזוי איר מוזן לייגן זיי ווי באַמערקונגען. די אַטריביוט אָדער דירעקטיוו נאָמען איז פּריסידאַד דורך די קיווערד סינטעז. ווערילאָג files זענען פאַל-שפּירעוודיק, אַזוי אַטריביוץ און דיירעקטיווז מוזן זיין ספּעסיפיעד פּונקט ווי דערלאנגט אין זייער סינטאַקס דיסקריפּשאַנז. פֿאַר סינטאַקס דעטאַילס, זען ווערילאָג אַטריביוט און דירעקטיוו סינטאַקס, אויף בלאַט 363 אין די רעפערענץ מאַנואַל.
1. צו לייגן אַן אַטריביוט אָדער דירעקטיוו אין Verilog, נוצן Verilog שורה אָדער בלאָק באַמערקונג (C-נוסח) סינטאַקס גלייַך נאָך די פּלאַן כייפעץ. פאַרשפּאַרן באַמערקונגען מוזן זיין פאָרויס פון די האַלבקייַלעך, אויב עס איז איינער.
LO

Synplify Pro פֿאַר מיקראָסעמי אַדישאַן באַניצער גייד אָקטאָבער 2014

ספּעציפיצירן אַטריביוץ און דיירעקטיווז

קאַפּיטל 4: באַשטעטיקן אַ פּראָיעקט פֿאַר לאָגיק סינטעז

Verilog Block Comment Syntax
/* סינטעז אַטריביוטנאַמע = ווערט */ /* סינטעז וועגווייַזער נאָמען = ווערט */

Verilog Line Comment Syntax
// סינטעז אַטריביוטנאַמע = ווערט // סינטעז DirectoryName = ווערט

פֿאַר דעטאַילס פון די סינטאַקס כּללים, זען ווערילאָג אַטריביוט און דירעקטיוו סינטאַקס, אויף בלאַט 363 אין די רעפערענץ מאַנואַל. די פאלגענדע זענען עקסamples:
מאָדולע פיפאָ (אויס, אין) /* סינטעז syn_hier = "שווער" */;
2. צו צוטשעפּען קייפל אַטריביוץ אָדער דיירעקטיווז צו דער זעלביקער כייפעץ, באַזונדער די אַטריביוץ מיט ווייַס ספּייסאַז, אָבער טאָן ניט איבערחזרן די סינטעז קיווערד. דו זאלסט נישט נוצן קאָמע. פֿאַר עקסampלאַ:
פאַל שטאַט /* סינטעז פול_קאַסע פּאַראַלעל_קאַסע */;
3. אויב קייפל רעדזשיסטערז זענען דיפיינד מיט אַ איין ווערילאָג רעג ויסזאָגונג און אַ אַטריביוט איז געווענדט צו זיי, די סינטעז ווייכווארג בלויז אַפּלייז די לעצטע דערקלערט רעגיסטרירן אין די רעג ויסזאָגונג. פֿאַר עקסampלאַ:
רעג [5:0] ק, ק_אַ, ק_ב, ק_ק, ק_ד /* סינטעז סינ_פּרעזערוו=1 */;
די syn_preserve אַטריביוט איז בלויז געווענדט צו q_d. דאָס איז די דערוואַרט אָפּפירונג פֿאַר די סינטעז מכשירים. צו צולייגן דעם אַטריביוט צו אַלע רעדזשיסטערז, איר מוזן נוצן אַ באַזונדער Verilog רעג ויסזאָגונג פֿאַר יעדער רעגיסטרירן און צולייגן דעם אַטריביוט.

ספּעציפיצירן אַטריביוץ ניצן די SCOPE עדיטאָר
די SCOPE פֿענצטער גיט אַן גרינג-צו-נוצן צובינד צו לייגן קיין אַטריביוט. איר קענען נישט נוצן עס פֿאַר אַדינג דיירעקטיווז, ווייַל זיי מוזן זיין מוסיף צו די מקור fileס. (זען ספּעציפיצירן אַטריביוץ און דיירעקטיווז אין VHDL, אויף בלאַט 91 אָדער ספּעציפיצירן אַטריביוץ און דיירעקטיווז אין ווערילאָג, אויף בלאַט 92). די פאלגענדע פּראָצעדור ווייזט ווי צו לייגן אַן אַטריביוט גלייַך אין די SCOPE פֿענצטער.
1. אָנהייב מיט אַ קאַמפּיילד פּלאַן און עפענען די SCOPE פֿענצטער. צו לייגן די אַטריביוץ צו אַ יגזיסטינג קאַנסטריינץ file, עפענען די SCOPE פֿענצטער דורך געבן אַ קליק אויף די יגזיסטינג file אין די פּראָיעקט view. צו לייגן די אַטריביוץ צו אַ נייַ file, גיט די SCOPE בילדל און גיט יניטיאַליזע צו עפֿענען די SCOPE פֿענצטער.
2. דריקט דעם אַטריביוץ קוויטל אין די דנאָ פון די SCOPE פֿענצטער.

Synplify Pro פֿאַר מיקראָסעמי אַדישאַן באַניצער גייד אָקטאָבער 2014

קאַפּיטל 4: באַשטעטיקן אַ פּראָיעקט פֿאַר לאָגיק סינטעז

ספּעציפיצירן אַטריביוץ און דיירעקטיווז

איר קענען אָדער אויסקלייַבן די כייפעץ ערשטער (שריט 3) אָדער די אַטריביוט ערשטער (שריט 4).

3. צו ספּעציפיצירן די כייפעץ, טאָן איינער פון די פאלגענדע אין די אָבדזשעקט זייַל. אויב איר שוין ספּעציפיצירט דעם אַטריביוט, די אָבדזשעקט זייַל רשימות בלויז גילטיק אַבדזשעקט ברירות פֿאַר דעם אַטריביוט.
סעלעקטירן דעם טיפּ פון כייפעץ אין די אָבדזשעקט פילטער זייַל, און דעמאָלט אויסקלייַבן אַן
אָבדזשעקט פון דער רשימה פון ברירות אין די אָבדזשעקט זייַל. דאָס איז דער בעסטער וועג צו ענשור אַז איר ספּעציפיצירן אַ כייפעץ וואָס איז צונעמען מיט די ריכטיק סינטאַקס.

LO
Synplify Pro פֿאַר מיקראָסעמי אַדישאַן באַניצער גייד אָקטאָבער 2014

ספּעציפיצירן אַטריביוץ און דיירעקטיווז

קאַפּיטל 4: באַשטעטיקן אַ פּראָיעקט פֿאַר לאָגיק סינטעז

שלעפּן די כייפעץ צו וואָס איר ווילן צו צוטשעפּען דעם אַטריביוט פֿון די
RTL אָדער טעכנאָלאָגיע views צו די אָבדזשעקט זייַל אין די SCOPE פֿענצטער. פֿאַר עטלעכע אַטריביוץ, דראַגינג און דראַפּינג קען נישט אויסקלייַבן די רעכט כייפעץ. פֿאַר עקסampאויב איר ווילן צו שטעלן syn_hier אויף אַ מאָדולע אָדער ענטיטי ווי אַ און טויער, איר מוזן שטעלן עס אויף די view פֿאַר דעם מאָדולע. דער כייפעץ וואָלט האָבן דעם סינטאַקס: v: moduleName אין Verilog, אָדער v:library.moduleName אין VHDL, ווו איר קענען האָבן קייפל לייברעריז.
טיפּ די נאָמען פון די כייפעץ אין די אָבדזשעקט זייַל. אויב איר טאָן ניט וויסן
די נאָמען, נוצן די געפֿינען באַפֿעל אָדער די אָבדזשעקט פילטער זייַל. מאַכן זיכער צו אַרייַן די צונעמען פּרעפיקס פֿאַר די כייפעץ ווו עס איז דארף. פֿאַר עקסample, צו שטעלן אַן אַטריביוט אויף אַ view, איר מוזן לייגן די v: פּרעפיקס צו די מאָדולע אָדער ענטיטי נאָמען. פֿאַר VHDL, איר קען האָבן צו ספּעציפיצירן די ביבליאָטעק און די מאָדולע נאָמען.
4. אויב איר ספּעציפיצירט די כייפעץ ערשטער, איר קענען איצט ספּעציפיצירן די אַטריביוט. די רשימה ווייזט בלויז די גילטיק אַטריביוץ פֿאַר דעם טיפּ פון כייפעץ איר אויסגעקליבן. ספּעציפיצירן די אַטריביוט דורך האלטן אַראָפּ די מויז קנעפּל אין די אַטריביוט זייַל און סעלעקטירן אַן אַטריביוט פון דער רשימה.

אויב איר האָט אויסגעקליבן די כייפעץ ערשטער, די ברירות בנימצא זענען באשלאסן דורך די אויסגעקליבן כייפעץ און די טעכנאָלאָגיע איר נוצן. אויב איר האָט אויסגעקליבן די אַטריביוט ערשטער, די בנימצא ברירות זענען באשלאסן דורך די טעכנאָלאָגיע.
ווען איר אויסקלייַבן אַן אַטריביוט, די SCOPE פֿענצטער דערציילט איר די סאָרט פון ווערט איר מוזן אַרייַן פֿאַר דעם אַטריביוט און גיט אַ קורץ באַשרייַבונג פון די אַטריביוט. אויב איר האָט אויסגעקליבן די אַטריביוט ערשטער, מאַכן זיכער צו גיין צוריק און ספּעציפיצירן די כייפעץ.
5. פּלאָמבירן די ווערט. האַלטן אַראָפּ די מויז קנעפּל אין די ווערט זייַל, און אויסקלייַבן פון דער רשימה. איר קענט אויך אַרייַן אַ ווערט.

Synplify Pro פֿאַר מיקראָסעמי אַדישאַן באַניצער גייד אָקטאָבער 2014

קאַפּיטל 4: באַשטעטיקן אַ לאָגיק סי

דאָקומענטן / רעסאָורסעס

SYnOPSYS FPGA Synthesis Synplify Pro פֿאַר מיקראָסעמי אַדישאַן [pdfבאַניצער גייד
FPGA Synthesis Synplify Pro for Microsemi Edition, Synthesis Synplify Pro for Microsemi Edition, Synplify Pro for Microsemi Edition, Pro for Microsemi Edition, Microsemi Edition, Edition

רעפערענצן

באַניצער מאַנואַל

SYnOPSYS FPGA Synthesis Synplify Pro פֿאַר מיקראָסעמי אַדישאַן באַניצער גייד

FPGA Synthesis Synplify Pro פֿאַר מיקראָסעמי אַדישאַן

ספּעסאַפאַקיישאַנז

פּראָדוקט אינפֿאָרמאַציע

פּראָדוקט באַניץ אינסטרוקציעס

קאַפּיטל 1: הקדמה

פאַרנעם פון דעם דאָקומענט

געטינג סטאַרטעד

באַניצער צובינד איבערview

קאַפּיטל 2: פפּגאַ סינטעז פּלאַן פלאָוז

קאַפּיטל 3: פּריפּערינג די אַרייַנשרייַב

FAQ

ק: קען איך מאַכן קאָפּיעס פון די דאַקיומענטיישאַן?

ק: ווי אַזוי טאָן איך אָנהייבן די ווייכווארג?

ק: וואָס איז די בדעה וילעם פֿאַר דעם באַניצער פירער?

דאָקומענטן / רעסאָורסעס

רעפערענצן

לאָזן אַ באַמערקונג

באָטל מאַכן ענטפער