मायक्रोसेमी आवृत्ती वापरकर्ता मार्गदर्शकासाठी SYnOPSYS FPGA सिंथेसिस Synplify Pro

सिनोप्सिस एफपीजीए सिंथेसिस - मायक्रोसेमी आवृत्तीसाठी सिन्प्लिफाय प्रो
विविध सह FPGA अंमलबजावणीसाठी एक व्यापक साधन आहे
वापरकर्त्यांना लॉजिक सिंथेसिस आणि डिझाइनमध्ये मदत करण्यासाठी डिझाइन केलेली वैशिष्ट्ये
वाहते

उत्पादन वापर सूचना

धडा 1: परिचय

हा अध्याय एक ओव्हर प्रदान करतोview सायनोप्सिस एफपीजीए आणि
प्रोटोटाइपिंग उत्पादने, FPGA अंमलबजावणी साधने आणि Synopsys FPGA
साधन वैशिष्ट्ये.

दस्तऐवजाची व्याप्ती

दस्तऐवज संचामध्ये उत्पादन वैशिष्ट्यांविषयी माहिती समाविष्ट आहे
आणि FPGA संश्लेषण आणि डिझाइनमध्ये रस असलेल्या वापरकर्त्यांसाठी आहे
वाहते

प्रारंभ करणे

सॉफ्टवेअर वापरण्यास सुरुवात करण्यासाठी, दिलेल्या सूचनांचे अनुसरण करून ते लाँच करा
सूचना वाचा आणि मदतीसाठी वापरकर्ता मार्गदर्शक पहा.

वापरकर्ता इंटरफेस ओव्हरview

कार्यक्षमतेने वापरकर्ता इंटरफेसशी परिचित व्हा
सॉफ्टवेअर वैशिष्ट्यांमधून नेव्हिगेट करा.

प्रकरण २: FPGA संश्लेषण डिझाइन प्रवाह

या प्रकरणात FPGA साठी लॉजिक सिंथेसिस डिझाइन फ्लोचे तपशील दिले आहेत.
संश्लेषण.

प्रकरण ३: इनपुट तयार करणे

मिश्र भाषेचा स्रोत कसा वापरायचा ते शिका Files आणि वाढीव
कार्यक्षम इनपुट तयारीसाठी कंपायलर.

टीप: संबंधित कोणत्याही मर्यादांबद्दल जागरूक रहा
वाढीव कंपायलर वापरून.

वारंवार विचारले जाणारे प्रश्न

प्रश्न: मी कागदपत्रांच्या प्रती बनवू शकतो का?

अ: हो, परवाना करार अंतर्गत प्रती बनवण्याची परवानगी देतो
योग्य श्रेय देऊनच वापरा.

प्रश्न: मी सॉफ्टवेअर कसे सुरू करू?

अ: प्रकरण १ मधील "सुरुवात करणे" विभाग पहा.
सॉफ्टवेअर सुरू करण्याच्या तपशीलवार सूचनांसाठी वापरकर्ता मार्गदर्शक.

प्रश्न: या वापरकर्ता मार्गदर्शकासाठी अपेक्षित प्रेक्षक किती आहेत?

अ: वापरकर्ता मार्गदर्शक FPGA मध्ये रस असलेल्या व्यक्तींसाठी आहे.
संश्लेषण आणि डिझाइन प्रवाह.

View Fullscreen

सारांश FPGA संश्लेषण
मायक्रोसेमी आवृत्तीसाठी सिन्प्लिफाय प्रो
वापरकर्ता मार्गदर्शक
ऑक्टोबर २०२१

कॉपीराइट सूचना आणि मालकी माहिती
कॉपीराइट © २०१४ Synopsys, Inc. सर्व हक्क राखीव. या सॉफ्टवेअर आणि दस्तऐवजीकरणात गोपनीय आणि मालकीची माहिती आहे जी Synopsys, Inc. ची मालमत्ता आहे. सॉफ्टवेअर आणि दस्तऐवजीकरण परवाना करारांतर्गत दिलेले आहेत आणि ते परवाना कराराच्या अटींनुसारच वापरले किंवा कॉपी केले जाऊ शकतात. सॉफ्टवेअर आणि दस्तऐवजीकरणाचा कोणताही भाग Synopsys, Inc. च्या पूर्व लेखी परवानगीशिवाय किंवा परवाना कराराद्वारे स्पष्टपणे प्रदान केल्याप्रमाणे कोणत्याही स्वरूपात किंवा कोणत्याही प्रकारे, इलेक्ट्रॉनिक, मेकॅनिकल, मॅन्युअल, ऑप्टिकल किंवा अन्यथा पुनरुत्पादित, प्रसारित किंवा भाषांतरित केला जाऊ शकत नाही.
कागदपत्रांची प्रत काढण्याचा अधिकार
सायनोप्सिससोबतच्या परवाना करारानुसार परवानाधारकाला केवळ अंतर्गत वापरासाठी कागदपत्रांच्या प्रती बनवण्याची परवानगी आहे.
प्रत्येक प्रतीमध्ये सर्व कॉपीराइट, ट्रेडमार्क, सेवा चिन्ह आणि मालकी हक्क सूचना, जर असतील तर समाविष्ट असतील. परवानाधारकाने सर्व प्रतींना अनुक्रमिक क्रमांक दिले पाहिजेत. या प्रतींमध्ये मुखपृष्ठावर खालील माहिती असावी:
"हा दस्तऐवज ___________________________________________ आणि त्यांच्या कर्मचाऱ्यांच्या विशेष वापरासाठी, Synopsys, Inc. च्या परवानगीने डुप्लिकेट केला आहे. हा प्रत क्रमांक __________ आहे."
डेस्टिनेशन कंट्रोल स्टेटमेंट
या प्रकाशनात समाविष्ट असलेला सर्व तांत्रिक डेटा युनायटेड स्टेट्स ऑफ अमेरिकाच्या निर्यात नियंत्रण कायद्यांच्या अधीन आहे. युनायटेड स्टेट्स कायद्याच्या विरुद्ध इतर देशांच्या नागरिकांना माहिती उघड करण्यास मनाई आहे. लागू असलेले नियम निश्चित करणे आणि त्यांचे पालन करणे ही वाचकांची जबाबदारी आहे.
LO

मायक्रोसेमी आवृत्तीसाठी सिन्प्लिफाय प्रो वापरकर्ता मार्गदर्शक ऑक्टोबर २०१४

अस्वीकरण
SYNOPSYS, Inc. आणि त्यांचे परवानाधारक या सामग्रीच्या संदर्भात कोणत्याही प्रकारची, स्पष्ट किंवा निहित हमी देत नाहीत, ज्यामध्ये विशिष्ट उद्देशासाठी व्यापारीता आणि योग्यतेच्या गर्भित हमींचा समावेश आहे, परंतु त्यापुरते मर्यादित नाही.
नोंदणीकृत ट्रेडमार्क (®)
सारांश, एईओएन, AMPएस, अ‍ॅस्ट्रो, बिहेवियर एक्सट्रॅक्टिंग सिंथेसिस टेक्नॉलॉजी, कॅडाब्रा, कॅट्स, सर्टिफाय, चिपिट, कोमेट, कोड व्ही, डिझाइन कंपायलर, डिझाइनवेअर, एम्बेड-आयटी!, फॉर्मॅलिटी, गॅलेक्सी कस्टम डिझायनर, ग्लोबल सिंथेसिस, एचएपीएस, हॅप्सट्रॅक, एचडीएल अ‍ॅनालिस्ट, एचएसआयएम, एचएसपीआयसीई, आयडेंटिफाई, लेडा, लाइटटूल्स, मास्ट, एमईटीओर, मॉडेलटूल्स, नॅनोसिम, नोव्हेआ, ओपनवेरा, ओआरए, पाथमिल, फिजिकल कंपायलर, प्राइमटाइम, एससीओपीई, सिम्पली बेटर रिझल्ट्स, एसआयव्हीएल, एसएनयूजी, सोलव्हनेट, सोनिक फोकस, स्टार मेमरी सिस्टम, सिंडिकेटेड, सिन्प्लिसिटी, द सिन्प्लिसिटी लोगो, सिन्प्लिफाय, सिन्प्लिफाय प्रो, सिंथेसिस कंस्ट्रेंट्स ऑप्टिमायझेशन एन्व्हायर्नमेंट, टेट्रामॅक्स, यूएमआरबस, व्हीसीएस, वेरा आणि वाईआयईएलडायरेक्टर हे सिनोप्सिस, इंक. चे नोंदणीकृत ट्रेडमार्क आहेत.
ट्रेडमार्क (TM)
AFGen, Apollo, ARC, ASAP, Astro-Rail, Astro-Xtalk, Aurora, AvanWaves, BEST, Columbia, Columbia-CE, Cosmos, CosmosLE, CosmosScope, CRITIC, CustomExplorer, CustomSim, DC Expert, DC Professional, DC Ultra, Design Analyzer, Design Vision, DesignerHDL, DesignPower, DFTMAX, Direct Silicon Access, Discovery, Eclypse, Encore, EPIC, Galaxy, HANEX, HDL Compiler, Hercules, Hierarchical Optimization Technology, High-performance ASIC Prototyping System, HSIMplus, i-Virtual Stepper, IICE, in-Sync, iN-Tandem, Intelli, Jupiter, Jupiter-DP, JupiterXT, JupiterXT-ASIC, Liberty, Libra-Passport, Library Compiler, Macro-PLUS, Magellan, Mars, Mars-Rail, Mars-Xtalk, Milkyway, ModelSource, Module Compiler, MultiPoint, ORAengineering, Physical Analyst, प्लॅनेट, प्लॅनेट-पीएल, पोलारिस, पॉवर कंपायलर, राफेल, रिपल्डमिक्सर, सॅटर्न, स्किरोको, स्किरोको-आय, सिवेअर, स्टार-आरसीएक्सटी, स्टार-सिमएक्सटी, स्टारआरसी, सिस्टम कंपायलर, सिस्टम डिझायनर, टॉरस, टोटल रिकॉल, टीएसयूपीआरईएम-४, व्हीसीएसआय, व्हीएचडीएल कंपायलर, व्हीएमसी आणि वर्कशीट बफर हे सिनोप्सिस, इंक. चे ट्रेडमार्क आहेत.

सेवा गुण (sm)
MAP-in, SVP Café आणि TAP-in हे Synopsys, Inc चे सेवा चिन्ह आहेत. SystemC हा Open SystemC इनिशिएटिव्हचा ट्रेडमार्क आहे आणि परवान्याअंतर्गत वापरला जातो. ARM आणि AMBA हे ARM लिमिटेडचे नोंदणीकृत ट्रेडमार्क आहेत. Saber हा SabreMark Limited Partnership चा नोंदणीकृत ट्रेडमार्क आहे आणि परवान्याअंतर्गत वापरला जातो. इतर सर्व उत्पादन किंवा कंपनीची नावे त्यांच्या संबंधित मालकांचे ट्रेडमार्क असू शकतात.
ऑक्टोबर २०१४ मध्ये अमेरिकेत छापलेले

LO
मायक्रोसेमी आवृत्तीसाठी सिन्प्लिफाय प्रो वापरकर्ता मार्गदर्शक ऑक्टोबर २०१४

सामग्री

धडा 1: परिचय
सिनॉप्सिस एफपीजीए आणि प्रोटोटाइपिंग उत्पादने . . . . . . १७
दस्तऐवजाची व्याप्ती . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . २१
सुरुवात करणे . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
वापरकर्ता इंटरफेस ओव्हरview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . ५४
प्रकरण २: FPGA संश्लेषण डिझाइन प्रवाह
लॉजिक सिंथेसिस डिझाइन फ्लो .
प्रकरण ३: इनपुट तयार करणे
एचडीएल स्रोत सेट करणे Files . Files . Files . Fileबिल्ट-इन टेक्स्ट एडिटरसह . Fileस .
मिश्र भाषेचा स्रोत वापरणे Fileस .
वाढीव कंपायलर वापरणे .
स्ट्रक्चरल व्हेरिलॉग फ्लो वापरणे .

बंधनासह काम करणे Files . Fileसोर्स कोडचा वापर . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53 कंस्ट्रेंटसाठी टेक्स्ट एडिटर वापरणे Files (वारसा) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54 प्रतिबंधासाठी Tcl वाक्यरचना मार्गदर्शक तत्त्वे Files . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55 तपासणी बंधने Fileएस . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56
प्रकरण ४: लॉजिक सिंथेसिस प्रोजेक्ट सेट करणे
प्रकल्पाची स्थापना File. File . File . View डिस्प्ले प्राधान्ये . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63 जुन्या प्रकल्पात व्हेरिलॉग समाविष्ट पथ अद्यतनित करणे Fileस .
प्रकल्पाचे व्यवस्थापन File पदानुक्रम . . . . . . . 66 सानुकूल हाताळणी Fileएस . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70
अंमलबजावणी सेट करणे .
लॉजिक सिंथेसिस अंमलबजावणी पर्याय सेट करणे . . . ७८ जागतिक वारंवारता आणि मर्यादा निर्दिष्ट करणे Files . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80 निकाल पर्याय निर्दिष्ट करणे .82 निकाल पर्याय निर्दिष्ट करणे . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . ८४
गुणधर्म आणि निर्देश निर्दिष्ट करणे . . . . . . . . . . . . . . . . . . . . . . . . . . 90 मर्यादांमध्ये गुणधर्म निर्दिष्ट करणे File . . . . . . . . . . . . . . . . . . . . . . . . . . . . १५१
शोधत आहे File. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98 ओळखणे Fileशोधण्यासाठी s . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99 फिल्टर करणे Fileशोधण्यासाठी . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99 शोध सुरू करणे . . . . . . . . . . . . . . . . . . . . . . . . . . 100 LO
संग्रहण Files आणि प्रकल्प . . . . . . . . . . . . . . . . . . . . . . . . . . . 101

प्रोजेक्ट कॉपी करा .
प्रकरण ५: मर्यादा निर्दिष्ट करणे
SCOPE एडिटर वापरणे .
व्याप्ती मर्यादा निर्दिष्ट करणे . १२१ इनपुट आणि आउटपुट मर्यादा परिभाषित करणे . View SCOPE GUI चे .
वेळेच्या अपवादांचे वर्णन करणे . १३४ खोट्या मार्गांची व्याख्या करणे .
Tcl वापरून वस्तू शोधणे शोधा आणि विस्तृत करा . १३६ संग्रह परिभाषित करण्यासाठी Tcl Find कमांड वापरणे . . . . . १४२
संग्रह वापरणे . १४५ Tcl कमांड वापरून संग्रह तयार करणे . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . १४७ ViewTcl कमांड वापरून संग्रहांचे संकलन आणि हाताळणी करणे. . . . . . . . . . . . . . . . . . . . 150
SDC ला FDC मध्ये रूपांतरित करणे .
SCOPE एडिटर वापरणे (लेगसी) . . . . . १६२ इनपुट आणि आउटपुट मर्यादा (वारसा) परिभाषित करणे .

प्रकरण ६: निकालांचे संश्लेषण आणि विश्लेषण
तुमच्या डिझाइनचे संश्लेषण करणे . . . . . १७४
लॉग तपासत आहे File निकाल . Viewनोंदी लिहिणे आणि त्यासोबत काम करणे File . File अहवाल .
संदेश हाताळणे . Viewएर. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 193 संदेशातील संदेश फिल्टर करणे Viewएर . File संदेश नियंत्रणे .
कंपाइल पॉइंट सिंथेसिससाठी कंटिन्यू ऑन एरर वापरणे .
प्रकरण ७: एचडीएल विश्लेषक आणि एफएसएमसह विश्लेषण करणे Viewer
योजनाबद्ध काम करणे Views. Views. Viewएस . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . १२ Viewऑब्जेक्ट प्रॉपर्टीज ing करणे . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 210 RTL/तंत्रज्ञानात ऑब्जेक्ट्स निवडणे Views . Viewस्कीमॅटिक विंडोमध्ये . . . . . . . . . . . . . . . . . . . . . . . . . . . 218 सेटिंग स्कीमॅटिक View प्राधान्ये .
डिझाइन पदानुक्रम एक्सप्लोर करणे . . . . . . . . . . . . . . 222
वस्तू शोधणे . Views .

शोध परिष्कृत करण्यासाठी फिल्टरिंगसह शोधा एकत्र करणे.
क्रॉसप्रोबिंग . View . View . Viewएर . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 250
एचडीएल विश्लेषक साधनासह विश्लेषण करणे . Viewडिझाइन पदानुक्रम आणि संदर्भ . . . . . . . . . . . २५७ विस्तार आणि Viewजोडण्या जोडणे .
FSM वापरणे Viewएर . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . २६७
प्रकरण ८: वेळेचे विश्लेषण
योजनाबद्ध पद्धतीने वेळेचे विश्लेषण करणे Viewस . Viewवेळेची माहिती देणे . Views. . . . . . . . . . . . . . . . . . . . . . 275 RTL मध्ये घड्याळाच्या झाडांचे विश्लेषण करणे View . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . ५८ Viewगंभीर मार्गांमध्ये प्रवेश करणे .
STA वापरून कस्टम टायमिंग रिपोर्ट तयार करणे.
विश्लेषण डिझाइन मर्यादा वापरणे . File . File . . . . . . . . . . . . . . . . . . . . . . . . . ३६
ऑटो कंस्ट्रेंट्स वापरणे .
प्रकरण ९: उच्च-स्तरीय वस्तूंचे अनुमान काढणे
संश्लेषणासाठी ब्लॅक बॉक्सेसची व्याख्या करणे . ३०० ब्लॅक बॉक्स वेळेचे बंधन जोडणे .

संश्लेषणासाठी स्टेट मशीन्सची व्याख्या करणे . . 307 गुणधर्म आणि निर्देशांसह FSM निर्दिष्ट करणे .
सुरक्षित एफएसएम निर्दिष्ट करणे .
स्वयंचलित रॅम अनुमान . .
रॅम सुरू करणे . . . . . . . . . . . . . . . . . . . . . . . . . . . . 323
प्रकरण १०: डिझाइन-स्तरीय ऑप्टिमायझेशन निर्दिष्ट करणे
ऑप्टिमायझेशनसाठी टिप्स . .
रीटायमिंग .ampले . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . ३३८
ऑब्जेक्ट्सना ऑप्टिमाइझ होण्यापासून वाचवणे . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . ३४६
फॅनआउट ऑप्टिमायझेशन करणे . . . . . . . . . . . . . . . . . . . . . ३५०
संसाधने सामायिक करणे .
I/Os घालणे .
स्टेट मशीन्स ऑप्टिमायझ करणे . . . . . 354 FSM एक्सप्लोरर चालवणे .
प्रोब्स घालणे .

सोर्स कोडमध्ये प्रोब निर्दिष्ट करणे .
प्रकरण ११: संकलन बिंदूंसह कार्य करणे
कंपाईल पॉइंट बेसिक्स .tagकंपाइल पॉइंट डिझाइनचे नियम . . . . . . . . . . . . . . . 366 कंपाईल पॉइंट प्रकार .
कंपाइल पॉइंट सिंथेसिसची मूलतत्त्वे . Files . . . . . . . 375 कंपाइल पॉइंट सिंथेसिस .
संकलन बिंदूंचे संश्लेषण करणे . File कंपाइल पॉइंट्ससाठी . . . . . . . . . . . . . . . . . ३९३
इतर वैशिष्ट्यांसह कंपाइल पॉइंट्स वापरणे.
वाढत्या प्रमाणात पुनर्संश्लेषण करणे .
प्रकरण १२: आयपी इनपुटसह काम करणे
SYNCore सह IP जनरेट करणे . . . . . . . . . . . . . . 402 SYNCore सह बाइट-सक्षम RAM निर्दिष्ट करणे . . ४२७ SYNCore सह काउंटर निर्दिष्ट करणे .
सिनोप्सिस एफपीजीए आयपी एन्क्रिप्शन फ्लो .view सायनोप्सिस एफपीजीए आयपी फ्लोचा .
एन्क्रिप्टेड आयपीसह काम करणे.

तुमचा आयपी एन्क्रिप्ट करणे . . ४५३ स्क्रिप्ट आउटपुट पद्धत निर्दिष्ट करणे .
हायपर सोर्स वापरणे . . . . . . . . . . . 460 आयपीच्या डिझाइन पदानुक्रमाद्वारे थ्रेडिंग सिग्नल . . . . . . . . . . . . . . . . . . . . . . . . 460
प्रकरण १३: उत्पादकतेसाठी प्रक्रियांचे अनुकूलन
बॅच मोड वापरणे . File . . . ४६९
Tcl स्क्रिप्ट्स आणि कमांडसह काम करणे . . . . . . . . 472 समांतर कामांची संख्या निश्चित करणे . ४७६ अनेक लक्ष्य तंत्रज्ञान वापरून पाहण्यासाठी Tcl व्हेरिएबल्स वापरणे.
synhooks.tcl सह स्वयंचलित प्रवाह . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 479
प्रकरण १४: मल्टीप्रोसेसिंग वापरणे
कंपाइल पॉइंट्ससह मल्टीप्रोसेसिंग . . . . . . . . . . ४८५
प्रकरण १५: मायक्रोसेमी डिझाइनसाठी ऑप्टिमायझेशन
मायक्रोसेमी डिझाइन्स ऑप्टिमायझ करणे . . . . . . . . 488 राधार्ड डिझाइन्ससह काम करणे .
प्रकरण १६: संश्लेषण आउटपुटसह कार्य करणे
पी अँड आर टूल्सना माहिती देणे .

पिन स्थाने निर्दिष्ट करणे .
विक्रेता-विशिष्ट आउटपुट जनरेट करणे . . . . . . ४९७
प्रकरण १७: संश्लेषणोत्तर ऑपरेशन्स चालवणे
संश्लेषणानंतर स्वयंचलितपणे पी अँड आर चालवणे .
आयडेंटिफाई टूल्ससह काम करणे . .
व्हीसीएस टूलसह सिम्युलेट करणे .

प्रकरण ५
परिचय
Synplify Pro® सॉफ्टवेअरची ही ओळख खालील गोष्टींचे वर्णन करते:
· सारांश FPGA आणि प्रोटोटाइपिंग उत्पादने, पृष्ठ १६ वर · दस्तऐवजाची व्याप्ती, पृष्ठ २१ वर · सुरुवात करणे, पृष्ठ २२ वर · वापरकर्ता इंटरफेस संपलाview, पृष्ठ 24 वर

धडा 1: परिचय

सिनोप्सिस एफपीजीए आणि प्रोटोटाइपिंग उत्पादने

सिनोप्सिस एफपीजीए आणि प्रोटोटाइपिंग उत्पादने
खालील आकृती Synopsys FPGA आणि प्रोटोटाइपिंग उत्पादनांच्या कुटुंबाचे प्रदर्शन करते.

सिनोप्सिस एफपीजीए आणि प्रोटोटाइपिंग उत्पादने

धडा 1: परिचय

FPGA अंमलबजावणी साधने
Synplify Pro आणि Synplify Premier उत्पादने ही RTL संश्लेषण साधने आहेत जी विशेषतः FPGAs (फील्ड प्रोग्रामेबल गेट अ‍ॅरे) आणि CPLDs (जटिल प्रोग्रामेबल लॉजिक डिव्हाइसेस) साठी डिझाइन केलेली आहेत.

सिन्प्लिफाय प्रो सिंथेसिस सॉफ्टवेअर
सिन्प्लिफाय प्रो एफपीजीए सिंथेसिस सॉफ्टवेअर हे उच्च-कार्यक्षमता, किफायतशीर एफपीजीए डिझाइन तयार करण्यासाठी वास्तविक उद्योग मानक आहे. ते अद्वितीय आहे
बिहेवियर एक्सट्रॅक्टिंग सिंथेसिस टेक्नॉलॉजी® (बेस्ट) अल्गोरिदम, परफॉर्म करा
विशिष्ट FPGA लॉजिकमध्ये RTL कोडचे संश्लेषण करण्यापूर्वी उच्च-स्तरीय ऑप्टिमायझेशन. हा दृष्टिकोन FPGA मध्ये उत्कृष्ट ऑप्टिमायझेशन, जलद रनटाइम आणि खूप मोठ्या डिझाइन हाताळण्याची क्षमता प्रदान करतो. Synplify Pro सॉफ्टवेअर सिस्टमव्हेरिलॉग आणि VHDL २००८ सह नवीनतम VHDL आणि Verilog भाषा रचनांना समर्थन देते. हे साधन तंत्रज्ञानापासून स्वतंत्र आहे जे एकाच डिझाइन प्रकल्पातून FPGA डिव्हाइसेस आणि विक्रेत्यांमध्ये जलद आणि सोपे रीटार्गेटिंग करण्यास अनुमती देते.

सिन्प्लिफाय प्रीमियर सिंथेसिस सॉफ्टवेअर
सिन्प्लिफाय प्रीमियर कार्यक्षमता ही सिन्प्लिफाय प्रो टूलचा एक सुपरसेट आहे, जी अंतिम FPGA अंमलबजावणी आणि डीबग वातावरण प्रदान करते. यात प्रगत FPGA डिझायनर्ससाठी साधने आणि तंत्रज्ञानाचा एक व्यापक संच समाविष्ट आहे आणि सिंगल FPGA-आधारित प्रोटोटाइप लक्ष्यित करणाऱ्या ASIC प्रोटोटाइपर्ससाठी संश्लेषण इंजिन म्हणून देखील काम करते.
सिन्प्लिफाय प्रीमियर उत्पादन FPGA डिझायनर्स आणि ASIC प्रोटोटाइपर्सना डिझाइन अंमलबजावणी आणि डीबगच्या सर्वात कार्यक्षम पद्धतीसह एकल FPGAs लक्ष्यित करते. डिझाइन अंमलबजावणीच्या बाजूने, त्यात टाइमिंग क्लोजर, लॉजिक व्हेरिफिकेशन, IP वापर, ASIC कंपॅटिबिलिटी आणि DSP इम्प्लीमेंटेशनसाठी कार्यक्षमता तसेच FPGA विक्रेता बॅक-एंड टूल्ससह घट्ट एकत्रीकरण समाविष्ट आहे. डीबगच्या बाजूने, ते FPGAs च्या इन-सिस्टम पडताळणीची तरतूद करते जे डीबग प्रक्रियेला नाटकीयरित्या गती देते आणि त्यात अविश्वसनीय डिझाइन समस्या शोधण्यासाठी जलद आणि वाढीव पद्धत देखील समाविष्ट करते.

Synopsys FPGA टूलची वैशिष्ट्ये
हे टेबल Synplify Pro, Synplify, Synplify Premier आणि Synplify Premier with Design Planner उत्पादनांमधील प्रमुख कार्यक्षमतेमध्ये फरक करते.

धडा 1: परिचय

सिनोप्सिस एफपीजीए आणि प्रोटोटाइपिंग उत्पादने

सिन्प्लिफाय सिन्प्लिफाय प्रो

कामगिरी

वर्तन निष्कर्षण संश्लेषण

टेक्नॉलॉजी® (बेस्ट™)

विक्रेत्याने तयार केलेला कोर/आयपी

समर्थन (काही तंत्रज्ञान)

एफएसएम कंपायलर

एफएसएम एक्सप्लोरर

गेटेड घड्याळ रूपांतरण

पाइपलाइनिंगची नोंदणी करा

नोंदणी रीटाइमिंग

SCOPE® प्रतिबंध प्रवेश

उच्च विश्वसनीयता वैशिष्ट्ये

एकात्मिक ठिकाण आणि मार्ग

विश्लेषण

एचडीएल विश्लेषक®

पर्याय

वेळेचे विश्लेषण करणारे

पॉइंट टू पॉइंट

FSM Viewer

क्रॉसप्रोबिंग

प्रोब पॉइंट निर्मिती

ओळख® इन्स्ट्रुमेंटर

डीबगर ओळखा

पॉवर विश्लेषण (SAIF)

शारीरिक रचना

डिझाइन प्लॅन File

प्रदेशांना लॉजिक असाइनमेंट

सिन्प्लिफाय प्रीमियर
x
x
xxxxxxx
xx
xxxxxx

सिन्प्लिफाय प्रीमियर डीपी
x
x
xxxxxxx
xx
xxxxxx
xx

सिनोप्सिस एफपीजीए आणि प्रोटोटाइपिंग उत्पादने

धडा 1: परिचय

क्षेत्र अंदाज आणि प्रदेश क्षमता पिन असाइनमेंट भौतिक ऑप्टिमायझेशन भौतिक संश्लेषण भौतिक विश्लेषक सारांश डिझाइनवेअर® फाउंडेशन लायब्ररी रनटाइम पदानुक्रमिक डिझाइन वर्धित ऑप्टिमायझेशन जलद संश्लेषण मल्टीप्रोसेसिंग त्रुटी टीम डिझाइनवर संकलन करा मिश्र भाषा डिझाइन संकलन करा बिंदू पदानुक्रमिक डिझाइन खरे बॅच मोड (फक्त फ्लोटिंग परवाने) GUI बॅच मोड (फ्लोटिंग परवाने) बॅच मोड P&R P&R डेटाचे बॅक-अ‍ॅनोटेशन औपचारिक पडताळणी

सिन्प्लिफाय सिन्प्लिफाय प्रो

xxxx

–

एकत्रीकरण ओळखा

मर्यादित

सिन्प्लिफाय प्रीमियर
xxx
xxxxx
xxxx
x
x लॉजिक सिंथेसिस मोड x

सिन्प्लिफाय प्रीमियर डीपी
x
xxxxx
xxxxx
xxxx
x
xx लॉजिक सिंथेसिस मोड
x

धडा 1: परिचय

सिनोप्सिस एफपीजीए आणि प्रोटोटाइपिंग उत्पादने

पी अँड आर डेटा डिझाइन एन्व्हायर्नमेंट टेक्स्ट एडिटरचे बॅक-एनोटेशन View वॉच विंडो मेसेज विंडो टीसीएल विंडो मल्टीपल इम्प्लीमेंटेशन्स विक्रेता तंत्रज्ञान समर्थन प्रोटोटाइपिंग वैशिष्ट्ये रनटाइम वैशिष्ट्ये कंपाइल पॉइंट्स गेटेड क्लॉक रूपांतरण कंपाइल ऑन एरर

सिन्प्लिफाय सिन्प्लिफाय प्रो

सिन्प्लिफाय प्रीमियर
xxxxx निवडले
xxxx

सिन्प्लिफाय प्रीमियर डीपी
x
xxxxx निवडले
xxxx

दस्तऐवजाची व्याप्ती

धडा 1: परिचय

दस्तऐवजाची व्याप्ती
या दस्तऐवजाची व्याप्ती आणि अपेक्षित प्रेक्षकांचे वर्णन खालीलप्रमाणे केले आहे.

कागदपत्रांचा संच
ही वापरकर्ता मार्गदर्शक एका दस्तऐवज संचाचा भाग आहे ज्यामध्ये एक संदर्भ पुस्तिका आणि एक ट्यूटोरियल समाविष्ट आहे. हे संचातील इतर दस्तऐवजांसह वापरण्यासाठी आहे. ते सामान्य कार्ये पूर्ण करण्यासाठी Synopsys FPGA सॉफ्टवेअर कसे वापरायचे याचे वर्णन करण्यावर लक्ष केंद्रित करते. याचा अर्थ पुढील गोष्टी सूचित होतात:
· वापरकर्ता मार्गदर्शक फक्त सामान्य कामे करण्यासाठी आवश्यक असलेल्या पर्यायांचे स्पष्टीकरण देतो.
मॅन्युअलमध्ये वर्णन केलेले आहे. ते प्रत्येक उपलब्ध कमांड आणि पर्यायाचे वर्णन करत नाही. सर्व कमांड पर्याय आणि वाक्यरचना यांच्या संपूर्ण वर्णनासाठी, वापरकर्ता इंटरफेस पहा.view Synopsys FPGA सिंथेसिस संदर्भ पुस्तिका मधील प्रकरण.
· वापरकर्ता मार्गदर्शकामध्ये कार्य-आधारित माहिती आहे. तपशीलवार माहितीसाठी
माहिती कशी व्यवस्थित केली जाते, पृष्ठ २२ वर मदत मिळवणे पहा.

प्रेक्षक
Synplify Pro सॉफ्टवेअर टूल हे FPGA सिस्टम डेव्हलपरसाठी आहे. असे गृहीत धरले जाते की तुम्हाला खालील गोष्टींची माहिती आहे:
· डिझाइन संश्लेषण · आरटीएल · एफपीजीए · व्हेरिलॉग/व्हीएचडीएल

धडा 1: परिचय

प्रारंभ करणे

प्रारंभ करणे
हा विभाग तुम्हाला Synopsys FPGA सिंथेसिस सॉफ्टवेअर कसे सुरू करायचे ते दाखवतो. ते खालील विषयांचे वर्णन करते, परंतु परवाना आणि स्थापनेबद्दलच्या इंस्टॉलेशन सूचनांमधील माहितीची जागा घेत नाही:
· सॉफ्टवेअर सुरू करणे, पृष्ठ २२ वर · मदत मिळवणे, पृष्ठ २२ वर

सॉफ्टवेअर सुरू करत आहे
१. जर तुम्ही आधीच असे केले नसेल, तर इंस्टॉलेशन सूचनांनुसार Synopsys FPGA सिंथेसिस सॉफ्टवेअर इन्स्टॉल करा.
२. सॉफ्टवेअर सुरू करा.
जर तुम्ही विंडोज प्लॅटफॉर्मवर काम करत असाल तर निवडा
स्टार्ट बटणावरून प्रोग्राम्स->सिनोप्सिस->प्रॉडक्ट व्हर्जन.
जर तुम्ही UNIX प्लॅटफॉर्मवर काम करत असाल तर योग्य टाइप करा
कमांड लाइनवर कमांड:
सिन्प्लिफाय_प्रो
· ही कमांड सिंथेसिस टूल सुरू करते आणि प्रोजेक्ट विंडो उघडते. जर
जर तुम्ही सॉफ्टवेअर आधी चालवले असेल, तर विंडो मागील प्रोजेक्ट दाखवते. इंटरफेसबद्दल अधिक माहितीसाठी, वापरकर्ता इंटरफेस पहा.view संदर्भ पुस्तिकेचा अध्याय.

मदत मिळत आहे
Synopsys Support ला कॉल करण्यापूर्वी, दस्तऐवजीकृत माहिती पहा. तुम्ही मदत मेनूमधून ऑनलाइन माहिती मिळवू शकता किंवा PDF आवृत्ती पाहू शकता. खालील तक्ता तुम्हाला माहिती कशी व्यवस्थित केली जाते ते दाखवतो.

प्रारंभ करणे
मदतीसाठी... सॉफ्टवेअर वैशिष्ट्ये वापरणे कसे...
प्रवाह माहिती
त्रुटी संदेश परवाना गुणधर्म आणि निर्देश संश्लेषण वैशिष्ट्ये भाषा आणि वाक्यरचना Tcl वाक्यरचना Tcl संश्लेषण आदेश उत्पादन अद्यतने

धडा 1: परिचय
पहा... Synopsys FPGA Synthesis वापरकर्ता मार्गदर्शक Synopsys FPGA Synthesis वापरकर्ता मार्गदर्शक, समर्थनावरील अनुप्रयोग नोट्स web साइट सिनोप्सिस एफपीजीए सिंथेसिस वापरकर्ता मार्गदर्शक, सपोर्टवरील अनुप्रयोग नोट्स web साइट ऑनलाइन मदत (मदत->त्रुटी संदेश निवडा) Synopsys SolvNet Webसाइट सिनोप्सीज एफपीजीए सिंथेसिस रेफरन्स मॅन्युअल सिनोप्सीज एफपीजीए सिंथेसिस रेफरन्स मॅन्युअल सिनोप्सीज एफपीजीए सिंथेसिस रेफरन्स मॅन्युअल ऑनलाइन मदत (मदत->टीसीएल मदत निवडा) सिनोप्सीज एफपीजीए सिंथेसिस रेफरन्स मॅन्युअल सिनोप्सीज एफपीजीए सिंथेसिस रेफरन्स मॅन्युअल (Web मेनू कमांड)

धडा 1: परिचय

वापरकर्ता इंटरफेस ओव्हरview

वापरकर्ता इंटरफेस ओव्हरview
वापरकर्ता इंटरफेस (UI) मध्ये एक मुख्य विंडो असते, ज्याला प्रोजेक्ट म्हणतात. view, आणि विशेष खिडक्या किंवा viewवेगवेगळ्या कामांसाठी. प्रत्येक वैशिष्ट्यांबद्दल तपशीलांसाठी, प्रकरण २, वापरकर्ता इंटरफेस पहाview Synopsys FPGA सिंथेसिस संदर्भ पुस्तिका.

सिन्प्लिफाय प्रो इंटरफेस

बटण पॅनेल

टूलबार प्रकल्प view

स्थिती

अंमलबजावणीचे निकाल view

अ‍ॅक्सेस करण्यासाठी टॅब views

Tcl स्क्रिप्ट/मेसेजेस विंडो LO

वॉच विंडो

प्रकरण ५
FPGA संश्लेषण डिझाइन प्रवाह
या प्रकरणात पृष्ठ २६ वर लॉजिक सिंथेसिस डिझाइन फ्लोचे वर्णन केले आहे.

प्रकरण २: FPGA संश्लेषण डिझाइन प्रवाह

लॉजिक सिंथेसिस डिझाइन फ्लो

Synopsys FPGA टूल्स प्रथम RTL सोर्सला तंत्रज्ञान-स्वतंत्र लॉजिक स्ट्रक्चर्समध्ये संकलित करून लॉजिकचे संश्लेषण करतात आणि नंतर तंत्रज्ञान-विशिष्ट संसाधनांमध्ये लॉजिकचे ऑप्टिमाइझिंग आणि मॅपिंग करतात. लॉजिक सिंथेसिसनंतर, टूल विक्रेता-विशिष्ट नेटलिस्ट आणि कंस्ट्रेंट तयार करते. file जे तुम्ही प्लेस-अँड-रूट (P&R) टूलमध्ये इनपुट म्हणून वापरू शकता.
खालील आकृती लॉजिक सिंथेसिससाठी वापरले जाणारे टप्पे आणि साधने आणि काही प्रमुख इनपुट आणि आउटपुट दर्शविते. तुम्ही या प्रवाहासाठी Synplify Pro सिंथेसिस सॉफ्टवेअर वापरू शकता. परस्परसंवादी वेळेचे विश्लेषण पर्यायी आहे. जरी प्रवाह विक्रेत्याची मर्यादा दर्शवितो. files हे P&R टूलमध्ये थेट इनपुट म्हणून वापरले जातात, तर तुम्ही हे जोडावेत fileब्लॅक बॉक्सच्या वेळेसाठी संश्लेषण प्रकल्पासाठी.

सिनोप्सिस एफपीजीए टूल

RTL

आरटीएल संकलन

FDC

लॉजिक सिंथेसिस

संश्लेषित नेटलिस्ट संश्लेषण मर्यादा विक्रेत्या मर्यादा
विक्रेता साधन
ठिकाण आणि मार्ग

लॉजिक सिंथेसिस प्रक्रिया

विशिष्ट डिझाइनवर आधारित चरण-दर-चरण सूचनांसह डिझाइन प्रवाहासाठी

डेटा, वरून ट्यूटोरियल डाउनलोड करा webसाइट. खालील चरणांचा सारांश

डिझाइनचे संश्लेषण करण्याची प्रक्रिया, जी मध्ये देखील दर्शविली आहे

पुढील आकृती.

1. एक प्रकल्प तयार करा.

२. स्रोत जोडा fileप्रकल्पासाठी एस.

लॉजिक सिंथेसिस डिझाइन फ्लो

प्रकरण २: FPGA संश्लेषण डिझाइन प्रवाह

३. डिझाइनसाठी गुणधर्म आणि मर्यादा सेट करा.
४. अंमलबजावणी पर्याय संवाद बॉक्समध्ये अंमलबजावणीसाठी पर्याय सेट करा.
५. लॉजिक सिंथेसिस चालविण्यासाठी रन वर क्लिक करा.
६. लॉग सारख्या साधनांचा वापर करून निकालांचे विश्लेषण करा. file, एचडीएल विश्लेषक योजनाबद्ध views, मेसेज विंडो आणि वॉच विंडो.
डिझाइन पूर्ण केल्यानंतर, तुम्ही आउटपुट वापरू शकता fileविक्रेता टूलसह प्लेस-अँड-रूट चालवणे आणि FPGA अंमलात आणणे.
खालील आकृती प्रवाहातील मुख्य पायऱ्या दर्शवते:

प्रकल्प तयार करा
स्त्रोत जोडा Files
मर्यादा सेट करा
पर्याय सेट करा
सॉफ्टवेअर चालवा
निकालांचे विश्लेषण करा, ध्येये साध्य झाली नाहीत का?
हो ठिकाण आणि मार्ग

प्रकरण २: FPGA संश्लेषण डिझाइन प्रवाह

लॉजिक सिंथेसिस डिझाइन फ्लो

प्रकरण ५
इनपुट तयार करणे
जेव्हा तुम्ही डिझाइन संश्लेषित करता तेव्हा तुम्हाला दोन प्रकारचे सेट अप करावे लागतात fileएस: एचडीएल fileतुमच्या डिझाइन आणि प्रकल्पाचे वर्णन करणारे fileडिझाइन व्यवस्थापित करण्यासाठी. या प्रकरणात हे सेट करण्यासाठी प्रक्रियांचे वर्णन केले आहे files आणि प्रकल्प. यात खालील गोष्टींचा समावेश आहे:
· एचडीएल स्रोत सेट करणे Files, पृष्ठ ३० वर · मिश्र भाषा स्रोत वापरणे Fileपृष्ठ ४४ वर · वाढीव कंपायलर वापरणे, पृष्ठ ४९ वर · स्ट्रक्चरल व्हेरिलॉग फ्लो वापरणे, पृष्ठ ५१ वर · मर्यादांसह कार्य करणे Files, पृष्ठ 53 वर

प्रकरण ३: इनपुट तयार करणे

एचडीएल स्रोत सेट करणे Files

एचडीएल स्रोत सेट करणे Files
हा विभाग तुमचा स्रोत कसा सेट करायचा याचे वर्णन करतो. fileप्रकल्प file सेटअपचे वर्णन सेट अप प्रोजेक्ट मध्ये केले आहे. Fileपृष्ठ ५८ वर. स्रोत files व्हेरिलॉग किंवा व्हीएचडीएल मध्ये असू शकतात. रचना करण्याबद्दल माहितीसाठी fileसंश्लेषणासाठी, संदर्भ पुस्तिका पहा. हा विभाग खालील विषयांवर चर्चा करतो:
· एचडीएल स्रोत तयार करणे Fileपृष्ठ ३० वर · संदर्भ मदत संपादक वापरणे, पृष्ठ ३२ वर · HDL स्रोत तपासणे Files, पृष्ठ ३४ वर · HDL स्त्रोत संपादित करणे Fileपृष्ठ ३५ वर बिल्ट-इन टेक्स्ट एडिटरसह s · पृष्ठ ४१ वर बाह्य टेक्स्ट एडिटर वापरणे · पृष्ठ ३९ वर एडिटिंग विंडो प्राधान्ये सेट करणे · व्हेरिलॉग लायब्ररीसाठी लायब्ररी एक्सटेंशन वापरणे Files, पृष्ठ 42 वर

एचडीएल स्रोत तयार करणे Files
हा विभाग स्त्रोत तयार करण्यासाठी बिल्ट-इन टेक्स्ट एडिटर कसा वापरायचा याचे वर्णन करतो. files, परंतु काय आहे याच्या तपशीलात जात नाही fileमध्ये समाविष्ट आहे. तुम्ही काय समाविष्ट करू शकता आणि काय समाविष्ट करू शकत नाही याबद्दल तपशीलांसाठी, तसेच विक्रेत्या-विशिष्ट माहितीसाठी, संदर्भ पुस्तिका पहा. जर तुमच्याकडे आधीच स्रोत असेल तर files, तुम्ही वाक्यरचना तपासण्यासाठी किंवा संपादित करण्यासाठी टेक्स्ट एडिटर वापरू शकता file (एचडीएल स्रोत तपासणे पहा) Fileपृष्ठ ३४ वर आणि एचडीएल स्त्रोत संपादित करणे Fileपृष्ठ ३५ वर, बिल्ट-इन टेक्स्ट एडिटरसह).
तुम्ही तुमच्या सोर्ससाठी व्हेरिलॉग किंवा व्हीएचडीएल वापरू शकता. files द files मध्ये v (Verilog) किंवा vhd (VHDL) असते. file अनुक्रमे एक्सटेंशन. तुम्ही व्हेरिलॉग आणि व्हीएचडीएल वापरू शकता fileसमान डिझाइनमध्ये. व्हेरिलॉग आणि व्हीएचडीएल इनपुटचे मिश्रण वापरण्याबद्दल माहितीसाठी files, मिश्र भाषेचा स्रोत वापरणे पहा Files, पृष्ठ 44 वर.
१. नवीन स्रोत तयार करणे file एकतर HDL वर क्लिक करा file चिन्ह ( ) वर क्लिक करा किंवा पुढील गोष्टी करा:
निवडा File->नवीन किंवा Ctrl-n दाबा.
नवीन संवाद बॉक्समध्ये, स्त्रोताचा प्रकार निवडा. file तुम्हाला निर्माण करायचे आहे,
व्हेरिलॉग किंवा व्हीएचडीएल. नाही, तुम्ही व्हेरिलॉग डिझाइनसाठी कॉन्टेक्स्ट हेल्प एडिटर वापरू शकता ज्यामध्ये सोर्समध्ये सिस्टमव्हेरिलॉग कन्स्ट्रक्ट्स आहेत.

एचडीएल स्रोत सेट करणे Files

प्रकरण ३: इनपुट तयार करणे

file. अधिक माहितीसाठी, पृष्ठ ३२ वरील संदर्भ मदत संपादक वापरणे पहा.
जर तुम्ही व्हेरिलॉग २००१ फॉरमॅट किंवा सिस्टम व्हेरिलॉग वापरत असाल, तर सिंथेसिस (प्रोजेक्ट->इम्प्लीमेंटेशन ऑप्शन्स->व्हेरिलॉग टॅब) चालवण्यापूर्वी व्हेरिलॉग २००१ किंवा सिस्टम व्हेरिलॉग पर्याय सक्षम करा. डीफॉल्ट व्हेरिलॉग file नवीन प्रकल्पांसाठी फॉरमॅट सिस्टमव्हेरिलॉग आहे.

साठी नाव आणि स्थान टाइप करा file आणि ओके वर क्लिक करा. एक रिक्त संपादन
डावीकडे ओळी क्रमांकांसह विंडो उघडते.
२. विंडोमध्ये स्त्रोत माहिती टाइप करा, किंवा ती कट आणि पेस्ट करा. HDL स्त्रोत संपादित करणे पहा. Fileएडिटिंग विंडोमध्ये काम करण्याबद्दल अधिक माहितीसाठी पृष्ठ ३५ वर बिल्ट-इन टेक्स्ट एडिटरसह कनेक्ट करा.

प्रकरण ३: इनपुट तयार करणे

एचडीएल स्रोत सेट करणे Files

सर्वोत्तम संश्लेषण परिणामांसाठी, संदर्भ पुस्तिका तपासा आणि तुम्ही उपलब्ध रचना आणि विक्रेता-विशिष्ट गुणधर्म आणि निर्देश प्रभावीपणे वापरत आहात याची खात्री करा.
3. जतन करा file निवडून File->सेव्ह करा किंवा सेव्ह आयकॉन ( ).
एकदा तुम्ही स्रोत तयार केला की file, तुम्ही HDL सोर्स तपासत आहे मध्ये वर्णन केल्याप्रमाणे, तुमच्याकडे योग्य वाक्यरचना आहे का ते तपासू शकता. Files, पृष्ठ 34 वर.

संदर्भ मदत संपादक वापरणे
जेव्हा तुम्ही व्हेरिलॉग डिझाइन तयार करता किंवा उघडता file, सोर्समध्ये Verilog/SystemVerilog रचनांसह कोड करण्यास मदत करण्यासाठी विंडोच्या तळाशी असलेले संदर्भ मदत बटण वापरा. file किंवा तुमच्या Tcl मध्ये Tcl कंस्ट्रेंट कमांड file.
संदर्भ मदत संपादक वापरण्यासाठी:
१. हा टेक्स्ट एडिटर प्रदर्शित करण्यासाठी कॉन्टेक्स्ट हेल्प बटणावर क्लिक करा.

एचडीएल स्रोत सेट करणे Files

प्रकरण ३: इनपुट तयार करणे

२. जेव्हा तुम्ही विंडोच्या डाव्या बाजूला एखादी रचना निवडता तेव्हा त्या रचनासाठी ऑनलाइन मदत वर्णन प्रदर्शित होते. जर निवडलेल्या रचनामध्ये हे वैशिष्ट्य सक्षम केले असेल, तर विंडोच्या वरच्या बाजूला ऑनलाइन मदत विषय प्रदर्शित होतो आणि त्या रचनासाठी एक सामान्य कोड किंवा कमांड टेम्पलेट तळाशी प्रदर्शित होतो.

प्रकरण ३: इनपुट तयार करणे

एचडीएल स्रोत सेट करणे Files

३. इन्सर्ट टेम्पलेट बटण देखील सक्षम केले आहे. जेव्हा तुम्ही इन्सर्ट टेम्पलेट बटणावर क्लिक करता, तेव्हा टेम्पलेट विंडोमध्ये दर्शविलेला कोड किंवा कमांड तुमच्या file कर्सरच्या ठिकाणी. हे तुम्हाला कोड किंवा कमांड सहजपणे घालता येईल आणि तुम्ही संश्लेषित करणार असलेल्या डिझाइनसाठी ते सुधारित करू शकेल.
४. जर तुम्हाला टेम्पलेटचे फक्त काही भाग कॉपी करायचे असतील, तर तुम्हाला जो कोड किंवा कमांड टाकायचा आहे तो निवडा आणि कॉपी वर क्लिक करा. त्यानंतर तुम्ही तो तुमच्या मध्ये पेस्ट करू शकता. file.

एचडीएल स्रोत तपासत आहे Files

हे सॉफ्टवेअर तुमचा एचडीएल स्रोत आपोआप तपासते. files जेव्हा ते संकलित करते तेव्हा वापरता येते, परंतु जर तुम्हाला संश्लेषणापूर्वी तुमचा सोर्स कोड तपासायचा असेल तर खालील प्रक्रिया वापरा. संश्लेषण सॉफ्टवेअरमध्ये तुम्ही दोन प्रकारच्या तपासणी करता: वाक्यरचना आणि संश्लेषण.

१. स्रोत निवडा fileतुम्हाला तपासायचे आहे का?
सर्व स्रोत तपासण्यासाठी fileप्रोजेक्टमध्ये, सर्वांची निवड रद्द करा fileमध्ये s
प्रकल्प यादी, आणि खात्री करा की यापैकी काहीही नाही files सक्रिय विंडोमध्ये उघडे आहेत. जर तुमच्याकडे सक्रिय स्रोत असेल तर file, सॉफ्टवेअर फक्त सक्रिय तपासते file.
एकच तपासण्यासाठी file, उघडा file सह File-> उघडा किंवा डबल-क्लिक करा
file प्रोजेक्ट विंडोमध्ये. जर तुमच्याकडे एकापेक्षा जास्त असतील तर file उघडा आणि त्यापैकी फक्त एक तपासायचा असेल तर तुमचा कर्सर योग्य ठिकाणी ठेवा file विंडो सक्रिय आहे याची खात्री करण्यासाठी.

२. वाक्यरचना तपासण्यासाठी, Run->Syntax Check निवडा किंवा Shift+F2 दाबा.

हे सॉफ्टवेअर चुकीचे कीवर्ड आणि विरामचिन्हे यासारख्या वाक्यरचना त्रुटी शोधते आणि कोणत्याही त्रुटी वेगळ्या लॉगमध्ये नोंदवते. file (syntax.log). जर कोणत्याही त्रुटी आढळल्या नाहीत, तर याच्या तळाशी यशस्वी वाक्यरचना तपासणी नोंदवली जाते. file.

३. सिंथेसिस चेक चालवण्यासाठी, रन->सिंथेसिस चेक निवडा किंवा Shift+F3 दाबा.

सॉफ्टवेअर हार्डवेअरशी संबंधित त्रुटी शोधते जसे की चुकीच्या पद्धतीने कोड केलेले

फ्लिप-फ्लॉप करते आणि कोणत्याही त्रुटी वेगळ्या लॉगमध्ये नोंदवते. file (syntax.log). जर असेल तर

कोणत्याही त्रुटी नाहीत, याच्या तळाशी यशस्वी वाक्यरचना तपासणी नोंदवली आहे

file.

Re. पुन्हाview syntax.log उघडून त्रुटी दूर करा. file जेव्हा विचारले जाईल आणि त्रुटी संदेश शोधण्यासाठी शोधा वापरा (@E शोधा). वर डबल-क्लिक करा

एचडीएल स्रोत सेट करणे Files

प्रकरण ३: इनपुट तयार करणे

५-वर्णांचा एरर कोड किंवा मेसेज टेक्स्टवर क्लिक करा आणि ऑनलाइन एरर मेसेज मदत प्रदर्शित करण्यासाठी F5 दाबा.
५. syntax.log मधील मेसेज टेक्स्टवर डबल-क्लिक करून एररसाठी जबाबदार कोडचा भाग शोधा. file. टेक्स्ट एडिटर विंडो योग्य स्त्रोत उघडते file आणि त्रुटी निर्माण करणारा कोड हायलाइट करतो.
६. सर्व वाक्यरचना आणि संश्लेषण त्रुटी दुरुस्त होईपर्यंत चरण ४ आणि ५ पुन्हा करा.
संदेशांना त्रुटी, इशारे किंवा नोट्स म्हणून वर्गीकृत केले जाऊ शकते. पुन्हाview सर्व संदेश आणि कोणत्याही त्रुटींचे निराकरण करा. इशारे चुकांपेक्षा कमी गंभीर असतात, परंतु तुम्ही त्या सर्व सोडवल्या नसल्या तरीही त्या वाचल्या पाहिजेत आणि समजून घेतल्या पाहिजेत. नोट्स माहितीपूर्ण असतात आणि त्या सोडवण्याची आवश्यकता नसते.

एचडीएल स्रोत संपादित करत आहे Fileबिल्ट-इन टेक्स्ट एडिटरसह
बिल्ट-इन टेक्स्ट एडिटर तुमचा HDL सोर्स कोड तयार करणे सोपे करते, view ते वापरा, किंवा जेव्हा तुम्हाला त्रुटी दुरुस्त करायच्या असतील तेव्हा ते संपादित करा. जर तुम्हाला बाह्य मजकूर संपादक वापरायचा असेल, तर पृष्ठ ४१ वर बाह्य मजकूर संपादक वापरणे पहा.
१. स्रोत उघडण्यासाठी खालीलपैकी एक करा. file साठी viewसमर्थन किंवा संपादन:
पहिले आपोआप उघडण्यासाठी file त्रुटी असलेल्या यादीमध्ये, F5 दाबा.
विशिष्ट उघडण्यासाठी file, वर डबल-क्लिक करा file प्रोजेक्ट विंडोमध्ये किंवा
वापर File-> उघडा (Ctrl-o) आणि स्रोत निर्दिष्ट करा. file.
टेक्स्ट एडिटर विंडो उघडेल आणि सोर्स दाखवेल. file. रेषा क्रमांकित आहेत. कीवर्ड निळ्या रंगात आहेत आणि टिप्पण्या हिरव्या रंगात आहेत. स्ट्रिंग व्हॅल्यूज लाल रंगात आहेत. जर तुम्हाला हे रंग बदलायचे असतील तर पृष्ठ ३९ वर सेटिंग एडिटिंग विंडो प्राधान्ये पहा.

प्रकरण ३: इनपुट तयार करणे

एचडीएल स्रोत सेट करणे Files

२. संपादित करण्यासाठी file, विंडोमध्ये थेट टाइप करा.
हे टेबल तुम्ही वापरू शकता अशा सामान्य संपादन ऑपरेशन्सचा सारांश देते. तुम्ही कमांडऐवजी कीबोर्ड शॉर्टकट देखील वापरू शकता.

ते…

करा…

कट, कॉपी आणि पेस्ट करा; पॉपअपमधून कमांड निवडा (उजवे माऊस बटण वापरून कृती पूर्ववत करा किंवा पुन्हा करा) किंवा एडिट मेनूमधून.

एका विशिष्ट ओळीवर जा

Ctrl-g दाबा किंवा Edit->Go To निवडा, ओळ क्रमांक टाइप करा आणि OK वर क्लिक करा.

मजकूर शोधा

Ctrl-f दाबा किंवा Edit ->Find निवडा. तुम्हाला जो मजकूर शोधायचा आहे तो टाइप करा आणि OK वर क्लिक करा.

मजकूर बदला

Ctrl-h दाबा किंवा Edit->Replace निवडा. तुम्हाला जो मजकूर शोधायचा आहे आणि जो मजकूर तुम्हाला त्याऐवजी बदलायचा आहे तो टाइप करा. OK वर क्लिक करा.

कीवर्ड पूर्ण करा

कीवर्ड अद्वितीयपणे ओळखण्यासाठी पुरेसे अक्षरे टाइप करा आणि Esc दाबा.

उजवीकडे मजकूर इंडेंट करा ब्लॉक निवडा आणि टॅब दाबा. डावीकडे मजकूर इंडेंट करा LS ब्लॉक निवडा आणि शिफ्ट-टॅब दाबा.

अप्पर केसमध्ये बदला. मजकूर निवडा आणि नंतर एडिट->अ‍ॅडव्हान्स्ड ->अप्परकेस निवडा किंवा Ctrl-Shift-u दाबा.

एचडीएल स्रोत सेट करणे Files

प्रकरण ३: इनपुट तयार करणे

ला… लोअरकेसमध्ये बदला ब्लॉक टिप्पण्या जोडा
स्तंभ संपादित करा

करा…
मजकूर निवडा आणि नंतर Edit->Advanced ->Lowercase निवडा किंवा Ctrl-u दाबा.
टिप्पणी मजकुराच्या सुरुवातीला कर्सर ठेवा आणि संपादन->प्रगत->टिप्पणी कोड निवडा किंवा Alt-c दाबा.
Alt दाबा आणि डाव्या माऊस बटणाने कॉलम निवडा. काही प्लॅटफॉर्मवर, तुम्हाला Alt कार्यक्षमता मॅप केलेली की वापरावी लागते, जसे की मेटा किंवा डायमंड की.

३. पीडीएफ डॉक्युमेंटचा एखादा भाग कट आणि पेस्ट करण्यासाठी, टी-आकाराचा टेक्स्ट सिलेक्ट आयकॉन निवडा, तुम्हाला आवश्यक असलेला टेक्स्ट हायलाइट करा आणि तो कॉपी आणि पेस्ट करा तुमच्या file. टेक्स्ट सिलेक्ट आयकॉन तुम्हाला डॉक्युमेंटचे काही भाग निवडण्याची परवानगी देतो.
४. तुमच्या मध्ये बुकमार्क तयार करणे आणि त्यांच्यासोबत काम करणे file, खालील तक्ता पहा.
बुकमार्क हे लांब नेव्हिगेट करण्याचा एक सोयीस्कर मार्ग आहे files किंवा तुम्ही वारंवार वापरत असलेल्या कोडमधील बिंदूंवर जाण्यासाठी. या ऑपरेशन्ससाठी तुम्ही एडिट टूलबारमधील आयकॉन वापरू शकता. जर तुम्हाला तुमच्या विंडोच्या अगदी उजवीकडे एडिट टूलबार दिसत नसेल, तर इतर काही टूलबारचा आकार बदला.

करण्यासाठी… बुकमार्क घाला
बुकमार्क हटवा
सर्व बुकमार्क हटवा

करा…
तुम्हाला बुकमार्क करायच्या असलेल्या ओळीत कुठेही क्लिक करा. एडिट->टॉगल बुकमार्क निवडा, Ctrl-F2 दाबा, किंवा एडिट टूलबारमधील पहिला आयकॉन निवडा. त्या ओळीच्या सुरुवातीला बुकमार्क आहे हे दर्शविण्यासाठी ओळ क्रमांक हायलाइट केला जातो.
बुकमार्क असलेल्या ओळीत कुठेही क्लिक करा. एडिट->टॉगल बुकमार्क निवडा, Ctrl-F2 दाबा किंवा एडिट टूलबारमधील पहिला आयकॉन निवडा. बुकमार्क डिलीट केल्यानंतर ओळ क्रमांक हायलाइट केला जात नाही.
एडिट->सर्व बुकमार्क डिलीट करा निवडा, Ctrl-Shift-F2 दाबा किंवा एडिट टूलबारमधील शेवटचा आयकॉन निवडा. बुकमार्क डिलीट केल्यानंतर ओळींचे क्रमांक हायलाइट केले जात नाहीत.

प्रकरण ३: इनपुट तयार करणे

एचडीएल स्रोत सेट करणे Files

ते…
नेव्हिगेट करा a file बुकमार्क वापरणे

करा…
तुम्हाला हव्या असलेल्या बुकमार्कवर नेव्हिगेट करण्यासाठी एडिट मेनूमधील नेक्स्ट बुकमार्क (F2) आणि प्रिव्ह्यू बुकमार्क (Shift-F2) कमांड किंवा एडिट टूलबारमधील संबंधित आयकॉन वापरा.

५. चुका दुरुस्त करण्यासाठी किंवा पुन्हाview सोर्स कोडमध्ये इशारे असल्यास, पुढील गोष्टी करा:
एचडीएल उघडा. file डबल-क्लिक करून त्रुटी किंवा चेतावणीसह file
प्रकल्प यादीमध्ये.
पहिल्या त्रुटी, चेतावणी किंवा टीपवर जाण्यासाठी F5 दाबा file. येथे
एडिटिंग विंडोच्या तळाशी, तुम्हाला मेसेजचा मजकूर दिसेल.
पुढील त्रुटी, चेतावणी किंवा नोटवर जाण्यासाठी, रन->पुढील त्रुटी/चेतावणी निवडा.
किंवा F5 दाबा. जर आणखी संदेश नसतील तर file, तुम्हाला एडिटिंग विंडोच्या तळाशी "नो मोर एरर्स/वॉर्निंग्ज/नोट्स" असा संदेश दिसेल. रन->नेक्स्ट एरर/वॉर्निंग निवडा किंवा पुढील मध्ये एरर, वॉर्निंग किंवा नोट वर जाण्यासाठी F5 दाबा. file.
मागील एरर, चेतावणी किंवा टीपवर परत जाण्यासाठी, निवडा
चालवा->मागील त्रुटी/चेतावणी किंवा Shift-F5 दाबा.
६. त्रुटी संदेश आणण्यासाठी त्रुटीचे संपूर्ण वर्णन, चेतावणी किंवा टीप यासाठी मदत करा:
मजकूर-स्वरूप लॉग उघडा file (क्लिक करा View लॉग) आणि त्यावर डबल क्लिक करा
५-वर्णांचा एरर कोड किंवा मेसेज टेक्स्टवर क्लिक करा आणि F5 दाबा.
HTML लॉग उघडा. file आणि ५-वर्णांच्या एरर कोडवर क्लिक करा.
Tcl विंडोमध्ये, Messages टॅबवर क्लिक करा आणि 5-वर्णांवर क्लिक करा
आयडी कॉलममध्ये एरर कोड.
७. सोर्स कोड विंडोमधून इतर विंडोमध्ये क्रॉसप्रोब करणे views, उघडा view आणि कोडचा भाग निवडा. तपशीलांसाठी पृष्ठ २४६ वरील टेक्स्ट एडिटर विंडोमधील क्रॉसप्रोबिंग पहा.
८. सर्व त्रुटी दुरुस्त केल्यावर, निवडा File-> सेव्ह करा किंवा सेव्ह करण्यासाठी सेव्ह आयकॉनवर क्लिक करा file.

एचडीएल स्रोत सेट करणे Files

प्रकरण ३: इनपुट तयार करणे

संपादन विंडो प्राधान्ये सेट करणे
तुम्ही टेक्स्ट एडिटिंग विंडोमध्ये वापरलेले फॉन्ट आणि रंग कस्टमाइझ करू शकता.
१. पर्याय->संपादक पर्याय निवडा आणि सिनॉप्सिस एडिटर किंवा एक्सटर्नल एडिटर निवडा. एक्सटर्नल एडिटरबद्दल अधिक माहितीसाठी, पृष्ठ ४१ वर एक्सटर्नल टेक्स्ट एडिटर वापरणे पहा.
२. नंतर प्रकारानुसार file तुम्ही उघडताच, तुम्ही टेक्स्ट एडिटरसह वापरण्यासाठी पार्श्वभूमी, वाक्यरचना रंग आणि फॉन्ट प्राधान्ये सेट करू शकता.

टीप: त्यानंतर, तुम्ही यासाठी सेट केलेल्या मजकूर संपादन प्राधान्ये file सर्वांना लागू होईल fileयाचे file प्रकार

प्रोजेक्टसाठी प्राधान्ये सेट करण्यासाठी टेक्स्ट एडिटिंग विंडोचा वापर केला जाऊ शकतो. files, स्रोत files (व्हेरिलॉग/व्हीएचडीएल), लॉग fileएस, टीसीएल files, बंधन files, किंवा इतर डीफॉल्ट fileएडिटर ऑप्शन्स डायलॉग बॉक्समधून s.
३. तुम्ही काही सामान्य वाक्यरचना पर्यायांसाठी वाक्यरचना रंग सेट करू शकता, जसे की कीवर्ड, स्ट्रिंग आणि टिप्पण्या. उदाहरणार्थampलॉग मध्ये le file, इशारे आणि त्रुटी सहज ओळखण्यासाठी रंग-कोड केल्या जाऊ शकतात.
रंग पॅलेट प्रदर्शित करण्यासाठी सिंटॅक्स कलरिंग फील्डमधील संबंधित ऑब्जेक्टसाठी फोरग्राउंड किंवा बॅकग्राउंड फील्डमध्ये क्लिक करा.

प्रकरण ३: इनपुट तयार करणे

एचडीएल स्रोत सेट करणे Files

तुम्ही मूलभूत रंग निवडू शकता किंवा कस्टम रंग परिभाषित करू शकता आणि ते तुमच्या कस्टम रंग पॅलेटमध्ये जोडू शकता. तुमचा इच्छित रंग निवडण्यासाठी ओके वर क्लिक करा.
४. टेक्स्ट एडिटरसाठी फॉन्ट आणि फॉन्ट आकार सेट करण्यासाठी, पुल-डाउन मेनू वापरा.
५. टॅब सेटिंग्ज सक्षम करण्यासाठी Keep Tabs तपासा, नंतर टॅब आकारासाठी वर किंवा खाली बाण वापरून टॅब स्पेसिंग सेट करा.

LO 6. एडिटर ऑप्शन्स फॉर्मवर ओके वर क्लिक करा.
© २०१४ सिनॉप्सिस, इंक. २

एचडीएल स्रोत सेट करणे Files

प्रकरण ३: इनपुट तयार करणे

बाह्य मजकूर संपादक वापरणे
तुम्ही बिल्ट-इन टेक्स्ट एडिटरऐवजी vi किंवा emacs सारखे बाह्य टेक्स्ट एडिटर वापरू शकता. बाह्य टेक्स्ट एडिटर सक्षम करण्यासाठी खालील गोष्टी करा. बिल्ट-इन टेक्स्ट एडिटर वापरण्याबद्दल माहितीसाठी, HDL सोर्स एडिटिंग पहा. Fileपृष्ठ ३५ वर, बिल्ट-इन टेक्स्ट एडिटरसह.
१. पर्याय->संपादक पर्याय निवडा आणि बाह्य संपादक पर्याय चालू करा.
२. तुमच्या ऑपरेटिंग सिस्टमला योग्य असलेली पद्धत वापरून बाह्य संपादक निवडा.
जर तुम्ही विंडोज प्लॅटफॉर्मवर काम करत असाल, तर …(ब्राउझ करा) बटणावर क्लिक करा.
आणि एक्झिक्युटेबल बाह्य मजकूर संपादक निवडा.
युनिक्स किंवा लिनक्स प्लॅटफॉर्मवरून टेक्स्ट एडिटरसाठी जे स्वतःचे तयार करते
विंडोमध्ये, … ब्राउझ करा बटणावर क्लिक करा आणि एक्झिक्युटेबल बाह्य मजकूर संपादक निवडा.
UNIX प्लॅटफॉर्मवरून एका टेक्स्ट एडिटरसाठी जो स्वतःचा तयार करत नाही
विंडोमध्ये, … ब्राउझ बटण वापरू नका. त्याऐवजी xterm -e एडिटर टाइप करा. खालील आकृती बाह्य संपादक म्हणून निर्दिष्ट केलेला VI दर्शविते.

प्रकरण ३: इनपुट तयार करणे

एचडीएल स्रोत सेट करणे Files

लिनक्स प्लॅटफॉर्मवरून, स्वतःचे तयार न करणाऱ्या टेक्स्ट एडिटरसाठी
विंडोमध्ये, … ब्राउझ बटण वापरू नका. त्याऐवजी, gnome-terminal -x editor टाइप करा. ex साठी emacs वापरण्यासाठीample, gnome-terminal -x emacs टाइप करा.
सॉफ्टवेअरची चाचणी emacs आणि vi टेक्स्ट एडिटरसह केली गेली आहे.
3. ओके क्लिक करा.

व्हेरिलॉग लायब्ररीसाठी लायब्ररी एक्सटेंशन वापरणे Files
व्हेरिलॉग लायब्ररीमध्ये लायब्ररी एक्सटेंशन जोडले जाऊ शकतात. fileतुमच्या प्रकल्पाच्या डिझाइनमध्ये समाविष्ट आहे. जेव्हा तुम्ही व्हेरिलॉग लायब्ररी असलेल्या निर्देशिकांना शोध मार्ग प्रदान करता files मध्ये, तुम्ही हे नवीन लायब्ररी एक्सटेंशन तसेच व्हेरिलॉग आणि सिस्टमव्हेरिलॉग (.v आणि .sv) निर्दिष्ट करू शकता. file विस्तार
हे करण्यासाठी:
१. अंमलबजावणी पर्याय पॅनेलमधील व्हेरिलॉग टॅब निवडा.
२. व्हेरिलॉग लायब्ररीसाठी लायब्ररी डायरेक्टरीजची ठिकाणे निर्दिष्ट करा. fileतुमच्या प्रकल्पाच्या डिझाइनमध्ये समाविष्ट केले जावे.
३. लायब्ररी एक्सटेंशन निर्दिष्ट करा.
कोणतेही लायब्ररी एक्सटेंशन निर्दिष्ट केले जाऊ शकतात, जसे की .av, .bv, .cv, .xxx, .va, .vas (स्पेससह वेगळे लायब्ररी एक्सटेंशन).
खालील आकृती तुम्हाला डायलॉग बॉक्सवरील लायब्ररी एक्सटेंशन कुठे एंटर करायचे ते दाखवते.

एचडीएल स्रोत सेट करणे Files

प्रकरण ३: इनपुट तयार करणे

या माजी साठी Tcl समतुल्यample ही खालील आज्ञा आहे:
set_option -libext .av .bv .cv .dv .ev
तपशीलांसाठी, कमांड रेफरन्समधील पृष्ठ ५७ वरील libext पहा.
४. डिझाइन संकलित केल्यानंतर, तुम्ही लॉगमध्ये पडताळणी करू शकता file ते ग्रंथालय fileया एक्सटेंशनसह असलेले s लोड केले आणि वाचले गेले. उदा.ampले:
@N: सिस्टमव्हेरीलॉग मोडमध्ये व्हेरीलॉग कंपायलर चालवत आहे @I::”C:dirtop.v” @N: CG1180 :”C:dirtop.v”:8:0:8:3|लोड होत आहे file निर्दिष्ट लायब्ररी निर्देशिकेतून C:dirlib1sub1.av C:dirlib1 @I::”C:dirlib1sub1.av” @N: CG1180 :”C:dirtop.v”:10:0:10:3|लोड होत आहे file निर्दिष्ट लायब्ररी निर्देशिकेतून C:dirlib2sub2.bv C:dirlib2 @I::”C:dirlib2sub2.bv” @N: CG1180 :”C:dirtop.v”:12:0:12:3|लोड होत आहे file

प्रकरण ३: इनपुट तयार करणे

मिश्र भाषेचा स्रोत वापरणे Files

निर्दिष्ट लायब्ररी निर्देशिकेतून C:dirlib3sub3.cv C:dirlib3 @I::”C:dirlib3sub3.cv” @N: CG1180 :”C:dirtop.v”:14:0:14:3|लोड होत आहे file निर्दिष्ट लायब्ररी निर्देशिकेतून C:dirlib4sub4.dv C:dirlib4 @I::”C:dirlib4sub4.dv” @N: CG1180 :”C:dirtop.v”:16:0:16:3|लोड होत आहे file निर्दिष्ट लायब्ररी निर्देशिकेतून C:dirlib5sub5.ev C:dirlib5 @I::”C:dirlib5sub5.ev” व्हेरिलॉग सिंटॅक्स तपासणी यशस्वी झाली!

मिश्र भाषेचा स्रोत वापरणे Files
Synplify Pro सॉफ्टवेअरसह, तुम्ही VHDL आणि Verilog इनपुटचे मिश्रण वापरू शकता fileतुमच्या प्रकल्पात आहे. उदा.ampव्हीएचडीएल आणि व्हेरिलॉगचे काही मुद्दे files, संदर्भ पुस्तिका पहा.
१. लक्षात ठेवा की व्हेरिलॉग अनियंत्रित VHDL पोर्टना समर्थन देत नाही आणि मिश्रित भाषा डिझाइन सेट करते. files त्यानुसार.
२. जर तुम्हाला व्हेरिलॉग आणि व्हीएचडीएल व्यवस्थित करायचे असतील तर fileवेगवेगळ्या फोल्डरमध्ये, पर्याय->प्रोजेक्ट निवडा. View पर्याय आणि टॉगल चालू करा View प्रकल्प Fileफोल्डर्स पर्यायामध्ये s.
जेव्हा तुम्ही जोडता fileप्रकल्पासाठी, व्हेरिलॉग आणि व्हीएचडीएल files प्रोजेक्टमध्ये वेगळ्या फोल्डरमध्ये आहेत view.
३. जेव्हा तुम्ही एखादा प्रोजेक्ट उघडता किंवा नवीन प्रोजेक्ट तयार करता तेव्हा व्हेरिलॉग आणि व्हीएचडीएल जोडा. fileखालीलप्रमाणे s:
प्रकल्प निवडा->स्त्रोत जोडा File आदेश द्या किंवा जोडा वर क्लिक करा. File बटण. फॉर्मवर, सेट करा Fileएचडीएल ते प्रकार Files (*.vhd, *.vhdl, *.v). व्हेरिलॉग आणि व्हीएचडीएल निवडा. fileतुम्हाला हवे असलेले आणि ते तुमच्यामध्ये जोडा
प्रकल्प. ओके क्लिक करा. जोडण्याबद्दल तपशीलांसाठी fileप्रकल्पासाठी, पृष्ठ ६२ वर प्रकल्पात बदल करणे पहा.
LO

मिश्र भाषेचा स्रोत वापरणे Files

प्रकरण ३: इनपुट तयार करणे

द fileतुम्ही जोडलेले आयटम प्रोजेक्टमध्ये प्रदर्शित केले जातात. view. ही आकृती दाखवते की fileवेगवेगळ्या फोल्डरमध्ये व्यवस्थित केलेले आहे.
४. जेव्हा तुम्ही डिव्हाइस पर्याय (इम्प्लिमेंटेशन ऑप्शन्स बटण) सेट करता, तेव्हा टॉप-लेव्हल मॉड्यूल निर्दिष्ट करा. डिव्हाइस पर्याय सेट करण्याबद्दल अधिक माहितीसाठी, पृष्ठ ७५ वर सेटिंग लॉजिक सिंथेसिस इम्प्लीमेंटेशन ऑप्शन्स पहा.
जर टॉप-लेव्हल मॉड्यूल व्हेरिलॉग असेल, तर व्हेरिलॉग टॅबवर क्लिक करा आणि टाइप करा
उच्च-स्तरीय मॉड्यूलचे नाव.
जर टॉप-लेव्हल मॉड्यूल VHDL असेल, तर VHDL टॅबवर क्लिक करा आणि नाव टाइप करा.
उच्च-स्तरीय घटकाचे. जर उच्च-स्तरीय मॉड्यूल डीफॉल्ट वर्क लायब्ररीमध्ये नसेल, तर तुम्ही कंपायलरला मॉड्यूल कुठे मिळेल ते लायब्ररी निर्दिष्ट करणे आवश्यक आहे. हे कसे करायचे याबद्दल माहितीसाठी, पृष्ठ २०० वरील VHDL पॅनेल पहा.

प्रकरण ३: इनपुट तयार करणे

मिश्र भाषेचा स्रोत वापरणे Files

तुम्ही उच्च-स्तरीय मॉड्यूल स्पष्टपणे निर्दिष्ट करणे आवश्यक आहे, कारण ते सुरुवातीचे बिंदू आहे जिथून मॅपर मर्ज केलेली नेटलिस्ट तयार करतो.
५. त्याच फॉर्मवरील अंमलबजावणी निकाल टॅब निवडा आणि आउटपुटसाठी एक आउटपुट HDL फॉरमॅट निवडा. fileसॉफ्टवेअरद्वारे व्युत्पन्न केलेले. डिव्हाइस पर्याय सेट करण्याबद्दल अधिक माहितीसाठी, पृष्ठ ७५ वर सेटिंग लॉजिक सिंथेसिस अंमलबजावणी पर्याय पहा.
व्हेरिलॉग आउटपुट नेटलिस्टसाठी, व्हेरिलॉग नेटलिस्ट लिहा निवडा. व्हीएचडीएल आउटपुट नेटलिस्टसाठी, व्हेरिलॉग नेटलिस्ट लिहा निवडा. इतर कोणतेही डिव्हाइस पर्याय सेट करा आणि ओके क्लिक करा.
आता तुम्ही तुमचे डिझाइन संश्लेषित करू शकता. सॉफ्टवेअर स्त्रोताच्या मिश्र स्वरूपात वाचते. files आणि एकच srs निर्माण करते file जे संश्लेषणासाठी वापरले जाते.
६. जर तुम्हाला समस्या येत असतील, तर अतिरिक्त माहिती आणि टिप्ससाठी पृष्ठ ४७ वरील मिश्र भाषा डिझाइनचे समस्यानिवारण पहा.
LO

मिश्र भाषेचा स्रोत वापरणे Files

प्रकरण ३: इनपुट तयार करणे

मिश्र भाषा डिझाइनचे समस्यानिवारण
हा विभाग मिश्र भाषा डिझाइनसह येऊ शकणाऱ्या विशिष्ट परिस्थिती हाताळण्यासाठी टिप्स प्रदान करतो.

VHDL File ऑर्डर करा
फक्त VHDL डिझाइन्स किंवा मिश्र डिझाइन्ससाठी जिथे टॉप लेव्हल निर्दिष्ट केलेले नाही, FPGA सिंथेसिस टूल्स आपोआप VHDL ची पुनर्रचना करतात. files जेणेकरून VHDL पॅकेजेस योग्य क्रमाने संकलित होतील.
तथापि, जर तुमच्याकडे मिश्र-भाषेची रचना असेल जिथे तुम्ही वरचा स्तर निर्दिष्ट केला असेल, तर तुम्ही VHDL निर्दिष्ट करणे आवश्यक आहे file टूलसाठी ऑर्डर द्या. तुम्हाला हे फक्त एकदाच करायचे आहे, Run->Arrange VHDL निवडून. files कमांड. जर तुम्ही हे केले नाही तर तुम्हाला एक एरर मेसेज मिळेल.

व्हीएचडीएल ग्लोबल सिग्नल्स
सध्या, मिश्र भाषेच्या डिझाइनमध्ये VHDL ग्लोबल सिग्नल असू शकत नाहीत, कारण हे टूल फक्त VHDL-फक्त डिझाइनमध्येच हे सिग्नल लागू करते.

व्हीएचडीएल बुलियन जेनेरिक्स व्हेरिलॉग पॅरामीटर्समध्ये पास करणे
जर व्हेरिलॉग डिझाइनमध्ये घटक इन्स्टँशिएट केला असेल तर, हे टूल बुलियन जेनेरिक्स असलेल्या VHDL घटकासाठी ब्लॅक बॉक्सचा अंदाज लावते. कारण व्हेरिलॉग बुलियन डेटा प्रकार ओळखत नाही, म्हणून बुलियन मूल्य योग्यरित्या दर्शविले पाहिजे. जर VHDL बुलियन जेनेरिकचे मूल्य सत्य असेल आणि व्हेरिलॉग शब्दशः 1 ने दर्शविले असेल, तर व्हेरिलॉग कंपायलर याचा अर्थ ब्लॅक बॉक्स म्हणून लावतो.
ब्लॅक बॉक्सचा अंदाज येऊ नये म्हणून, VHDL बुलियन जेनेरिक सेट TRUE साठी Verilog लिटरल 1'b1 असणे आवश्यक आहे, 1 नाही. त्याचप्रमाणे, जर VHDL बुलियन जेनेरिक FALSE असेल, तर संबंधित Verilog लिटरल 1 नाही तर 0'b0 असणे आवश्यक आहे. खालील उदाहरणेample मध्ये बुलियन जेनेरिक्स कसे दर्शवायचे ते दाखवले आहे जेणेकरून ते ब्लॅक बॉक्सचा अंदाज न घेता VHDL-Verilog सीमा योग्यरित्या पार करतील.

VHDL अस्तित्व घोषणापत्र

व्हेरिलॉग इन्स्टँशिएशन

एंटिटी एबीसी जेनेरिक आहे (
बिट्सची संख्या विभाजित करा );

: पूर्णांक : बुलियन

:= ०; := खोटे;

abc #( .बिट्स_संख्या (१६), .बिट्स_भागा (१'ब०)
)

प्रकरण ३: इनपुट तयार करणे

मिश्र भाषेचा स्रोत वापरणे Files

ब्लॅक बॉक्स न काढता VHDL जेनेरिक्स पास करणे
जेव्हा व्हेरिलॉग घटक पॅरामीटर, (उदा.ampजर [0:0] RSR = 1'b0) संबंधित VHDL घटकाच्या सामान्य आकाराशी जुळत नसेल (RSR : पूर्णांक := 0), तर टूल ब्लॅक बॉक्सचा अंदाज लावते.
तुम्ही व्हेरिलॉगमधील [0:0] बस रुंदीचे संकेत काढून टाकून यावर उपाय करू शकता. files. लक्षात ठेवा की तुम्ही पूर्णांक प्रकाराचा VHDL जेनेरिक वापरला पाहिजे कारण इतर प्रकार Verilog घटकाचे योग्य बंधन करण्यास परवानगी देत नाहीत.

वाढीव कंपायलर वापरणे

प्रकरण ३: इनपुट तयार करणे

वाढीव कंपायलर वापरणे
मोठ्या डिझाइनसाठी कंपाइलर रनटाइम लक्षणीयरीत्या कमी करण्यासाठी इन्क्रिमेंटल कंपाइलर फ्लो वापरा. सॉफ्टवेअर फक्त संबंधित fileजेव्हा डिझाइनमध्ये बदल केला जातो आणि कंपायलर डेटाबेसचा पुनर्वापर केला जातो तेव्हा कंपायलर SRS पुन्हा निर्माण करतो file फक्त प्रभावित मॉड्यूल आणि तात्काळ पालक मॉड्यूलसाठी.
हा प्रवाह चालविण्यासाठी, खालील गोष्टी करा:
१. व्हेरिलॉग किंवा व्हीएचडीएल जोडा fileडिझाइनसाठी एस.
२. अंमलबजावणी पर्याय पॅनेलच्या व्हेरिलॉग किंवा व्हीएचडीएल टॅबमधून वाढीव संकलन पर्याय सक्षम करा.
एक एसआरएस file सिनवर्क डायरेक्टरीमधील प्रत्येक डिझाइन मॉड्यूलसाठी तयार केले आहे.

३. पहिल्यांदाच कंपायलर चालवा.
४. जर डिझाइनमध्ये बदल झाला असेल, तर कंपायलर पुन्हा चालवा.
कंपायलर डेटाबेसचे विश्लेषण करतो आणि SRS आहे की नाही हे ठरवतो files अद्ययावत असतात, त्यानंतर फक्त बदललेले मॉड्यूल आणि तात्काळ पालक मॉड्यूल पुन्हा निर्माण केले जातात. हे डिझाइनसाठी रनटाइम सुधारण्यास मदत करू शकते.

प्रकरण ३: इनपुट तयार करणे

वाढीव कंपायलर वापरणे

मर्यादा
वाढीव कंपायलर खालील गोष्टींना समर्थन देत नाही:
· कॉन्फिगरेशन fileव्हेरिलॉग किंवा व्हीएचडीएल प्रवाहात समाविष्ट असलेले · मिश्रित एचडीएल प्रवाह · क्रॉस मॉड्यूल रेफरन्सिंगसह डिझाइन (एक्सएमआर)

स्ट्रक्चरल व्हेरिलॉग फ्लो वापरणे

प्रकरण ३: इनपुट तयार करणे

स्ट्रक्चरल व्हेरिलॉग फ्लो वापरणे
संश्लेषण साधन स्ट्रक्चरल व्हेरिलॉग स्वीकारते fileतुमच्या डिझाइन प्रोजेक्टसाठी इनपुट म्हणून s. स्ट्रक्चरल व्हेरिलॉग कंपायलर रनटाइम सुधारण्यासाठी त्याच्या हलक्या वजनाच्या पार्सरचा वापर करून वाक्यरचना अर्थ तपासणी करतो. हे कंपायलर जटिल हार्डवेअर एक्सट्रॅक्शन किंवा RTL ऑप्टिमायझेशन ऑपरेशन्स करत नाही, म्हणून, सॉफ्टवेअर स्ट्रक्चरल व्हेरिलॉगचे जलद संकलन चालवते. files. सॉफ्टवेअर हे जनरेट केलेले स्ट्रक्चरल व्हेरिलॉग वाचू शकते files, जर त्यात हे समाविष्ट असेल तर:
· तंत्रज्ञानाच्या आदिम घटकांचे आवृत्त्या
· साधे असाइनमेंट स्टेटमेंट
· व्हेरिलॉग २००१ आणि जुन्या फॉरमॅटमध्ये निर्दिष्ट केलेले गुणधर्म
· गुणधर्म वगळता सर्व रचना व्हेरिलॉग ९५ स्वरूपात निर्दिष्ट केल्या पाहिजेत.
स्ट्रक्चरल व्हेरिलॉग इनपुट वापरण्यासाठी files:
१. तुम्ही स्ट्रक्चरल व्हेरिलोग निर्दिष्ट करणे आवश्यक आहे fileतुमच्या डिझाइनमध्ये समाविष्ट करण्यासाठी s. हे करण्यासाठी, जोडा file खालीलपैकी एका पद्धतीचा वापर करून प्रकल्पात प्रवेश करा:
प्रकल्प->स्रोत जोडा File किंवा जोडा File प्रोजेक्टमधील बटण view Tcl कमांड: add_file -रचनाकार fileनाव
या प्रवाहात फक्त स्ट्रक्चरल व्हेरिलोग असू शकतो files किंवा मिश्रित HDL fileस्ट्रक्चरल व्हेरिलॉग नेटलिस्टसह s (व्हेरिलॉग/व्हीएचडीएल/ईडीएफ/एसआरएस) files. तथापि, स्ट्रक्चरल व्हेरिलॉग मॉड्यूलमध्ये व्हेरिलॉग/व्हीएचडीएल/ईडीएफ/एसआरएस उदाहरणे समर्थित नाहीत.
२. स्ट्रक्चरल व्हेरिलोग fileप्रोजेक्टमधील स्ट्रक्चरल व्हेरिलॉग फोल्डरमध्ये s जोडले जातात. view. तुम्ही हे देखील जोडू शकता fileजेव्हा तुम्ही खालील गोष्टी करता तेव्हा या निर्देशिकेत s पाठवा:
स्ट्रक्चरल व्हेरिलॉग निवडा. file. उजवे-क्लिक करा आणि निवडा File पर्याय. मधून स्ट्रक्चरल व्हेरिलॉग निवडा File ड्रॉप-डाउन मेनू टाइप करा.
३. संश्लेषण चालवा.
संश्लेषण साधन एक vm किंवा edf नेटलिस्ट तयार करते. file निर्दिष्ट तंत्रज्ञानावर अवलंबून. ही प्रक्रिया डीफॉल्ट संश्लेषण प्रवाहासारखीच आहे.

प्रकरण ३: इनपुट तयार करणे

स्ट्रक्चरल व्हेरिलॉग फ्लो वापरणे

मर्यादा
स्ट्रक्चरल व्हेरिलॉग फ्लोच्या मर्यादा खालील गोष्टींना समर्थन देत नाहीत:
· इतर कोणत्याही साठी RTL उदाहरणे file प्रकार · पदानुक्रमित प्रकल्प व्यवस्थापन (HPM) प्रवाह · जटिल असाइनमेंट · कंपायलर-विशिष्ट मोड आणि स्विचेस

बंधनासह काम करणे Files

प्रकरण ३: इनपुट तयार करणे

बंधनासह काम करणे Files
बंधन files मजकूर आहेत fileSCOPE इंटरफेसद्वारे स्वयंचलितपणे जनरेट केलेले s (पृष्ठ ११९ वर SCOPE मर्यादा निर्दिष्ट करणे पहा), किंवा जे तुम्ही टेक्स्ट एडिटर वापरून मॅन्युअली तयार करता. त्यामध्ये Tcl कमांड किंवा गुणधर्म असतात जे संश्लेषण चालविण्यास प्रतिबंधित करतात. पर्यायीरित्या, तुम्ही सोर्स कोडमध्ये मर्यादा सेट करू शकता, परंतु ही पसंतीची पद्धत नाही.
या विभागात माहिती आहे
· कंस्ट्रेंट कधी वापरावे Fileपृष्ठ ५३ वर, सोर्स कोड वर
· कंस्ट्रेंटसाठी टेक्स्ट एडिटर वापरणे Files (वारसा), पृष्ठ ५४ वर
· बंधनासाठी Tcl वाक्यरचना मार्गदर्शक तत्त्वे Files, पृष्ठ 55 वर
· मर्यादा तपासणे Files, पृष्ठ 56 वर
· या अहवालाच्या तपशीलांसाठी, प्रतिबंध तपासणी अहवाल पहा, वर
संदर्भ पुस्तिकेच्या पृष्ठ २७०., पृष्ठ ५६ वर

कंस्ट्रेंट कधी वापरावे Fileसोर्स कोडवर
तुम्ही कंस्ट्रेंटमध्ये कंस्ट्रेंट्स जोडू शकता files (SCOPE इंटरफेसद्वारे जनरेट केलेले किंवा टेक्स्ट एडिटरमध्ये एंटर केलेले) किंवा सोर्स कोडमध्ये. सर्वसाधारणपणे, कंस्ट्रेंट वापरणे चांगले. files, कारण बंधने प्रभावी होण्यासाठी तुम्हाला पुन्हा कंपाईल करण्याची आवश्यकता नाही. हे तुमचा सोर्स कोड अधिक पोर्टेबल देखील बनवते. अधिक माहितीसाठी पृष्ठ ११२ वरील SCOPE संपादक वापरणे पहा.
तथापि, जर तुमच्याकडे syn_tco, syn_tpd आणि syn_tsu सारख्या ब्लॅक बॉक्स वेळेच्या मर्यादा असतील, तर तुम्ही त्या सोर्स कोडमध्ये निर्देश म्हणून प्रविष्ट केल्या पाहिजेत. गुणधर्मांप्रमाणे, निर्देश फक्त सोर्स कोडमध्ये जोडले जाऊ शकतात, बंधन म्हणून नाही. files. सोर्स कोडमध्ये निर्देश जोडण्याबद्दल अधिक माहितीसाठी पृष्ठ ९० वरील गुणधर्म आणि निर्देश निर्दिष्ट करणे पहा.

प्रकरण ३: इनपुट तयार करणे

बंधनासह काम करणे Files

कंस्ट्रेंटसाठी टेक्स्ट एडिटर वापरणे Files (वारसा)
SDC कंस्ट्रेंटसाठी तुम्ही लेगसी SCOPE एडिटर वापरू शकता. fileरिलीज आवृत्ती G-2012.09 पूर्वी तयार केलेले. तथापि, तुम्ही तुमचे SDC भाषांतरित करावे अशी शिफारस केली जाते fileएस ते एफडीसी fileSCOPE एडिटरची नवीनतम आवृत्ती सक्षम करण्यासाठी आणि टूलमध्ये वर्धित वेळेच्या मर्यादा हाताळणीचा वापर करण्यासाठी.
जर तुम्ही लेगसी SCOPE एडिटर वापरण्याचे निवडले तर, हा विभाग तुम्हाला Tcl कंस्ट्रेंट मॅन्युअली कसे तयार करायचे ते दाखवतो. file. सॉफ्टवेअर आपोआप हे तयार करते file जर तुम्ही मर्यादा प्रविष्ट करण्यासाठी लेगसी SCOPE एडिटर वापरत असाल तर. Tcl मर्यादा file फक्त सामान्य वेळेच्या मर्यादा आहेत. सोर्स कोडमध्ये ब्लॅक बॉक्स मर्यादा प्रविष्ट करणे आवश्यक आहे. अतिरिक्त माहितीसाठी, मर्यादा कधी वापरायची ते पहा. Fileपृष्ठ ५३ वर, सोर्स कोडवर.
1. उघडा a file संपादनासाठी.
तुम्ही SCOPE विंडो बंद केली आहे याची खात्री करा, नाहीतर तुम्ही
मागील मर्यादा ओव्हरराईट करा.
नवीन तयार करण्यासाठी file, निवडा File->नवीन, आणि Constraint निवडा File
(स्कोप) पर्याय. साठी नाव टाइप करा file आणि OK वर क्लिक करा.
विद्यमान संपादित करण्यासाठी file, निवडा File-> उघडा, सेट करा Fileच्या प्रकार फिल्टर करा
बंधन Files (sdc) आणि उघडा file तुम्हाला हवे आहे.
२. कंस्ट्रेंटसाठी Tcl सिंटॅक्स मार्गदर्शक तत्त्वांमधील वाक्यरचना मार्गदर्शक तत्त्वांचे पालन करा. Files, पृष्ठ 55 वर.
३. तुम्हाला आवश्यक असलेल्या वेळेच्या मर्यादा प्रविष्ट करा. वाक्यरचनासाठी, संदर्भ पुस्तिका पहा. जर तुमच्याकडे ब्लॅक बॉक्स वेळेच्या मर्यादा असतील, तर तुम्ही त्या सोर्स कोडमध्ये प्रविष्ट केल्या पाहिजेत.
४. तुम्ही कंस्ट्रेंटमध्ये विक्रेता-विशिष्ट गुणधर्म देखील जोडू शकता. file define_attribute वापरून. Constraints मध्ये गुणधर्म निर्दिष्ट करणे पहा. File, अधिक माहितीसाठी पृष्ठ ९७ वर.
5. जतन करा file.
6. जोडा file पृष्ठ ६२ वरील प्रकल्पात बदल करणे मध्ये वर्णन केल्याप्रमाणे प्रकल्पात प्रवेश करा आणि संश्लेषण चालवा.

बंधनासह काम करणे Files

प्रकरण ३: इनपुट तयार करणे

बंधनासाठी Tcl वाक्यरचना मार्गदर्शक तत्त्वे Files
या विभागात कंस्ट्रेंटसाठी Tcl वापरण्यासाठी सामान्य मार्गदर्शक तत्त्वे समाविष्ट आहेत. files:
· Tcl केस-सेन्सेटिव्ह आहे.
· वस्तूंची नावे देण्यासाठी: वस्तूंचे नाव HDL कोडमधील नावाशी जुळले पाहिजे. c मध्ये इन्स्टन्स आणि पोर्ट नावे जोडा.urly ब्रेसेस { }. नावांमध्ये स्पेस वापरू नका. पदानुक्रमित नावे वेगळी करण्यासाठी बिंदू (.) वापरा. व्हेरिलॉग मॉड्यूलमध्ये, खालील वाक्यरचना वापरा उदाहरणार्थ, पोर्ट, आणि
निव्वळ नावे:
v: सेल [उपसर्ग:] ऑब्जेक्टनाव
जिथे सेल हे डिझाइन घटकाचे नाव असते, तिथे प्रीफिक्स हा त्याच नावाच्या ऑब्जेक्ट्स ओळखण्यासाठी एक प्रीफिक्स असतो, ऑब्जेक्टनेम हा डॉट (.) सेपरेटर असलेला एक इन्स्टन्स पाथ असतो. प्रीफिक्स खालीलपैकी कोणताही असू शकतो:

उपसर्ग (लोअर-केस) i: p: b: n:

ऑब्जेक्ट इन्स्टन्स नावे पोर्ट नावे (संपूर्ण पोर्ट) पोर्टचा बिट स्लाइस नेट नावे

VHDL मॉड्यूल्समध्ये, उदाहरणार्थ, पोर्ट आणि नेटसाठी खालील वाक्यरचना वापरा
VHDL मॉड्यूलमधील नावे:
v: सेल [.view] [उपसर्ग:]वस्तूचे नाव
जिथे v: ते a म्हणून ओळखते view ऑब्जेक्ट, lib हे लायब्ररीचे नाव आहे, सेल हे डिझाइन घटकाचे नाव आहे, view हे आर्किटेक्चरचे नाव आहे, प्रीफिक्स हे त्याच नावाच्या ऑब्जेक्ट्स ओळखण्यासाठी एक प्रीफिक्स आहे आणि ऑब्जेक्टनेम हे डॉट (.) सेपरेटर असलेला एक इंस्टन्स पाथ आहे. View डिझाइनसाठी एकापेक्षा जास्त आर्किटेक्चर असतील तरच हे आवश्यक आहे. ऑब्जेक्ट्सच्या उपसर्गांसाठी वरील सारणी पहा.

प्रकरण ३: इनपुट तयार करणे

बंधनासह काम करणे Files

· नाव जुळणारे वाइल्डकार्ड * आहेत (तारका कोणत्याही संख्येशी जुळतो
वर्ण) आणि ? (प्रश्नचिन्ह एकाच वर्णाशी जुळते). हे वर्ण पदानुक्रम विभाजक म्हणून वापरल्या जाणाऱ्या बिंदूंशी जुळत नाहीत. उदा.ample मध्ये, खालील स्ट्रिंग स्टेटमॉड मॉड्यूलमधील स्टेटरेग इंस्टन्सचे सर्व बिट्स ओळखते:
i:statemod.statereg[*]

बंधन तपासत आहे Files
तुम्ही तुमच्या कंस्ट्रेंटवरील वाक्यरचना आणि इतर संबंधित माहिती तपासू शकता. fileकंस्ट्रेंट चेक कमांड वापरून s. कंस्ट्रेंट रिपोर्ट तयार करण्यासाठी, खालील गोष्टी करा:
१. एक मर्यादा निर्माण करा file आणि ते तुमच्या प्रोजेक्टमध्ये जोडा.
२. रन->कंस्ट्रेंट चेक निवडा.
ही कमांड एक अहवाल तयार करते जी FPGA संश्लेषण बंधनातील वेळेच्या बंधनांची वाक्यरचना आणि लागूता तपासते. fileतुमच्या प्रकल्पासाठी s. अहवाल projectName_cck.rpt ला लिहिला आहे. file आणि खालील माहिती सूचीबद्ध करते:
लागू नसलेले निर्बंध डिझाइनला वैध आणि लागू असलेले निर्बंध निर्बंधांवर वाइल्डकार्ड विस्तार अस्तित्वात नसलेल्या वस्तूंवरील निर्बंध
या अहवालाच्या तपशीलांसाठी, संदर्भ पुस्तिकेच्या पृष्ठ २७० वरील प्रतिबंध तपासणी अहवाल पहा.

प्रकरण ५
लॉजिक सिंथेसिस प्रोजेक्ट सेट करणे
जेव्हा तुम्ही Synopsys FPGA संश्लेषण साधनांसह डिझाइन संश्लेषित करता तेव्हा तुम्हाला तुमच्या डिझाइनसाठी एक प्रकल्प सेट करावा लागतो. लॉजिक संश्लेषणासाठी प्रकल्प सेट करण्याच्या प्रक्रियेचे वर्णन खालीलप्रमाणे आहे:
· प्रकल्प उभारणे Files, पृष्ठ ५८ वर · प्रकल्पाचे व्यवस्थापन File पदानुक्रम, पृष्ठ ६६ वर · अंमलबजावणी सेट करणे, पृष्ठ ७२ वर · तर्कशास्त्र संश्लेषण अंमलबजावणी पर्याय सेट करणे, पृष्ठ ७५ वर · गुणधर्म आणि निर्देश निर्दिष्ट करणे, पृष्ठ ९० वर · शोधणे Fileपृष्ठ ९८ वर · संग्रहित करणे Fileपृष्ठ १०१ वर, s आणि प्रकल्प

प्रकरण ४: लॉजिक सिंथेसिस प्रोजेक्ट सेट करणे

प्रकल्पाची स्थापना Files

प्रकल्पाची स्थापना Files
हा विभाग प्रकल्प कसा सेट करायचा आणि व्यवस्थापित करायचा याचे मूलभूत तपशील वर्णन करतो. file तुमच्या डिझाइनसाठी, खालील माहितीसह:
· प्रकल्प तयार करणे File, पृष्ठ ५८ वर · विद्यमान प्रकल्प उघडणे File, पृष्ठ ६१ वर · प्रकल्पात बदल करणे, पृष्ठ ६२ वर · प्रकल्प सेट करणे View पृष्ठ ६३ वर प्राधान्ये प्रदर्शित करा · जुन्या प्रकल्पात व्हेरिलॉग समाविष्ट पथ अद्यतनित करणे Files, पृष्ठ 65 वर
विशिष्ट माजी साठीampप्रकल्प उभारण्याबाबत file, तुम्ही वापरत असलेल्या टूलसाठी ट्युटोरियल पहा.

प्रकल्प तयार करणे File
तुम्हाला एक प्रकल्प सेट करावा लागेल. file प्रत्येक प्रकल्पासाठी. एका प्रकल्पात विशिष्ट डिझाइनसाठी आवश्यक असलेला डेटा असतो: स्त्रोतांची यादी files, संश्लेषण परिणाम file, आणि तुमच्या डिव्हाइस पर्याय सेटिंग्ज. खालील प्रक्रिया तुम्हाला प्रोजेक्ट कसा सेट करायचा ते दाखवते file वैयक्तिक आदेशांचा वापर करून.
१. खालीलपैकी एक निवडून सुरुवात करा: File-> प्रकल्प तयार करा, File->प्रोजेक्ट उघडा, किंवा P आयकॉनवर क्लिक करा. नवीन प्रोजेक्टवर क्लिक करा.
प्रोजेक्ट विंडोमध्ये एक नवीन प्रोजेक्ट दिसेल. जोडा वर क्लिक करा. File बटण दाबा, F4 दाबा, किंवा प्रकल्प->स्त्रोत जोडा निवडा. File आज्ञा. जोडा Files to Project डायलॉग बॉक्स उघडेल.
२. स्रोत जोडा fileप्रकल्पासाठी एस.
फॉर्मच्या वरच्या बाजूला असलेले "Look in" फील्ड उजवीकडे निर्देशित करत असल्याची खात्री करा.
निर्देशिका. द files बॉक्समध्ये सूचीबद्ध आहेत. जर तुम्हाला दिसत नसेल तर files, तपासा की Fileप्रकार फील्ड योग्य प्रदर्शित करण्यासाठी सेट केले आहे file प्रकार. जर तुमच्याकडे मिश्र इनपुट असेल तर files, मिश्र भाषा स्त्रोत वापरणे मध्ये वर्णन केलेल्या प्रक्रियेचे अनुसरण करा Files, पृष्ठ 44 वर.

प्रकल्पाची स्थापना Files

प्रकरण ४: लॉजिक सिंथेसिस प्रोजेक्ट सेट करणे

सर्व जोडण्यासाठी fileडायरेक्टरीमध्ये एकाच वेळी, सर्व जोडा बटणावर क्लिक करा
फॉर्मच्या उजव्या बाजूला. जोडण्यासाठी fileवैयक्तिकरित्या, वर क्लिक करा file यादीमध्ये आणि नंतर जोडा बटणावर क्लिक करा, किंवा डबल-क्लिक करा file नाव
तुम्ही सर्व जोडू शकता fileडायरेक्टरीमध्ये s आणि नंतर तुम्हाला आवश्यक नसलेले काढून टाका बटण वापरून.
जर तुम्ही VHDL जोडत असाल तर files, VHDL लायब्ररी पॉपअप मेनूमधून योग्य लायब्ररी निवडा. तुम्ही निवडलेली लायब्ररी सर्व VHDL ला लागू केली जाते. fileजेव्हा तुम्ही डायलॉग बॉक्समध्ये ओके वर क्लिक करता तेव्हा.
तुमची प्रोजेक्ट विंडो एक नवीन प्रोजेक्ट दाखवते. fileजर तुम्ही प्रोजेक्टच्या शेजारी असलेल्या प्लस चिन्हावर क्लिक केले आणि ते विस्तृत केले तर तुम्हाला खालील दिसेल:
स्त्रोतासह एक फोल्डर (मिश्र भाषा डिझाइनसाठी दोन फोल्डर). files.
जर तुमचे files प्रोजेक्ट डायरेक्टरी अंतर्गत फोल्डरमध्ये नाहीत, तुम्ही पर्याय->प्रोजेक्ट निवडून हे प्राधान्य सेट करू शकता. View पर्याय आणि तपासणी View प्रकल्प fileफोल्डर बॉक्समध्ये s. हे एका प्रकारचे वेगळे करते file प्रकल्पातील दुसऱ्याकडून view त्यांना वेगळ्या फोल्डरमध्ये ठेवून.

प्रकरण ४: लॉजिक सिंथेसिस प्रोजेक्ट सेट करणे

प्रकल्पाची स्थापना Files

अंमलबजावणी, ज्याला डिफॉल्टनुसार rev_1 असे नाव दिले जाते. अंमलबजावणी आहेत
संश्लेषण सॉफ्टवेअरच्या संदर्भात तुमच्या डिझाइनचे पुनरावलोकन करा आणि बाह्य स्त्रोत कोड नियंत्रण सॉफ्टवेअर आणि प्रक्रियांची जागा घेऊ नका. एकाधिक अंमलबजावणी तुम्हाला डिझाइन पर्याय एक्सप्लोर करण्यासाठी डिव्हाइस आणि संश्लेषण पर्यायांमध्ये बदल करू देतात. Synplify Pro मध्ये तुमच्याकडे अनेक अंमलबजावणी असू शकतात. प्रत्येक अंमलबजावणीचे स्वतःचे संश्लेषण आणि डिव्हाइस पर्याय असतात आणि त्याचे स्वतःचे प्रकल्प-संबंधित असतात. files.

३. व्हेरिलॉग किंवा व्हीएचडीएल लायब्ररी जोडण्यासाठी मागील चरणात वर्णन केलेल्या पद्धतीचा वापर करून तुम्हाला आवश्यक असलेली कोणतीही लायब्ररी जोडा. file.
विक्रेत्या-विशिष्ट लायब्ररींसाठी, योग्य लायब्ररी जोडा. file ला
प्रकल्प. लक्षात ठेवा की काही कुटुंबांसाठी, लायब्ररी स्वयंचलितपणे लोड होतात आणि तुम्हाला त्या प्रकल्पात स्पष्टपणे जोडण्याची आवश्यकता नाही. file.
तृतीय-पक्ष VHDL पॅकेज लायब्ररी जोडण्यासाठी, योग्य .vhd जोडा file चरण २ मध्ये वर्णन केल्याप्रमाणे डिझाइनवर जा. राईट क्लिक करा file प्रकल्पात view आणि निवडा File पर्याय, किंवा प्रोजेक्ट-> व्हीएचडीएल लायब्ररी सेट करा निवडा. सिम्युलेटरशी सुसंगत लायब्ररीचे नाव निर्दिष्ट करा. उदा.ampले, MYLIB. हे पॅकेज लायब्ररी यादीतील उच्चस्तरीय डिझाइनच्या आधी आहे याची खात्री करा. fileप्रकल्पातील view.
व्हेरिलॉग आणि व्हीएचडीएल सेट करण्याबद्दल माहितीसाठी file पर्यायांसाठी, पृष्ठ ८४ वर सेटिंग व्हेरिलॉग आणि व्हीएचडीएल पर्याय पहा. तुम्ही हे देखील सेट करू शकता file संश्लेषण चालवण्यापूर्वी पर्याय नंतर.
विक्रेता मॅक्रो लायब्ररी आणि ब्लॅक ब्लूऑक्स वापरण्याबद्दल अतिरिक्त विक्रेता-विशिष्ट माहितीसाठी, पृष्ठ ४८७ वर मायक्रोसेमी डिझाइनसाठी ऑप्टिमायझिंग पहा.
सामान्य तंत्रज्ञान घटकांसाठी, तुम्ही एकतर जोडू शकता
सॉफ्टवेअरसह पुरवलेली तंत्रज्ञान-स्वतंत्र व्हेरिलॉग लायब्ररी

प्रकल्पाची स्थापना Files

प्रकरण ४: लॉजिक सिंथेसिस प्रोजेक्ट सेट करणे

(install_dir/lib/generic_ technology/gtech.v) तुमच्या डिझाइनमध्ये जोडा, किंवा तुमची स्वतःची जेनेरिक घटक लायब्ररी जोडा. दोन्ही एकत्र वापरू नका कारण संघर्ष होऊ शकतो.
4. तपासा file प्रकल्पातील ऑर्डर view. File VHDL साठी ऑर्डर विशेषतः महत्वाची आहे. files.
व्हीएचडीएलसाठी files, तुम्ही आपोआप ऑर्डर करू शकता fileच्या द्वारे
रन->अरेंज व्हीएचडीएल निवडणे Files. वैकल्पिकरित्या, मॅन्युअली हलवा fileप्रकल्पातील view. पॅकेज files यादीत प्रथम असले पाहिजेत कारण ते वापरण्यापूर्वी संकलित केले जातात. जर तुमच्याकडे अनेक ठिकाणी डिझाइन ब्लॉक्स पसरलेले असतील तर files, तुमच्याकडे खालील गोष्टी असल्याची खात्री करा file ऑर्डर: द file अस्तित्व असलेले प्रथम असणे आवश्यक आहे, त्यानंतर आर्किटेक्चर असणे आवश्यक आहे file, आणि शेवटी file कॉन्फिगरेशनसह.
प्रकल्पात view, शेवटचे तपासा file प्रकल्पात view आहे
उच्च-स्तरीय स्रोत file. पर्यायीरित्या, तुम्ही उच्च-स्तरीय निर्दिष्ट करू शकता file जेव्हा तुम्ही डिव्हाइस पर्याय सेट करता.
5. निवडा File->सेव्ह करा, प्रोजेक्टसाठी नाव टाइप करा आणि सेव्ह वर क्लिक करा. प्रोजेक्ट विंडो तुमचे बदल प्रतिबिंबित करते.
६. प्रकल्प बंद करणे file, प्रोजेक्ट बंद करा बटण निवडा किंवा File-> प्रकल्प बंद करा.

विद्यमान प्रकल्प उघडणे File
प्रकल्प उघडण्याचे दोन मार्ग आहेत file: ओपन प्रोजेक्ट आणि सामान्य File -> कमांड उघडा.
१. जर तुम्हाला उघडायचा असलेला प्रकल्प तुम्ही अलीकडेच काम केलेला असेल, तर तुम्ही तो थेट निवडू शकता: File->अलीकडील प्रकल्प->प्रकल्पाचे नाव.
२. कोणताही प्रकल्प उघडण्यासाठी खालीलपैकी एक पद्धत वापरा. file:

प्रकरण ४: लॉजिक सिंथेसिस प्रोजेक्ट सेट करणे

प्रकल्पाची स्थापना Files

प्रोजेक्ट कमांड उघडा

File-> कमांड उघडा

निवडा File->प्रोजेक्ट उघडा, प्रोजेक्ट विंडोच्या डाव्या बाजूला असलेल्या ओपन प्रोजेक्ट बटणावर क्लिक करा किंवा पी आयकॉनवर क्लिक करा.
अलीकडील प्रकल्प उघडण्यासाठी, अलीकडील प्रकल्पांच्या यादीतून त्यावर डबल क्लिक करा.
अन्यथा, ओपन डायलॉग बॉक्स उघडण्यासाठी Existing Project बटणावर क्लिक करा आणि प्रोजेक्ट निवडा.

निवडा File-> उघडा.
"लुक इन:" फील्डमध्ये योग्य निर्देशिका निर्दिष्ट करा.
सेट करा File प्रकल्पाच्या प्रकारानुसार Files (*.prj). बॉक्समध्ये प्रकल्पाची यादी आहे. files.
तुम्हाला जो प्रोजेक्ट उघडायचा आहे त्यावर डबल-क्लिक करा.

प्रोजेक्ट विंडोमध्ये प्रोजेक्ट उघडेल.

प्रकल्पात बदल करणे
सामान्यतः, तुम्ही जोडता, हटवता किंवा बदलता files.
१. स्रोत किंवा मर्यादा जोडण्यासाठी fileप्रोजेक्टमध्ये प्रवेश करण्यासाठी, जोडा निवडा. Files बटण किंवा प्रकल्प->स्त्रोत जोडा File सिलेक्ट उघडण्यासाठी Fileप्रोजेक्टमध्ये जोडा डायलॉग बॉक्समध्ये s. प्रोजेक्ट तयार करणे पहा File, तपशीलांसाठी पृष्ठ ५८ वर.
2. हटवण्यासाठी अ file प्रोजेक्टमधून, वर क्लिक करा file प्रोजेक्ट विंडोमध्ये, आणि डिलीट की दाबा.
३. बदलण्यासाठी a file एखाद्या प्रकल्पात,
निवडा file तुम्हाला प्रोजेक्ट विंडोमध्ये बदल करायचे आहेत.
बदला वर क्लिक करा File बटण, किंवा प्रोजेक्ट->बदला निवडा File.
स्त्रोतामध्ये File उघडणारा डायलॉग बॉक्स, "Look In" ला डायरेक्टरीमध्ये सेट करा.
जिथे नवीन file स्थित आहे. नवीन file सारख्याच प्रकारचे असले पाहिजे file तुम्हाला बदलायचे आहे.
जर तुम्हाला तुमचे दिसत नसेल तर file सूचीबद्ध, प्रकार निवडा file तुम्हाला येथून हवे आहे
द Fileप्रकार फील्डचे s.
वर डबल-क्लिक करा file. नवीन file प्रकल्पातील जुने बदलते
यादी. LO
४. प्रकल्प कसा करायचा ते निर्दिष्ट करणे files प्रोजेक्टमध्ये सेव्ह केले आहेत, a वर राईट क्लिक करा. file प्रकल्पात view आणि निवडा File पर्याय. सेव्ह सेट करा File प्रकल्पाशी संबंधित किंवा परिपूर्ण मार्गाचा पर्याय.

प्रकल्पाची स्थापना Files

प्रकरण ४: लॉजिक सिंथेसिस प्रोजेक्ट सेट करणे

५. वेळ तपासण्यासाठीamp a वर file, a वर उजवे क्लिक करा file प्रकल्पात view आणि निवडा File पर्याय. वेळ तपासा की file शेवटचे बदल केले होते. ठीक आहे वर क्लिक करा.

सेटिंग प्रोजेक्ट View प्राधान्ये प्रदर्शित करा
तुम्ही प्रकल्पाचे आयोजन आणि प्रदर्शन सानुकूलित करू शकता. files. १. पर्याय->प्रकल्प निवडा View पर्याय. प्रकल्प View पर्याय फॉर्म उघडेल.

२. विविध प्रकारचे इनपुट आयोजित करणे fileवेगवेगळ्या फोल्डरमध्ये, तपासा View प्रकल्प Fileफोल्डर्समध्ये s.
हा पर्याय तपासल्याने प्रोजेक्टमध्ये वेगळे फोल्डर तयार होतात. view बंधनासाठी files आणि स्रोत files.

प्रकरण ४: लॉजिक सिंथेसिस प्रोजेक्ट सेट करणे

प्रकल्पाची स्थापना Files

१०.२. नियंत्रण file खालील गोष्टींसह प्रदर्शित करा:
सर्व स्वयंचलितपणे प्रदर्शित करा files, प्रोजेक्ट लायब्ररी दाखवा तपासून. जर
हे अनचेक आहे, प्रकल्प view प्रदर्शित करत नाही fileजोपर्यंत तुम्ही अधिक चिन्हावर क्लिक करत नाही आणि विस्तारित करत नाही तोपर्यंत fileफोल्डरमध्ये आहे.
प्रोजेक्टमधील एका बॉक्समध्ये खूण करा. File नाव प्रदर्शन विभाग
कसे ते ठरवण्यासाठी फॉर्म fileनावे प्रदर्शित केली जातात. तुम्ही फक्त प्रदर्शित करू शकता fileनाव, सापेक्ष मार्ग किंवा परिपूर्ण मार्ग.
4. ते view प्रकल्प fileसानुकूलित कस्टम फोल्डरमध्ये, तपासा View प्रकल्प Fileकस्टम फोल्डर्समध्ये s. अधिक माहितीसाठी, पृष्ठ ६६ वर कस्टम फोल्डर्स तयार करणे पहा. कस्टम फोल्डरमध्ये अनेक प्रकार असतील तरच टाइप फोल्डर्स प्रदर्शित केले जातात.

कस्टम फोल्डर्स
© २०१४ सिनॉप्सिस, इंक. २

प्रकल्पाची स्थापना Files

प्रकरण ४: लॉजिक सिंथेसिस प्रोजेक्ट सेट करणे

५. एकाच प्रकल्पात एकापेक्षा जास्त अंमलबजावणी उघडणे view, Allow Multiple Projects to be Opened तपासा.
प्रकल्प 1

प्रकल्प 2

६. आउटपुट नियंत्रित करा file खालील गोष्टींसह प्रदर्शित करा:
सर्व दाखवा तपासा Fileसर्व आउटपुट प्रदर्शित करण्यासाठी रिझल्ट्स डायरेक्टरी बॉक्समध्ये s दाबा.
fileसंश्लेषणानंतर निर्माण होणारे s.
आउटपुट बदला file हेडर बारपैकी एकावर क्लिक करून संघटना
अंमलबजावणी निकालांमध्ये view. तुम्ही गटबद्ध करू शकता fileप्रकारानुसार किंवा शेवटच्या वेळी सुधारित केलेल्या तारखेनुसार त्यांची क्रमवारी लावा.
7. ते view file माहिती, निवडा file प्रकल्पात view, उजवे-क्लिक करा आणि निवडा File पर्याय. उदाहरणार्थampले, तुम्ही तारीख तपासू शकता a file सुधारित केले होते.
जुन्या प्रोजेक्टमध्ये व्हेरिलॉग इनक्लुड पाथ अपडेट करत आहे Files
जर तुमच्याकडे प्रोजेक्ट असेल file सॉफ्टवेअरच्या जुन्या आवृत्तीसह (८.१ पूर्वी) तयार केलेले, व्हेरिलॉगमध्ये यामध्ये पथ समाविष्ट आहेत file निकाल निर्देशिका किंवा स्त्रोताशी संबंधित आहेत file `समाविष्ट करा स्टेटमेंटसह. ८.१ नंतरच्या रिलीझमध्ये, प्रकल्प file `समाविष्ट मार्ग प्रकल्पाशी संबंधित आहेत file फक्त. अलीकडील रिलीझमधील GUI जुने prj आपोआप अपग्रेड करत नाही. fileनवीन नियमांचे पालन करण्यासाठी. जुना प्रकल्प अपग्रेड करण्यासाठी आणि वापरण्यासाठी file, खालीलपैकी एक करा:
· prj मॅन्युअली एडिट करा file टेक्स्ट एडिटरमध्ये आणि त्यावर खालील जोडा
प्रत्येक set_option -include_path च्या आधीची ओळ:
सेट_ऑप्शन -प्रोजेक्ट_रिलेटिव्ह_समाविष्ट १
· सॉफ्टवेअरच्या नवीन आवृत्तीसह एक नवीन प्रकल्प सुरू करा आणि हटवा
जुना प्रकल्प. यामुळे नवीन प्रकल्प होईल file नवीन नियमाचे पालन करा जिथे समावेश prj च्या सापेक्ष आहेत file.

प्रकरण ४: लॉजिक सिंथेसिस प्रोजेक्ट सेट करणे

प्रकल्पाचे व्यवस्थापन File पदानुक्रम

प्रकल्पाचे व्यवस्थापन File पदानुक्रम
खालील विभागांमध्ये तुम्ही कस्टमाइज्ड फोल्डर कसे तयार आणि व्यवस्थापित करू शकता याचे वर्णन केले आहे आणि fileप्रकल्पातील view:
· कस्टम फोल्डर तयार करणे · कस्टम प्रोजेक्ट फोल्डर्समध्ये फेरफार करणे · कस्टममध्ये फेरफार करणे Files

कस्टम फोल्डर्स तयार करणे
तुम्ही लॉजिकल फोल्डर तयार करू शकता आणि कस्टमाइझ करू शकता fileतुमच्या प्रकल्पातील विविध पदानुक्रम गटांमध्ये view. हे फोल्डर कोणत्याही नावाने किंवा पदानुक्रम पातळीसह निर्दिष्ट केले जाऊ शकतात. उदा.ampले, तुम्ही तुमच्या ऑपरेटिंग सिस्टमशी अनियंत्रितपणे जुळवू शकता file रचना किंवा HDL लॉजिक पदानुक्रम. कस्टम फोल्डर्स त्यांच्या निळ्या रंगाने ओळखले जातात.

कस्टम फोल्डर तयार करण्याचे आणि नंतर जोडण्याचे अनेक मार्ग आहेत fileप्रकल्पात त्यांना s. खालीलपैकी एक पद्धत वापरा:

१. प्रोजेक्टवर राईट-क्लिक करा. file किंवा दुसरे कस्टम फोल्डर निवडा आणि पॉपअप मेनूमधून फोल्डर जोडा निवडा. नंतर खालीलपैकी कोणतेही करा file ऑपरेशन्स:

उजवे-क्लिक असे दाखवते

त्यावर

फायओल्यूओएलसीआरओअ‍ॅफनिलेसिटहनेडर

निवडा निवडा

फोल्डरमध्ये ठेवा. विद्यमान फोल्डर किंवा तयार करा हा सब-मेनू आहे.

नवीन फोल्डर.

प्रकल्पाचे व्यवस्थापन File पदानुक्रम

प्रकरण ४: लॉजिक सिंथेसिस प्रोजेक्ट सेट करणे

लक्षात ठेवा की तुम्ही फोल्डरला अनियंत्रितपणे नाव देऊ शकता, परंतु (/) वर्ण वापरू नका कारण हे पदानुक्रम विभाजक चिन्ह आहे.
फोल्डरचे नाव बदलण्यासाठी, फोल्डरवर उजवे-क्लिक करा आणि Rename from निवडा.
पॉपअप मेनू. फोल्डरचे नाव बदला संवाद बॉक्स दिसेल; एक नवीन नाव निर्दिष्ट करा.
२. अ‍ॅड वापरा Fileफोल्डर पदानुक्रमातील संपूर्ण सामग्री जोडण्यासाठी आणि पर्यायी ठिकाणी ठेवण्यासाठी प्रोजेक्ट डायलॉग बॉक्समध्ये s. fileडायलॉग बॉक्स डिस्प्लेमध्ये सूचीबद्ध केलेल्या OS फोल्डर पदानुक्रमांशी संबंधित कस्टम फोल्डरमध्ये s.s.

हे करण्यासाठी, जोडा निवडा. File प्रोजेक्टमधील बटण view.
डायलॉग बॉक्समधून dsp सारखे कोणतेही विनंती केलेले फोल्डर निवडा, नंतर
जोडा बटणावर क्लिक करा. हे सर्व ठेवते filedsp पदानुक्रमातून तुम्ही नुकत्याच तयार केलेल्या कस्टम फोल्डरमध्ये s.

प्रकरण ४: लॉजिक सिंथेसिस प्रोजेक्ट सेट करणे

प्रकल्पाचे व्यवस्थापन File पदानुक्रम

स्वयंचलितपणे ठेवण्यासाठी fileसंबंधित सानुकूल फोल्डरमध्ये s
ओएस फोल्डर पदानुक्रम, जोडा नावाचा पर्याय तपासा Fileडायलॉग बॉक्सवरील कस्टम फोल्डर्स वर s.
डीफॉल्टनुसार, कस्टम फोल्डरचे नाव फोल्डरसारखेच असते.
समाविष्टीत fileप्रोजेक्टमध्ये जोडायचे असलेले फोल्डर किंवा फोल्डर. तथापि, तुम्ही फोल्डर्स ऑप्शन बटणावर क्लिक करून फोल्डर्सची नावे कशी दिली जातात ते बदलू शकता. खालील डायलॉग बॉक्स प्रदर्शित होईल.

वापरण्यासाठी:
फक्त असलेले फोल्डर fileफोल्डरच्या नावासाठी s, Use OS वर क्लिक करा.
फोल्डरचे नाव.
निवडलेल्या फोल्डरचे पथ नाव ज्याची पातळी निश्चित करण्यासाठी
कस्टम फोल्डर मार्गासाठी परावर्तित पदानुक्रम.

प्रकल्पाचे व्यवस्थापन File पदानुक्रम

प्रकरण ४: लॉजिक सिंथेसिस प्रोजेक्ट सेट करणे

३. तुम्ही ड्रॅग आणि ड्रॉप करू शकता fileओएस एक्सप्लोरर अनुप्रयोगातील फोल्डर्स आणि फोल्डर्स प्रोजेक्टमध्ये view. हे वैशिष्ट्य KDE चालवणाऱ्या विंडोज आणि लिनक्स डेस्कटॉपवर उपलब्ध आहे.
जेव्हा तुम्ही ड्रॅग आणि ड्रॉप करता तेव्हा file, ते लगेच प्रकल्पात जोडले जाते.
जर कोणताही प्रकल्प उघडा नसेल, तर सॉफ्टवेअर एक प्रकल्प तयार करते.
जेव्हा तुम्ही ड्रॅग आणि ड्रॉप करता तेव्हा file एका फोल्डरवर, ते त्यामध्ये ठेवले जाईल
फोल्डर. सुरुवातीला, जोडा Files to Project डायलॉग बॉक्स प्रदर्शित होईल जो तुम्हाला पुष्टी करण्यास सांगेल fileप्रकल्पात जोडण्यासाठी s. तुम्ही स्वीकारण्यासाठी ओके वर क्लिक करू शकता files. जर तुम्हाला बदल करायचे असतील, तर तुम्ही सर्व काढा बटणावर क्लिक करू शकता आणि एक नवीन फिल्टर किंवा पर्याय निर्दिष्ट करू शकता.

टीप: प्रोजेक्टमध्ये कस्टम फोल्डर्स प्रदर्शित करण्यासाठी view, पर्याय->प्रोजेक्ट निवडा View पर्याय मेनू, नंतर चेक बॉक्स सक्षम/अक्षम करा View प्रकल्प Fileडायलॉग बॉक्सवरील कस्टम फोल्डर्समध्ये s.

कस्टम प्रोजेक्ट फोल्डर्स हाताळणे
खालील प्रक्रिया तुम्ही कशी काढू शकता याचे वर्णन करते fileफोल्डर्समधून s, फोल्डर्स हटवा आणि फोल्डर पदानुक्रम बदला.
1. काढण्यासाठी अ file एका कस्टम फोल्डरमधून, एकतर:
ते दुसऱ्या फोल्डरमध्ये किंवा प्रोजेक्टवर ड्रॅग आणि ड्रॉप करा. हायलाइट करा file, उजवे-क्लिक करा आणि फोल्डरमधून काढा निवडा
पॉपअप मेनू.
डिलीट (DEL) की वापरू नका, कारण यामुळे काढून टाकले जाते file प्रकल्पातून.
२. कस्टम फोल्डर डिलीट करण्यासाठी, ते हायलाइट करा आणि नंतर उजवे-क्लिक करा आणि पॉपअप मेनूमधून डिलीट निवडा किंवा DEL की दाबा. जेव्हा तुम्ही फोल्डर डिलीट करता तेव्हा खालीलपैकी एक पर्याय निवडा:
फोल्डर हटविण्यासाठी होय वर क्लिक करा आणि fileफोल्डरमध्ये असलेले s
प्रकल्प.
फोल्डर डिलीट करण्यासाठी नाही वर क्लिक करा.

प्रकरण ४: लॉजिक सिंथेसिस प्रोजेक्ट सेट करणे

प्रकल्पाचे व्यवस्थापन File पदानुक्रम

३. कस्टम फोल्डरची पदानुक्रम बदलण्यासाठी:
फोल्डर दुसऱ्या फोल्डरमध्ये ड्रॅग आणि ड्रॉप करा जेणेकरून ते सब-
फोल्डरमध्ये किंवा प्रोजेक्टवर ते वरच्या स्तरावर हलविण्यासाठी.
कस्टम फोल्डरची टॉप-लेव्हल हायरार्की काढून टाकण्यासाठी, ड्रॅग आणि ड्रॉप करा
प्रोजेक्टवरील इच्छित उप-स्तरीय पदानुक्रम. नंतर फोल्डरसाठी रिकामी रूट निर्देशिका हटवा.
उदाample, जर विद्यमान कस्टम फोल्डर निर्देशिका असेल तर:
/उदाampलेस/व्हेरिलोग/आरटीएल
समजा तुम्हाला फक्त एकल-स्तरीय RTL पदानुक्रम हवा असेल, तर प्रोजेक्टवर RTL ड्रॅग आणि ड्रॉप करा. त्यानंतर, तुम्ही /Ex हटवू शकता.amples/Verilog निर्देशिका.

कस्टम हाताळणे Files
याव्यतिरिक्त, तुम्ही खालील प्रकारचे कस्टम करू शकता file ऑपरेशन्स:
१. चे प्रदर्शन दडपण्यासाठी fileटाइप फोल्डर्समध्ये s, प्रोजेक्टमध्ये राईट-क्लिक करा view आणि प्रोजेक्ट निवडा View पर्याय निवडा किंवा पर्याय->प्रकल्प निवडा View पर्याय. पर्याय अक्षम करा View प्रकल्प Fileडायलॉग बॉक्सवरील टाइप फोल्डर्समध्ये s.
२. प्रदर्शित करण्यासाठी fileप्रकल्प क्रमाऐवजी वर्णक्रमानुसार, क्रमवारी तपासा. Fileप्रोजेक्टमधील s बटण view नियंत्रण पॅनेल. नियंत्रण पॅनेल चालू आणि बंद करण्यासाठी पॅनेलच्या तळाशी-डाव्या कोपऱ्यातील डाउन अॅरो की वर क्लिक करा.

प्रकल्पाचे व्यवस्थापन File पदानुक्रम

प्रकरण ४: लॉजिक सिंथेसिस प्रोजेक्ट सेट करणे

नियंत्रण पॅनेल टॉगल
३. चा क्रम बदलण्यासाठी fileप्रकल्पातील:
कस्टम फोल्डर्स आणि सॉर्टिंग बंद केल्याची खात्री करा. files. ड्रॅग आणि ड्रॉप करा a file यादीतील इच्छित स्थानावर files.
4. बदलण्यासाठी file टाइप करा, ड्रॅग करा आणि नवीन टाइप फोल्डरमध्ये ड्रॉप करा. सॉफ्टवेअर तुम्हाला पडताळणीसाठी विचारेल.

प्रकरण ४: लॉजिक सिंथेसिस प्रोजेक्ट सेट करणे

अंमलबजावणी सेट अप करणे

अंमलबजावणी सेट अप करणे
अंमलबजावणी ही एका प्रकल्पाची एक आवृत्ती असते, जी विशिष्ट मर्यादा आणि इतर सेटिंग्जसह अंमलात आणली जाते. एका प्रकल्पात अनेक अंमलबजावणी असू शकतात, प्रत्येकाची स्वतःची सेटिंग्ज असतात.

अनेक अंमलबजावणींसह काम करणे
सिन्प्लिफाय प्रो टूल तुम्हाला एकाच डिझाइनचे अनेक अंमलबजावणी तयार करू देते आणि नंतर निकालांची तुलना करू देते. हे तुम्हाला एकाच डिझाइनसाठी वेगवेगळ्या सेटिंग्जसह प्रयोग करण्यास अनुमती देते. अंमलबजावणी ही संश्लेषण सॉफ्टवेअरच्या संदर्भात तुमच्या डिझाइनची पुनरावृत्ती आहे आणि बाह्य स्त्रोत कोड नियंत्रण सॉफ्टवेअर आणि प्रक्रियांची जागा घेत नाही.
१. अंमलबजावणी जोडा बटणावर क्लिक करा किंवा प्रकल्प->नवीन अंमलबजावणी निवडा आणि नवीन डिव्हाइस पर्याय (डिव्हाइस टॅब), नवीन पर्याय (पर्याय टॅब) किंवा नवीन मर्यादा सेट करा. file (निर्बंध टॅब).
सॉफ्टवेअर प्रकल्पात आणखी एक अंमलबजावणी तयार करते. view. नवीन अंमलबजावणीचे नाव मागील प्रमाणेच आहे, परंतु वेगळ्या क्रमांकाच्या प्रत्ययासह. खालील आकृती दोन अंमलबजावणी दर्शविते, rev1 आणि rev2, ज्यामध्ये सध्याचे (सक्रिय) अंमलबजावणी हायलाइट केली आहे.

नवीन अंमलबजावणी समान स्त्रोत कोड वापरते. files, परंतु भिन्न डिव्हाइस पर्याय आणि मर्यादा. ते काही कॉपी करते fileमागील अंमलबजावणीतील s: tlg लॉग file, एसआरएस आरटीएल नेटलिस्ट file, आणि design_fsm.sdc file एफएसएम एक्सप्लोरर द्वारे व्युत्पन्न. हे सॉफ्टवेअर संश्लेषण रनचा पुनरावृत्ती करता येणारा इतिहास ठेवते.

अंमलबजावणी सेट अप करणे

प्रकरण ४: लॉजिक सिंथेसिस प्रोजेक्ट सेट करणे

२. नवीन सेटिंग्जसह पुन्हा संश्लेषण चालवा.
फक्त सध्याची अंमलबजावणी चालवण्यासाठी, Run वर क्लिक करा.
प्रोजेक्टमधील सर्व अंमलबजावणी चालवण्यासाठी, Run->Run All निवडा.
अंमलबजावणी.
तुम्ही वेगळा भाग वापरून पाहण्यासाठी किंवा वेगळ्या वारंवारतेसह प्रयोग करण्यासाठी अनेक अंमलबजावणी वापरू शकता. सेटिंग पर्यायांबद्दल माहितीसाठी पृष्ठ ७५ वर सेटिंग लॉजिक सिंथेसिस अंमलबजावणी पर्याय पहा.
प्रकल्प view सक्रिय अंमलबजावणी हायलाइट केलेल्या आणि संबंधित आउटपुटसह सर्व अंमलबजावणी दाखवते. fileअंमलबजावणी निकालांमध्ये प्रदर्शित केलेल्या सक्रिय अंमलबजावणीसाठी तयार केलेले s view उजवीकडे; सक्रिय अंमलबजावणी बदलल्याने आउटपुट बदलतो. file डिस्प्ले. वॉच विंडो सक्रिय अंमलबजावणीचे निरीक्षण करते. जर तुम्ही ही विंडो सर्व अंमलबजावणी पाहण्यासाठी कॉन्फिगर केली तर नवीन अंमलबजावणी विंडोमध्ये स्वयंचलितपणे अपडेट होते.
३. निकालांची तुलना करा.
निवडलेल्या निकषांची तुलना करण्यासाठी वॉच विंडो वापरा. सेट करणे सुनिश्चित करा
तुम्हाला कॉन्फिगर वॉच कमांडशी तुलना करायची असलेली अंमलबजावणी. तपशीलांसाठी पृष्ठ १९० वरील वॉच विंडो वापरणे पहा.

तपशीलांची तुलना करण्यासाठी, लॉगची तुलना करा. file परिणाम
४. अंमलबजावणीचे नाव बदलण्यासाठी, प्रकल्पातील अंमलबजावणीच्या नावावर उजवे माऊस बटण क्लिक करा. view, पॉपअप मेनूमधून अंमलबजावणी नाव बदला निवडा आणि एक नवीन नाव टाइप करा.
लक्षात ठेवा की सध्याचा UI अंमलबजावणी ओव्हरराईट करतो; 9.0 च्या आधीच्या रिलीझमध्ये अंमलबजावणीचे नाव बदलण्यासाठी जतन केले जाते.
५. अंमलबजावणी कॉपी करण्यासाठी, प्रकल्पातील अंमलबजावणीच्या नावावर उजवे माऊस बटण क्लिक करा. view, पॉपअप मेनूमधून कॉपी इम्प्लीमेंटेशन निवडा आणि कॉपीसाठी नवीन नाव टाइप करा.

प्रकरण ४: लॉजिक सिंथेसिस प्रोजेक्ट सेट करणे

अंमलबजावणी सेट अप करणे

६. अंमलबजावणी हटवण्यासाठी, प्रकल्पातील अंमलबजावणीच्या नावावर उजवे माऊस बटण क्लिक करा. view, आणि पॉपअप मेनूमधून अंमलबजावणी काढा निवडा.

लॉजिक सिंथेसिस अंमलबजावणी पर्याय सेट करणे प्रकरण ४: लॉजिक सिंथेसिस प्रकल्प सेट करणे
लॉजिक सिंथेसिस अंमलबजावणी पर्याय सेट करणे
तुम्ही तुमच्या संश्लेषण अंमलबजावणीसाठी जागतिक पर्याय सेट करू शकता, त्यापैकी काही तंत्रज्ञान-विशिष्ट आहेत. हा विभाग डिव्हाइस, ऑप्टिमायझेशन आणि file अंमलबजावणी पर्याय आदेशासह पर्याय. अंमलबजावणीसाठी मर्यादा सेट करण्याबद्दल माहितीसाठी, पृष्ठ ११९ वर SCOPE मर्यादा निर्दिष्ट करणे पहा. वैयक्तिक गुणधर्म किंवा निर्देशांसह जागतिक सेटिंग्ज ओव्हरराइड करण्याबद्दल माहितीसाठी, पृष्ठ ९० वर गुणधर्म आणि निर्देश निर्दिष्ट करणे पहा.
या विभागात खालील विषयांवर चर्चा केली आहे:
· पृष्ठ ७५ वर डिव्हाइस पर्याय सेट करणे · पृष्ठ ७८ वर ऑप्टिमायझेशन पर्याय सेट करणे · जागतिक वारंवारता आणि मर्यादा निर्दिष्ट करणे Files, पृष्ठ ८० वर · निकाल पर्याय निर्दिष्ट करणे, पृष्ठ ८२ वर · वेळ अहवाल आउटपुट निर्दिष्ट करणे, पृष्ठ ८४ वर · व्हेरिलॉग आणि व्हीएचडीएल पर्याय सेट करणे, पृष्ठ ८४ वर
डिव्हाइस पर्याय सेट करणे
डिव्हाइस पर्याय हे सिंथेसिस रनसाठी तुम्ही सेट करू शकता अशा जागतिक पर्यायांचा भाग आहेत. त्यामध्ये भाग निवड (तंत्रज्ञान, भाग आणि गती श्रेणी) आणि अंमलबजावणी पर्याय (I/O समाविष्ट करणे आणि फॅनआउट्स) समाविष्ट आहेत. या पर्यायांचे पर्याय आणि अंमलबजावणी तंत्रज्ञानानुसार बदलू शकतात, म्हणून तुमच्या विक्रेता पर्यायांबद्दल माहितीसाठी संदर्भ पुस्तिकेतील विक्रेता प्रकरणे तपासा.
१. अंमलबजावणी पर्याय बटणावर क्लिक करून किंवा प्रकल्प-> अंमलबजावणी पर्याय निवडून अंमलबजावणी पर्याय फॉर्म उघडा आणि जर तो आधीच निवडलेला नसेल तर वरच्या बाजूला असलेल्या डिव्हाइस टॅबवर क्लिक करा.
२. तंत्रज्ञान, भाग, पॅकेज आणि गती निवडा. तुम्ही निवडलेल्या तंत्रज्ञानावर अवलंबून उपलब्ध पर्याय बदलू शकतात.

प्रकरण ४: लॉजिक सिंथेसिस प्रोजेक्ट सेट करणे लॉजिक सिंथेसिस अंमलबजावणी पर्याय सेट करणे
३. डिव्हाइस मॅपिंग पर्याय सेट करा. तुम्ही निवडलेल्या तंत्रज्ञानावर अवलंबून पर्याय बदलतात.
जर तुम्हाला पर्यायाचा अर्थ काय आहे याची खात्री नसेल, तर पाहण्यासाठी पर्यायावर क्लिक करा
खालील बॉक्समध्ये वर्णन. पर्यायांच्या पूर्ण वर्णनासाठी, F1 वर क्लिक करा किंवा संदर्भ पुस्तिका मधील योग्य विक्रेता प्रकरण पहा.
पर्याय सेट करण्यासाठी, मूल्य टाइप करा किंवा ते सक्षम करण्यासाठी बॉक्स तपासा.
फॅनआउट मर्यादा सेट करणे आणि रिटाइमिंग करणे याबद्दल अधिक माहितीसाठी, पृष्ठ ३४८ वर अनुक्रमे फॅनआउट मर्यादा सेट करणे आणि पृष्ठ ३३४ वर रिटाइमिंग करणे पहा. इतर विक्रेता-विशिष्ट पर्यायांबद्दल तपशीलांसाठी, संदर्भ पुस्तिकामधील योग्य विक्रेता प्रकरण आणि तंत्रज्ञान कुटुंब पहा.

लॉजिक सिंथेसिस अंमलबजावणी पर्याय सेट करणे प्रकरण ४: लॉजिक सिंथेसिस प्रकल्प सेट करणे

४. गरजेनुसार इतर अंमलबजावणी पर्याय सेट करा (पर्यायांच्या यादीसाठी पृष्ठ ७५ वर लॉजिक सिंथेसिस अंमलबजावणी पर्याय सेट करणे पहा). ओके वर क्लिक करा.
५. डिझाइन संश्लेषित करण्यासाठी रन बटणावर क्लिक करा. हे सॉफ्टवेअर तुम्ही सेट केलेल्या पर्यायांचा वापर करून डिझाइन संकलित करते आणि मॅप करते.
६. स्क्रिप्टसह डिव्हाइस पर्याय सेट करण्यासाठी, set_option Tcl कमांड वापरा. खालील तक्त्यामध्ये डिव्हाइस टॅबवरील डिव्हाइस पर्यायांची वर्णक्रमानुसार यादी आहे जी समतुल्य Tcl कमांडशी मॅप केली आहे. पर्याय तंत्रज्ञान- आणि कुटुंब-आधारित असल्याने, टेबलमध्ये सूचीबद्ध केलेले सर्व पर्याय निवडलेल्या तंत्रज्ञानामध्ये उपलब्ध नसू शकतात. सर्व कमांड set_option ने सुरू होतात, त्यानंतर दाखवल्याप्रमाणे कॉलममध्ये वाक्यरचना येते. तुमच्या विक्रेत्यासाठी पर्यायांच्या सर्वात व्यापक यादीसाठी संदर्भ पुस्तिका तपासा.
खालील तक्ता बहुतेक डिव्हाइस पर्याय दर्शवितो.

विश्लेषकासाठी पर्याय भाष्य केलेले गुणधर्म I/O इन्सर्शन फॅनआउट मार्गदर्शक अक्षम करा

Tcl कमांड (set_option…) -run_prop_extract {1|0} -disable_io_insertion {1|0} -fanout_limit fanout_value

प्रकरण ४: लॉजिक सिंथेसिस प्रोजेक्ट सेट करणे लॉजिक सिंथेसिस अंमलबजावणी पर्याय सेट करणे

पर्याय

Tcl कमांड (set_option…)

पॅकेज

-पॅकेज pkg_name

भाग

-भाग भाग_नाव

मिश्रित ड्राइव्हर्सचे निराकरण करा

-रिझोल्व_मल्टिपल_ड्रायव्हर {१|०}

गती

-वेग_ग्रेड वेग_ग्रेड

तंत्रज्ञान

-तंत्रज्ञान कीवर्ड

कंपाइल पॉइंट टाइमिंग डेटा अपडेट करा -update_models_cp {0|1}

एचडीएल विश्लेषक डेटाबेस निर्मिती -hdl_qload {1|0}

ऑप्टिमायझेशन पर्याय सेट करणे
ऑप्टिमायझेशन पर्याय हे तुम्ही अंमलबजावणीसाठी सेट करू शकता अशा जागतिक पर्यायांचा भाग आहेत. हा विभाग तुम्हाला वारंवारता आणि संसाधन सामायिकरण सारखे जागतिक ऑप्टिमायझेशन पर्याय कसे सेट करायचे ते सांगतो. तुम्ही UI वरील योग्य बटणांसह यापैकी काही पर्याय देखील सेट करू शकता.
१. अंमलबजावणी पर्याय बटणावर क्लिक करून किंवा प्रकल्प-> अंमलबजावणी पर्याय निवडून अंमलबजावणी पर्याय फॉर्म उघडा आणि वरच्या बाजूला असलेल्या पर्याय टॅबवर क्लिक करा.
२. फॉर्मवर किंवा प्रोजेक्टमध्ये तुम्हाला हव्या असलेल्या ऑप्टिमायझेशन पर्यायांवर क्लिक करा. view. तंत्रज्ञानानुसार तुमचे पर्याय बदलतात. जर तुमच्या तंत्रज्ञानासाठी एखादा पर्याय उपलब्ध नसेल, तर तो राखाडी रंगात येतो. एका ठिकाणी पर्याय सेट केल्याने तो दुसऱ्या ठिकाणी आपोआप अपडेट होतो.

प्रकल्प View

ऑप्टिमायझेशन पर्याय अंमलबजावणी पर्याय-> पर्याय

या ऑप्टिमायझेशनच्या वापराबद्दल अधिक माहितीसाठी खालील विभाग पहा:

एफएसएम कंपायलर एफएसएम एक्सप्लोरर
रिसोर्स शेअरिंग रिटाइमिंग

पृष्ठ ३५४ वर, स्टेट मशीन्स ऑप्टिमायझ करणे
पृष्ठ ३५९ वर FSM एक्सप्लोरर चालवणे टीप: मायक्रोसेमी तंत्रज्ञानाचा फक्त एक उपसंच FSM एक्सप्लोरर पर्यायाला समर्थन देतो. तुमच्या टूलमध्ये तुम्ही निर्दिष्ट केलेल्या डिव्हाइससाठी हा पर्याय समर्थित आहे की नाही हे निर्धारित करण्यासाठी प्रकल्प->अंमलबजावणी पर्याय->पर्याय पॅनेल वापरा.
संसाधने सामायिक करणे, पृष्ठ ३५२ वर
रिटाइमिंग, पृष्ठ ३३४ वर

समतुल्य Tcl set_option कमांड पर्याय खालीलप्रमाणे आहेत:

पर्याय एफएसएम कंपायलर एफएसएम एक्सप्लोरर रिसोर्स शेअरिंग रिटाइमिंग

set_option Tcl कमांड पर्याय -symbolic_fsm_compiler {1|0} -use_fsm_explorer {1|0} -resource_sharing {1|0} -retimming {1|0}

४. गरजेनुसार इतर अंमलबजावणी पर्याय सेट करा (पर्यायांच्या यादीसाठी पृष्ठ ७५ वर लॉजिक सिंथेसिस अंमलबजावणी पर्याय सेट करणे पहा). ओके वर क्लिक करा.

प्रकरण ४: लॉजिक सिंथेसिस प्रोजेक्ट सेट करणे लॉजिक सिंथेसिस अंमलबजावणी पर्याय सेट करणे
४. संश्लेषण चालविण्यासाठी रन बटणावर क्लिक करा.
हे सॉफ्टवेअर तुम्ही सेट केलेल्या पर्यायांचा वापर करून डिझाइनचे संकलन आणि मॅपिंग करते.
एचडीएल विश्लेषक डेटाबेस निर्मिती
डिफॉल्टनुसार, सॉफ्टवेअर संपूर्ण डिझाइन वाचते, लॉजिक ऑप्टिमायझेशन आणि टाइमिंग प्रोपॅक्शन करते आणि सिंगल नेटलिस्ट (srs) वर आउटपुट लिहिते. डिझाईन्स जसजसे मोठे होतात तसतसे डिझाइन चालवण्यासाठी आणि डीबग करण्यासाठी लागणारा वेळ अधिक आव्हानात्मक होतो.
या पर्यायांमुळे कंपायलर डिझाईनचे अनेक मॉड्यूलमध्ये पूर्व-विभाजन करू शकतो जे वेगळ्या नेटलिस्टमध्ये लिहिलेले असतात. files (srs). हा पर्याय सक्षम करण्यासाठी, अंमलबजावणी पर्याय संवाद बॉक्सच्या पर्याय टॅबवरील HDL विश्लेषक डेटाबेस जनरेशन चेकबॉक्स निवडा. हे वैशिष्ट्य मोठ्या डिझाइनसाठी मेमरी वापर लक्षणीयरीत्या सुधारते.
हे वैशिष्ट्य खालील set_option Tcl कमांड वापरून Tcl स्क्रिप्ट विंडोमधून देखील सक्षम केले जाऊ शकते:
सेट_ऑप्शन -hdl_qload १
एकदा HDL विश्लेषक डेटाबेस जनरेशन पर्याय सक्षम झाला की, एकच नेटलिस्ट (srs) किंवा अनेक उच्च-स्तरीय RTL मॉड्यूल नेटलिस्ट (srs) वापरून डिझाइन प्रदर्शित करण्यासाठी HDL विश्लेषक टूलमधील वाढीव द्रुत लोड पर्याय वापरा. हे टूल अॅडव्हान्स घेऊ शकते.tagकेवळ प्रभावित डिझाइन पदानुक्रम गतिमानपणे लोड करून या वैशिष्ट्याचे e. उदा.ampले, जलद लोडसाठी आवश्यकतेनुसार पदानुक्रम ब्राउझर फक्त खालच्या पातळीच्या पदानुक्रमाचा विस्तार करू शकतो. वाढीव द्रुत लोड पर्याय HDL विश्लेषक पर्याय संवाद बॉक्सच्या सामान्य पॅनेलवर स्थित आहे. पृष्ठ 304 वर सामान्य पॅनेल पहा.

जागतिक वारंवारता आणि मर्यादा निर्दिष्ट करणे Files

ही प्रक्रिया तुम्हाला जागतिक वारंवारता कशी सेट करायची आणि मर्यादा कशी निर्दिष्ट करायची ते सांगते. fileअंमलबजावणीसाठी.

१. जागतिक वारंवारता सेट करण्यासाठी, खालीलपैकी एक करा:

प्रोजेक्टमध्ये जागतिक वारंवारता टाइप करा. view.

अंमलबजावणी पर्याय फॉर्म उघडण्यासाठी अंमलबजावणी वर क्लिक करा.

पर्याय बटण मर्यादा टॅब.

निवडणे

प्रकल्प-> अंमलबजावणी

पर्याय,

आणि

क्लिक करा

द

समतुल्य Tcl set_option कमांड -frequency frequencyValue आहे.

लॉजिक सिंथेसिस अंमलबजावणी पर्याय सेट करणे प्रकरण ४: लॉजिक सिंथेसिस प्रकल्प सेट करणे
पृष्ठ ११९ वरील "स्पेसिफिकेशन स्कोप कंस्ट्रेंट्स" मध्ये वर्णन केल्याप्रमाणे, तुम्ही स्थानिक कंस्ट्रेंट्ससह जागतिक फ्रिक्वेन्सी ओव्हरराइड करू शकता. Synplify Pro टूलमध्ये, तुम्ही जागतिक फ्रिक्वेन्सी सेट करण्याऐवजी तुमच्या डिझाइनसाठी आपोआप घड्याळ कंस्ट्रेंट्स जनरेट करू शकता. तपशीलांसाठी पृष्ठ २९१ वरील "ऑटो कंस्ट्रेंट्स वापरणे" पहा.
जागतिक वारंवारता आणि मर्यादा प्रकल्प View
अंमलबजावणी पर्याय-> मर्यादा

२. मर्यादा निर्दिष्ट करणे fileअंमलबजावणीसाठी, खालीलपैकी एक करा:
प्रकल्प->अंमलबजावणी पर्याय->निर्बंध निवडा. मर्यादा तपासा.
fileतुम्हाला प्रकल्पात वापरायचे आहे.
अंमलबजावणी पर्याय-> मर्यादा पॅनेलमधून, तुम्ही येथे क्लिक करू शकता
एक मर्यादा जोडा file.
तुम्हाला वापरायचे असलेले अंमलबजावणी निवडल्यानंतर, जोडा वर क्लिक करा. File मध्ये
प्रकल्प view, आणि मर्यादा जोडा fileतुम्हाला आवश्यक आहे.

प्रकरण ४: लॉजिक सिंथेसिस प्रोजेक्ट सेट करणे लॉजिक सिंथेसिस अंमलबजावणी पर्याय सेट करणे
बंधन निर्माण करण्यासाठी files, पृष्ठ ११९ वर, SCOPE मर्यादा निर्दिष्ट करणे पहा.
३. बंधन दूर करण्यासाठी fileअंमलबजावणीतील s, खालीलपैकी एक करा:
प्रकल्प->अंमलबजावणी पर्याय->निर्बंध निवडा. चेकबॉक्स बंद करा.
च्या पुढे file नाव
प्रकल्पात view, कंस्ट्रेंटवर उजवे-क्लिक करा file काढून टाकायचे आणि
प्रोजेक्टमधून काढा निवडा.
हे बंधन दूर करते file अंमलबजावणीतून, परंतु ते हटवत नाही.
४. गरजेनुसार इतर अंमलबजावणी पर्याय सेट करा (पर्यायांच्या यादीसाठी पृष्ठ ७५ वर लॉजिक सिंथेसिस अंमलबजावणी पर्याय सेट करणे पहा). ओके वर क्लिक करा.
जेव्हा तुम्ही डिझाइन संश्लेषित करता, तेव्हा सॉफ्टवेअर तुम्ही सेट केलेल्या पर्यायांचा वापर करून डिझाइन संकलित करते आणि मॅप करते.
निकाल पर्याय निर्दिष्ट करणे
हा विभाग तुम्हाला संश्लेषण रनच्या आउटपुटसाठी निकष कसे निर्दिष्ट करायचे ते दाखवतो.
१. अंमलबजावणी पर्याय बटणावर क्लिक करून किंवा प्रकल्प-> अंमलबजावणी पर्याय निवडून अंमलबजावणी पर्याय फॉर्म उघडा आणि वरच्या बाजूला असलेल्या अंमलबजावणी परिणाम टॅबवर क्लिक करा.

२. आउटपुट निर्दिष्ट करा fileतुम्हाला जे निर्माण करायचे आहे.
मॅप केलेली नेटलिस्ट तयार करण्यासाठी files, Write Mapped Verilog Netlist वर क्लिक करा किंवा Write करा
मॅप केलेली VHDL नेटलिस्ट.
विक्रेत्यासाठी विशिष्ट मर्यादा निर्माण करण्यासाठी file पुढे भाष्यासाठी,
विक्रेता मर्यादा लिहा वर क्लिक करा File. या अहवालाच्या तपशीलांसाठी, अधिक माहितीसाठी संदर्भ पुस्तिकेच्या पृष्ठ २७० वरील, पृष्ठ ५६ वरील, प्रतिबंध तपासणी अहवाल पहा.
३. तुम्हाला ज्या डिरेक्टरीमध्ये निकाल लिहायचे आहेत ती सेट करा.
४. आउटपुटसाठी फॉरमॅट सेट करा fileस्क्रिप्टिंगसाठी समतुल्य Tcl कमांड हा project -result_format फॉरमॅट आहे.
तुम्हाला नेम-मॅपिंग नियंत्रित करण्यासाठी विशेषता देखील सेट करायच्या असतील. तपशीलांसाठी, संदर्भ मॅन्युअलमधील योग्य विक्रेता प्रकरण पहा.
४. गरजेनुसार इतर अंमलबजावणी पर्याय सेट करा (पर्यायांच्या यादीसाठी पृष्ठ ७५ वर लॉजिक सिंथेसिस अंमलबजावणी पर्याय सेट करणे पहा). ओके वर क्लिक करा.
जेव्हा तुम्ही डिझाइन संश्लेषित करता, तेव्हा सॉफ्टवेअर तुम्ही सेट केलेल्या पर्यायांचा वापर करून डिझाइन संकलित करते आणि मॅप करते.

प्रकरण ४: लॉजिक सिंथेसिस प्रोजेक्ट सेट करणे लॉजिक सिंथेसिस अंमलबजावणी पर्याय सेट करणे
वेळ अहवाल आउटपुट निर्दिष्ट करणे
खालील पर्याय सेट करून तुम्ही वेळेच्या अहवालात किती अहवाल दिला आहे हे ठरवू शकता.
१. प्रोजेक्ट->इम्प्लिमेंटेशन ऑप्शन्स निवडून, टाइमिंग रिपोर्ट टॅबवर क्लिक करा. २. सॉफ्टवेअरने तुम्हाला किती महत्त्वाच्या मार्गांचा अहवाल द्यायचा आहे ते सेट करा.

३. क्रिटिकल पाथ सेक्शनमध्ये तुम्हाला किती सुरुवात आणि शेवटचे पॉइंट्स नोंदवायचे आहेत ते निर्दिष्ट करा.
४. गरजेनुसार इतर अंमलबजावणी पर्याय सेट करा (पर्यायांच्या यादीसाठी पृष्ठ ७५ वर सेटिंग लॉजिक सिंथेसिस अंमलबजावणी पर्याय पहा). ओके वर क्लिक करा. जेव्हा तुम्ही डिझाइन सिंथेसाइज करता, तेव्हा सॉफ्टवेअर तुम्ही सेट केलेल्या पर्यायांचा वापर करून डिझाइन संकलित करते आणि मॅप करते.
व्हेरिलॉग आणि व्हीएचडीएल पर्याय सेट करणे
जेव्हा तुम्ही व्हेरिलॉग आणि व्हीएचडीएल सोर्स सेट करता fileतुमच्या प्रोजेक्टमध्ये s असल्यास, तुम्ही काही कंपायलर पर्याय देखील निर्दिष्ट करू शकता.
व्हेरिलॉग सेट करत आहे File पर्याय
तुम्ही व्हेरिलॉग सेट केले file प्रोजेक्ट->इम्प्लीमेंटेशन ऑप्शन्स->व्हेरिलॉग किंवा ऑप्शन्स->व्हेरिलॉग कंपाइलर कॉन्फिगर करून पर्याय निवडा.

१. वापरण्यासाठी व्हेरिलॉग फॉरमॅट निर्दिष्ट करा.
सर्वांसाठी जागतिक स्तरावर कंपायलर सेट करण्यासाठी fileप्रकल्पात, निवडा
प्रकल्प->अंमलबजावणी पर्याय->व्हेरिलॉग. जर तुम्ही व्हेरिलॉग २००१ किंवा सिस्टमव्हेरिलॉग वापरत असाल, तर समर्थित रचनांसाठी संदर्भ पुस्तिका तपासा.
एका per वर Verilog कंपायलर निर्दिष्ट करण्यासाठी file आधारावर, निवडा file मध्ये
प्रकल्प view. उजवे-क्लिक करा आणि निवडा File पर्याय. योग्य कंपायलर निवडा. डीफॉल्ट व्हेरिलॉग file नवीन प्रकल्पांसाठी फॉरमॅट सिस्टमव्हेरिलॉग आहे.

प्रकरण ४: लॉजिक सिंथेसिस प्रोजेक्ट सेट करणे लॉजिक सिंथेसिस अंमलबजावणी पर्याय सेट करणे
२. जर तुम्ही प्रोजेक्टमध्ये हे आधीच केले नसेल तर टॉप-लेव्हल मॉड्यूल निर्दिष्ट करा. view.
३. सोर्स कोडमधून पॅरामीटर्स काढण्यासाठी, खालील गोष्टी करा:
एक्सट्रॅक्ट पॅरामीटर्स वर क्लिक करा. डिफॉल्ट ओव्हरराइड करण्यासाठी, पॅरामीटरसाठी नवीन मूल्य प्रविष्ट करा.
सॉफ्टवेअर फक्त सध्याच्या अंमलबजावणीसाठी नवीन मूल्य वापरते. लक्षात ठेवा की मिश्रित डिझाइनसाठी पॅरामीटर एक्सट्रॅक्शन समर्थित नाही.

४. कंपायलर डायरेक्टिव्ह्जमध्ये डिरेक्टिव्ह टाइप करा, स्टेटमेंट्स वेगळे करण्यासाठी स्पेस वापरून. तुम्ही सामान्यतः 'ifdef' आणि 'define स्टेटमेंट्स कोडमध्ये एंटर कराल असे डायरेक्टिव्ह टाइप करू शकता. उदाहरणार्थample, ABC=30 चा परिणाम सॉफ्टवेअरला प्रकल्पात खालील विधाने लिहिण्यास मिळतो file:
सेट_ऑप्शन -hdl_define - “ABC=30” सेट करा
LO

लॉजिक सिंथेसिस अंमलबजावणी पर्याय सेट करणे प्रकरण ४: लॉजिक सिंथेसिस प्रकल्प सेट करणे
५. इनक्लुड पाथ ऑर्डरमध्ये, व्हेरिलॉगसाठी इनक्लुड कमांडसाठी सर्च पाथ निर्दिष्ट करा. fileतुमच्या प्रोजेक्टमध्ये असलेल्या पथ जोडण्यासाठी, हटविण्यासाठी किंवा पुनर्क्रमित करण्यासाठी बॉक्सच्या वरच्या उजव्या कोपऱ्यातील बटणे वापरा.
६. लायब्ररी डायरेक्टरीजमध्ये, लायब्ररी असलेल्या डिरेक्टरीचा मार्ग निर्दिष्ट करा. fileतुमच्या प्रोजेक्टसाठी s. पथ जोडण्यासाठी, हटविण्यासाठी किंवा पुनर्क्रमित करण्यासाठी बॉक्सच्या वरच्या उजव्या कोपऱ्यातील बटणे वापरा.
४. गरजेनुसार इतर अंमलबजावणी पर्याय सेट करा (पर्यायांच्या यादीसाठी पृष्ठ ७५ वर सेटिंग लॉजिक सिंथेसिस अंमलबजावणी पर्याय पहा). ओके वर क्लिक करा. जेव्हा तुम्ही डिझाइन सिंथेसाइज करता, तेव्हा सॉफ्टवेअर तुम्ही सेट केलेल्या पर्यायांचा वापर करून डिझाइन संकलित करते आणि मॅप करते.

प्रकरण ४: लॉजिक सिंथेसिस प्रोजेक्ट सेट करणे लॉजिक सिंथेसिस अंमलबजावणी पर्याय सेट करणे
VHDL सेट करत आहे File पर्याय
तुम्ही VHDL सेट केले file प्रोजेक्ट->इम्प्लीमेंटेशन ऑप्शन्स->व्हीएचडीएल, किंवा ऑप्शन्स->व्हीएचडीएल कंपायलर कॉन्फिगर करून पर्याय निवडा.

VHDL स्रोतासाठी, तुम्ही खाली वर्णन केलेले पर्याय निर्दिष्ट करू शकता.
२. जर तुम्ही प्रोजेक्टमध्ये हे आधीच केले नसेल तर टॉप-लेव्हल मॉड्यूल निर्दिष्ट करा. view. जर टॉप-लेव्हल मॉड्यूल डीफॉल्ट वर्क लायब्ररीमध्ये नसेल, तर तुम्ही कंपायलरला मॉड्यूल कुठे मिळेल ते लायब्ररी निर्दिष्ट करणे आवश्यक आहे. हे कसे करायचे याबद्दल माहितीसाठी, पृष्ठ २०० वरील VHDL पॅनेल पहा.
तुम्ही हा पर्याय मिश्र भाषेच्या डिझाइनसाठी देखील वापरू शकता किंवा जेव्हा तुम्हाला असे मॉड्यूल निर्दिष्ट करायचे असेल जे HDL विश्लेषक प्रदर्शित करण्यासाठी आणि स्कीमॅटिकमध्ये LdOebugging साठी प्रत्यक्ष उच्च-स्तरीय अस्तित्व नाही. views. २. वापरकर्ता-परिभाषित स्टेट मशीन एन्कोडिंगसाठी, खालील गोष्टी करा:
तुम्हाला कोणत्या प्रकारचे एन्कोडिंग वापरायचे आहे ते निर्दिष्ट करा.

लॉजिक सिंथेसिस अंमलबजावणी पर्याय सेट करणे प्रकरण ४: लॉजिक सिंथेसिस प्रकल्प सेट करणे
FSM कंपायलर अक्षम करा.
जेव्हा तुम्ही डिझाइन संश्लेषित करता, तेव्हा सॉफ्टवेअर स्टेट मशीन्स एन्कोड करण्यासाठी तुम्ही येथे सेट केलेल्या कंपायलर निर्देशांचा वापर करते आणि FSM कंपायलर चालवत नाही, जे कंपायलर निर्देशांना ओव्हरराइड करेल. पर्यायीरित्या, तुम्ही पृष्ठ ३०८ वर VHDL मध्ये Defining State Machines मध्ये वर्णन केल्याप्रमाणे, syn_encoding गुणधर्मासह स्टेट मशीन्स परिभाषित करू शकता.
३. सोर्स कोडमधून जेनेरिक काढण्यासाठी, हे करा:
एक्सट्रॅक्ट जेनेरिक कॉन्स्टंट्स वर क्लिक करा. डिफॉल्ट ओव्हरराइड करण्यासाठी, जेनेरिकसाठी नवीन व्हॅल्यू एंटर करा.
सॉफ्टवेअर फक्त सध्याच्या अंमलबजावणीसाठी नवीन मूल्य वापरते. लक्षात ठेवा की जर तुमच्याकडे मिश्र भाषा डिझाइन असेल तर तुम्ही जेनेरिक काढू शकत नाही.

४. प्रक्रिया/ब्लॉक सीमा ओलांडून ट्रायस्टेट्स पुश करण्यासाठी, पुश ट्रायस्टेट्स सक्षम आहे का ते तपासा. तपशीलांसाठी, संदर्भ मॅन्युअलमधील पृष्ठ २१२ वरील पुश ट्रायस्टेट्स पर्याय पहा.
५. synthesis_on आणि synthesis_off निर्देशांचे स्पष्टीकरण निश्चित करा:
कंपायलरला synthesis_on आणि synthesis_off निर्देशांचे स्पष्टीकरण करण्यास भाग पाडण्यासाठी
translate_on/translate_off प्रमाणे, Synthesis On/Off हा Translate On/Off म्हणून लागू केलेला पर्याय सक्षम करा.
synthesis_on आणि synthesis_off निर्देशांकडे दुर्लक्ष करण्यासाठी, खात्री करा की
हा पर्याय तपासलेला नाही. अधिक माहितीसाठी संदर्भ पुस्तिका मध्ये पृष्ठ २२६ वरील translate_off/translate_on पहा.

प्रकरण ४: लॉजिक सिंथेसिस प्रोजेक्ट सेट करणे

गुणधर्म आणि निर्देश निर्दिष्ट करणे

४. गरजेनुसार इतर अंमलबजावणी पर्याय सेट करा (पर्यायांच्या यादीसाठी पृष्ठ ७५ वर लॉजिक सिंथेसिस अंमलबजावणी पर्याय सेट करणे पहा). ओके वर क्लिक करा.
जेव्हा तुम्ही डिझाइन संश्लेषित करता, तेव्हा सॉफ्टवेअर तुम्ही सेट केलेल्या पर्यायांचा वापर करून डिझाइन संकलित करते आणि मॅप करते.

गुणधर्म आणि निर्देश निर्दिष्ट करणे

गुणधर्म आणि निर्देश हे असे स्पेसिफिकेशन्स आहेत जे तुम्ही तुमच्या डिझाइनचे विश्लेषण, ऑप्टिमाइझ आणि मॅपिंग कसे केले जाते यावर नियंत्रण ठेवण्यासाठी डिझाइन ऑब्जेक्ट्सना नियुक्त करता.
अॅट्रिब्यूट्स मॅपिंग ऑप्टिमायझेशन नियंत्रित करतात आणि डायरेक्टिव्ह्ज कंपायलर ऑप्टिमायझेशन नियंत्रित करतात. या फरकामुळे, तुम्ही सोर्स कोडमध्ये डायरेक्टिव्ह्ज निर्दिष्ट करणे आवश्यक आहे. हे टेबल अॅट्रिब्यूट्स आणि डायरेक्टिव्ह स्पेसिफिकेशन तयार करण्यासाठी उपलब्ध असलेल्या पद्धतींचे वर्णन करते:

VHDL व्हेरिलॉग स्कोप एडिटर मर्यादा File

गुणधर्म होय होय होय होय

निर्देश होय होय नाही नाही

SCOPE एडिटरमध्ये गुणधर्म किंवा मर्यादा निर्दिष्ट करणे चांगले. file, कारण तुम्हाला आधी डिझाइन पुन्हा कंपाईल करण्याची गरज नाही. निर्देशांसाठी, ते प्रभावी होण्यासाठी तुम्हाला डिझाइन कंपाईल करावे लागेल.
जर व्याप्ती/मर्यादा असतील तर file आणि एचडीएल सोर्स कोड डिझाइनसाठी निर्दिष्ट केला जातो, जेव्हा संघर्ष असतो तेव्हा मर्यादांना प्राधान्य दिले जाते.
अधिक माहितीसाठी, खालील बाबी पहा:
· पृष्ठ ९१ वर VHDL मध्ये गुणधर्म आणि निर्देश निर्दिष्ट करणे · पृष्ठ ९२ वर Verilog मध्ये गुणधर्म आणि निर्देश निर्दिष्ट करणे · पृष्ठ ९३ वर SCOPE संपादकाद्वारे गुणधर्म निर्दिष्ट करणे · मर्यादांमध्ये गुणधर्म निर्दिष्ट करणे File, पृष्ठ 97 वर

गुणधर्म आणि निर्देश निर्दिष्ट करणे

प्रकरण ४: लॉजिक सिंथेसिस प्रोजेक्ट सेट करणे

VHDL मध्ये गुणधर्म आणि निर्देश निर्दिष्ट करणे
पृष्ठ ९० वरील स्पेसिफिकेशन अॅट्रिब्यूट्स अँड डायरेक्टिव्ह्ज मध्ये सूचीबद्ध केल्याप्रमाणे, तुम्ही ऑब्जेक्ट्समध्ये अॅट्रिब्यूट्स जोडण्यासाठी इतर पद्धती वापरू शकता. तथापि, तुम्ही फक्त सोर्स कोडमध्ये डायरेक्टिव्ह्ज निर्दिष्ट करू शकता. VHDL मध्ये अॅट्रिब्यूट्स आणि डायरेक्टिव्ह्ज परिभाषित करण्याचे दोन मार्ग आहेत:
· पूर्वनिर्धारित गुणधर्म पॅकेज वापरणे
· प्रत्येक वेळी वापरल्या जाणाऱ्या गुणधर्माची घोषणा करणे
VHDL अॅट्रिब्यूट सिंटॅक्सच्या तपशीलांसाठी, संदर्भ मॅन्युअलमधील पृष्ठ 561 वरील VHDL अॅट्रिब्यूट आणि डायरेक्टिव्ह सिंटॅक्स पहा.

पूर्वनिर्धारित VHDL गुणधर्म पॅकेज वापरणे
अडवानtagपूर्वनिर्धारित पॅकेज वापरण्याचा एक तोटा म्हणजे तुम्ही प्रत्येक वेळी सोर्स कोडमध्ये गुणधर्म आणि निर्देश समाविष्ट करताना त्यांची पुनर्परिभाषा करणे टाळता.tage म्हणजे तुमचा सोर्स कोड कमी पोर्टेबल आहे. अॅट्रिब्यूट्स पॅकेज installDirectory/lib/vhd/synattr.vhd मध्ये आहे.
१. सॉफ्टवेअर लायब्ररीमध्ये समाविष्ट केलेले पूर्वनिर्धारित गुणधर्म पॅकेज वापरण्यासाठी, वाक्यरचनामध्ये या ओळी जोडा:
लायब्ररी synplify; synplify.attributes.all वापरा;
२. डिझाइन युनिट घोषणेनंतर तुम्हाला हवा असलेला गुणधर्म किंवा निर्देश जोडा.
घोषणा; ऑब्जेक्टचे अॅट्रिब्यूट अॅट्रिब्यूट_नाव: ऑब्जेक्टटाइप हे मूल्य आहे;
उदाampले:
सिंपलडीएफएफ एंटिटी म्हणजे पोर्ट (q: आउट बिट_व्हेक्टर (7 डाउनटाउन 0); डी: इन बिट_व्हेक्टर (7 डाउनटाउन 0); क्लक: इन बिट);
clk चा syn_noclockbuf गुणधर्म: सिग्नल खरे आहे;
वाक्यरचना नियमावलीच्या तपशीलांसाठी, संदर्भ पुस्तिका मध्ये पृष्ठ ५६१ वरील VHDL विशेषता आणि निर्देशात्मक वाक्यरचना पहा.
२. स्रोत जोडा file प्रकल्पाकडे.

प्रकरण ४: लॉजिक सिंथेसिस प्रोजेक्ट सेट करणे

गुणधर्म आणि निर्देश निर्दिष्ट करणे

VHDL गुणधर्म आणि निर्देश घोषित करणे
जर तुम्ही अॅट्रिब्यूट्स पॅकेज वापरत नसाल, तर प्रत्येक वेळी सोर्स कोडमध्ये अॅट्रिब्यूट्स समाविष्ट करताना तुम्हाला त्यांची पुन्हा व्याख्या करावी लागेल.
१. प्रत्येक वेळी जेव्हा तुम्ही एखादे गुणधर्म किंवा निर्देश वापरता तेव्हा, खालील वाक्यरचना वापरून डिझाइन युनिट घोषणांनंतर लगेच ते परिभाषित करा:
डिझाइन_युनिट_डिक्लेरेशन; अॅट्रिब्यूट अॅट्रिब्यूटनाव: डेटाटाइप; अॅट्रिब्यूट अॅट्रिब्यूट ऑब्जेक्टचे नाव: ऑब्जेक्टटाइप हे मूल्य आहे;
उदाampले:
सिंपलडीएफएफ एंटिटी म्हणजे पोर्ट (q: आउट बिट_व्हेक्टर (7 डाउनटाउन 0); डी: इन बिट_व्हेक्टर (7 डाउनटाउन 0); क्लक: इन बिट);
विशेषता syn_noclockbuf : बुलियन; clk :सिग्नलचा syn_noclockbuf गुणधर्म खरे आहे;
२. स्रोत जोडा file प्रकल्पाकडे.

व्हेरिलॉगमध्ये गुणधर्म आणि निर्देश निर्दिष्ट करणे
पृष्ठ ९० वरील "विशिष्ट गुणधर्म आणि निर्देश निर्दिष्ट करणे" मध्ये वर्णन केल्याप्रमाणे, तुम्ही ऑब्जेक्ट्समध्ये गुणधर्म जोडण्यासाठी इतर पद्धती वापरू शकता. तथापि, तुम्ही फक्त स्त्रोत कोडमध्ये निर्देश निर्दिष्ट करू शकता.
व्हेरिलॉगमध्ये पूर्वनिर्धारित संश्लेषण गुणधर्म आणि निर्देश नाहीत, म्हणून तुम्ही ते टिप्पण्या म्हणून जोडावेत. विशेषता किंवा निर्देशाचे नाव कीवर्ड संश्लेषणाच्या आधी असते. व्हेरिलॉग files केस सेन्सिटिव्ह असतात, म्हणून गुणधर्म आणि निर्देश त्यांच्या वाक्यरचना वर्णनात सादर केल्याप्रमाणे अचूकपणे निर्दिष्ट केले पाहिजेत. वाक्यरचना तपशीलांसाठी, संदर्भ पुस्तिकामधील पृष्ठ 363 वरील व्हेरिलॉग गुणधर्म आणि निर्देशात्मक वाक्यरचना पहा.
१. व्हेरिलॉगमध्ये एखादे अॅट्रिब्यूट किंवा डायरेक्टिव्ह जोडण्यासाठी, डिझाइन ऑब्जेक्टच्या थेट अनुसरण्यासाठी व्हेरिलॉग लाइन किंवा ब्लॉक कमेंट (सी-स्टाईल) सिंटॅक्स वापरा. जर ब्लॉक कमेंट्स असतील तर त्या सेमीकोलनच्या आधी असाव्यात.
LO

गुणधर्म आणि निर्देश निर्दिष्ट करणे

प्रकरण ४: लॉजिक सिंथेसिस प्रोजेक्ट सेट करणे

व्हेरिलॉग ब्लॉक टिप्पणी वाक्यरचना
/* संश्लेषण गुणधर्मनाव = मूल्य */ /* संश्लेषण निर्देशिकानाव = मूल्य */

व्हेरिलॉग लाइन टिप्पणी वाक्यरचना
// संश्लेषण गुणधर्म नाव = मूल्य // संश्लेषण निर्देशिका नाव = मूल्य

वाक्यरचना नियमांच्या तपशीलांसाठी, संदर्भ पुस्तिका मध्ये पृष्ठ ३६३ वरील व्हेरिलॉग विशेषता आणि निर्देश वाक्यरचना पहा. खालील उदाहरणे आहेतampलेस:
मॉड्यूल fifo(out, in) /* संश्लेषण syn_hier = “कठीण” */;
२. एकाच ऑब्जेक्टला अनेक गुणधर्म किंवा निर्देश जोडण्यासाठी, विशेषता पांढऱ्या जागांसह विभक्त करा, परंतु संश्लेषण कीवर्ड पुन्हा वापरू नका. स्वल्पविराम वापरू नका. उदा.ampले:
केस स्टेट /* संश्लेषण पूर्ण_केस समांतर_केस */;
३. जर एकाच व्हेरिलॉग रेग स्टेटमेंटचा वापर करून अनेक रजिस्टर्स परिभाषित केले असतील आणि त्यांच्यावर एक विशेषता लागू केली असेल, तर संश्लेषण सॉफ्टवेअर फक्त रेग स्टेटमेंटमधील शेवटचे घोषित रजिस्टर लागू करते. उदा.ampले:
reg [5:0] q, q_a, q_b, q_c, q_d /* संश्लेषण syn_preserve=1 */;
syn_preserve हा गुणधर्म फक्त q_d वर लागू केला जातो. संश्लेषण साधनांसाठी हा अपेक्षित वर्तन आहे. सर्व रजिस्टरवर हा गुणधर्म लागू करण्यासाठी, तुम्हाला प्रत्येक रजिस्टरसाठी वेगळे Verilog reg स्टेटमेंट वापरावे लागेल आणि गुणधर्म लागू करावा लागेल.

SCOPE एडिटर वापरून गुणधर्म निर्दिष्ट करणे
SCOPE विंडोमध्ये कोणताही गुणधर्म जोडण्यासाठी वापरण्यास सोपा इंटरफेस उपलब्ध आहे. तुम्ही ते निर्देश जोडण्यासाठी वापरू शकत नाही, कारण ते स्त्रोतामध्ये जोडले जाणे आवश्यक आहे. files. (पृष्ठ ९१ वर VHDL मध्ये गुणधर्म आणि निर्देश निर्दिष्ट करणे किंवा पृष्ठ ९२ वर Verilog मध्ये गुणधर्म आणि निर्देश निर्दिष्ट करणे पहा). खालील प्रक्रिया SCOPE विंडोमध्ये थेट गुणधर्म कसे जोडायचे ते दर्शवते.
१. कंपाइल केलेल्या डिझाइनने सुरुवात करा आणि SCOPE विंडो उघडा. विद्यमान कंस्ट्रेंटमध्ये गुणधर्म जोडण्यासाठी file, विद्यमान वर क्लिक करून SCOPE विंडो उघडा file प्रकल्पात view. नवीन मध्ये गुणधर्म जोडण्यासाठी file, SCOPE आयकॉनवर क्लिक करा आणि SCOPE विंडो उघडण्यासाठी Initialize वर क्लिक करा.
२. SCOPE विंडोच्या तळाशी असलेल्या Attributes टॅबवर क्लिक करा.

प्रकरण ४: लॉजिक सिंथेसिस प्रोजेक्ट सेट करणे

गुणधर्म आणि निर्देश निर्दिष्ट करणे

तुम्ही प्रथम ऑब्जेक्ट (पायरी ३) किंवा प्रथम विशेषता (पायरी ४) निवडू शकता.

३. ऑब्जेक्ट निर्दिष्ट करण्यासाठी, ऑब्जेक्ट कॉलममध्ये खालीलपैकी एक करा. जर तुम्ही आधीच अॅट्रिब्यूट निर्दिष्ट केले असेल, तर ऑब्जेक्ट कॉलम त्या अॅट्रिब्यूटसाठी फक्त वैध ऑब्जेक्ट पर्याय सूचीबद्ध करतो.
ऑब्जेक्ट फिल्टर कॉलममध्ये ऑब्जेक्टचा प्रकार निवडा आणि नंतर एक निवडा
ऑब्जेक्ट कॉलममधील पर्यायांच्या यादीतून ऑब्जेक्ट निवडा. तुम्ही योग्य वाक्यरचनासह योग्य ऑब्जेक्ट निर्दिष्ट करत आहात याची खात्री करण्याचा हा सर्वोत्तम मार्ग आहे.

गुणधर्म आणि निर्देश निर्दिष्ट करणे

प्रकरण ४: लॉजिक सिंथेसिस प्रोजेक्ट सेट करणे

तुम्हाला ज्या ऑब्जेक्टमध्ये विशेषता जोडायची आहे ती ड्रॅग करा
आरटीएल किंवा तंत्रज्ञान viewSCOPE विंडोमधील ऑब्जेक्ट कॉलममध्ये s. काही गुणधर्मांसाठी, ड्रॅगिंग आणि ड्रॉप केल्याने योग्य ऑब्जेक्ट निवडता येणार नाही. उदा.ampजर तुम्हाला syn_hier मॉड्यूल किंवा an आणि gate सारख्या घटकावर सेट करायचे असेल, तर तुम्हाला ते वर सेट करावे लागेल view त्या मॉड्यूलसाठी. ऑब्जेक्टमध्ये हा वाक्यरचना असेल: Verilog मध्ये v:moduleName, किंवा VHDL मध्ये v:library.moduleName, जिथे तुमच्याकडे अनेक लायब्ररी असू शकतात.
ऑब्जेक्ट कॉलममध्ये ऑब्जेक्टचे नाव टाइप करा. जर तुम्हाला माहित नसेल तर
नावासाठी, Find कमांड किंवा Object Filter कॉलम वापरा. जिथे ऑब्जेक्टची आवश्यकता असेल तिथे योग्य उपसर्ग टाइप करा. उदा.ample, a वर गुणधर्म सेट करण्यासाठी view, तुम्हाला मॉड्यूल किंवा एंटिटीच्या नावात v: उपसर्ग जोडावा लागेल. VHDL साठी, तुम्हाला मॉड्यूलचे नाव तसेच लायब्ररी देखील निर्दिष्ट करावी लागेल.
४. जर तुम्ही आधी ऑब्जेक्ट निर्दिष्ट केला असेल, तर आता तुम्ही अॅट्रिब्यूट निर्दिष्ट करू शकता. यादीमध्ये तुम्ही निवडलेल्या ऑब्जेक्टच्या प्रकारासाठी फक्त वैध अॅट्रिब्यूट्स दाखवले आहेत. अॅट्रिब्यूट कॉलममधील माऊस बटण दाबून ठेवून आणि सूचीमधून अॅट्रिब्यूट निवडून अॅट्रिब्यूट निर्दिष्ट करा.

जर तुम्ही प्रथम ऑब्जेक्ट निवडला असेल, तर उपलब्ध पर्याय निवडलेल्या ऑब्जेक्ट आणि तुम्ही वापरत असलेल्या तंत्रज्ञानाद्वारे निश्चित केले जातात. जर तुम्ही प्रथम विशेषता निवडली असेल, तर उपलब्ध पर्याय तंत्रज्ञानाद्वारे निश्चित केले जातात.
जेव्हा तुम्ही एखादी विशेषता निवडता, तेव्हा SCOPE विंडो तुम्हाला त्या विशेषतेसाठी कोणत्या प्रकारचे मूल्य प्रविष्ट करावे लागेल ते सांगते आणि त्या विशेषतेचे थोडक्यात वर्णन देते. जर तुम्ही प्रथम विशेषता निवडली असेल, तर परत जाऊन ऑब्जेक्ट निर्दिष्ट करा.
५. व्हॅल्यू भरा. व्हॅल्यू कॉलममधील माऊस बटण दाबून ठेवा आणि सूचीमधून निवडा. तुम्ही व्हॅल्यू देखील टाइप करू शकता.

प्रकरण ४: लॉजिक सिस्टीम सेट करणे

कागदपत्रे / संसाधने

मायक्रोसेमी आवृत्तीसाठी SYnOPSYS FPGA सिंथेसिस Synplify Pro [pdf] वापरकर्ता मार्गदर्शक
मायक्रोसेमी एडिशनसाठी एफपीजीए सिंथेसिस सिन्प्लिफाय प्रो, मायक्रोसेमी एडिशनसाठी सिंथेसिस सिन्प्लिफाय प्रो, मायक्रोसेमी एडिशनसाठी सिन्प्लिफाय प्रो, मायक्रोसेमी एडिशनसाठी प्रो, मायक्रोसेमी एडिशन, एडिशन

संदर्भ

वापरकर्ता मॅन्युअल

मायक्रोसेमी आवृत्ती वापरकर्ता मार्गदर्शकासाठी SYnOPSYS FPGA सिंथेसिस Synplify Pro

मायक्रोसेमी आवृत्तीसाठी FPGA सिंथेसिस सिन्प्लिफाय प्रो

तपशील

उत्पादन माहिती

उत्पादन वापर सूचना

धडा 1: परिचय

दस्तऐवजाची व्याप्ती

प्रारंभ करणे

वापरकर्ता इंटरफेस ओव्हरview

प्रकरण २: FPGA संश्लेषण डिझाइन प्रवाह

प्रकरण ३: इनपुट तयार करणे

वारंवार विचारले जाणारे प्रश्न

प्रश्न: मी कागदपत्रांच्या प्रती बनवू शकतो का?

प्रश्न: मी सॉफ्टवेअर कसे सुरू करू?

प्रश्न: या वापरकर्ता मार्गदर्शकासाठी अपेक्षित प्रेक्षक किती आहेत?

कागदपत्रे / संसाधने

संदर्भ

एक टिप्पणी द्या

उत्तर रद्द करा