Hije e kodit Microsemi SmartFusion2 SoC FPGA nga SPI Flash në memorie DDR

Parathënie

Qëllimi
Ky demonstrim është për pajisjet SmartFusion®2 system-on-chip (SoC) në terren me grup të portës së programueshme (FPGA). Ai ofron udhëzime se si të përdoret modeli përkatës i referencës.

Audienca e synuar
Ky udhëzues demo ka për qëllim:

• Dizajnerët FPGA
• Dizajnerët e ngulitur
• Dizajnerët e nivelit të sistemit

Referencat
Shihni në vijim web faqe për një listë të plotë dhe të përditësuar të dokumentacionit të pajisjes SmartFusion2:
http://www.microsemi.com/products/fpga-soc/soc-fpga/smartfusion2#documentation

Dokumentet e mëposhtme janë referuar në këtë udhëzues demo.

• UG0331: Udhëzuesi i përdorimit të nënsistemit të mikrokontrolluesit SmartFusion2
• Udhëzuesi i përdoruesit për Ndërtuesin e Sistemit SmartFusion2

SmartFusion2 SoC FPGA – Hije kodi nga SPI Flash në memorie DDR

Hyrje

Ky dizajn demonstrues tregon aftësitë e pajisjes SmartFusion2 SoC FPGA për hijezimin e kodit nga pajisja e memories flash të ndërfaqes serike periferike (SPI) në memorien sinkrone dinamike të aksesit të rastësishëm (SDRAM) me shpejtësi të dyfishtë të të dhënave (DDR) dhe ekzekutimin e kodit nga DDR SDRAM.
Figura 1 tregon bllok diagramin e nivelit të lartë për hijezimin e kodit nga pajisja flash SPI në memorien DDR.

Figura 1 • Diagrami i bllokut të nivelit të lartë

Hija e kodit është një metodë nisjeje që përdoret për të ekzekutuar një imazh nga memoriet e jashtme, më të shpejta dhe të paqëndrueshme (DRAM). Është procesi i kopjimit të kodit nga memoria jo e paqëndrueshme në memorien e paqëndrueshme për ekzekutim.

Hija e kodit kërkohet kur memoria jo e paqëndrueshme e lidhur me një procesor nuk mbështet aksesin e rastësishëm në kod për ekzekutim në vend, ose nuk ka memorie të pamjaftueshme të aksesit të rastësishëm jo të paqëndrueshëm. Në aplikacionet kritike për performancën, shpejtësia e ekzekutimit mund të përmirësohet me hijezimin e kodit, ku kodi kopjohet në RAM me xhiro më të lartë për ekzekutim më të shpejtë.

Kujtimet me shpejtësi të vetme të të dhënave (SDR)/DDR SDRAM përdoren në aplikacione që kanë një imazh të madh të ekzekutueshëm të aplikacionit dhe kërkojnë performancë më të lartë. Në mënyrë tipike, imazhet e mëdha të ekzekutueshme ruhen në memorie jo të paqëndrueshme, si NAND flash ose SPI flash, dhe kopjohen në memorie të paqëndrueshme, si memoria SDR/DDR SDRAM, në momentin e ndezjes për ekzekutim.

Pajisjet SmartFusion2 SoC FPGA integrojnë pëlhurën FPGA të bazuar në flash të gjeneratës së katërt, një procesor ARM® Cortex®-M3 dhe ndërfaqe komunikimi me performancë të lartë në një çip të vetëm. Kontrollorët e kujtesës me shpejtësi të lartë në pajisjet SmartFusion2 SoC FPGA përdoren për t'u ndërlidhur me memoriet e jashtme DDR2/DDR3/LPDDR. Kujtesat DDR2/DDR3 mund të përdoren me një shpejtësi maksimale prej 333 MHz. Procesori Cortex-M3 mund të ekzekutojë direkt udhëzimet nga memoria e jashtme DDR përmes nënsistemit të mikrokontrolluesit (MSS) DDR (MDDR). Kontrolluesi i memories FPGA dhe ura MSS DDR trajtojnë rrjedhën e të dhënave për një performancë më të mirë.

Dizajn Kërkesat
Tabela 1 tregon kërkesat e projektimit për këtë demonstrim.

Tabela 1 • Kërkesat e projektimit

Kërkesat e projektimit	Përshkrimi
Kërkesat e harduerit
Kompleti i avancuar i zhvillimit SmartFusion2: • Përshtatës 12 V • FlashPro5 • Kabllo USB A në Mini – B USB	Rev A ose më vonë
Desktop ose Laptop	Sistemi operativ Windows XP SP2 – 32-bit/64-bit Sistemi operativ Windows 7 – 32-bit/64-bit
Kërkesat e softuerit
Libero® System-on-Chip (SoC)	v11.7
Softuer programimi FlashPro	v11.7
SoftConsole	v3.4 SP1*
Drejtues PC	Drejtues USB në UART
Klienti i Microsoft .NET Framework 4 për lançimin demo GUI	_
Shënim: *Për këtë tutorial, përdoret SoftConsole v3.4 SP1. Për përdorimin e SoftConsole v4.0, shihni TU0546: SoftConsole Udhëzues v4.0 dhe Libero SoC v11.7.

Demo Design
Hyrje
Dizajni demo files janë në dispozicion për shkarkim nga shtegu i mëposhtëm në gjysmën e Micro webfaqe:
http://soc.microsemi.com/download/rsc/?f=m2s_dg0386_liberov11p7_df

Dizajni demo files përfshijnë:

• Projekti Libero SoC
• Programimi STAPL files
• GUI i ekzekutueshëm
• Sampimazhet e aplikacionit
• Skriptet lidhëse
• Konfigurimi DDR files
• Readme.txt file

Shihni readme.txt file parashikuar në dizajn files për strukturën e plotë të drejtorisë.

Përshkrimi
Ky dizajn demonstrues zbaton teknikën e hijes së kodit për të nisur imazhin e aplikacionit nga memoria DDR. Ky dizajn siguron gjithashtu ndërfaqen host mbi SmartFusion2 SoC FPGA marrës/transmetues universal asinkron/sinkron me shumë mënyra (MMUART) për të ngarkuar imazhin e ekzekutueshëm të aplikacionit të synuar në flashin SPI të lidhur me ndërfaqen MSS SPI0.
Hija e kodit zbatohet në dy metodat e mëposhtme:

1. Shumë-stagMetoda e procesit të nisjes duke përdorur procesorin Cortex-M3
2. Metoda e motorit të nisjes së harduerit duke përdorur pëlhurën FPGA

Multi-StagMetoda e procesit të nisjes
Imazhi i aplikacionit ekzekutohet nga memoriet e jashtme DDR në dy nisjet e mëposhtmetages:

• Procesori Cortex-M3 nis ngarkuesin e butë të nisjes nga memoria e integruar jo e paqëndrueshme (eNVM), e cila kryen transferimin e imazhit të kodit nga pajisja flash SPI në memorien DDR.
• Procesori Cortex-M3 nis imazhin e aplikacionit nga memoria DDR.

Ky dizajn zbaton një program bootloader për të ngarkuar imazhin e ekzekutueshëm të aplikacionit të synuar nga pajisja flash SPI në memorien DDR për ekzekutim. Programi i ngarkuesit që ekzekutohet nga eNVM hidhet në aplikacionin e synuar të ruajtur në memorien DDR pasi imazhi i aplikacionit të synuar të kopjohet në memorien DDR.
Figura 2 tregon bllok diagramin e detajuar të modelit demo.

Figura 2 • Hije kodi – Multi Stage Diagrami i bllokut demonstrues të procesit të nisjes

MDDR është konfiguruar që DDR3 të funksionojë në 320 MHz. “Shtojca: Konfigurimet DDR3” në faqen 22 tregon cilësimet e konfigurimit të DDR3. DDR konfigurohet përpara se të ekzekutohet kodi kryesor i aplikacionit.

Bootloader
Bootloader kryen veprimet e mëposhtme:

1. Kopjimi i imazhit të aplikacionit të synuar nga memoria flash SPI në memorien DDR.
2. Rivendosja e adresës së fillimit të memories DDR nga 0xA0000000 në 0x00000000 duke konfiguruar regjistrin e sistemit DDR_CR.
3. Inicializimi i treguesit të stivës së procesorit Cortex-M3 sipas aplikacionit të synuar. Vendndodhja e parë e tabelës së vektorit të aplikacionit të synuar përmban vlerën e treguesit të stivës. Tabela vektoriale e aplikacionit të synuar është e disponueshme duke filluar nga adresa 0x00000000.
4. Ngarkimi i numëruesit të programit (PC) për të rivendosur mbajtësin e aplikacionit të synuar për ekzekutimin e imazhit të aplikacionit të synuar nga memoria DDR. Trajtuesi i rivendosjes së aplikacionit të synuar është i disponueshëm në tabelën vektoriale në adresën 0x00000004.
   Figura 3 tregon modelin demo.
   Figura 3 • Rrjedha e projektimit për Multi-StagMetoda e procesit të nisjes
   

Metoda e motorit të nisjes së harduerit
Në këtë metodë, Cortex-M3 nis drejtpërdrejt imazhin e aplikacionit të synuar nga memoriet e jashtme DDR. Motori i nisjes së harduerit kopjon imazhin e aplikacionit nga pajisja flash SPI në memorien DDR, përpara se të lëshojë rivendosjen e procesorit Cortex-M3. Pas lëshimit të rivendosjes, procesori Cortex-M3 fillon direkt nga memoria DDR. Kjo metodë kërkon më pak kohë nisjeje sesa shumë-stagProcesi i nisjes pasi shmang nisjen e shumëfishtëtages dhe kopjon imazhin e aplikacionit në memorien DDR në më pak kohë.

Ky dizajn demonstrues zbaton logjikën e motorit të nisjes në pëlhurë FPGA për të kopjuar imazhin e ekzekutueshëm të aplikacionit të synuar nga flashi SPI në memorien DDR për ekzekutim. Ky dizajn zbaton gjithashtu ngarkuesin flash SPI, i cili mund të ekzekutohet nga procesori Cortex-M3 për të ngarkuar imazhin e ekzekutueshëm të aplikacionit të synuar në pajisjen flash SPI duke përdorur ndërfaqen e ofruar pritës mbi SmartFusion2 SoC FPGA MMUART_0. Ndërprerësi DIP1 në pajisjen e zhvillimit të avancuar SmartFusion2 mund të përdoret për të zgjedhur nëse do të programohet pajisja flash SPI ose do të ekzekutohet kodi nga memoria DDR.

Nëse aplikacioni i synuar i ekzekutueshëm është i disponueshëm në pajisjen flash SPI, hija e kodit nga pajisja flash SPI në memorien DDR fillon me ndezjen e pajisjes. Motori i nisjes inicializon MDDR, kopjon imazhin nga pajisja flash SPI në memorien DDR dhe rimarrë hapësirën e memories DDR në 0x00000000 duke e mbajtur procesorin Cortex-M3 të rivendosur. Pasi motori i nisjes lëshon rivendosjen e Cortex-M3, Cortex-M3 ekzekuton aplikacionin e synuar nga memoria DDR.

FIC_0 është konfiguruar në modalitetin Slave për të hyrë në MSS SPI_0 nga masteri AHB i strukturës FPGA. Ndërfaqja MDDR AXI (DDR_FIC) është aktivizuar për të hyrë në memorien DDR nga masteri AXI i strukturës FPGA.

Figura 4 tregon bllok diagramin e detajuar të modelit demo.
Figura 4 • Hije kodi – Diagrami i bllokut demonstrues i motorit të nisjes së harduerit

Motori i çizmeve
Kjo është pjesa kryesore e demonstrimit të hijes së kodit që kopjon imazhin e aplikacionit nga pajisja flash SPI në memorien DDR. Motori i nisjes kryen veprimet e mëposhtme:

1. Inicializimi i MDDR për qasje në DDR3 në 320 MHz duke mbajtur procesorin Cortex-M3 në rivendosje.
2. Kopjimi i imazhit të aplikacionit të synuar nga pajisja me memorie flash SPI në memorien DDR duke përdorur masterin AXI në strukturën FPGA përmes ndërfaqes MDDR AXI.
3. Rivendosja e adresës së fillimit të memories DDR nga 0xA0000000 në 0x00000000 duke shkruar në regjistrin e sistemit DDR_CR.
4. Lëshimi i rivendosjes në procesorin Cortex-M3 për të nisur nga memoria DDR.

Figura 5 tregon rrjedhën e dizajnit demo.
Figura 5 • Diagrami i bllokut të nivelit të lartë

Figura 6 • Rrjedha e projektimit për metodën e motorit të nisjes së pajisjeve

Krijimi i imazhit të aplikacionit të synuar për memorien DDR
Kërkohet një imazh që mund të ekzekutohet nga memoria DDR për të ekzekutuar demonstrimin. Përdorni përshkrimin lidhës "production-execute-in-place-externalDDR.ld". file që përfshihet në dizajn files për të ndërtuar imazhin e aplikacionit. Përshkrimi i lidhësit file përcakton adresën e fillimit të memories DDR si 0x00000000 meqenëse motori i ngarkuesit/boot-it kryen rimarrëveshjen e memories DDR nga 0xA0000000 në 0x00000000. Skripti lidhës krijon një imazh aplikacioni me udhëzime, të dhëna dhe seksione BSS në memorie, adresa fillestare e të cilave është 0x00000000. Një imazh i aplikacionit për gjenerimin e ndërprerjeve të bazuara në një diodë të thjeshtë me dritë (LED) që pulson, kohëmatës dhe ndërprerës file ofrohet për këtë demo.

SPI Flash Loader
Ngarkuesi i flashit SPI zbatohet për të ngarkuar memorien flash SPI në bord me imazhin e aplikacionit të synuar të ekzekutueshëm nga kompjuteri pritës përmes ndërfaqes MMUART_0. Procesori Cortex-M3 krijon një buffer për të dhënat që vijnë përmes ndërfaqes MMUART_0 dhe fillon DMA periferike (PDMA) për të shkruar të dhënat e buferuara në SPI flash përmes MSS_SPI0.

Drejtimi i demonstrimit
Demoja tregon se si të ngarkoni imazhin e aplikacionit në flashin SPI dhe të ekzekutoni atë imazh të aplikacionit nga memoriet e jashtme DDR. Ajo siguron një ishampimazhi i aplikacionit “sample_image_DDR3.bin”. Ky imazh tregon mesazhet e mirëseardhjes dhe mesazhin e ndërprerjes së kohëmatësit në konsolën serike dhe pulson LED1 në LED8 në Kompletin e Zhvillimit të Avancuar SmartFusion2. Për të parë mesazhet e ndërprerjes GPIO në tastierën serike, shtypni çelësin SW2 ose SW3.

Vendosja e dizajnit demonstrues
Hapat e mëposhtëm përshkruajnë se si të konfiguroni demonstrimin për tabelën SmartFusion2 Advanced Development Kit:

1. Lidhni kompjuterin pritës me lidhësin J33 duke përdorur kabllon USB A në mini-B. Drejtuesit e urës USB në UART zbulohen automatikisht. Verifikoni nëse zbulimi është bërë në menaxherin e pajisjes siç tregohet në figurën 7.
2. Nëse drejtuesit USB nuk zbulohen automatikisht, instaloni drejtuesin USB.
3. Për komunikim me terminalin serik përmes kabllos FTDI mini USB, instaloni drejtuesin FTDI D2XX. Shkarkoni drejtuesit dhe udhëzuesin e instalimit nga:
   http://www.microsemi.com/soc/documents/CDM_2.08.24_WHQL_Certified.zip.
   Figura 7 • Drejtuesit e urës USB në UART
   
4. Lidhni kërcyesit në tabelën SmartFusion2 Advanced Development Kit, siç tregohet në Tabelën 2.
   Kujdes: Fikni çelësin e furnizimit me energji elektrike, SW7 ndërsa lidhni kërcyesit.
   Tabela 2 • Cilësimet e Kit të Përparuar të Zhvillimit SmartFusion2 për jumper

   kërcyes	Gozhdë (nga)	Gozhdoni (për)	Komentet
   D116, D353, D354, D54	1	2	Këto janë cilësimet e parazgjedhura të kërcyesit të Bordit të Kompleteve të Zhvillimit të Avancuar. Sigurohuni që këta kërcyes të jenë vendosur në përputhje me rrethanat.
   J123	2	3
   J124, J121, J32	1	2	JTAG programimi përmes FTDI
   J118, J119	1	2	Programimi SPI Flash

5. Në Kompletin e Zhvillimit të Avancuar SmartFusion2, lidhni furnizimin me energji elektrike me lidhësin J42.
   Figura 8. tregon konfigurimin e tabelës për ekzekutimin e hijes së kodit nga SPI flash në demonstrimin DDR3 në SmartFusion2 Advanced Development Kit.
   Figura 8 • Konfigurimi i kompletit të zhvillimit të avancuar SmartFusion2
   

SPI Flash Loader dhe GUI Demo Shadowing Code
GUI-ja kërkohet për të ekzekutuar demonstrimin e hijes së kodit. SPI Flash Loader dhe Code Shadowing Demo GUI është një ndërfaqe e thjeshtë grafike e përdoruesit që funksionon në kompjuterin pritës për të programuar flashin SPI dhe ekzekuton demonstrimin e hijes së kodit në SmartFusion2 Advanced Development Kit. UART është një protokoll komunikimi midis kompjuterit pritës dhe SmartFusion2 Advanced Development Kit. Ai gjithashtu siguron seksionin Serial Console për të printuar mesazhet e korrigjimit të marra nga aplikacioni përmes ndërfaqes UART.
Figura 9. tregon SPI Flash Loader dhe Code Shadowing Demo Window.
Figura 9 • SPI Flash Loader dhe Window Demo Shadowing Code

GUI mbështet karakteristikat e mëposhtme:

• Programi SPI Flash: Programon imazhin file në blic SPI.
• Hije e programit dhe kodit nga SPI Flash në DDR: Programon imazhin file në flash SPI, e kopjon atë në memorien DDR dhe e nis imazhin nga memoria DDR.
• Hije e programit dhe kodit nga SPI Flash në SDR: Programon imazhin file në flash SPI, e kopjon atë në memorien SDR dhe e nis imazhin nga memoria SDR.
• Hije kodi në DDR: Kopjon imazhin ekzistues file nga SPI flash në memorien DDR dhe nis imazhin nga memoria DDR.
• Hije kodi në SDR: Kopjon imazhin ekzistues file nga SPI flash në memorien SDR dhe nis imazhin nga memoria SDR. Kliko Ndihmë për më shumë informacion mbi GUI.

Ekzekutimi i dizajnit demonstrues për Multi-StagMetoda e procesit të nisjes
Hapat e mëposhtëm përshkruajnë se si të ekzekutoni modelin demo për multi-stagMetoda e procesit të nisjes:

1. Ndizni çelësin e furnizimit me energji elektrike, SW7.
2. Programoni pajisjen SmarFusion2 SoC FPGA me programimin file parashikuar në dizajn files (SF2_CodeShadowing_DDR3_DF\Programimi Files\MultiStageBoot_meothod\CodeShadowing_top.stp duke përdorur softuerin e dizajnit FlashPro).
3. Hapni ekzekutuesin SPI Flash Loader dhe Code Shadowing Demo GUI file në dispozicion në dizajn files (SF2_CodeShadowing_DDR3_DF\GUI Executable\SF2_FlashLoader.exe).
4. Zgjidhni portën e duhur COM (në të cilën janë drejtuar drejtuesit serial USB) nga lista rënëse COM Port.
5. Klikoni Lidhu. Pas vendosjes së lidhjes, Connect ndryshon në Shkëputje.
6. Klikoni Browse për të zgjedhur ishample të synuar imazhin e ekzekutueshëm file të pajisur me dizajnin files
   (SF2_CodeShadowing_DDR3_DF/Sample Imazhet/et e aplikacionitample_image_DDR3.bin).
   Shënim: Për të gjeneruar koshin e imazhit të aplikacionit file, shihni “Shtojca: Gjenerimi i koshit të ekzekutueshëm File” në faqen 25.
7. Mbajeni adresën fillestare të memories flash SPI si parazgjedhje në 0x00000000.
8. Zgjidhni opsionin Program dhe Hije kodi nga SPI Flash në DDR.
9. Klikoni Start siç tregohet në Figurën 10 për të ngarkuar imazhin e ekzekutueshëm në SPI flash dhe hijen e kodit nga memoria DDR.
   Figura 10 • Fillimi i demonstrimit
   
10. Nëse pajisja SmartFusion2 SoC FPGA është programuar me një STAPL file në të cilën MDDR nuk është konfiguruar për memorie DDR, atëherë ai tregon një mesazh gabimi, siç tregohet në figurën 11.
    Figura 11 • Mesazh i gabuar i pajisjes ose opsionit
    
11. Seksioni Serial Console në GUI tregon mesazhet e korrigjimit dhe fillon programimin e blicit SPI duke fshirë me sukses flashin SPI. Figura 12 tregon statusin e shkrimit të SPI flash
    Figura 12 • Flash Loading
    
12. Me programimin e suksesshëm të blicit SPI, ngarkuesi që funksionon në SmartFusion2 SoC FPGA kopjon imazhin e aplikacionit nga flashi SPI në memorien DDR dhe nis imazhin e aplikacionit. Nëse imazhi i dhënë sample_image_DDR3.bin është zgjedhur, tastiera serike tregon mesazhet e mirëseardhjes, ndërprerjen e ndërprerësit dhe mesazhet e ndërprerjes së kohëmatësit siç tregohet në Figurën 13 në faqen 18 dhe Figura 14 në faqen 18. Një model LED që funksionon shfaqet në LED1 në LED8 në SmartFusion2 Advanced Development Kompleti.
13. Shtypni çelësat SW2 dhe SW3 për të parë mesazhet e ndërprerjes në tastierën serike.
    Figura 13 • Ekzekutimi i imazhit të aplikacionit të synuar nga memoria DDR3
    Figura 14 • Mesazhet e kohëmatësit dhe të ndërprerjes në konsolën serike
    

Drejtimi i dizajnit të metodës së motorit të nisjes së harduerit
Hapat e mëposhtëm përshkruajnë se si të ekzekutohet dizajni i metodës së motorit të nisjes së harduerit:

1. Ndizni çelësin e furnizimit me energji elektrike, SW7.
2. Programoni pajisjen SmarFusion2 SoC FPGA me programimin file parashikuar në dizajn files (SF2_CodeShadowing_DDR3_DF\Programimi
   Files\HWBootEngine_method\CodeShadowing_Fabric.stp duke përdorur softuerin e projektimit FlashPro).
3. Për të programuar SPI Flash-in, vendosni ndërprerësin DIP SW5-1 në pozicionin ON. Kjo përzgjedhje bën që të niset Cortex-M3 nga eNVM. Shtypni SW6 për të rivendosur pajisjen SmartFusion2.
4. Hapni ekzekutuesin SPI Flash Loader dhe Code Shadowing Demo GUI file në dispozicion në dizajn files (SF2_CodeShadowing_DDR3_DF\GUI Executable\SF2_FlashLoader.exe).
5. Zgjidhni portën e duhur COM (në të cilën janë drejtuar drejtuesit serial USB) nga lista rënëse COM Port.
6. Klikoni Lidhu. Pas vendosjes së lidhjes, Connect ndryshon në Shkëputje.
7. Klikoni Browse për të zgjedhur ishample të synuar imazhin e ekzekutueshëm file të pajisur me dizajnin files
   (SF2_CodeShadowing_DDR3_DF/Sample Imazhet/et e aplikacionitample_image_DDR3.bin).
   Shënim: Për të gjeneruar koshin e imazhit të aplikacionit file, shihni “Shtojca: Gjenerimi i koshit të ekzekutueshëm File” në faqen 25.
8. Zgjidhni opsionin Hardware Boot Engine në Metoda e hijezimit të kodit.
9. Zgjidhni opsionin Program SPI Flash nga menyja Opsionet.
10. Klikoni Start, siç tregohet në Figurën 15 për të ngarkuar imazhin e ekzekutueshëm në SPI flash.
    Figura 15 • Fillimi i demonstrimit
    
11. Seksioni Serial Console në GUI tregon mesazhet e korrigjimit dhe statusin e shkrimit të flash SPI, siç tregohet në Figurën 16.
    Figura 16 • Flash Loading
    
12. Pasi të keni programuar me sukses blicin SPI, ndërroni çelësin DIP SW5-1 në pozicionin OFF. Kjo përzgjedhje bën që procesori Cortex-M3 të niset nga memoria DDR.
13. Shtypni SW6 për të rivendosur pajisjen SmartFusion2. Motori i nisjes kopjon imazhin e aplikacionit nga flashi SPI në memorien DDR dhe lëshon rivendosjen në Cortex-M3, i cili nis imazhin e aplikacionit nga memoria DDR. Nëse imazhi i dhënë “sample_image_DDR3.bin” është ngarkuar në blicin SPI, tastiera serike tregon mesazhet e mirëseardhjes, ndërprerjen e ndërprerësit (shtypni SW2 ose SW3) dhe mesazhet e ndërprerjes së kohëmatësit siç tregohet në Figurën 17 dhe një model LED që funksionon shfaqet në LED1 në LED8 në SmartFusion2 Advanced Kompleti i Zhvillimit.
    Figura 17 • Ekzekutimi i imazhit të aplikacionit të synuar nga memoria DDR3
    

konkluzioni
Kjo demonstrim tregon aftësinë e pajisjes SmartFusion2 SoC FPGA për t'u ndërlidhur me memorien DDR dhe për të ekzekutuar imazhin e ekzekutueshëm nga memoria DDR duke hijezuar kodin nga pajisja me memorie flash SPI. Ai gjithashtu tregon dy metoda të zbatimit të hijes së kodit në pajisjen SmartFusion2.

Shtojca: Konfigurimet DDR3

Shifrat e mëposhtme tregojnë cilësimet e konfigurimit të DDR3.
Figura 18 • Cilësimet e përgjithshme të konfigurimit të DDR

Figura 19 • Cilësimet e inicializimit të memories DDR

Figura 20 • Cilësimet e kohës së kujtesës DDR

Shtojca: Gjenerimi i koshit të ekzekutueshëm File

Koshi i ekzekutueshëm file kërkohet për të programuar flashin SPI për ekzekutimin e demonstrimit të hijes së kodit. Për të gjeneruar koshin e ekzekutueshëm file nga “sampLe_image_DDR3” Soft Console, kryeni hapat e mëposhtëm:

1. Ndërtoni projektin e Soft Console me DDR-në e jashtme të prodhimit-ekzekutimit-në-vendit të skriptit lidhës.
2. Shto shtegun e instalimit të Soft Console, p.shample, C:\Microsemi\Libero_v11.7\SoftConsole\Sourcery-G++\bin, te 'Ndryshoret e Mjedisit' siç tregohet në Figurën 21.
   Figura 21 • Shtimi i shtegut të instalimit të konzollës së butë
   
3. Klikoni dy herë në grup file kosh-File-Generator.bat me vendndodhje në:
   SoftConsole/CodeShadowing_MSS_CM3/SampDosja le_image_DDR3, siç tregohet në figurën 22.
   Figura 22 • Koshi File Gjenerator
   
4. koshi -File-Gjeneratori krijon sample_image_DDR3.bin file.

Historia e rishikimit

Tabela e mëposhtme tregon ndryshimet e rëndësishme të bëra në këtë dokument për çdo rishikim.

Rishikim	Ndryshimet
Rishikimi 7 (Mars 2016)	U përditësua dokumenti për lëshimin e softuerit Libero SoC v11.7 (SAR 77816).
Rishikimi 6 (tetor 2015)	U përditësua dokumenti për lëshimin e softuerit Libero SoC v11.6 (SAR 72424).
Rishikimi 5 (shtator 2014)	U përditësua dokumenti për lëshimin e softuerit Libero SoC v11.4 (SAR 60592).
Rishikimi 4 (maj 2014)	U përditësua dokumenti për lëshimin e softuerit Libero SoC 11.3 (SAR 56851).
Rishikimi 3 (dhjetor 2013)	U përditësua dokumenti për lëshimin e softuerit Libero SoC v11.2 (SAR 53019).
Rishikimi 2 (maj 2013)	U përditësua dokumenti për lëshimin e softuerit Libero SoC v11.0 (SAR 47552).
Rishikimi 1 (Mars 2013)	U përditësua dokumenti për lëshimin e softuerit Libero SoC v11.0 beta SP1 (SAR 45068).

Mbështetja e produktit

Microsemi SoC Products Group mbështet produktet e tij me shërbime të ndryshme mbështetëse, duke përfshirë Shërbimin ndaj Klientit, Qendrën e Mbështetjes Teknike të Klientit, një websiti, posta elektronike dhe zyrat e shitjeve në mbarë botën. Kjo shtojcë përmban informacione rreth kontaktimit të Microsemi SoC Products Group dhe përdorimit të këtyre shërbimeve mbështetëse.

Shërbimi ndaj klientit
Kontaktoni Shërbimin e Klientit për mbështetjen jo-teknike të produktit, të tilla si çmimi i produktit, përmirësimet e produktit, informacioni i përditësimit, statusi i porosisë dhe autorizimi.

• Nga Amerika e Veriut, telefononi 800.262.1060
• Nga pjesa tjetër e botës, telefononi 650.318.4460
• Faks, nga kudo në botë, 408.643.6913

Qendra e Mbështetjes Teknike të Klientit
Microsemi SoC Products Group ka staf në Qendrën e tij të Mbështetjes Teknike të Klientit me inxhinierë shumë të aftë të cilët mund t'ju ndihmojnë t'u përgjigjeni pyetjeve tuaja të harduerit, softuerit dhe dizajnit në lidhje me Produktet Microsemi SoC. Qendra e Mbështetjes Teknike të Klientit shpenzon shumë kohë duke krijuar shënime aplikacioni, përgjigje për pyetjet e zakonshme të ciklit të projektimit, dokumentimin e çështjeve të njohura dhe FAQ të ndryshme. Pra, përpara se të na kontaktoni, ju lutemi vizitoni burimet tona në internet. Ka shumë të ngjarë që ne t'u jemi përgjigjur tashmë pyetjeve tuaja.

Mbështetje Teknike

Për Mbështetjen e Produkteve Microsemi SoC, vizitoni
http://www.microsemi.com/products/fpga-soc/design-support/fpga-soc-support.

Webfaqe
Ju mund të shfletoni një sërë informacionesh teknike dhe jo-teknike në faqen kryesore të Grupit të Produkteve Microsemi SoC, në http://www.microsemi.com/products/fpga-soc/fpga-and-soc.

Kontaktoni Qendrën e Mbështetjes Teknike të Klientit
Inxhinierë shumë të kualifikuar stafojnë Qendrën e Mbështetjes Teknike. Qendra e Mbështetjes Teknike mund të kontaktohet me email ose përmes Grupit të Produkteve Microsemi SoC webfaqe.

Email
Ju mund t'i komunikoni pyetjet tuaja teknike në adresën tonë të emailit dhe të merrni përgjigjet me email, faks ose telefon. Gjithashtu, nëse keni probleme me projektimin, mund t'i dërgoni email dizajnit tuaj files për të marrë ndihmë. Ne monitorojmë vazhdimisht llogarinë e emailit gjatë gjithë ditës. Kur na dërgoni kërkesën tuaj, sigurohuni që të përfshini emrin tuaj të plotë, emrin e kompanisë dhe informacionin tuaj të kontaktit për përpunimin efikas të kërkesës suaj.
Adresa e emailit të mbështetjes teknike është soc_tech@microsemi.com.

Rastet e mia
Klientët e Microsemi SoC Products Group mund të dorëzojnë dhe gjurmojnë rastet teknike në internet duke shkuar te Rastet e mia.

Jashtë SHBA
Klientët që kanë nevojë për ndihmë jashtë zonave kohore të SHBA-së mund të kontaktojnë mbështetjen teknike nëpërmjet emailit (soc_tech@microsemi.com) ose kontaktoni një zyrë lokale të shitjeve. Vizitoni Rreth nesh për listat e zyrave të shitjeve dhe kontaktet e korporatës.

Mbështetje Teknike ITAR
Për mbështetje teknike për FPGA-të RH dhe RT që rregullohen nga Rregulloret Ndërkombëtare të Trafikut të Armëve (ITAR), na kontaktoni përmes soc_tech@microsemi.com. Përndryshe, brenda Rastet e Mia, zgjidhni Po në listën rënëse ITAR. Për një listë të plotë të FPGA-ve Microsemi të rregulluara nga ITAR, vizitoni ITAR web faqe.

Selia e Korporatës Microsemi
One Enterprise, Aliso Viejo,
CA 92656 SHBA
Brenda SHBA: +1 (800)
713-4113 Jashtë
SHBA: +1 949-380-6100
Shitjet: +1 949-380-6136
Faks: +1 949-215-4996
E-mail: sales.support@microsemi.com
© 2016 Microsemi Corporation.
Të gjitha të drejtat e rezervuara. Microsemi dhe logoja Microsemi janë marka tregtare të Microsemi Corporation.
Të gjitha markat e tjera tregtare dhe markat e shërbimit janë pronë e pronarëve të tyre përkatës.

Microsemi Corporation (Nasdaq: MSCC) ofron një portofol gjithëpërfshirës të zgjidhjeve gjysmëpërçuese dhe të sistemit për komunikimet, mbrojtjen dhe sigurinë, hapësirën ajrore dhe tregjet industriale. Produktet përfshijnë qarqe të integruara analoge me sinjal të përzier me performancë të lartë dhe të ngurtësuar nga rrezatimi, FPGA, SoC dhe ASIC; produkte të menaxhimit të energjisë; pajisjet e kohës dhe sinkronizimit dhe zgjidhjet e sakta kohore, duke vendosur standardet botërore për kohën; pajisje për përpunimin e zërit; Zgjidhje RF; komponente diskrete; zgjidhje për ruajtjen dhe komunikimin e ndërmarrjeve, teknologjitë e sigurisë dhe anti-t të shkallëzuaramper produkte; zgjidhje Ethernet; IC-të dhe hapësirat e mesit me fuqi mbi Ethernet; si dhe aftësitë dhe shërbimet e dizajnit me porosi. Microsemi ka selinë në Aliso Viejo, Kaliforni, dhe ka rreth 4,800 punonjës në mbarë botën. Mësoni më shumë në www.microsemi.com.

Microsemi nuk jep asnjë garanci, përfaqësim ose garanci në lidhje me informacionin e përfshirë këtu ose përshtatshmërinë e produkteve dhe shërbimeve të saj për ndonjë qëllim të veçantë, dhe as Microsemi nuk merr përsipër ndonjë përgjegjësi që lind nga aplikimi ose përdorimi i ndonjë produkti ose qarku. Produktet e shitura më poshtë dhe çdo produkt tjetër i shitur nga Microsemi i janë nënshtruar testimit të kufizuar dhe nuk duhet të përdoren në lidhje me pajisjet ose aplikacionet kritike për misionin. Çdo specifikim i performancës besohet të jetë i besueshëm, por nuk verifikohet, dhe Blerësi duhet të kryejë dhe të kryejë të gjitha testimet e performancës dhe të tjera të produkteve, vetëm dhe së bashku me, ose të instaluar në, çdo produkt përfundimtar. Blerësi nuk do të mbështetet në asnjë të dhënë dhe specifikim të performancës ose parametër të ofruar nga Microsemi. Është përgjegjësi e blerësit të përcaktojë në mënyrë të pavarur përshtatshmërinë e çdo produkti dhe të testojë dhe verifikojë të njëjtën gjë. Informacioni i dhënë nga Microsemi më poshtë jepet "siç është, ku është" dhe me të gjitha gabimet, dhe i gjithë rreziku që lidhet me një informacion të tillë është tërësisht tek Blerësi. Microsemi nuk i jep, në mënyrë eksplicite ose të nënkuptuar, asnjë pale asnjë të drejtë patente, licencë ose ndonjë të drejtë tjetër të IP, qoftë në lidhje me vetë informacionin e tillë apo çdo gjë të përshkruar nga ky informacion. Informacioni i dhënë në këtë dokument është në pronësi të Microsemi dhe Microsemi rezervon të drejtën të bëjë çdo ndryshim në informacionin në këtë dokument ose në çdo produkt dhe shërbim në çdo kohë pa paralajmërim.

Dokumentet / Burimet

Hije e kodit Microsemi SmartFusion2 SoC FPGA nga SPI Flash në memorie DDR [pdfManuali i Përdoruesit Hije e kodit SmartFusion2 SoC FPGA nga SPI Flash në memorien DDR, SmartFusion2 SoC, Hije e kodit FPGA nga SPI Flash në memorie DDR, Flash në memorie DDR

Referencat

• Manuali i Përdoruesit