Microsemi SmartFusion2 SoC FPGA код засенчување од SPI Flash до DDR меморија

Предговор

Цел
Оваа демонстрација е наменета за уредите SmartFusion®2 систем-на-чип (SoC) теренски програмибилни порти низа (FPGA). Дава инструкции за тоа како да се користи соодветниот референтен дизајн.

Наменета публика
Овој демо водич е наменет за:

• FPGA дизајнери
• Вградени дизајнери
• Дизајнери на системско ниво

Референци
Видете го следново web страница за целосен и ажуриран список на документацијата за уредот SmartFusion2:
http://www.microsemi.com/products/fpga-soc/soc-fpga/smartfusion2#documentation

Следниве документи се наведени во овој демо водич.

• UG0331: Упатство за употреба на потсистем за микроконтролер SmartFusion2
• Упатство за корисникот SmartFusion2 System Builder

SmartFusion2 SoC FPGA – Засенчување на код од SPI Flash во DDR меморија

Вовед

Овој демо-дизајн ги прикажува способностите на уредот SmartFusion2 SoC FPGA за засенчување на кодот од флеш-меморискиот уред со сериски периферен интерфејс (SPI) до двојна брзина на податоци (DDR) синхрона меморија со динамичен случаен пристап (SDRAM) и извршување на кодот од DDR SDRAM.
Слика 1 го прикажува блок дијаграмот на највисоко ниво за засенчување на кодот од SPI флеш-уредот до DDR меморијата.

Слика 1 • Блок дијаграм на највисоко ниво

Засенчувањето на кодот е метод за подигнување што се користи за извршување на слика од надворешни, побрзи и испарливи мемории (DRAM). Тоа е процес на копирање на кодот од неиспарлива меморија во испарлива меморија за извршување.

Потребно е засенчување на кодот кога неиспарливата меморија поврзана со процесорот не поддржува случаен пристап до кодот за извршување на место или нема доволно неиспарлива меморија за случаен пристап. Во апликациите кои се критични за перформансите, брзината на извршување може да се подобри со засенчување на кодот, каде што кодот се копира во RAM меморија со поголема пропусност за побрзо извршување.

Единечна брзина на податоци (SDR)/DDR SDRAM мемориите се користат во апликации кои имаат голема извршна слика на апликацијата и бараат повисоки перформанси. Вообичаено, големите извршни слики се складираат во неиспарлива меморија, како што се NAND блиц или SPI блиц, и се копираат во испарлива меморија, како што е SDR/DDR SDRAM меморијата, при вклучување за извршување.

SmartFusion2 SoC FPGA уредите интегрираат FPGA ткаенина од четврта генерација базирана на блиц, ARM® Cortex®-M3 процесор и комуникациски интерфејси со високи перформанси на еден чип. Мемориските контролери со голема брзина во уредите SmartFusion2 SoC FPGA се користат за поврзување со надворешните DDR2/DDR3/LPDDR мемории. Со мемориите DDR2/DDR3 може да се ракува со максимална брзина од 333 MHz. Процесорот Cortex-M3 може директно да ги извршува инструкциите од надворешната DDR меморија преку потсистемот на микроконтролерот (MSS) DDR (MDDR). Контролерот на кешот FPGA и мостот MSS DDR се справуваат со протокот на податоци за подобри перформанси.

Дизајн Барања
Табела 1 ги прикажува барањата за дизајн за оваа демонстрација.

Табела 1 • Барања за дизајн

Барања за дизајн	Опис
Хардверски барања
Комплет за напреден развој SmartFusion2: • 12 V адаптер • FlashPro5 • USB A до Mini – B USB кабел	Rev A или подоцна
Десктоп или лаптоп	Оперативен систем Windows XP SP2 – 32-битен/64-битен оперативен систем Windows 7 – 32-битен/64-битен
Софтверски барања
Libero® System-on-Chip (SoC)	v11.7
Програмски софтвер FlashPro	v11.7
Мека конзола	v3.4 SP1*
Возачи за компјутер	УСБ во UART драјвери
Клиент на Microsoft .NET Framework 4 за лансирање демо GUI	_
Забелешка: *За ова упатство се користи SoftConsole v3.4 SP1. За користење на SoftConsole v4.0, видете во TU0546: Мека конзола Упатство за v4.0 и Libero SoC v11.7.

Демо дизајн
Вовед
Демо дизајн files се достапни за преземање од следната патека во Micro semi webсајт:
http://soc.microsemi.com/download/rsc/?f=m2s_dg0386_liberov11p7_df

Демо дизајн fileи вклучуваат:

• Проект Libero SoC
• STAPL програмирање files
• Извршна GUI
• Sampслики од апликации
• Скрипти за поврзување
• DDR конфигурација files
• Readme.txt file

Погледнете го readme.txt file предвидени во дизајнот files за комплетната структура на директориумот.

Опис
Овој демо-дизајн имплементира техника на засенчување на код за подигнување на сликата на апликацијата од DDR меморија. Овој дизајн, исто така, обезбедува интерфејс за домаќин преку SmartFusion2 SoC FPGA мулти-режим универзален асинхрон/синхрон приемник/предавател (MMUART) за да се вчита извршната слика на целната апликација во SPI блиц поврзан со интерфејсот MSS SPI0.
Засенчувањето на кодот се спроведува на следниве два методи:

1. Мулти-иtagе метод на процес на подигање со помош на процесорот Cortex-M3
2. Метод на хардверски мотор за подигање со користење на ткаенината FPGA

Мулти-Сtage Метод на процес на подигање
Сликата на апликацијата се извршува од надворешни DDR мемории во следните две подигањаtages:

• Процесорот Cortex-M3 го подигнува мекиот подигнувач од вградената неиспарлива меморија (eNVM), која врши пренос на сликата на кодот од SPI флеш-уредот во меморијата DDR.
• Процесорот Cortex-M3 ја подига сликата на апликацијата од DDR меморијата.

Овој дизајн имплементира програма за подигнувач за вчитување на извршната слика на целната апликација од SPI флеш-уредот во DDR меморија за извршување. Програмата за подигнувач што работи од eNVM скока до целната апликација складирана во DDR меморијата откако сликата на целната апликација ќе се копира во DDR меморијата.
Слика 2 го прикажува деталниот блок дијаграм на демо-дизајнот.

Слика 2 • Засенчување на кодови – Multi Stagд Демо блок дијаграм на процесот на подигање

MDDR е конфигуриран за DDR3 да работи на 320 MHz. „Додаток: Конфигурации на DDR3“ на страница 22 ги прикажува поставките за конфигурација на DDR3. DDR е конфигуриран пред да се изврши главниот код на апликацијата.

Подигнувач
Подигнувачот ги извршува следните операции:

1. Копирање на сликата на целната апликација од SPI флеш меморија во DDR меморија.
2. Повторно мапирање на почетната адреса на DDR меморијата од 0xA0000000 до 0x00000000 со конфигурирање на системскиот регистар DDR_CR.
3. Иницијализирање на покажувачот на магацинот на процесорот Cortex-M3 според целната апликација. Првата локација на векторската табела на целната апликација ја содржи вредноста на покажувачот на стек. Векторската табела на целната апликација е достапна почнувајќи од адресата 0x00000000.
4. Се вчитува програмскиот бројач (PC) за да се ресетира управувачот на целната апликација за извршување на сликата на целната апликација од DDR меморијата. Ракувачот за ресетирање на целната апликација е достапен во векторската табела на адресата 0x00000004.
   Слика 3 го прикажува демо-дизајнот.
   Слика 3 • Проток на дизајн за Multi-Stage Метод на процес на подигање
   

Метод на хардверски мотор за подигање
Во овој метод, Cortex-M3 директно ја подигнува сликата на целната апликација од надворешни DDR мемории. Моторот за подигање на хардверот ја копира сликата на апликацијата од флеш-уредот SPI во меморијата DDR, пред да го ослободи ресетирањето на процесорот Cortex-M3. По ослободувањето на ресетирањето, процесорот Cortex-M3 се подига директно од DDR меморијата. Овој метод бара помалку време за подигање од мулти-сtagе процес на подигање бидејќи избегнува повеќекратни подигањаtages и ја копира сликата на апликацијата во DDR меморија за помалку време.

Овој демо дизајн ја имплементира логиката на моторот за подигање во FPGA ткаенина за да ја копира извршната слика на целната апликација од SPI блиц во DDR меморијата за извршување. Овој дизајн исто така имплементира SPI флеш натоварувач, кој може да се изврши од Cortex-M3 процесорот за да се вчита извршната слика на целната апликација во SPI флеш-уредот користејќи го обезбедениот интерфејс на домаќинот преку SmartFusion2 SoC FPGA MMUART_0. DIP прекинувачот1 на комплетот за напреден развој SmartFusion2 може да се користи за да се избере дали да се програмира флеш-уредот SPI или да се изврши кодот од DDR меморијата.

Ако извршната целна апликација е достапна во SPI флеш-уредот, кодот што се засенува од SPI флеш-уредот во DDR меморијата се стартува при вклучувањето на уредот. Моторот за подигање го иницијализира MDDR, ја копира сликата од SPI флеш-уредот во DDR меморијата и го пресликува просторот на меморијата DDR на 0x00000000 со задржување на процесорот Cortex-M3 во ресетирање. Откако моторот за подигање ќе го ослободи ресетирањето на Cortex-M3, Cortex-M3 ја извршува целната апликација од DDR меморијата.

FIC_0 е конфигуриран во Slave режим за пристап до MSS SPI_0 од FPGA ткаенина AHB господар. Интерфејсот MDDR AXI (DDR_FIC) е овозможен за пристап до меморијата DDR од FPGA ткаенина AXI господар.

Слика 4 го прикажува деталниот блок дијаграм на демо-дизајнот.
Слика 4 • Засенчување на кодови – Демо блок дијаграм на хардверски мотор за подигање

Мотор за подигање
Ова е главниот дел од демото за засенчување на кодот што ја копира сликата на апликацијата од SPI флеш-уредот во меморијата DDR. Моторот за подигање ги извршува следниве операции:

1. Иницијализирање на MDDR за пристап до DDR3 на 320 MHz со одржување на процесорот Cortex-M3 во ресетирање.
2. Копирање на сликата на целната апликација од флеш-меморискиот уред SPI во меморијата DDR со помош на главниот AXI во ткаенината FPGA преку интерфејсот MDDR AXI.
3. Повторно мапирање на почетната адреса на DDR меморијата од 0xA0000000 до 0x00000000 со запишување во системскиот регистар DDR_CR.
4. Отпуштање на ресетирање на процесорот Cortex-M3 за подигање од DDR меморија.

Слика 5 го прикажува текот на демо-дизајнот.
Слика 5 • Блок дијаграм на највисоко ниво

Слика 6 • Проток на дизајн за Метод на хардверски мотор за подигање

Креирање слика на целна апликација за DDR меморија
Потребна е слика што може да се изврши од DDR меморијата за да се изврши демонстрацијата. Користете го описот на поврзувачот „production-execute-in-place-externalDDR.ld“. file што е вклучено во дизајнот files да се изгради сликата на апликацијата. Опис на поврзувачот file ја дефинира почетната адреса на DDR меморијата како 0x00000000 бидејќи подигнувачот/моторот за подигање врши премапирање на DDR меморија од 0xA0000000 до 0x00000000. Скриптата за поврзување создава слика на апликација со инструкции, податоци и BSS секции во меморијата чија почетна адреса е 0x00000000. Слика на апликацијата за генерирање на прекини базирана на тајмер и прекинувач со едноставна диода што емитува светлина (LED). file е предвидено за ова демо.

SPI Flash Loader
Натоварувачот на блиц SPI е имплементиран за вчитување на вградената SPI флеш меморија со извршната целна слика на апликацијата од компјутерот домаќин преку интерфејсот MMUART_0. Процесорот Cortex-M3 прави бафер за податоците што доаѓаат преку интерфејсот MMUART_0 и го иницира периферниот DMA (PDMA) за да ги запише баферираните податоци во SPI блиц преку MSS_SPI0.

Вклучување на демо
Демонстрацијата покажува како да ја вчитате сликата на апликацијата во блицот SPI и да ја извршите таа слика на апликацијата од надворешни DDR мемории. Таа обезбедува ексampСликата на апликацијата „сample_image_DDR3.bin“. Оваа слика ги прикажува пораките за добредојде и пораката за прекин на тајмерот на сериската конзола и трепка од LED1 до LED8 на комплетот за напреден развој SmartFusion2. За да ги видите пораките за прекин на GPIO на сериската конзола, притиснете SW2 или SW3 прекинувачот.

Поставување на демо дизајн
Следниве чекори опишуваат како да го поставите демото за плочката SmartFusion2 Advanced Development Kit:

1. Поврзете го компјутерот домаќин со приклучокот J33 со помош на кабелот USB A до mini-B. Возачите на мостот USB на UART автоматски се откриваат. Потврдете дали откривањето е направено во менаџерот на уреди како што е прикажано на Слика 7.
2. Ако USB драјверите не се откријат автоматски, инсталирајте го USB-двигателот.
3. За сериска терминална комуникација преку FTDI mini USB кабелот, инсталирајте го двигателот FTDI D2XX. Преземете ги драјверите и водичот за инсталација од:
   http://www.microsemi.com/soc/documents/CDM_2.08.24_WHQL_Certified.zip.
   Слика 7 • Возачи од USB во UART Bridge
   
4. Поврзете ги џемперите на плочката SmartFusion2 Advanced Development Kit, како што е прикажано во Табела 2.
   Внимание: Исклучете го прекинувачот за напојување, SW7 додека ги поврзувате џемперите.
   Табела 2 • Поставки за скокач за напреден комплет за развој SmartFusion2

   Скокач	Закачете (од)	Закачете (на)	Коментари
   Д116, Д353, Д354, Д54	1	2	Ова се стандардните поставки за скокач на таблата со комплет за напреден развој. Проверете дали овие џемпери се соодветно поставени.
   J123	2	3
   J124, J121, J32	1	2	JTAG програмирање преку FTDI
   Ј118, Ј119	1	2	Програмирање SPI Flash

5. Во комплетот за напреден развој SmartFusion2, поврзете го напојувањето со приклучокот J42.
   Слика 8. го прикажува поставувањето на таблата за извршување на засенчувањето на кодот од SPI блиц до DDR3 демо на SmartFusion2 Advanced Development Kit.
   Слика 8 • Поставување комплет за напреден развој SmartFusion2
   

SPI Flash Loader и демо GUI за засенчување код
Потребен е GUI за да се изврши демонстрацијата за засенчување на кодот. SPI Flash Loader и Code Shadowing Demo GUI е едноставен графички кориснички интерфејс што работи на компјутерот-домаќин за програмирање на блицот SPI и го извршува демото за засенчување на кодот на SmartFusion2 Advanced Development Kit. UART е протокол за комуникација помеѓу компјутерот-домаќин и комплетот за напреден развој SmartFusion2. Исто така, го обезбедува делот Сериска конзола за печатење на пораките за отстранување грешки добиени од апликацијата преку интерфејсот UART.
Слика 9. го прикажува SPI Flash Loader и Code Shadowing Demo Window.
Слика 9 • SPI Flash Loader и Демо прозорец за засенчување код

GUI ги поддржува следните карактеристики:

• Program SPI Flash: Ја програмира сликата file во блицот SPI.
• Засенчување на програми и кодови од SPI Flash во DDR: ја програмира сликата file во SPI блиц, ја копира во DDR меморијата и ја подига сликата од DDR меморијата.
• Засенчување на програми и кодови од SPI Flash во SDR: ја програмира сликата file во SPI блиц, ја копира во SDR меморијата и ја подигнува сликата од SDR меморијата.
• Засенчување на код во DDR: Ја копира постоечката слика file од SPI блиц до DDR меморијата и ја подига сликата од DDR меморијата.
• Засенчување на код во SDR: Ја копира постоечката слика file од SPI блиц до SDR меморијата и ја подига сликата од SDR меморијата. Кликнете Помош за повеќе информации за GUI.

Извршување на демо дизајн за Multi-Stage Метод на процес на подигање
Следниве чекори опишуваат како да се изврши демо-дизајнот за мулти-сtagметод на процес на подигнување е:

1. ВКЛУЧЕТЕ го прекинувачот за напојување, SW7.
2. Програмирајте го SmarFusion2 SoC FPGA уредот со програмирање file предвидени во дизајнот files (SF2_CodeShadowing_DDR3_DF\Програмирање Files\MultiStageBoot_meothod\CodeShadowing_top.stp користејќи го софтверот за дизајн FlashPro).
3. Стартувајте го извршната датотека SPI Flash Loader и Code Shadowing Demo GUI file достапни во дизајнот files (SF2_CodeShadowing_DDR3_DF\GUI Executable\SF2_FlashLoader.exe).
4. Изберете ја соодветната COM порта (на која се насочени USB сериските драјвери) од паѓачката листа COM Port.
5. Кликнете Поврзи. По воспоставувањето на врската, Connect се менува во Disconnect.
6. Кликнете на Прелистување за да го изберете прample target извршна слика file обезбедени со дизајнот files
   (SF2_CodeShadowing_DDR3_DF/Sample Слики/и од апликацијатаample_image_DDR3.bin).
   Забелешка: За генерирање на корпата за слики на апликацијата file, видете „Додаток: Генерирање на извршна корпа File“ на страница 25.
7. Чувајте ја почетната адреса на флеш меморијата SPI како стандардна на 0x00000000.
8. Изберете ја опцијата Program and Code Shadowing од SPI Flash to DDR опцијата.
9. Кликнете на Start како што е прикажано на Слика 10 за да ја вчитате извршната слика во SPI блиц и засенчување на кодови од DDR меморијата.
   Слика 10 • Стартување на демо
   
10. Ако уредот SmartFusion2 SoC FPGA е програмиран со STAPL file во кој MDDR не е конфигуриран за DDR меморија, тогаш покажува порака за грешка, како што е прикажано на Слика 11.
    Слика 11 • Погрешна порака за уред или опција
    
11. Делот за сериска конзола на GUI ги прикажува пораките за отстранување грешки и започнува да го програмира SPI блицот кога успешно го брише блицот SPI. Слика 12 го прикажува статусот на запишување на SPI блиц
    Слика 12 • Вчитување на блиц
    
12. При успешно програмирање на блицот SPI, подигнувачот што работи на SmartFusion2 SoC FPGA ја копира сликата на апликацијата од SPI блицот во DDR меморијата и ја подигнува сликата на апликацијата. Доколку дадената слика сample_image_DDR3.bin е избрано, сериската конзола ги прикажува пораките за добредојде, прекинот на прекинувачот и прекинот на тајмерот, како што е прикажано на Слика 13 на страница 18 и Слика 14 на страница 18. Работната LED шема се прикажува на LED1 до LED8 на SmartFusion2 Advanced Development Комплет.
13. Притиснете ги прекинувачите SW2 и SW3 за да ги видите пораките за прекин на сериската конзола.
    Слика 13 • Извршување на сликата на целната апликација од DDR3 меморијата
    Слика 14 • Тајмер и пораки за прекини во сериска конзола
    

Вклучување на хардверски подигач на метод дизајн
Следниве чекори опишуваат како да се изврши дизајнот на методот на хардверски мотор за подигање:

1. ВКЛУЧЕТЕ го прекинувачот за напојување, SW7.
2. Програмирајте го SmarFusion2 SoC FPGA уредот со програмирање file предвидени во дизајнот files (SF2_CodeShadowing_DDR3_DF\Програмирање
   Files\HWBootEngine_method\CodeShadowing_Fabric.stp користејќи го софтверот за дизајн FlashPro).
3. За да го програмирате SPI Flash, направете го DIP прекинувачот SW5-1 во позиција ON. Овој избор прави да се подигне Cortex-M3 од eNVM. Притиснете SW6 за да го ресетирате уредот SmartFusion2.
4. Стартувајте го извршната датотека SPI Flash Loader и Code Shadowing Demo GUI file достапни во дизајнот files (SF2_CodeShadowing_DDR3_DF\GUI Executable\SF2_FlashLoader.exe).
5. Изберете ја соодветната COM порта (на која се насочени USB сериските драјвери) од паѓачката листа COM Port.
6. Кликнете Поврзи. По воспоставувањето на врската, Connect се менува во Disconnect.
7. Кликнете на Прелистување за да го изберете прample target извршна слика file обезбедени со дизајнот files
   (SF2_CodeShadowing_DDR3_DF/Sample Слики/и од апликацијатаample_image_DDR3.bin).
   Забелешка: За генерирање на корпата за слики на апликацијата file, видете „Додаток: Генерирање на извршна корпа File“ на страница 25.
8. Изберете ја опцијата Hardware Boot Engine во Code Shadowing Method.
9. Изберете ја опцијата Program SPI Flash од менито Опции.
10. Кликнете на Start, како што е прикажано на Слика 15 за да ја вчитате извршната слика во SPI блиц.
    Слика 15 • Стартување на демо
    
11. Делот за сериска конзола на GUI ги прикажува пораките за отстранување грешки и статусот на пишувањето на блицот SPI, како што е прикажано на Слика 16.
    Слика 16 • Вчитување на блиц
    
12. По успешно програмирање на блицот SPI, сменете го DIP-прекинувачот SW5-1 во положба OFF. Овој избор прави да се подигне процесорот Cortex-M3 од DDR меморија.
13. Притиснете SW6 за да го ресетирате уредот SmartFusion2. Моторот за подигање ја копира сликата на апликацијата од SPI блицот во DDR меморијата и го ослободува ресетирањето на Cortex-M3, што ја подигнува сликата на апликацијата од DDR меморијата. Доколку дадената слика „сample_image_DDR3.bin“ е вчитана на SPI блиц, сериската конзола ги прикажува пораките за добредојде, прекинот на прекинувачот (притиснете SW2 или SW3) и пораките за прекин на тајмерот, како што е прикажано на Слика 17, а вклучена LED шема е прикажана на LED1 до LED8 на SmartFusion2 Advanced Комплет за развој.
    Слика 17 • Извршување на сликата на целната апликација од DDR3 меморијата
    

Заклучок
Оваа демонстрација ја покажува способноста на SmartFusion2 SoC FPGA уредот да интерфејс со DDR меморија и да ја изврши извршната слика од DDR меморијата со засенчување на код од SPI флеш-мемориски уред. Исто така, покажува два методи за имплементација на засенчување на кодот на уредот SmartFusion2.

Додаток: DDR3 конфигурации

Следните слики ги прикажуваат поставките за конфигурација на DDR3.
Слика 18 • Општи поставки за конфигурација на DDR

Слика 19 • Поставки за иницијализација на меморијата DDR

Слика 20 • Поставки за тајминг на меморијата DDR

Додаток: Генерирање на извршна корпа File

Извршна корпа file е потребно за програмирање на блицот SPI за извршување на демо за засенчување код. За да се генерира извршната корпа file од „сampМека конзола le_image_DDR3“, направете ги следните чекори:

1. Изградете го проектот Soft Console со скрипта за поврзување производство-изврши-на-место-надворешна DDR.
2. Додадете ја патеката за инсталација на Soft Console, на прample, C:\Microsemi\Libero_v11.7\SoftConsole\Sourcery-G++\bin, до 'Environment Variables' како што е прикажано на Слика 21.
   Слика 21 • Додавање патека за инсталација на мека конзола
   
3. Кликнете двапати на серијата file Канта-File-Generator.bat лоциран на:
   Мека конзола/CodeShadowing_MSS_CM3/SampПапката le_image_DDR3, како што е прикажано на Слика 22.
   Слика 22 • Бин File Генератор
   
4. канта-File-Генератор создава сample_image_DDR3.bin file.

Историја на ревизии

Следната табела прикажува важни промени направени во овој документ за секоја ревизија.

Ревизија	Промени
Ревизија 7 (март 2016)	Ажуриран е документот за изданието на софтверот Libero SoC v11.7 (SAR 77816).
Ревизија 6 (октомври 2015)	Ажуриран е документот за изданието на софтверот Libero SoC v11.6 (SAR 72424).
Ревизија 5 (септември 2014)	Ажуриран е документот за изданието на софтверот Libero SoC v11.4 (SAR 60592).
Ревизија 4 (мај 2014)	Ажуриран е документот за изданието на софтверот Libero SoC 11.3 (SAR 56851).
Ревизија 3 (декември 2013)	Ажуриран е документот за изданието на софтверот Libero SoC v11.2 (SAR 53019).
Ревизија 2 (мај 2013)	Ажуриран е документот за изданието на софтверот Libero SoC v11.0 (SAR 47552).
Ревизија 1 (март 2013)	Ажуриран е документот за изданието на софтверот Libero SoC v11.0 бета SP1 (SAR 45068).

Поддршка за производи

Microsemi SoC Products Group ги поддржува своите производи со различни услуги за поддршка, вклучително и услуги за клиенти, Центар за техничка поддршка за клиенти, а webсајт, електронска пошта и канцеларии за продажба низ целиот свет. Овој додаток содржи информации за контактирање на Microsemi SoC Products Group и користење на овие услуги за поддршка.

Услуга за клиенти
Контактирајте со службата за корисници за нетехничка поддршка на производот, како што се цените на производите, надградбите на производите, информациите за ажурирање, статусот на нарачката и овластувањето.

• Од Северна Америка, јавете се на 800.262.1060
• Од остатокот од светот, јавете се на 650.318.4460
• Факс, од каде било во светот, 408.643.6913

Центар за техничка поддршка на клиентите
Microsemi SoC Products Group го екипира својот Центар за техничка поддршка за клиенти со висококвалификувани инженери кои можат да помогнат во одговорот на вашите прашања за хардвер, софтвер и дизајн за производите на Microsemi SoC. Центарот за техничка поддршка на клиентите троши многу време за креирање белешки за апликации, одговори на заеднички прашања од циклусот на дизајнирање, документација за познати проблеми и разни ЧПП. Затоа, пред да не контактирате, посетете ги нашите онлајн ресурси. Многу е веројатно дека веќе сме одговориле на вашите прашања.

Техничка поддршка

За поддршка на производите на Microsemi SoC, посетете
http://www.microsemi.com/products/fpga-soc/design-support/fpga-soc-support.

Webсајт
Можете да прелистувате различни технички и нетехнички информации на почетната страница на Microsemi SoC Products Group, на http://www.microsemi.com/products/fpga-soc/fpga-and-soc.

Контактирајте го Центарот за техничка поддршка на клиентите
Високо квалификувани инженери работат во Центарот за техничка поддршка. Центарот за техничка поддршка може да се контактира преку е-пошта или преку групата производи на Microsemi SoC webсајт.

Е-пошта
Можете да ги пренесете вашите технички прашања на нашата е-пошта и да добивате одговори по е-пошта, факс или телефон. Исто така, ако имате проблеми со дизајнот, можете да испратите е-пошта за вашиот дизајн fileда добие помош. Постојано ја следиме сметката за е-пошта во текот на денот. Кога ни го испраќате вашето барање, не заборавајте да го вклучите вашето полно име, име на компанија и информации за контакт за ефикасна обработка на вашето барање.
Адресата за е-пошта за техничка поддршка е soc_tech@microsemi.com.

Мои случаи
Клиентите на Microsemi SoC Products Group може да поднесуваат и следат технички случаи преку Интернет со одење во Мои случаи.

Надвор од САД
Клиентите на кои им е потребна помош надвор од временските зони на САД може да контактираат со техничка поддршка преку е-пошта (soc_tech@microsemi.com) или контактирајте со локалната продажна канцеларија. Посетете За нас за огласи во канцелариите за продажба и корпоративни контакти.

Техничка поддршка на ИТАР
За техничка поддршка на RH и RT FPGA кои се регулирани со меѓународните регулативи за сообраќај на оружје (ITAR), контактирајте со нас преку soc_tech@microsemi.com. Алтернативно, во Мои случаи, изберете Да во паѓачката листа ИТАР. За целосен список на Microsemi FPGA регулирани со ИТАР, посетете го ITAR web страница.

Седиштето на корпоративното „Микросеми“.
One Enterprise, Алисо Виехо,
Калифорнија 92656 САД
Во САД: +1 (800)
713-4113 Надвор од
САД: +1 949-380-6100
Продажба: +1 949-380-6136
Факс: +1 949-215-4996
Е-пошта: sales.support@microsemi.com
© 2016 Microsemi Corporation.
Сите права се задржани. Microsemi и логото на Microsemi се заштитни знаци на Microsemi Corporation.
Сите други заштитни знаци и услужни марки се сопственост на нивните соодветни сопственици.

Microsemi Corporation (Nasdaq: MSCC) нуди сеопфатно портфолио на полупроводнички и системски решенија за комуникации, одбрана и безбедност, воздушната и индустриските пазари. Производите вклучуваат аналогни интегрирани кола со мешан сигнал со високи перформанси и стврднати со зрачење, FPGA, SoC и ASIC; производи за управување со енергија; уреди за тајминг и синхронизација и прецизни временски решенија, поставувајќи ги светските стандарди за времето; уреди за обработка на глас; RF решенија; дискретни компоненти; претпријатија за складирање и комуникациски решенија, безбедносни технологии и скалабилни анти-тamper производи; Етернет решенија; ИЦ и средни распони со напојување преку етернет; како и можности и услуги прилагодено за дизајн. Микросеми е со седиште во Алисо Виехо, Калифорнија и има приближно 4,800 вработени на глобално ниво. Дознајте повеќе на www.microsemi.com.

Microsemi не дава никаква гаранција, претставување или гаранција во врска со информациите содржани овде или соодветноста на неговите производи и услуги за која било одредена цел, ниту пак Microsemi презема каква било одговорност што произлегува од примената или употребата на кој било производ или коло. Производите што се продаваат подолу и сите други производи што ги продава Microsemi биле предмет на ограничено тестирање и не треба да се користат заедно со опрема или апликации кои се критични за мисијата. Се верува дека сите спецификации за изведба се сигурни, но не се потврдени, а Купувачот мора да ги спроведе и заврши сите перформанси и други тестови на производите, сам и заедно со, или инсталиран во, кој било крајен производ. Купувачот нема да се потпира на какви било податоци и спецификации или параметри за перформанси обезбедени од Microsemi. Одговорност на Купувачот е самостојно да ја утврди соодветноста на кој било производ и истите да ги тестира и потврди. Информациите дадени од Microsemi подолу се дадени „како што е, каде што е“ и со сите грешки, а целиот ризик поврзан со таквите информации е целосно кај Купувачот. Microsemi не дава, експлицитно или имплицитно, на која било страна никакви патентни права, лиценци или други права на ИС, без разлика дали се однесуваат на самите тие информации или што било опишано со таквите информации. Информациите дадени во овој документ се сопственост на Microsemi, а Microsemi го задржува правото да прави какви било промени на информациите во овој документ или на сите производи и услуги во секое време без претходна најава.

Документи / ресурси

Microsemi SmartFusion2 SoC FPGA код засенчување од SPI Flash до DDR меморија [pdf] Упатство за сопственикот SmartFusion2 SoC FPGA код засенчување од SPI Flash во DDR меморија, SmartFusion2 SoC, FPGA код засенчување од SPI Flash во DDR меморија, Flash во DDR меморија

Референци

• Упатство за употреба