Microsemi SmartFusion2 SoC FPGA Code Shadowing 从 SPI 闪存到 DDR 存储器用户手册

此演示设计展示了 SmartFusion2 SoC FPGA 器件功能，用于从串行外设接口 (SPI) 闪存器件到双倍数据速率 (DDR) 同步动态随机存取存储器 (SDRAM) 的代码映射以及从 DDR SDRAM 执行代码。
图 1 显示了从 SPI 闪存设备到 DDR 存储器的代码映射的顶层框图。

图 1 • 顶层框图

代码隐藏是一种引导方法，用于从外部更快的易失性存储器 (DRAM) 运行映像。是将代码从非易失性存储器复制到易失性存储器执行的过程。

当与处理器关联的非易失性存储器不支持对代码进行就地执行的随机访问，或者非易失性随机访问存储器不足时，需要代码阴影。在性能关键型应用程序中，执行速度可以通过代码隐藏来提高，其中代码被复制到更高吞吐量的 RAM 以加快执行速度。

单数据速率 (SDR)/DDR SDRAM 存储器用于具有大型应用程序可执行映像并需要更高性能的应用程序。通常，大型可执行映像存储在非易失性存储器中，例如 NAND 闪存或 SPI 闪存，并在上电时复制到易失性存储器中，例如 SDR/DDR SDRAM 存储器以供执行。

SmartFusion2 SoC FPGA 设备在单个芯片上集成了第四代基于闪存的 FPGA 架构、ARM® Cortex®-M3 处理器和高性能通信接口。 SmartFusion2 SoC FPGA 器件中的高速内存控制器用于连接外部 DDR2/DDR3/LPDDR 内存。 DDR2/DDR3 内存的最高运行速度为 333 MHz。 Cortex-M3 处理器可以通过微控制器子系统 (MSS) DDR (MDDR) 直接运行来自外部 DDR 存储器的指令。 FPGA 缓存控制器和 MSS DDR 桥处理数据流以获得更好的性能。

设计要求
表 1 显示了此演示的设计要求。

表 1 • 设计要求

设计要求	描述
硬件要求
SmartFusion2 高级开发套件： • 12 伏适配器 • FlashPro5 • USB A 转 Mini – B USB 数据线	修订版 A 或更高版本
台式机或笔记本电脑	Windows XP SP2 操作系统 – 32 位/64 位 Windows 7 操作系统 – 32 位/64 位
软件要求
Libero® 片上系统 (SoC)	v11.7
FlashPro 编程软件	v11.7
软件控制台	v3.4 SP1*
电脑驱动程序	USB 到 UART 驱动程序
Microsoft .NET Framework 4 客户端用于启动演示 GUI	_
*笔记：* 本教程使用 SoftConsole v3.4 SP1。要使用 SoftConsole v4.0，请参阅 TU0546：软件控制台* v4.0 和 Libero SoC v11.7 教程.

演示设计
介绍
演示设计 files 可从 Micro semi 中的以下路径下载 web地点：
http://soc.microsemi.com/download/rsc/?f=m2s_dg0386_liberov11p7_df

演示设计 file包括：

Libero SoC项目
STAPL编程 files

GUI 可执行文件
Samp应用程序图像

链接器脚本
内存配置 files

自述文件.txt file

参见 readme.txt file 在设计中提供 files 代表完整的目录结构。

描述
此演示设计实施代码隐藏技术以从 DDR 内存引导应用程序映像。该设计还通过 SmartFusion2 SoC FPGA 多模式通用异步/同步接收器/发送器 (MMUART) 提供主机接口，以将目标应用程序可执行映像加载到连接到 MSS SPI0 接口的 SPI 闪存中。
代码隐藏通过以下两种方法实现：

多头tag使用 Cortex-M3 处理器的 e 启动过程方法

使用 FPGA 架构的硬件启动引擎方法

多Stage 启动过程方法
应用程序映像在以下两个启动时从外部 DDR 存储器运行tages：

Cortex-M3 处理器从嵌入式非易失性存储器 (eNVM) 启动软启动加载程序，该程序执行从 SPI 闪存设备到 DDR 存储器的代码映像传输。
Cortex-M3 处理器从 DDR 内存启动应用程序映像。

该设计实现了一个引导加载程序，用于将目标应用程序可执行映像从 SPI 闪存设备加载到 DDR 存储器以供执行。从eNVM 运行的bootloader 程序在目标应用程序映像被复制到DDR 内存后跳转到存储在DDR 内存中的目标应用程序。
图 2 显示了演示设计的详细框图。

图 2 • 代码阴影 – Multi Stage 引导过程演示框图

MDDR 配置为 DDR3 以 320 MHz 运行。第 3 页的“附录：DDR22 配置”显示了 DDR3 配置设置。 DDR 在执行主要应用程序代码之前配置。

引导加载程序
引导加载程序执行以下操作：

将目标应用程序映像从 SPI 闪存复制到 DDR 存储器。
通过配置 DDR_CR 系统寄存器将 DDR 内存起始地址从 0xA0000000 重新映射到 0x00000000。
根据目标应用程序初始化 Cortex-M3 处理器堆栈指针。目标应用程序向量表的第一个位置包含堆栈指针值。目标应用程序的向量表从地址 0x00000000 开始可用。
加载程序计数器 (PC) 以重置目标应用程序的处理程序，以从 DDR 内存运行目标应用程序映像。目标应用程序的复位处理程序在地址 0x00000004 处的向量表中可用。
图 3 显示了演示设计。
图 3 • Multi-S 的设计流程tage 启动过程方法

硬件引导引擎方法
在这种方法中，Cortex-M3 直接从外部 DDR 存储器启动目标应用程序映像。在释放 Cortex-M3 处理器复位之前，硬件引导引擎将应用程序映像从 SPI 闪存设备复制到 DDR 内存。释放复位后，Cortex-M3 处理器直接从 DDR 内存启动。这种方法比 multi-s 需要更少的启动时间tage 引导过程，因为它避免了多次引导tages 并在更短的时间内将应用程序映像复制到 DDR 内存。

该演示设计在 FPGA 架构中实现引导引擎逻辑，将目标应用程序可执行映像从 SPI 闪存复制到 DDR 存储器以供执行。该设计还实现了 SPI 闪存加载程序，它可以由 Cortex-M3 处理器执行，使用 SmartFusion2 SoC FPGA MMUART_0 上提供的主机接口将目标应用程序可执行映像加载到 SPI 闪存设备中。 SmartFusion1 高级开发套件上的 DIP 开关 2 可用于选择是对 SPI 闪存设备进行编程还是从 DDR 存储器执行代码。

如果可执行目标应用程序在 SPI 闪存设备中可用，则在设备上电时启动从 SPI 闪存设备到 DDR 存储器的代码映射。引导引擎初始化 MDDR，将 Image 从 SPI 闪存设备复制到 DDR 内存，并通过保持 Cortex-M0 处理器复位将 DDR 内存空间重新映射到 00000000x3。引导引擎释放 Cortex-M3 复位后，Cortex-M3 从 DDR 内存执行目标应用程序。

FIC_0 配置为从模式以从 FPGA 架构 AHB 主设备访问 MSS SPI_0。启用 MDDR AXI 接口 (DDR_FIC) 以从 FPGA 架构 AXI 主控器访问 DDR 存储器。

图 4 显示了演示设计的详细框图。
图 4 • 代码跟踪 – 硬件引导引擎演示框图

引导引擎
这是将应用映像从 SPI 闪存设备复制到 DDR 存储器的代码投影演示的主要部分。引导引擎执行以下操作：

通过将 Cortex-M3 处理器保持在重置状态来初始化 MDDR 以访问 320 MHz 的 DDR3。
通过 MDDR AXI 接口使用 FPGA 架构中的 AXI 主控将目标应用程序映像从 SPI 闪存设备复制到 DDR 存储器。
通过写入 DDR_CR 系统寄存器将 DDR 内存起始地址从 0xA0000000 重新映射到 0x00000000。

释放复位到 Cortex-M3 处理器以从 DDR 内存引导。

图 5 显示了演示设计流程。
图 5 • 顶层框图

图 6 • 硬件引导引擎方法的设计流程

为 DDR 内存创建目标应用程序映像
运行演示需要可从 DDR 内存执行的映像。使用“production-execute-in-place-externalDDR.ld”链接器描述 file 包含在设计中 files 构建应用程序映像。链接器描述 file 将 DDR 内存起始地址定义为 0x00000000，因为引导加载程序/引导引擎执行 DDR 内存从 0xA0000000 到 0x00000000 的重新映射。链接器脚本在内存中创建一个包含指令、数据和 BSS 段的应用程序映像，其起始地址为 0x00000000。一个简单的发光二极管 (LED) 闪烁、定时器和基于开关的中断生成应用程序图像 file 为这个演示提供。

SPI 闪存加载器
SPI 闪存加载器用于通过 MMUART_0 接口从主机 PC 加载带有可执行目标应用程序映像的板载 SPI 闪存。 Cortex-M3 处理器为来自 MMUART_0 接口的数据做一个缓存，并启动外设 DMA (PDMA) 将缓存的数据通过 MSS_SPI0 写入 SPI flash。

运行演示
该演示展示了如何在 SPI 闪存中加载应用程序映像并从外部 DDR 存储器执行该应用程序映像。它提供了一个前amp应用程序图像“sample_image_DDR3.bin”。此图显示了串行控制台上的欢迎消息和定时器中断消息，并使 SmartFusion1 高级开发套件上的 LED8 到 LED2 闪烁。要在串行控制台上查看 GPIO 中断消息，请按 SW2 或 SW3 开关。

设置演示设计
以下步骤描述了如何设置 SmartFusion2 高级开发套件板的演示：

使用 USB A 转 mini-B 电缆将主机 PC 连接到 J33 连接器。自动检测 USB 到 UART 桥接驱动程序。验证是否在设备管理器中进行了检测，如图 7 所示。
如果未自动检测到 USB 驱动程序，请安装 USB 驱动程序。

对于通过 FTDI 迷你 USB 电缆进行的串行终端通信，请安装 FTDI D2XX 驱动程序。从以下位置下载驱动程序和安装指南：
http://www.microsemi.com/soc/documents/CDM_2.08.24_WHQL_Certified.zip.
图 7 • USB 转 UART 桥接器驱动程序

连接SmartFusion2 Advanced Development Kit板上的跳线，如表2所示。
警告： 连接跳线时关闭电源开关 SW7。
表 2 • SmartFusion2 高级开发套件跳线设置

跳线	引脚（来自）	引脚（到）	评论
J116、J353、J354、J54	1	2	这些是高级开发套件板的默认跳线设置。确保相应地设置了这些跳线。
J123	2	3	这些是高级开发套件板的默认跳线设置。确保相应地设置了这些跳线。
J124、J121、J32	1	2	JTAG 通过 FTDI 编程
J118，J119	1	2	编程 SPI 闪存

在 SmartFusion2 高级开发套件中，将电源连接到 J42 连接器。
图 8. 显示了用于在 SmartFusion3 高级开发套件上运行从 SPI 闪存到 DDR2 演示的代码映射的电路板设置。
图 8 • SmartFusion2 高级开发套件设置

SPI 闪存加载程序和代码跟踪演示 GUI
运行代码跟踪演示需要 GUI。 SPI 闪存加载器和代码投影演示 GUI 是一个简单的图形用户界面，它在主机 PC 上运行以对 SPI 闪存进行编程，并在 SmartFusion2 高级开发套件上运行代码投影演示。 UART 是主机 PC 和 SmartFusion2 高级开发套件之间的通信协议。它还提供串行控制台部分，用于打印通过 UART 接口从应用程序接收到的调试消息。
图 9. 显示了 SPI Flash Loader 和 Code Shadowing 演示窗口。
图 9 • SPI Flash Loader 和 Code Shadowing 演示窗口

GUI 支持以下功能：

编程 SPI 闪存：编程图像 file 进入 SPI 闪存。
从 SPI 闪存到 DDR 的程序和代码跟踪：对映像进行编程 file 到 SPI 闪存，将其复制到 DDR 内存，并从 DDR 内存引导映像。
从 SPI 闪存到 SDR 的程序和代码跟踪：对图像进行编程 file 到 SPI 闪存，将其复制到 SDR 内存，并从 SDR 内存启动映像。

Code Shadowing to DDR：复制现有图像 file 从 SPI 闪存到 DDR 内存，并从 DDR 内存引导映像。
Code Shadowing to SDR：复制现有图像 file 从 SPI 闪存到 SDR 内存，并从 SDR 内存启动映像。单击帮助以获取有关 GUI 的更多信息。

运行 Multi-S 的演示设计tage 启动过程方法
以下步骤描述了如何运行 multi-s 的演示设计tage 开机过程方法：

打开电源开关 SW7。
使用编程对 SmarFusion2 SoC FPGA 设备进行编程 file 在设计中提供 files (SF2_CodeShadowing_DDR3_DF\编程 Files\MultiStageBoot_meothod\CodeShadowing_top.stp 使用 FlashPro 设计软件）。
启动 SPI Flash Loader 和 Code Shadowing Demo GUI 可执行文件 file 在设计中可用 files (SF2_CodeShadowing_DDR3_DF\GUI Executable\SF2_FlashLoader.exe)。

从 COM 端口下拉列表中选择适当的 COM 端口（USB 串行驱动程序指向的端口）。
单击“连接”。建立连接后，Connect 变为 Disconnect。
单击浏览选择前ample 目标可执行映像 file 随设计提供 files
（SF2_CodeShadowing_DDR3_DF/Samp文件应用图像/sample_image_DDR3.bin）。
笔记： 生成应用程序图像 bin file，见《附录：生成可执行文件 File”，第 25 页。

保持 SPI 闪存的起始地址默认为 0x00000000。
选择 Program and Code Shadowing from SPI Flash to DDR 选项。
单击 Start，如图 10 所示，将可执行映像加载到 SPI 闪存中，并从 DDR 内存中进行代码映射。
图 10 • 启动演示

如果 SmartFusion2 SoC FPGA 器件使用 STAPL 编程 file 其中 MDDR 未配置 DDR 内存，然后显示错误消息，如图 11 所示。
图 11 • 错误的设备或选项消息
GUI 上的串行控制台部分显示调试消息并在成功擦除 SPI 闪存后开始对 SPI 闪存进行编程。图 12 显示 SPI flash 写入状态
图 12 • 闪存加载
成功编程 SPI 闪存后，SmartFusion2 SoC FPGA 上运行的引导加载程序将应用程序映像从 SPI 闪存复制到 DDR 存储器并启动应用程序映像。如果提供的图像amp选择 le_image_DDR3.bin，串行控制台显示欢迎消息、开关中断和定时器中断消息，如第 13 页的图 18 和第 14 页的图 18 所示。SmartFusion1 Advanced Development 上的 LED8 至 LED2 上显示运行 LED 模式成套工具。

按 SW2 和 SW3 开关可在串行控制台上查看中断消息。
图 13 • 从 DDR3 内存运行目标应用程序映像
图 14 • 串行控制台中的定时器和中断消息

运行硬件引导引擎方法设计
以下步骤描述了如何运行硬件启动引擎的方法设计：

打开电源开关 SW7。

使用编程对 SmarFusion2 SoC FPGA 设备进行编程 file 在设计中提供 files (SF2_CodeShadowing_DDR3_DF\编程
Files\HWBootEngine_method\CodeShadowing_Fabric.stp 使用 FlashPro 设计软件）。
要对 SPI 闪存进行编程，请将 DIP 开关 SW5-1 拨到 ON 位置。该选择使得从 eNVM 引导 Cortex-M3。按 SW6 重置 SmartFusion2 设备。
启动 SPI Flash Loader 和 Code Shadowing Demo GUI 可执行文件 file 在设计中可用 files (SF2_CodeShadowing_DDR3_DF\GUI Executable\SF2_FlashLoader.exe)。

从 COM 端口下拉列表中选择适当的 COM 端口（USB 串行驱动程序指向的端口）。
单击“连接”。建立连接后，Connect 变为 Disconnect。
单击浏览选择前ample 目标可执行映像 file 随设计提供 files
（SF2_CodeShadowing_DDR3_DF/Samp文件应用图像/sample_image_DDR3.bin）。
笔记： 生成应用程序图像 bin file，见《附录：生成可执行文件 File”，第 25 页。

在 Code Shadowing Method 中选择 Hardware Boot Engine 选项。
从选项菜单中选择 Program SPI Flash 选项。
单击 Start，如图 15 所示，将可执行映像加载到 SPI 闪存中。
图 15 • 启动演示

GUI 上的串行控制台部分显示调试消息和 SPI 闪存写入的状态，如图 16 所示。
图 16 • 闪存加载
成功编程 SPI 闪存后，将 DIP 开关 SW5-1 切换到 OFF 位置。该选择使得 Cortex-M3 处理器从 DDR 内存启动。
按 SW6 重置 SmartFusion2 设备。引导引擎将应用程序映像从 SPI 闪存复制到 DDR 内存，并向 Cortex-M3 释放复位，从而从 DDR 内存引导应用程序映像。如果提供的图像“sample_image_DDR3.bin”加载到 SPI 闪存，串行控制台显示欢迎消息、开关中断（按 SW2 或 SW3）和定时器中断消息，如图 17 所示，并且运行 LED 模式显示在 SmartFusion1 Advanced 上的 LED8 至 LED2 上开发套件。
图 17 • 从 DDR3 内存运行目标应用程序映像

结论
该演示展示了 SmartFusion2 SoC FPGA 设备与 DDR 存储器接口的能力，以及通过从 SPI 闪存设备映射代码来运行 DDR 存储器中的可执行映像的能力。它还显示了在 SmartFusion2 设备上实现代码隐藏的两种方法。

附录：DDR3 配置

下图显示了 DDR3 配置设置。
图 18 • 常规 DDR 配置设置

图 19 • DDR 内存初始化设置

图 20 • DDR 内存时序设置

附录：生成可执行文件 File

可执行文件 file 需要对 SPI 闪存进行编程以运行代码跟踪演示。生成可执行bin file 来自“sample_image_DDR3”软控制台，执行以下步骤：

使用链接描述文件 production-execute-in-place-external DDR 构建 Soft Console 项目。

添加 Soft Console 安装路径，例如ample, C:\Microsemi\Libero_v11.7\SoftConsole\Sourcery-G++\bin，到“环境变量”，如图 21 所示。
图 21 • 添加软控制台安装路径
双击批次 file 垃圾桶-File-Generator.bat 位于：
SoftConsole/CodeShadowing_MSS_CM3/Sample_image_DDR3文件夹，如图22所示。
图 22 • 垃圾桶 File 发电机
该斌-File-Generator 创建 sample_image_DDR3.bin file.

修订历史

下表显示了本文档中每次修订所做的重要更改。

修订	更改
修订版 7 （2016 年 XNUMX 月）	更新了 Libero SoC v11.7 软件版本 (SAR 77816) 的文档。
修订版 6 （2015 年 XNUMX 月）	更新了 Libero SoC v11.6 软件版本 (SAR 72424) 的文档。
修订版 5 （2014 年 XNUMX 月）	更新了 Libero SoC v11.4 软件版本 (SAR 60592) 的文档。
修订版 4 （2014 年 XNUMX 月）	更新了 Libero SoC 11.3 软件版本 (SAR 56851) 的文档。
修订版 3 （2013 年 XNUMX 月）	更新了 Libero SoC v11.2 软件版本 (SAR 53019) 的文档。
修订版 2 （2013 年 XNUMX 月）	更新了 Libero SoC v11.0 软件版本 (SAR 47552) 的文档。
修订版 1 （2013 年 XNUMX 月）	更新了 Libero SoC v11.0 beta SP1 软件版本 (SAR 45068) 的文档。

产品支持

美高森美 SoC 产品部为其产品提供各种支持服务，包括客户服务、客户技术支持中心、 web网站、电子邮件和全球销售办事处。本附录包含有关联系 Microsemi SoC 产品组和使用这些支持服务的信息。

客户服务
联系客户服务以获得非技术产品支持，例如产品定价、产品升级、更新信息、订单状态和授权。

从北美拨打 800.262.1060
从世界其他地方拨打 650.318.4460
传真，来自世界各地，408.643.6913

客户技术支持中心
美高森美 SoC 产品部在其客户技术支持中心配备了技术精湛的工程师，他们可以帮助回答有关美高森美 SoC 产品的硬件、软件和设计问题。客户技术支持中心花费大量时间创建应用说明、常见设计周期问题的答案、已知问题的文档以及各种常见问题解答。因此，在联系我们之前，请访问我们的在线资源。我们很可能已经回答了您的问题。

技术支援

如需 Microsemi SoC 产品支持，请访问
http://www.microsemi.com/products/fpga-soc/design-support/fpga-soc-support.

Web地点
您可以在 Microsemi SoC 产品组主页上浏览各种技术和非技术信息，网址为 http://www.microsemi.com/products/fpga-soc/fpga-and-soc.

联系客户技术支持中心
技术支持中心拥有高技能的工程师。可以通过电子邮件或通过 Microsemi SoC 产品组联系技术支持中心 web地点。

电子邮件
您可以将您的技术问题发送到我们的电子邮件地址，并通过电子邮件、传真或电话收到回复。此外，如果您有设计问题，您可以通过电子邮件发送您的设计 file接受帮助。我们全天不断地监控电子邮件帐户。向我们发送您的请求时，请务必包含您的全名、公司名称和您的联系信息，以便高效地处理您的请求。
技术支持电子邮件地址是 soc_tech@microsemi.com.

我的案例
美高森美 SoC 产品组客户可以通过转到“我的案例”在线提交和跟踪技术案例。

美国境外
在美国时区以外需要帮助的客户可以通过电子邮件联系技术支持 (soc_tech@microsemi.com) 或联系当地的销售办事处。访问关于我们以获取销售办事处列表和公司联系方式。

ITAR 技术支持
有关受国际武器贸易条例 (ITAR) 监管的 RH 和 RT FPGA 的技术支持，请通过以下方式联系我们 soc_tech@microsemi.com. 或者，在我的案例中，在 ITAR 下拉列表中选择是。如需 ITAR 监管的 Microsemi FPGA 的完整列表，请访问 ITAR web 页。

美高森美公司总部
一个企业，Aliso Viejo，
CA 92656美国
美国境内：+1 (800)
713-4113 外
美国：+1 949-380-6100
销售额：+1 949-380-6136
传真：+1 949-215-4996
电子邮件： sales.support@microsemi.com
© 2016 美高森美公司。
版权所有。 Microsemi 和 Microsemi 徽标是 Microsemi Corporation 的商标。
所有其他商标和服务标志均为其各自所有者的财产。

美高森美公司（纳斯达克代码：MSCC）为通信、国防与安全、航空航天和工业市场提供全面的半导体和系统解决方案组合。产品包括高性能和抗辐射模拟混合信号集成电路、FPGA、SoC 和 ASIC；电源管理产品；计时和同步设备以及精确的时间解决方案，为时间设定了世界标准；语音处理设备；射频解决方案；分立元件；企业存储和通信解决方案、安全技术和可扩展的反Tamp呃产品；以太网解决方案；以太网供电 IC 和中跨；以及定制设计能力和服务。 Microsemi 总部位于加州 Aliso Viejo，在全球拥有约 4,800 名员工。了解更多信息 www.microsemi.com.

Microsemi 对此处包含的信息或其产品和服务对任何特定目的的适用性不作任何保证、陈述或保证，Microsemi 也不承担因应用或使用任何产品或电路而产生的任何责任。在此销售的产品和 Microsemi 销售的任何其他产品都经过了有限的测试，不应与任务关键型设备或应用程序一起使用。任何性能规格都被认为是可靠的，但未经验证，买方必须单独、与任何最终产品一起或安装在任何最终产品中进行并完成产品的所有性能和其他测试。买方不得依赖 Microsemi 提供的任何数据和性能规格或参数。买方有责任独立确定任何产品的适用性并对其进行测试和验证。 Microsemi 在此提供的信息是“按原样、在哪里”提供的，并且存在所有错误，与此类信息相关的全部风险完全由买方承担。 Microsemi 没有明确或暗示地向任何一方授予任何专利权、许可或任何其他知识产权，无论是关于此类信息本身还是此类信息所描述的任何内容。本文档中提供的信息是 Microsemi 的专有信息，Microsemi 保留随时对本文档中的信息或任何产品和服务进行任何更改的权利，恕不另行通知。

文件/资源

从 SPI 闪存到 DDR 存储器的 Microsemi SmartFusion2 SoC FPGA 代码投影 [pdf] 用户手册
从 SPI 闪存到 DDR 存储器的 SmartFusion2 SoC FPGA 代码映射，SmartFusion2 SoC，从 SPI 闪存到 DDR 存储器的 FPGA 代码映射，闪存到 DDR 存储器

参考

用户手册

从 SPI 闪存到 DDR 存储器的 Microsemi SmartFusion2 SoC FPGA 代码投影

前言

SmartFusion2 SoC FPGA – 从 SPI 闪存到 DDR 存储器的代码投影

介绍