Microsemi SmartFusion2 SoC FPGA コードの SPI フラッシュから DDR メモリへのシャドウイング

序文

目的
このデモは、SmartFusion®2 システム オン チップ (SoC) フィールド プログラマブル ゲート アレイ (FPGA) デバイス用です。 対応するリファレンス デザインの使用方法について説明します。

対象読者
このデモ ガイドは、次のユーザーを対象としています。

• FPGA 設計者
• 埋め込みデザイナー
• システムレベルのデザイナー

参考文献
以下を参照 web SmartFusion2 デバイスのドキュメントの完全かつ最新のリストについては、次のページを参照してください。
http://www.microsemi.com/products/fpga-soc/soc-fpga/smartfusion2#documentation

このデモ ガイドでは、次のドキュメントを参照しています。

• UG0331: SmartFusion2 マイクロコントローラー サブシステム ユーザー ガイド
• SmartFusion2 システム ビルダー ユーザー ガイド

SmartFusion2 SoC FPGA – SPI フラッシュから DDR メモリへのコード シャドウイング

導入

このデモ デザインは、シリアル ペリフェラル インターフェイス (SPI) フラッシュ メモリ デバイスからダブル データ レート (DDR) 同期ダイナミック ランダム アクセス メモリ (SDRAM) へのコード シャドウイングと、DDR SDRAM からのコードの実行のための SmartFusion2 SoC FPGA デバイス機能を示します。
図 1 は、SPI フラッシュ デバイスから DDR メモリへのコード シャドウイングの最上位ブロック図を示しています。

図 1 • トップレベルのブロック図

コード シャドーイングは、外部の高速な揮発性メモリ (DRAM) からイメージを実行するために使用される起動方法です。 これは、コードを不揮発性メモリから揮発性メモリにコピーして実行するプロセスです。

コード シャドウイングは、プロセッサに関連付けられた不揮発性メモリがインプレース実行のコードへのランダム アクセスをサポートしていない場合、または不揮発性ランダム アクセス メモリが不十分な場合に必要です。 パフォーマンスが重要なアプリケーションでは、コード シャドウイングによって実行速度を向上させることができます。コード シャドウイングでは、コードが高スループットの RAM にコピーされ、実行が高速化されます。

シングル データ レート (SDR)/DDR SDRAM メモリは、大規模なアプリケーション実行可能イメージを持ち、より高いパフォーマンスを必要とするアプリケーションで使用されます。 通常、大きな実行可能イメージは、NAND フラッシュや SPI フラッシュなどの不揮発性メモリに格納され、電源投入時に SDR/DDR SDRAM メモリなどの揮発性メモリにコピーされて実行されます。

SmartFusion2 SoC FPGA デバイスは、第 3 世代のフラッシュベースの FPGA ファブリック、ARM® Cortex®-M2 プロセッサ、および高性能通信インターフェイスを単一チップに統合しています。 SmartFusion2 SoC FPGA デバイスの高速メモリ コントローラは、外部 DDR3/DDR2/LPDDR メモリとのインターフェースに使用されます。 DDR3/DDR333 メモリは最大 3 MHz で動作できます。 Cortex-MXNUMX プロセッサは、マイクロコントローラ サブシステム (MSS) DDR (MDDR) を介して外部 DDR メモリから命令を直接実行できます。 FPGA キャッシュ コントローラーと MSS DDR ブリッジがデータ フローを処理して、パフォーマンスを向上させます。

デザイン 要件
表 1 に、このデモの設計要件を示します。

表 1 • 設計要件

設計要件	説明
ハードウェア要件
SmartFusion2 アドバンスト開発キット: • 12 V アダプター • FlashPro5 • USB A - ミニ - B USB ケーブル	リビジョン A 以降
デスクトップまたはラップトップ	Windows XP SP2 オペレーティング システム – 32 ビット/64 ビット Windows 7 オペレーティング システム – 32 ビット/64 ビット
ソフトウェア要件
Libero® システムオンチップ (SoC)	バージョン11.7
FlashPro プログラミング ソフトウェア	バージョン11.7
ソフトコンソール	v3.4 SP1*
PC ドライバー	USB から UART へのドライバー
Microsoft .NET Framework 4クライアント デモGUIの起動用	_
注記： ※このチュートリアルではSoftConsole v3.4 SP1を使用します。 SoftConsole v4.0 の使用については、 TU0546: ソフトコンソール v4.0 および Libero SoC v11.7 チュートリアル.

デモの設計
導入
デモのデザイン files は、Micro Semi の次のパスからダウンロードできます。 webサイト：
http://soc.microsemi.com/download/rsc/?f=m2s_dg0386_liberov11p7_df

デモのデザイン fileには次のものが含まれます。

• Libero SoC プロジェクト
• STAPL プログラミング files
• GUI 実行可能ファイル
• Sampファイル アプリケーション イメージ
• リンカー スクリプト
• DDR 構成 files
• Readme.txt file

readme.txtを参照してください file デザインで提供 file完全なディレクトリ構造については、「s」を参照してください。

説明
このデモ デザインは、DDR メモリからアプリケーション イメージを起動するためのコード シャドウイング手法を実装しています。 このデザインは、SmartFusion2 SoC FPGA マルチモード ユニバーサル非同期/同期レシーバー/トランスミッター (MMUART) を介したホスト インターフェイスも提供し、ターゲット アプリケーションの実行可能イメージを MSS SPI0 インターフェイスに接続された SPI フラッシュにロードします。
コード シャドーイングは、次の XNUMX つの方法で実装されます。

1. マルチ-stagCortex-M3 プロセッサを使用した e ブート処理方法
2. FPGAファブリックを使用したハードウェアブートエンジン方式

マルチStage ブート処理方法
アプリケーション イメージは、次の XNUMX つのブートで外部 DDR メモリから実行されます。tages:

• Cortex-M3 プロセッサは、SPI フラッシュ デバイスから DDR メモリへのコード イメージ転送を実行する組み込み不揮発性メモリ (eNVM) からソフト ブート ローダを起動します。
• Cortex-M3 プロセッサは、DDR メモリからアプリケーション イメージを起動します。

このデザインは、ターゲット アプリケーションの実行可能イメージを SPI フラッシュ デバイスから DDR メモリにロードして実行するためのブートローダー プログラムを実装します。 eNVM から実行されているブートローダー プログラムは、ターゲット アプリケーション イメージが DDR メモリにコピーされた後、DDR メモリに保存されているターゲット アプリケーションにジャンプします。
図 2 は、デモ設計の詳細なブロック図を示しています。

図 2 – コード シャドウイング – マルチ Stage ブート プロセス デモのブロック図

MDDR は、DDR3 が 320 MHz で動作するように構成されています。 3 ページの「付録: DDR22 構成」に、DDR3 構成設定を示します。 DDR は、メインのアプリケーション コードを実行する前に構成されます。

ブートローダー
ブートローダーは次の操作を実行します。

1. ターゲット アプリケーション イメージを SPI フラッシュ メモリから DDR メモリにコピーします。
2. DDR_CR システム レジスタを設定して、DDR メモリの開始アドレスを 0xA0000000 から 0x00000000 に再マッピングします。
3. ターゲット アプリケーションに従って、Cortex-M3 プロセッサ スタック ポインタを初期化します。 ターゲット アプリケーションのベクター テーブルの最初の場所には、スタック ポインター値が含まれます。 ターゲット アプリケーションのベクタ テーブルは、アドレス 0x00000000 から使用できます。
4. ターゲット アプリケーション イメージを DDR メモリから実行するために、プログラム カウンター (PC) をターゲット アプリケーションのリセット ハンドラーにロードします。 ターゲット アプリケーションのリセット ハンドラは、アドレス 0x00000004 のベクタ テーブルで使用できます。
   図 3 にデモ設計を示します。
   図 3 • マルチ S の設計フローtage ブート処理方法
   

ハードウェア ブート エンジン方式
この方法では、Cortex-M3 が外部 DDR メモリからターゲット アプリケーション イメージを直接ブートします。 ハードウェア ブート エンジンは、Cortex-M3 プロセッサのリセットを解除する前に、SPI フラッシュ デバイスから DDR メモリにアプリケーション イメージをコピーします。 リセットを解除すると、Cortex-M3 プロセッサは DDR メモリから直接起動します。 この方法では、マルチ s よりも起動時間が短くなります。tag複数のブートを回避するためのブート プロセスtagアプリケーション イメージを DDR メモリに短時間でコピーします。

このデモ デザインは、FPGA ファブリックにブート エンジン ロジックを実装し、ターゲット アプリケーションの実行可能イメージを SPI フラッシュから DDR メモリにコピーして実行します。 このデザインは SPI フラッシュ ローダーも実装しています。これは Cortex-M3 プロセッサによって実行され、SmartFusion2 SoC FPGA MMUART_0 経由で提供されるホスト インターフェイスを使用してターゲット アプリケーションの実行可能イメージを SPI フラッシュ デバイスにロードできます。 SmartFusion1 Advanced Development Kit の DIP スイッチ 2 を使用して、SPI フラッシュ デバイスをプログラムするか、DDR メモリからコードを実行するかを選択できます。

実行可能なターゲット アプリケーションが SPI フラッシュ デバイスで使用可能な場合、デバイスの電源投入時に SPI フラッシュ デバイスから DDR メモリへのコード シャドウイングが開始されます。 ブート エンジンは MDDR を初期化し、SPI フラッシュ デバイスから DDR メモリにイメージをコピーし、Cortex-M0 プロセッサをリセット状態に保つことで DDR メモリ空間を 00000000x3 に再マップします。 ブート エンジンが Cortex-M3 のリセットを解除すると、Cortex-M3 は DDR メモリからターゲット アプリケーションを実行します。

FIC_0 は、FPGA ファブリック AHB マスターから MSS SPI_0 にアクセスするようにスレーブ モードで構成されます。 MDDR AXI インターフェイス (DDR_FIC) は、FPGA ファブリック AXI マスターから DDR メモリにアクセスできるようになります。

図 4 は、デモ設計の詳細なブロック図を示しています。
図 4 – コード シャドウイング – ハードウェア ブート エンジンのデモのブロック図

起動エンジン
これは、SPI フラッシュ デバイスから DDR メモリにアプリケーション イメージをコピーするコード シャドウイング デモの主要部分です。 ブート エンジンは次の操作を実行します。

1. Cortex-M3 プロセッサをリセット状態に保ち、320 MHz で DDR3 にアクセスするために MDDR を初期化します。
2. MDDR AXI インターフェイス経由で FPGA ファブリックの AXI マスターを使用して、ターゲット アプリケーション イメージを SPI フラッシュ メモリ デバイスから DDR メモリにコピーします。
3. DDR_CR システム レジスタに書き込むことにより、DDR メモリの開始アドレスを 0xA0000000 から 0x00000000 に再マッピングします。
4. Cortex-M3 プロセッサへのリセットを解放して、DDR メモリから起動します。

図 5 にデモの設計フローを示します。
図 5 • トップレベルのブロック図

図 6 – ハードウェア ブート エンジン方式の設計フロー

DDR メモリのターゲット アプリケーション イメージの作成
デモを実行するには、DDR メモリから実行できるイメージが必要です。 「production-execute-in-place-externalDDR.ld」リンカー記述を使用します。 file それがデザインに含まれている file■ アプリケーションイメージを構築します。 リンカの説明 file ブートローダー/ブート エンジンは DDR メモリの再マッピングを 0xA00000000 から 0x0000000 に実行するため、DDR メモリの開始アドレスを 0x00000000 として定義します。 リンカー スクリプトは、開始アドレスが 0x00000000 であるメモリ内に、命令、データ、および BSS セクションを含むアプリケーション イメージを作成します。 シンプルな発光ダイオード (LED) の点滅、タイマー、スイッチベースの割り込み生成アプリケーションのイメージ file がこのデモ用に提供されています。

SPI フラッシュローダ
SPI フラッシュ ローダーは、MMUART_0 インターフェイスを介してホスト PC から実行可能なターゲット アプリケーション イメージをオンボード SPI フラッシュ メモリにロードするために実装されています。 Cortex-M3 プロセッサは、MMUART_0 インターフェイス経由で受信するデータ用のバッファを作成し、ペリフェラル DMA (PDMA) を開始して、バッファされたデータを MSS_SPI0 経由で SPI フラッシュに書き込みます。

デモの実行
このデモでは、SPI フラッシュにアプリケーション イメージをロードし、外部 DDR メモリからそのアプリケーション イメージを実行する方法を示します。 それは元を提供しますampファイルアプリケーションイメージ「ample_image_DDR3.bin」。 この画像は、シリアル コンソールのウェルカム メッセージとタイマー割り込みメッセージを示し、SmartFusion1 Advanced Development Kit の LED8 ～ LED2 を点滅させます。 シリアル コンソールで GPIO 割り込みメッセージを表示するには、SW2 または SW3 スイッチを押します。

デモ デザインのセットアップ
次の手順では、SmartFusion2 Advanced Development Kit ボードのデモをセットアップする方法を説明します。

1. USB A - mini-B ケーブルを使用してホスト PC を J33 コネクタに接続します。 USB から UART へのブリッジ ドライバーは自動的に検出されます。 図 7 に示すように、デバイス マネージャーで検出が行われたかどうかを確認します。
2. USB ドライバが自動検出されない場合は、USB ドライバをインストールしてください。
3. FTDI mini USB ケーブルを介したシリアル端末通信の場合は、FTDI D2XX ドライバーをインストールします。 ドライバとインストール ガイドを次の場所からダウンロードします。
   http://www.microsemi.com/soc/documents/CDM_2.08.24_WHQL_Certified.zip.
   図 7 • USB から UART へのブリッジ ドライバー
   
4. 表 2 に示すように、SmartFusion2 Advanced Development Kit ボードのジャンパを接続します。
   注意： ジャンパを接続している間は、電源スイッチ SW7 をオフにします。
   表 2 • SmartFusion2 Advanced Development Kit のジャンパ設定

   ジャンパー	ピン (差出人)	ピン (宛先)	コメント
   J116、J353、J354、J54	1	2	これらは、Advanced Development Kit ボードのデフォルトのジャンパ設定です。 これらのジャンパが適切に設定されていることを確認してください。
   J123	2	3
   J124、J121、J32	1	2	JTAG FTDIによるプログラミング
   J118、J119	1	2	SPIフラッシュのプログラミング

5. SmartFusion2 Advanced Development Kit では、電源を J42 コネクタに接続します。
   図 8.は、SmartFusion3 Advanced Development Kit で SPI フラッシュから DDR2 へのコード シャドウイング デモを実行するためのボード セットアップを示しています。
   図 8 • SmartFusion2 アドバンスト開発キットのセットアップ
   

SPI フラッシュ ローダーとコード シャドーイングのデモ GUI
コード シャドウイング デモを実行するには GUI が必要です。 SPI フラッシュ ローダーおよびコード シャドウイング デモ GUI は、ホスト PC 上で実行して SPI フラッシュをプログラムし、SmartFusion2 Advanced Development Kit 上でコード シャドウイング デモを実行するシンプルなグラフィック ユーザー インターフェイスです。 UART は、ホスト PC と SmartFusion2 Advanced Development Kit 間の通信プロトコルです。 また、UART インターフェイスを介してアプリケーションから受信したデバッグ メッセージを出力するためのシリアル コンソール セクションも提供します。
図 9 は、SPI フラッシュ ローダーとコード シャドウイングのデモ ウィンドウを示しています。
図 9 – SPI フラッシュ ローダーとコード シャドウイングのデモ ウィンドウ

GUI は次の機能をサポートしています。

• Program SPI Flash: イメージをプログラムします。 file SPI フラッシュに挿入します。
• SPI フラッシュから DDR へのプログラムおよびコード シャドーイング: イメージをプログラムします。 file SPI フラッシュにコピーし、それを DDR メモリにコピーして、DDR メモリからイメージをブートします。
• SPI フラッシュから SDR へのプログラムおよびコード シャドウイング: イメージをプログラムします。 file SPI フラッシュにコピーし、SDR メモリにコピーして、SDR メモリからイメージを起動します。
• Code Shadowing to DDR: 既存のイメージをコピーします。 file SPI フラッシュから DDR メモリにイメージをブートし、DDR メモリからイメージをブートします。
• Code Shadowing to SDR: 既存のイメージをコピーします file SPI フラッシュから SDR メモリにコピーし、SDR メモリからイメージをブートします。 GUI の詳細については、「ヘルプ」をクリックしてください。

マルチ S のデモ デザインの実行tage ブート処理方法
次の手順では、マルチのデモ デザインを実行する方法について説明します。tage ブートプロセス方法:

1. 電源スイッチ SW7 をオンにします。
2. プログラミングを使用して SmarFusion2 SoC FPGA デバイスをプログラムします。 file デザインで提供 files (SF2_CodeShadowing_DDR3_DF\Programming Files\マルチStagFlashPro 設計ソフトウェアを使用した eBoot_meothod\CodeShadowing_top.stp)。
3. SPI Flash Loader と Code Shadowing Demo GUI 実行可能ファイルを起動します。 file デザインで利用可能 file■ (SF2_CodeShadowing_DDR3_DF\GUI 実行可能ファイル\SF2_FlashLoader.exe)。
4. [COM ポート] ドロップダウン リストから、適切な COM ポート (USB シリアル ドライバが接続されているポート) を選択します。
5. [接続] をクリックします。 接続が確立されると、Connect が Disconnect に変わります。
6. [参照] をクリックして ex を選択しますampファイル ターゲットの実行可能イメージ file デザインで提供 files
   (SF2_CodeShadowing_DDR3_DF/Sampファイル アプリケーション イメージ/秒ample_image_DDR3.bin)。
   注記： アプリケーション イメージ ビンを生成するには file「付録: 実行可能ファイルの生成」を参照してください。 File25ページの「
7. SPI フラッシュ メモリの開始アドレスをデフォルトとして 0x00000000 のままにします。
8. [Program and Code Shadowing from SPI Flash to DDR] オプションを選択します。
9. 図 10 に示すように [Start] をクリックして、実行可能イメージを SPI フラッシュにロードし、DDR メモリからコード シャドウをロードします。
   図 10 • デモの開始
   
10. SmartFusion2 SoC FPGA デバイスが STAPL でプログラムされている場合 file MDDR が DDR メモリ用に構成されていない場合、図 11 に示すようにエラー メッセージが表示されます。
    図 11 • 間違ったデバイスまたはオプションのメッセージ
    
11. GUI のシリアル コンソール セクションにはデバッグ メッセージが表示され、SPI フラッシュが正常に消去されると SPI フラッシュのプログラミングが開始されます。 図 12 に SPI フラッシュ書き込みのステータスを示します
    図 12 – フラッシュのロード
    
12. SPI フラッシュのプログラミングが正常に完了すると、SmartFusion2 SoC FPGA で実行されているブートローダーがアプリケーション イメージを SPI フラッシュから DDR メモリにコピーし、アプリケーション イメージをブートします。 提供された画像がample_image_DDR3.bin が選択されている場合、シリアル コンソールにはウェルカム メッセージ、スイッチ割り込みおよびタイマー割り込みメッセージが表示されます (13 ページの図 18 および 14 ページの図 18 を参照)。 SmartFusion1 Advanced Development の LED8 から LED2 に実行中の LED パターンが表示されます。キット。
13. SW2 および SW3 スイッチを押して、シリアル コンソールに割り込みメッセージを表示します。
    図 13 – DDR3 メモリからのターゲット アプリケーション イメージの実行
    図 14 – シリアル コンソールのタイマーおよび割り込みメッセージ
    

ハードウェア ブート エンジン メソッド デザインの実行
次の手順では、ハードウェア ブート エンジン方式の設計を実行する方法について説明します。

1. 電源スイッチ SW7 をオンにします。
2. プログラミングを使用して SmarFusion2 SoC FPGA デバイスをプログラムします。 file デザインで提供 files (SF2_CodeShadowing_DDR3_DF\Programming
   Files\HWBootEngine_method\CodeShadowing_Fabric.stp (FlashPro 設計ソフトウェアを使用)。
3. SPI フラッシュをプログラムするには、DIP スイッチ SW5-1 を ON の位置にします。 この選択により、eNVM から Cortex-M3 が起動されます。 SW6 を押して SmartFusion2 デバイスをリセットします。
4. SPI Flash Loader と Code Shadowing Demo GUI 実行可能ファイルを起動します。 file デザインで利用可能 file■ (SF2_CodeShadowing_DDR3_DF\GUI 実行可能ファイル\SF2_FlashLoader.exe)。
5. [COM ポート] ドロップダウン リストから、適切な COM ポート (USB シリアル ドライバが接続されているポート) を選択します。
6. [接続] をクリックします。 接続が確立されると、Connect が Disconnect に変わります。
7. [参照] をクリックして ex を選択しますampファイル ターゲットの実行可能イメージ file デザインで提供 files
   (SF2_CodeShadowing_DDR3_DF/Sampファイル アプリケーション イメージ/秒ample_image_DDR3.bin)。
   注記： アプリケーション イメージ ビンを生成するには file「付録: 実行可能ファイルの生成」を参照してください。 File25ページの「
8. Code Shadowing Method で Hardware Boot Engine オプションを選択します。
9. Options メニューから Program SPI Flash オプションを選択します。
10. 図 15 に示すように [開始] をクリックして、実行可能イメージを SPI フラッシュにロードします。
    図 15 • デモの開始
    
11. 図 16 に示すように、GUI のシリアル コンソール セクションには、デバッグ メッセージと SPI フラッシュ書き込みのステータスが表示されます。
    図 16 – フラッシュのロード
    
12. SPI フラッシュのプログラミングに成功したら、DIP スイッチ SW5-1 を OFF の位置に変更します。 この選択により、Cortex-M3 プロセッサが DDR メモリからブートされます。
13. SW6 を押して SmartFusion2 デバイスをリセットします。 ブート エンジンはアプリケーション イメージを SPI フラッシュから DDR メモリにコピーし、リセットを Cortex-M3 にリリースします。Cortex-MXNUMX は DDR メモリからアプリケーション イメージをブートします。 提供された画像が「ample_image_DDR3.bin」が SPI フラッシュにロードされ、図 2 に示すように、シリアル コンソールにウェルカム メッセージ、スイッチ割り込み (SW3 または SW17 を押す)、およびタイマー割り込みメッセージが表示され、実行中の LED パターンが SmartFusion1 Advanced の LED8 ～ LED2 に表示されます。開発キット。
    図 17 – DDR3 メモリからのターゲット アプリケーション イメージの実行
    

結論
このデモは、SmartFusion2 SoC FPGA デバイスが DDR メモリとインターフェイスし、SPI フラッシュ メモリ デバイスからのコードをシャドウイングすることによって DDR メモリから実行可能イメージを実行する機能を示します。 また、SmartFusion2 デバイスでコード シャドウイングを実装する XNUMX つの方法も示します。

付録: DDR3 構成

次の図は、DDR3 構成設定を示しています。
図 18 – 一般的な DDR 構成設定

図 19 – DDR メモリの初期化設定

図 20 • DDR メモリのタイミング設定

付録: 実行可能ビンの生成 File

実行可能ビン file コード シャドーイング デモを実行するために SPI フラッシュをプログラムするために必要です。 実行可能ビンを生成するには file からample_image_DDR3」ソフト コンソールでは、次の手順を実行します。

1. リンカー スクリプトproduction-execute-in-place-external DDR を使用してソフト コンソール プロジェクトをビルドします。
2. ソフト コンソールのインストール パスを追加します。例:ampファイル、C:\Microsemi\Libero_v11.7\SoftConsole\Sourcery-G++\bin を「環境変数」に追加します (図 21 を参照)。
   図 21 • ソフト コンソールのインストール パスの追加
   
3. バッチをダブルクリックします file 置き場-File-Generator.bat は次の場所にあります。
   SoftConsole/CodeShadowing_MSS_CM3/Sample_image_DDR3 フォルダー (図 22 を参照)。
   図 22 • ビン File ジェネレータ
   
4. ビン-File-Generator は を作成しますample_image_DDR3.bin file.

改訂履歴

次の表は、各リビジョンでこのドキュメントに加えられた重要な変更を示しています。

リビジョン	変更点
改訂 7 （2016年XNUMX月）	Libero SoC v11.7 ソフトウェア リリース (SAR 77816) のドキュメントを更新しました。
改訂 6 （2015年XNUMX月）	Libero SoC v11.6 ソフトウェア リリース (SAR 72424) のドキュメントを更新しました。
改訂 5 （2014年XNUMX月）	Libero SoC v11.4 ソフトウェア リリース (SAR 60592) のドキュメントを更新しました。
改訂 4 （2014年XNUMX月）	Libero SoC 11.3 ソフトウェア リリース (SAR 56851) のドキュメントを更新しました。
改訂 3 （2013年XNUMX月）	Libero SoC v11.2 ソフトウェア リリース (SAR 53019) のドキュメントを更新しました。
改訂 2 （2013年XNUMX月）	Libero SoC v11.0 ソフトウェア リリース (SAR 47552) のドキュメントを更新しました。
改訂 1 （2013年XNUMX月）	Libero SoC v11.0 ベータ SP1 ソフトウェア リリース (SAR 45068) のドキュメントを更新しました。

製品サポート

Microsemi SoC Products Group は、カスタマー サービス、カスタマー テクニカル サポート センター、 webサイト、電子メール、および世界中の営業所。 この付録には、Microsemi SoC Products Group への連絡およびこれらのサポート サービスの使用に関する情報が含まれています。

顧客サービス
製品の価格設定、製品のアップグレード、更新情報、注文ステータス、承認など、技術以外の製品サポートについては、カスタマーサービスにお問い合わせください。

• 北米からは800.262.1060にお電話ください
• 海外からは650.318.4460にお電話ください
• 世界中どこからでもファックス408.643.6913

お客様テクニカルサポートセンター
Microsemi SoC Products Group は、Microsemi SoC 製品に関するハードウェア、ソフトウェア、および設計に関する質問に答える、高度なスキルを持つエンジニアを配置したカスタマー テクニカル サポート センターを配置しています。 カスタマー テクニカル サポート センターは、アプリケーション ノート、一般的な設計サイクルの質問への回答、既知の問題のドキュメント、およびさまざまな FAQ の作成に多くの時間を費やしています。 そのため、お問い合わせいただく前に、オンライン リソースをご覧ください。 すでにご質問にお答えしている可能性が非常に高いです。

テクニカルサポート

Microsemi SoC 製品のサポートについては、次の Web サイトをご覧ください。
http://www.microsemi.com/products/fpga-soc/design-support/fpga-soc-support.

Webサイト
次の Microsemi SoC Products Group ホームページで、さまざまな技術情報および非技術情報を参照できます。 http://www.microsemi.com/products/fpga-soc/fpga-and-soc.

お客様テクニカルサポートセンターへのお問い合わせ
テクニカル サポート センターには、高度な技術を持つエンジニアが常駐しています。 テクニカル サポート センターには、電子メールまたは Microsemi SoC Products Group を通じて連絡できます。 webサイト。

メール
技術的な質問を当社の電子メール アドレスに送信すると、電子メール、ファックス、または電話で回答を受け取ることができます。 また、デザインに問題がある場合は、デザインをメールで送信できます file支援を受けることができます。 私たちは一日中、メールアカウントを常に監視しています。 リクエストを当社に送信する際は、リクエストを効率的に処理するために、氏名、会社名、および連絡先情報を必ず含めてください。
テクニカル サポートの電子メール アドレスは次のとおりです。 soc_tech@microsemi.com.

私のケース
Microsemi SoC Products Group のお客様は、My Cases にアクセスしてオンラインでテクニカル ケースを送信および追跡できます。

米国外
米国のタイムゾーン以外でサポートが必要なお客様は、電子メール (soc_tech@microsemi.com) または最寄りの営業所にお問い合わせください。 営業所のリストと会社の連絡先については、会社概要をご覧ください。

ITARテクニカルサポート
国際武器取引規則 (ITAR) によって規制されている RH および RT FPGA のテクニカル サポートについては、 soc_tech@microsemi.com. または、My Cases 内の ITAR ドロップダウン リストで [はい] を選択します。 ITAR 規制の Microsemi FPGA の完全なリストについては、ITAR をご覧ください。 web ページ。

マイクロセミ本社
One Enterprise、Aliso Viejo、
カリフォルニア 92656 米国
米国内: +1 (800)
713-4113 国外
アメリカ: +1 949-380-6100
売上: +1 949-380-6136
ファックス: +1 949-215-4996
メールアドレス: sales.support@microsemi.com
© 2016 マイクロセミ コーポレーション。
全著作権所有。 Microsemi および Microsemi のロゴは、Microsemi Corporation の商標です。
その他すべての商標およびサービス マークは、それぞれの所有者の財産です。

Microsemi Corporation (Nasdaq: MSCC) は、通信、防衛およびセキュリティ、航空宇宙、産業市場向けの半導体およびシステム ソリューションの包括的なポートフォリオを提供しています。 製品には、高性能で耐放射線性のあるアナログ混合信号集積回路、FPGA、SoC、および ASIC が含まれます。 電源管理製品; タイミングおよび同期デバイスと正確な時間ソリューションは、時間の世界標準を設定します。 音声処理装置; RF ソリューション; ディスクリート コンポーネント; エンタープライズ ストレージおよび通信ソリューション、セキュリティ テクノロジー、スケーラブルなアンチ テクノロジーampえー製品。 イーサネット ソリューション。 Power-over-Ethernet IC およびミッドスパン。 カスタム設計機能とサービスも提供します。 Microsemi はカリフォルニア州アリソ ビエホに本社を置き、世界中に約 4,800 人の従業員を擁しています。 詳細については、こちらをご覧ください www.microsemi.com.

Microsemiは、ここに含まれる情報、または特定の目的に対するその製品とサービスの適合性に関して、保証、表明、または保証を行いません。また、Microsemiは、製品または回路のアプリケーションまたは使用から生じるいかなる責任も負わないものとします。 本契約に基づいて販売される製品およびMicrosemiが販売するその他の製品は、限定的なテストの対象であり、ミッションクリティカルな機器またはアプリケーションと組み合わせて使用​​しないでください。 パフォーマンス仕様は信頼できると考えられていますが、検証されていません。購入者は、製品のすべてのパフォーマンスおよびその他のテストを、単独で、および最終製品と一緒に、または最終製品にインストールして、実行および完了する必要があります。 購入者は、Microsemiが提供するデータおよびパフォーマンスの仕様またはパラメーターに依存してはなりません。 製品の適合性を独自に判断し、それをテストおよび検証するのは購入者の責任です。 本契約に基づいてMicrosemiが提供する情報は、「現状有姿」ですべての過失とともに提供され、そのような情報に関連するすべてのリスクは完全に購入者にあります。 Microsemiは、そのような情報自体またはそのような情報によって記述されたものに関係なく、明示的または暗黙的に、特許権、ライセンス、またはその他のIP権をいかなる当事者にも付与しません。 このドキュメントで提供される情報はMicrosemiの所有物であり、Microsemiは、このドキュメントの情報または製品やサービスをいつでも予告なしに変更する権利を留保します。

ドキュメント / リソース

Microsemi SmartFusion2 SoC FPGA コードの SPI フラッシュから DDR メモリへのシャドウイング [pdf] 取扱説明書 SPI フラッシュから DDR メモリへの SmartFusion2 SoC FPGA コード シャドウイング、SmartFusion2 SoC、SPI フラッシュから DDR メモリへの FPGA コード シャドウイング、フラッシュから DDR メモリへのコード シャドウイング

参考文献

• ユーザーマニュアル