Microsemi SmartFusion2 SoC FPGA koda ēnošana no SPI Flash uz DDR atmiņu

Priekšvārds

Mērķis
Šī demonstrācija ir paredzēta SmartFusion®2 sistēmas mikroshēmā (SoC) uz lauka programmējamo vārtu masīvu (FPGA) ierīcēm. Tajā sniegti norādījumi, kā izmantot atbilstošo atsauces dizainu.

Paredzētā auditorija
Šis demonstrācijas ceļvedis ir paredzēts:

• FPGA dizaineri
• Iegultie dizaineri
• Sistēmas līmeņa dizaineri

Atsauces
Skatiet tālāk norādīto web lapu, lai iegūtu pilnīgu un atjauninātu SmartFusion2 ierīces dokumentācijas sarakstu:
http://www.microsemi.com/products/fpga-soc/soc-fpga/smartfusion2#documentation

Šajā demonstrācijas rokasgrāmatā ir minēti šādi dokumenti.

• UG0331: SmartFusion2 mikrokontrollera apakšsistēmas lietotāja rokasgrāmata
• SmartFusion2 System Builder lietotāja rokasgrāmata

SmartFusion2 SoC FPGA — koda ēnošana no SPI Flash uz DDR atmiņu

Ievads

Šis demonstrācijas dizains parāda SmartFusion2 SoC FPGA ierīces iespējas kodu ēnošanai no seriālās perifērijas interfeisa (SPI) zibatmiņas ierīces līdz dubultā datu ātruma (DDR) sinhronajai dinamiskajai brīvpiekļuves atmiņai (SDRAM) un koda izpildei no DDR SDRAM.
1. attēlā parādīta augstākā līmeņa blokshēma koda ēnošanai no SPI zibatmiņas ierīces uz DDR atmiņu.

1. attēls • Augstākā līmeņa blokshēma

Koda ēnošana ir sāknēšanas metode, ko izmanto, lai palaistu attēlu no ārējām, ātrākām un nepastāvīgām atmiņām (DRAM). Tas ir koda kopēšanas process no nemainīgās atmiņas uz nepastāvīgo atmiņu izpildei.

Koda ēnošana ir nepieciešama, ja ar procesoru saistītā pastāvīgā atmiņa neatbalsta nejaušu piekļuvi kodam, lai to izpildītu vietā, vai ja nav pietiekami daudz nemainīgas brīvpiekļuves atmiņas. Lietojumprogrammās, kas ir svarīgas veiktspējai, izpildes ātrumu var uzlabot, izmantojot koda ēnojumu, kur kods tiek kopēts uz lielākas caurlaidspējas operatīvo atmiņu, lai nodrošinātu ātrāku izpildi.

Viena datu pārraides ātruma (SDR)/DDR SDRAM atmiņas tiek izmantotas lietojumprogrammās, kurām ir liels lietojumprogrammas izpildāmais attēls un kurām nepieciešama lielāka veiktspēja. Parasti lielie izpildāmie attēli tiek glabāti nemainīgā atmiņā, piemēram, NAND zibspuldzē vai SPI zibspuldzē, un kopēti uz gaistošu atmiņu, piemēram, SDR/DDR SDRAM atmiņu, ieslēdzot to izpildei.

SmartFusion2 SoC FPGA ierīcēs ir integrēts ceturtās paaudzes zibatmiņas FPGA audums, ARM® Cortex®-M3 procesors un augstas veiktspējas sakaru saskarnes vienā mikroshēmā. Ātrgaitas atmiņas kontrolleri SmartFusion2 SoC FPGA ierīcēs tiek izmantoti saskarnei ar ārējām DDR2/DDR3/LPDDR atmiņām. DDR2/DDR3 atmiņas var darbināt ar maksimālo ātrumu 333 MHz. Cortex-M3 procesors var tieši palaist instrukcijas no ārējās DDR atmiņas, izmantojot mikrokontrollera apakšsistēmas (MSS) DDR (MDDR). FPGA kešatmiņas kontrolieris un MSS DDR tilts apstrādā datu plūsmu, lai nodrošinātu labāku veiktspēju.

Dizains Prasības
1. tabulā ir parādītas šīs demonstrācijas dizaina prasības.

1. tabula • Projektēšanas prasības

Dizaina prasības	Apraksts
Aparatūras prasības
SmartFusion2 uzlabotas izstrādes komplekts: • 12 V adapteris • FlashPro5 • USB A līdz Mini –B USB kabelis	Rev A vai jaunāka versija
Galddators vai klēpjdators	Windows XP SP2 operētājsistēma — 32 bitu/64 bitu Windows 7 operētājsistēma — 32 bitu/64 bitu
Programmatūras prasības
Libero® sistēma mikroshēmā (SoC)	v11.7
Programmēšanas programmatūra FlashPro	v11.7
SoftConsole	v3.4 SP1*
Datoru draiveri	USB uz UART draiveri
Microsoft .NET Framework 4 klients demonstrācijas GUI palaišanai	_
Piezīme: *Šai apmācībai tiek izmantots SoftConsole v3.4 SP1. Lai izmantotu SoftConsole v4.0, skatiet TU0546: SoftConsole v4.0 un Libero SoC v11.7 apmācība.

Demo dizains
Ievads
Demo dizains files ir pieejami lejupielādei no tālāk norādītā ceļa mikro semi webvietne:
http://soc.microsemi.com/download/rsc/?f=m2s_dg0386_liberov11p7_df

Demo dizains files ietver:

• Libero SoC projekts
• STAPL programmēšana files
• GUI izpildāmā programma
• Samplietojumprogrammu attēli
• Linker skripti
• DDR konfigurācija files
• Readme.txt file

Skatiet failu readme.txt file paredzēts dizainā files visai direktoriju struktūrai.

Apraksts
Šis demonstrācijas dizains ievieš koda ēnošanas paņēmienu, lai palaistu lietojumprogrammas attēlu no DDR atmiņas. Šis dizains nodrošina arī resursdatora saskarni, izmantojot SmartFusion2 SoC FPGA daudzrežīmu universālo asinhrono/sinhrono uztvērēju/raidītāju (MMUART), lai ielādētu mērķa lietojumprogrammas izpildāmo attēlu SPI zibspuldzē, kas savienota ar MSS SPI0 saskarni.
Koda ēnošana tiek īstenota šādās divās metodēs:

1. Vairākitage sāknēšanas procesa metode, izmantojot Cortex-M3 procesoru
2. Aparatūras sāknēšanas dzinēja metode, izmantojot FPGA audumu

Multi-Stage sāknēšanas procesa metode
Lietojumprogrammas attēls tiek palaists no ārējām DDR atmiņām nākamajās divās sāknēšanas stages:

• Cortex-M3 procesors ielādē mīksto sāknēšanas ielādētāju no iegultās nemainīgās atmiņas (eNVM), kas veic koda attēla pārsūtīšanu no SPI zibatmiņas ierīces uz DDR atmiņu.
• Cortex-M3 procesors sāk lietojumprogrammas attēlu no DDR atmiņas.

Šis dizains ievieš bootloader programmu, lai ielādētu mērķa lietojumprogrammas izpildāmo attēlu no SPI zibatmiņas ierīces DDR atmiņā izpildei. Sāknēšanas ielādes programma, kas darbojas no eNVM, pāriet uz mērķa lietojumprogrammu, kas saglabāta DDR atmiņā pēc mērķa lietojumprogrammas attēla kopēšanas DDR atmiņā.
2. attēlā parādīta detalizēta demonstrācijas dizaina blokshēma.

2. attēls • Koda ēnošana — Multi Stage Sāknēšanas procesa demonstrācijas blokshēma

MDDR ir konfigurēts DDR3 darbam ar frekvenci 320 MHz. “Pielikums: DDR3 konfigurācijas” 22. lpp. parāda DDR3 konfigurācijas iestatījumus. DDR tiek konfigurēts pirms galvenā lietojumprogrammas koda izpildes.

Bootloader
Sāknēšanas ielādētājs veic šādas darbības:

1. Mērķa lietojumprogrammas attēla kopēšana no SPI zibatmiņas uz DDR atmiņu.
2. DDR atmiņas sākuma adreses pārveidošana no 0xA0000000 uz 0x00000000, konfigurējot DDR_CR sistēmas reģistru.
3. Cortex-M3 procesora steka rādītāja inicializācija atbilstoši mērķa lietojumprogrammai. Mērķa lietojumprogrammu vektoru tabulas pirmajā vietā ir steka rādītāja vērtība. Mērķa lietojumprogrammas vektoru tabula ir pieejama, sākot no adreses 0x00000000.
4. Programmu skaitītāja (PC) ielāde, lai atiestatītu mērķa lietojumprogrammas apdarinātāju mērķa lietojumprogrammas attēla palaišanai no DDR atmiņas. Mērķa lietojumprogrammas atiestatīšanas apdarinātājs ir pieejams vektoru tabulā pēc adreses 0x00000004.
   3. attēlā parādīts demonstrācijas dizains.
   3. attēls • Multi-S projektēšanas plūsmatage sāknēšanas procesa metode
   

Aparatūras sāknēšanas dzinēja metode
Izmantojot šo metodi, Cortex-M3 tieši palaiž mērķa lietojumprogrammas attēlu no ārējām DDR atmiņām. Aparatūras sāknēšanas programma kopē lietojumprogrammas attēlu no SPI zibatmiņas ierīces DDR atmiņā, pirms tiek atbrīvota Cortex-M3 procesora atiestatīšana. Pēc atiestatīšanas atbrīvošanas Cortex-M3 procesors tiek palaists tieši no DDR atmiņas. Šai metodei nepieciešams mazāks sāknēšanas laiks nekā vairāku sūtījumu veikšanaitage sāknēšanas process, jo tas novērš vairākas sāknēšanas stages un kopē lietojumprogrammas attēlu DDR atmiņā īsākā laikā.

Šis demonstrācijas dizains ievieš sāknēšanas dzinēja loģiku FPGA audumā, lai kopētu mērķa lietojumprogrammas izpildāmo attēlu no SPI zibatmiņas uz DDR atmiņu izpildei. Šajā dizainā ir ieviests arī SPI zibatmiņas ielādētājs, ko var izpildīt Cortex-M3 procesors, lai ielādētu mērķa lietojumprogrammas izpildāmo attēlu SPI zibatmiņas ierīcē, izmantojot nodrošināto resursdatora saskarni, izmantojot SmartFusion2 SoC FPGA MMUART_0. DIP slēdzi1 SmartFusion2 Advanced Development Kit var izmantot, lai izvēlētos, vai programmēt SPI zibatmiņas ierīci vai izpildīt kodu no DDR atmiņas.

Ja izpildāmā mērķa lietojumprogramma ir pieejama SPI zibatmiņas ierīcē, koda ēnošana no SPI zibatmiņas ierīces uz DDR atmiņu tiek sākta, ieslēdzot ierīci. Sāknēšanas programma inicializē MDDR, kopē attēlu no SPI zibatmiņas ierīces DDR atmiņā un pārveido DDR atmiņas vietu uz 0x00000000, atiestatot Cortex-M3 procesoru. Kad sāknēšanas dzinējs atbrīvo Cortex-M3 atiestatīšanu, Cortex-M3 izpilda mērķa lietojumprogrammu no DDR atmiņas.

FIC_0 ir konfigurēts vergu režīmā, lai piekļūtu MSS SPI_0 no FPGA auduma AHB master. MDDR AXI interfeiss (DDR_FIC) ir iespējots, lai piekļūtu DDR atmiņai no FPGA auduma AXI master.

4. attēlā parādīta detalizēta demonstrācijas dizaina blokshēma.
4. attēls • Koda ēnošana — aparatūras sāknēšanas dzinēja demonstrācijas blokshēma

Boot Engine
Šī ir galvenā koda ēnošanas demonstrācijas daļa, kas kopē lietojumprogrammas attēlu no SPI zibatmiņas ierīces DDR atmiņā. Sāknēšanas dzinējs veic šādas darbības:

1. MDDR inicializēšana, lai piekļūtu DDR3 ar 320 MHz, atiestatot Cortex-M3 procesoru.
2. Mērķa lietojumprogrammas attēla kopēšana no SPI zibatmiņas ierīces uz DDR atmiņu, izmantojot AXI galveno ierīci FPGA audumā, izmantojot MDDR AXI interfeisu.
3. DDR atmiņas sākuma adreses pārveidošana no 0xA0000000 uz 0x00000000, rakstot DDR_CR sistēmas reģistrā.
4. Atlaižot atiestatīšanu uz Cortex-M3 procesoru, lai palaistu no DDR atmiņas.

5. attēlā parādīta demonstrācijas dizaina plūsma.
5. attēls • Augstākā līmeņa blokshēma

6. attēls • Projektēšanas plūsma aparatūras sāknēšanas dzinēja metodei

Mērķa lietojumprogrammas attēla izveide DDR atmiņai
Demonstrācijas palaišanai ir nepieciešams attēls, ko var izpildīt no DDR atmiņas. Izmantojiet saites “production-execute-in-place-externalDDR.ld” aprakstu file kas ir iekļauts dizainā files, lai izveidotu lietojumprogrammas attēlu. Linkera apraksts file definē DDR atmiņas sākuma adresi kā 0x00000000, jo sāknēšanas/sāknēšanas programma veic DDR atmiņas pārkartošanu no 0xA0000000 uz 0x00000000. Saistītāja skripts izveido lietojumprogrammas attēlu ar instrukcijām, datiem un BSS sadaļām atmiņā, kuras sākuma adrese ir 0x00000000. Vienkāršs gaismas diodes (LED) mirgojošs, uz taimeri un slēdžiem balstīts pārtraukumu ģenerēšanas lietojumprogrammas attēls file ir paredzēts šai demonstrācijai.

SPI Flash Loader
SPI zibatmiņas ielādētājs ir ieviests, lai ielādētu iebūvēto SPI zibatmiņu ar izpildāmo mērķa lietojumprogrammas attēlu no resursdatora, izmantojot interfeisu MMUART_0. Cortex-M3 procesors izveido buferi datiem, kas nāk caur MMUART_0 saskarni, un ierosina perifērijas DMA (PDMA), lai rakstītu buferizētos datus SPI zibatmiņā, izmantojot MSS_SPI0.

Demonstrācijas vadīšana
Demonstrācija parāda, kā ielādēt lietojumprogrammas attēlu SPI zibatmiņā un izpildīt šo lietojumprogrammas attēlu no ārējām DDR atmiņām. Tas nodrošina bijušoample aplikācijas attēls “sample_image_DDR3.bin”. Šajā attēlā parādīti sveiciena ziņojumi un taimera pārtraukuma ziņojums seriālajā konsolē, un SmartFusion1 uzlabotā izstrādes komplektā mirgo LED8 līdz LED2. Lai skatītu GPIO pārtraukuma ziņojumus seriālajā konsolē, nospiediet slēdzi SW2 vai SW3.

Demonstrācijas dizaina iestatīšana
Tālāk ir aprakstīts, kā iestatīt demonstrāciju SmartFusion2 Advanced Development Kit platei:

1. Savienojiet resursdatoru ar J33 savienotāju, izmantojot USB A–mini-B kabeli. USB uz UART tilta draiveri tiek noteikti automātiski. Pārbaudiet, vai ierīces pārvaldniekā ir veikta noteikšana, kā parādīts 7. attēlā.
2. Ja USB draiveri netiek atrasti automātiski, instalējiet USB draiveri.
3. Lai veiktu seriālā termināļa saziņu, izmantojot FTDI mini USB kabeli, instalējiet FTDI D2XX draiveri. Lejupielādējiet draiverus un instalēšanas rokasgrāmatu no:
   http://www.microsemi.com/soc/documents/CDM_2.08.24_WHQL_Certified.zip.
   7. attēls • USB uz UART tilta draiveri
   
4. Pievienojiet SmartFusion2 Advanced Development Kit plates džemperus, kā parādīts 2. tabulā.
   Uzmanību: Izslēdziet strāvas padeves slēdzi SW7, pievienojot džemperus.
   2. tabula • SmartFusion2 Advanced Development Kit Jumper iestatījumi

   Džemperis	Piespraust (no)	Piespraust (kam)	komentāri
   J116, J353, J354, J54	1	2	Šie ir Advanced Development Kit Board noklusējuma džemperu iestatījumi. Pārliecinieties, vai šie džemperi ir atbilstoši iestatīti.
   J123	2	3
   J124, J121, J32	1	2	JTAG programmēšana, izmantojot FTDI
   J118, J119	1	2	Programmēšana SPI Flash

5. SmartFusion2 uzlabotā izstrādes komplektā pievienojiet strāvas padevi J42 savienotājam.
   8. attēlā parādīta plates iestatīšana koda ēnošanas palaišanai no SPI zibatmiņas līdz DDR3 demonstrācijai SmartFusion2 Advanced Development Kit.
   8. attēls • SmartFusion2 Advanced Development Kit iestatīšana
   

SPI Flash Loader un Code Shadowing Demo GUI
Lai palaistu koda ēnošanas demonstrāciju, ir nepieciešama GUI. SPI Flash Loader un Code Shadowing Demo GUI ir vienkārša grafiskā lietotāja saskarne, kas darbojas resursdatorā, lai ieprogrammētu SPI zibspuldzi, un palaiž koda ēnošanas demonstrāciju SmartFusion2 Advanced Development Kit. UART ir saziņas protokols starp resursdatoru un SmartFusion2 Advanced Development Kit. Tas nodrošina arī sadaļu Serial Console, lai izdrukātu atkļūdošanas ziņojumus, kas saņemti no lietojumprogrammas, izmantojot UART interfeisu.
9. attēlā parādīts SPI Flash Loader un Code Shadowing demonstrācijas logs.
9. attēls • SPI Flash Loader un Code Shadowing demonstrācijas logs

GUI atbalsta šādas funkcijas:

• Programmēt SPI Flash: ieprogrammē attēlu file SPI zibspuldzē.
• Programmu un koda ēnošana no SPI Flash uz DDR: ieprogrammē attēlu file SPI zibatmiņā, kopē to DDR atmiņā un sāknētu attēlu no DDR atmiņas.
• Programmu un koda ēnošana no SPI Flash uz SDR: Programmē attēlu file SPI zibatmiņā, kopē to SDR atmiņā un sāknēt attēlu no SDR atmiņas.
• Koda ēnošana uz DDR: kopē esošo attēlu file no SPI zibspuldzes uz DDR atmiņu un sāknēt attēlu no DDR atmiņas.
• Koda ēnošana uz SDR: kopē esošo attēlu file no SPI zibspuldzes uz SDR atmiņu un sāknēt attēlu no SDR atmiņas. Noklikšķiniet uz Palīdzība, lai iegūtu papildinformāciju par GUI.

Multi-S demonstrācijas dizaina palaišanatage sāknēšanas procesa metode
Tālāk ir aprakstīts, kā palaist demonstrācijas noformējumu vairākām ierīcēmtage sāknēšanas procesa metode:

1. IESLĒDZIET barošanas slēdzi, SW7.
2. Programmējiet SmarFusion2 SoC FPGA ierīci ar programmēšanu file paredzēts dizainā files (SF2_CodeShadowing_DDR3_DF\Programmēšana Files\MultiStageBoot_meothod\CodeShadowing_top.stp, izmantojot FlashPro dizaina programmatūru).
3. Palaidiet SPI Flash Loader un Code Shadowing Demo GUI izpildāmo failu file pieejams dizainā files (SF2_CodeShadowing_DDR3_DF\GUI Executable\SF2_FlashLoader.exe).
4. Nolaižamajā sarakstā COM ports atlasiet atbilstošo COM portu (uz kuru ir norādīti USB seriālie draiveri).
5. Noklikšķiniet uz Savienot. Pēc savienojuma izveides, Connect mainās uz Atvienot.
6. Noklikšķiniet uz Pārlūkot, lai atlasītu example mērķa izpildāmo attēlu file nodrošināta ar dizainu files
   (SF2_CodeShadowing_DDR3_DF/Sample Lietojumprogrammu attēli/sample_image_DDR3.bin).
   Piezīme: Lai ģenerētu lietojumprogrammas attēlu tvertni file, skatiet “Pielikums: Izpildāmās tvertnes ģenerēšana File” 25. lpp.
7. Saglabājiet SPI zibatmiņas sākuma adresi kā noklusējuma vērtību 0x00000000.
8. Atlasiet opciju Programmu un kodu ēnošana no SPI Flash uz DDR.
9. Noklikšķiniet uz Sākt, kā parādīts 10. attēlā, lai ielādētu izpildāmo attēlu SPI zibatmiņā un koda ēnošanā no DDR atmiņas.
   10. attēls • Demonstrācijas palaišana
   
10. Ja SmartFusion2 SoC FPGA ierīce ir ieprogrammēta ar STAPL file ja MDDR nav konfigurēts DDR atmiņai, tiek parādīts kļūdas ziņojums, kā parādīts 11. attēlā.
    11. attēls • Nepareizas ierīces vai opcijas ziņojums
    
11. GUI sadaļā Serial Console tiek parādīti atkļūdošanas ziņojumi un tiek sākta SPI zibatmiņas programmēšana pēc veiksmīgas SPI zibspuldzes dzēšanas. 12. attēlā parādīts SPI zibatmiņas rakstīšanas statuss
    12. attēls • Zibspuldzes ielāde
    
12. Veiksmīgi ieprogrammējot SPI zibspuldzi, sāknēšanas ielādētājs, kas darbojas ar SmartFusion2 SoC FPGA, kopē lietojumprogrammas attēlu no SPI zibatmiņas DDR atmiņā un sāk lietojumprogrammas attēlu. Ja sniegtais attēls sample_image_DDR3.bin ir atlasīts, seriālā konsole parāda sveiciena ziņojumus, slēdža pārtraukuma un taimera pārtraukuma ziņojumus, kā parādīts 13. attēlā 18. lappusē un 14. attēlā 18. lappusē. SmartFusion1 Advanced Development ierīcē LED8 līdz LED2 tiek parādīts darbojošs LED modelis. Komplekts.
13. Nospiediet SW2 un SW3 slēdžus, lai seriālajā konsolē redzētu pārtraukuma ziņojumus.
    13. attēls • Mērķa lietojumprogrammas attēla palaišana no DDR3 atmiņas
    14. attēls • Taimera un pārtraukuma ziņojumi seriālajā konsolē
    

Aparatūras sāknēšanas dzinēja metodes izstrādes palaišana
Tālāk ir aprakstīts, kā palaist aparatūras sāknēšanas dzinēja metodes dizainu.

1. IESLĒDZIET barošanas slēdzi, SW7.
2. Programmējiet SmarFusion2 SoC FPGA ierīci ar programmēšanu file paredzēts dizainā files (SF2_CodeShadowing_DDR3_DF\Programmēšana
   Files\HWBootEngine_method\CodeShadowing_Fabric.stp, izmantojot FlashPro dizaina programmatūru).
3. Lai ieprogrammētu SPI zibspuldzi, novietojiet DIP slēdzi SW5-1 pozīcijā ON. Šī atlase ļauj palaist Cortex-M3 no eNVM. Nospiediet SW6, lai atiestatītu SmartFusion2 ierīci.
4. Palaidiet SPI Flash Loader un Code Shadowing Demo GUI izpildāmo failu file pieejams dizainā files (SF2_CodeShadowing_DDR3_DF\GUI Executable\SF2_FlashLoader.exe).
5. Nolaižamajā sarakstā COM ports atlasiet atbilstošo COM portu (uz kuru ir norādīti USB seriālie draiveri).
6. Noklikšķiniet uz Savienot. Pēc savienojuma izveides, Connect mainās uz Atvienot.
7. Noklikšķiniet uz Pārlūkot, lai atlasītu example mērķa izpildāmo attēlu file nodrošināta ar dizainu files
   (SF2_CodeShadowing_DDR3_DF/Sample Lietojumprogrammu attēli/sample_image_DDR3.bin).
   Piezīme: Lai ģenerētu lietojumprogrammas attēlu tvertni file, skatiet “Pielikums: Izpildāmās tvertnes ģenerēšana File” 25. lpp.
8. Sadaļā Code Shadowing Method atlasiet opciju Hardware Boot Engine.
9. Izvēlnē Opcijas atlasiet opciju Programma SPI Flash.
10. Noklikšķiniet uz Sākt, kā parādīts 15. attēlā, lai ielādētu izpildāmo attēlu SPI zibatmiņā.
    15. attēls • Demonstrācijas palaišana
    
11. GUI sadaļā Serial Console ir parādīti atkļūdošanas ziņojumi un SPI zibatmiņas rakstīšanas statuss, kā parādīts 16. attēlā.
    16. attēls • Zibspuldzes ielāde
    
12. Pēc veiksmīgas SPI zibspuldzes programmēšanas mainiet DIP slēdzi SW5-1 pozīcijā OFF. Šī izvēle ļauj palaist Cortex-M3 procesoru no DDR atmiņas.
13. Nospiediet SW6, lai atiestatītu SmartFusion2 ierīci. Sāknēšanas programma kopē lietojumprogrammas attēlu no SPI zibatmiņas DDR atmiņā un izlaiž atiestatīšanu uz Cortex-M3, kas sāk lietojumprogrammas attēlu no DDR atmiņas. Ja sniegtais attēls “sample_image_DDR3.bin” tiek ielādēts SPI zibspuldzē, seriālā konsole parāda sveiciena ziņojumus, slēdža pārtraukuma (nospiediet SW2 vai SW3) un taimera pārtraukuma ziņojumus, kā parādīts 17. attēlā, un darbojas LED modelis LED1 līdz LED8 ierīcē SmartFusion2 Advanced. Attīstības komplekts.
    17. attēls • Mērķa lietojumprogrammas attēla palaišana no DDR3 atmiņas
    

Secinājums
Šī demonstrācija parāda SmartFusion2 SoC FPGA ierīces spēju saskarties ar DDR atmiņu un palaist izpildāmo attēlu no DDR atmiņas, aizēnot kodu no SPI zibatmiņas ierīces. Tas parāda arī divas koda ēnošanas ieviešanas metodes SmartFusion2 ierīcē.

Pielikums: DDR3 konfigurācijas

Šajos attēlos ir parādīti DDR3 konfigurācijas iestatījumi.
18. attēls • Vispārīgie DDR konfigurācijas iestatījumi

19. attēls • DDR atmiņas inicializācijas iestatījumi

20. attēls • DDR atmiņas laika iestatījumi

Pielikums: Izpildāmās tvertnes ģenerēšana File

Izpildāmā tvertne file ir nepieciešams, lai ieprogrammētu SPI zibspuldzi koda ēnošanas demonstrācijas palaišanai. Lai ģenerētu izpildāmo tvertni file no “sample_image_DDR3” Soft Console, veiciet šādas darbības:

1. Izveidojiet Soft Console projektu, izmantojot saistīšanas skriptu ražošana-izpilde-vietā-ārējais DDR.
2. Pievienojiet Soft Console instalācijas ceļu, piemēram,ample, C:\Microsemi\Libero_v11.7\SoftConsole\Sourcery-G++\bin, uz "Vides mainīgie", kā parādīts 21. attēlā.
   21. attēls • Soft Console instalācijas ceļa pievienošana
   
3. Veiciet dubultklikšķi uz partijas file Bin-File-Generator.bat atrodas:
   SoftConsole/CodeShadowing_MSS_CM3/Sampmapē le_image_DDR3, kā parādīts 22. attēlā.
   22. attēls • Bin File Ģenerators
   
4. Bin-File-Ģenerators rada sample_image_DDR3.bin file.

Pārskatīšanas vēsture

Nākamajā tabulā ir parādītas svarīgas izmaiņas, kas šajā dokumentā veiktas katrai pārskatīšanai.

Pārskatīšana	Izmaiņas
Pārskatīšana 7 (2016. gada marts)	Atjaunināts Libero SoC v11.7 programmatūras laidiena dokuments (SAR 77816).
Pārskatīšana 6 (2015. gada oktobris)	Atjaunināts Libero SoC v11.6 programmatūras laidiena dokuments (SAR 72424).
Pārskatīšana 5 (2014. gada septembris)	Atjaunināts Libero SoC v11.4 programmatūras laidiena dokuments (SAR 60592).
Pārskatīšana 4 (2014. gada maijs)	Atjaunināts Libero SoC 11.3 programmatūras laidiena dokuments (SAR 56851).
Pārskatīšana 3 (2013. gada decembris)	Atjaunināts Libero SoC v11.2 programmatūras laidiena dokuments (SAR 53019).
Pārskatīšana 2 (2013. gada maijs)	Atjaunināts Libero SoC v11.0 programmatūras laidiena dokuments (SAR 47552).
Pārskatīšana 1 (2013. gada marts)	Atjaunināts Libero SoC v11.0 beta SP1 programmatūras laidiena dokuments (SAR 45068).

Produktu atbalsts

Microsemi SoC Products Group nodrošina savus produktus ar dažādiem atbalsta pakalpojumiem, tostarp klientu apkalpošanu, klientu tehniskā atbalsta centru, a webvietne, elektroniskais pasts un tirdzniecības biroji visā pasaulē. Šajā pielikumā ir informācija par sazināšanos ar Microsemi SoC Products Group un šo atbalsta pakalpojumu izmantošanu.

Klientu apkalpošana
Sazinieties ar klientu apkalpošanas dienestu, lai saņemtu netehnisku produktu atbalstu, piemēram, produktu cenas, produktu jauninājumus, atjauninājumu informāciju, pasūtījuma statusu un autorizāciju.

• No Ziemeļamerikas zvaniet 800.262.1060
• No pārējām pasaules valstīm zvaniet 650.318.4460
• Fakss no jebkuras vietas pasaulē, 408.643.6913 XNUMX XNUMX

Klientu tehniskā atbalsta centrs
Microsemi SoC Products Group klientu tehniskā atbalsta centrā strādā augsti kvalificēti inženieri, kas var palīdzēt atbildēt uz jūsu aparatūras, programmatūras un dizaina jautājumiem par Microsemi SoC produktiem. Klientu tehniskā atbalsta centrs pavada daudz laika, veidojot lietojumprogrammas piezīmes, atbildes uz izplatītākajiem projektēšanas cikla jautājumiem, zināmo problēmu dokumentāciju un dažādus FAQ. Tāpēc, pirms sazināties ar mums, lūdzu, apmeklējiet mūsu tiešsaistes resursus. Ļoti iespējams, ka mēs jau esam atbildējuši uz jūsu jautājumiem.

Tehniskais atbalsts

Lai iegūtu Microsemi SoC produktu atbalstu, apmeklējiet
http://www.microsemi.com/products/fpga-soc/design-support/fpga-soc-support.

Webvietne
Jūs varat pārlūkot dažādu tehnisko un netehnisko informāciju Microsemi SoC produktu grupas mājaslapā, http://www.microsemi.com/products/fpga-soc/fpga-and-soc.

Sazinieties ar klientu tehniskā atbalsta centru
Tehniskā atbalsta centrā strādā augsti kvalificēti inženieri. Ar Tehniskā atbalsta centru var sazināties pa e-pastu vai izmantojot Microsemi SoC produktu grupu webvietne.

E-pasts
Jūs varat nosūtīt savus tehniskos jautājumus uz mūsu e-pasta adresi un saņemt atbildes pa e-pastu, faksu vai tālruni. Turklāt, ja jums ir problēmas ar dizainu, varat nosūtīt savu dizainu pa e-pastu files saņemt palīdzību. Mēs nepārtraukti uzraugām e-pasta kontu visas dienas garumā. Nosūtot mums pieprasījumu, lūdzu, noteikti iekļaujiet savu pilnu vārdu, uzvārdu, uzņēmuma nosaukumu un kontaktinformāciju, lai jūsu pieprasījums tiktu apstrādāts efektīvi.
Tehniskā atbalsta e-pasta adrese ir soc_tech@microsemi.com.

Mani gadījumi
Microsemi SoC Products Group klienti var iesniegt un izsekot tehniskas lietas tiešsaistē, atverot sadaļu Mani gadījumi.

Ārpus ASV
Klienti, kuriem nepieciešama palīdzība ārpus ASV laika zonām, var sazināties ar tehnisko atbalstu pa e-pastu (soc_tech@microsemi.com) vai sazinieties ar vietējo tirdzniecības biroju. Apmeklējiet sadaļu Par mums, lai uzzinātu pārdošanas biroju sarakstus un korporatīvos kontaktus.

ITAR tehniskais atbalsts
Lai saņemtu tehnisko atbalstu RH un RT FPGA, ko regulē Starptautiskie ieroču satiksmes noteikumi (ITAR), sazinieties ar mums, izmantojot soc_tech@microsemi.com. Vai arī sadaļā Mani gadījumi ITAR nolaižamajā sarakstā atlasiet Jā. Lai iegūtu pilnu sarakstu ar ITAR regulētajām Microsemi FPGA, apmeklējiet ITAR web lapā.

Microsemi korporatīvā mītne
One Enterprise, Aliso Viejo,
CA 92656 ASV
ASV: +1 (800)
713-4113 Ārpus
ASV: +1 949-380-6100
Pārdošana: +1 949-380-6136
Fakss: +1 949-215-4996
E-pasts: sales.support@microsemi.com
© 2016 Microsemi Corporation.
Visas tiesības aizsargātas. Microsemi un Microsemi logotips ir Microsemi Corporation preču zīmes.
Visas pārējās preču zīmes un pakalpojumu zīmes ir to attiecīgo īpašnieku īpašums.

Microsemi Corporation (Nasdaq: MSCC) piedāvā visaptverošu pusvadītāju un sistēmu risinājumu portfeli sakaru, aizsardzības un drošības, aviācijas un rūpniecības tirgiem. Produkti ietver augstas veiktspējas un pret radiāciju izturīgas analogās jaukto signālu integrālās shēmas, FPGA, SoC un ASIC; jaudas pārvaldības produkti; laika noteikšanas un sinhronizācijas ierīces un precīzi laika risinājumi, nosakot pasaules laika standartu; balss apstrādes ierīces; RF risinājumi; diskrēti komponenti; uzņēmumu uzglabāšanas un sakaru risinājumi, drošības tehnoloģijas un mērogojams anti-tamper produkti; Ethernet risinājumi; Power-over-Ethernet IC un midspans; kā arī pielāgotas dizaina iespējas un pakalpojumi. Microsemi galvenā mītne atrodas Aliso Viejo, Kalifornijā, un tajā visā pasaulē strādā aptuveni 4,800 darbinieku. Uzziniet vairāk vietnē www.microsemi.com.

Microsemi nesniedz nekādu garantiju, pārstāvību vai garantiju attiecībā uz šeit ietverto informāciju vai savu produktu un pakalpojumu piemērotību kādam noteiktam mērķim, kā arī Microsemi neuzņemas nekādu atbildību, kas izriet no jebkura produkta vai ķēdes lietojuma vai lietošanas. Šeit pārdotie produkti un visi citi Microsemi pārdotie produkti ir pakļauti ierobežotai pārbaudei, un tos nedrīkst izmantot kopā ar misijai kritisku aprīkojumu vai lietojumprogrammām. Tiek uzskatīts, ka jebkuras veiktspējas specifikācijas ir uzticamas, taču tās netiek pārbaudītas, un Pircējam ir jāveic un jāpabeidz visas produktu veiktspējas un citas pārbaudes gan atsevišķi, gan kopā ar jebkuriem galaproduktiem vai tajos uzstādītiem. Pircējs nedrīkst paļauties uz Microsemi sniegtajiem datiem un veiktspējas specifikācijām vai parametriem. Pircēja pienākums ir neatkarīgi noteikt jebkuras preces piemērotību, kā arī pārbaudīt un pārbaudīt to. Tālāk Microsemi sniegtā informācija tiek sniegta “tāda, kāda tā ir, kur ir” un ar visām kļūdām, un viss risks, kas saistīts ar šādu informāciju, pilnībā gulstas uz Pircēju. Uzņēmums Microsemi tieši vai netieši nepiešķir nevienai pusei nekādas patenta tiesības, licences vai jebkādas citas intelektuālā īpašuma tiesības neatkarīgi no tā, vai tas attiecas uz pašu informāciju vai jebko, kas aprakstīts šajā informācijā. Šajā dokumentā sniegtā informācija pieder uzņēmumam Microsemi, un Microsemi patur tiesības jebkurā laikā bez brīdinājuma veikt jebkādas izmaiņas šajā dokumentā ietvertajā informācijā vai produktos un pakalpojumos.

Dokumenti / Resursi

Microsemi SmartFusion2 SoC FPGA koda ēnošana no SPI Flash uz DDR atmiņu [pdfLietotāja rokasgrāmata SmartFusion2 SoC FPGA koda ēnošana no SPI Flash uz DDR atmiņu, SmartFusion2 SoC, FPGA koda ēnošana no SPI Flash uz DDR atmiņu, Flash uz DDR atmiņu

Atsauces

• Lietotāja rokasgrāmata