Microsemi SmartFusion2 SoC FPGA Code Shadowing ຈາກ SPI Flash ຫາ DDR Memory

ຄໍານໍາ

ຈຸດປະສົງ
ການສາທິດນີ້ແມ່ນສຳລັບອຸປະກອນ SmartFusion®2 system-on-chip (SoC) field programmable gate array (FPGA). ມັນສະຫນອງຄໍາແນະນໍາກ່ຽວກັບວິທີການນໍາໃຊ້ການອອກແບບອ້າງອີງທີ່ສອດຄ້ອງກັນ.

ຜູ້ຊົມທີ່ຕັ້ງໃຈ
ຄູ່ມືການສາທິດນີ້ແມ່ນມີຈຸດປະສົງ:

• ຜູ້ອອກແບບ FPGA
• ຜູ້ອອກແບບຝັງ
• ຜູ້ອອກແບບລະດັບລະບົບ

ເອກະສານອ້າງອີງ
ເບິ່ງຕໍ່ໄປນີ້ web ຫນ້າສໍາລັບບັນຊີລາຍຊື່ຄົບຖ້ວນແລະທັນສະໄຫມຂອງເອກະສານອຸປະກອນ SmartFusion2:
http://www.microsemi.com/products/fpga-soc/soc-fpga/smartfusion2#documentation

ເອກະສານຕໍ່ໄປນີ້ແມ່ນອ້າງອີງຢູ່ໃນຄູ່ມືສາທິດນີ້.

• UG0331: ຄູ່ມືຜູ້ໃຊ້ລະບົບຍ່ອຍຂອງ SmartFusion2 Microcontroller
• ຄູ່ມືຜູ້ໃຊ້ສ້າງລະບົບ SmartFusion2

SmartFusion2 SoC FPGA – ການສ້າງເງົາລະຫັດຈາກ SPI Flash ເຖິງ DDR Memory

ແນະນຳ

ການອອກແບບຕົວຢ່າງນີ້ສະແດງໃຫ້ເຫັນຄວາມສາມາດອຸປະກອນ SmartFusion2 SoC FPGA ສໍາລັບການປ່ຽນລະຫັດຈາກອຸປະກອນຫນ່ວຍຄວາມຈໍາ flash serial peripheral interface (SPI) ເພື່ອອັດຕາຂໍ້ມູນສອງເທົ່າ (DDR) synchronous dynamic access memory (SDRAM) ແລະປະຕິບັດລະຫັດຈາກ DDR SDRAM.
ຮູບທີ 1 ສະແດງແຜນວາດບລ໋ອກລະດັບເທິງສຸດສຳລັບການປ່ຽນລະຫັດຈາກອຸປະກອນ SPI flash ໄປຫາ DDR memory.

ຮູບທີ 1 • ແຜນວາດບລັອກລະດັບສູງສຸດ

Code shadowing ເປັນວິທີການ booting ທີ່ຖືກນໍາໃຊ້ເພື່ອດໍາເນີນການຮູບພາບຈາກພາຍນອກ, ໄວກວ່າ, ແລະຄວາມຈໍາບໍ່ປ່ຽນແປງ (DRAM). ມັນແມ່ນຂະບວນການຂອງການຄັດລອກລະຫັດຈາກຫນ່ວຍຄວາມຈໍາທີ່ບໍ່ມີການລະເຫີຍໄປສູ່ຫນ່ວຍຄວາມຈໍາທີ່ປ່ຽນແປງເພື່ອປະຕິບັດ.

ການສ້າງເງົາລະຫັດແມ່ນຈໍາເປັນເມື່ອຫນ່ວຍຄວາມຈໍາທີ່ບໍ່ລະເຫີຍທີ່ກ່ຽວຂ້ອງກັບໂປເຊດເຊີບໍ່ສະຫນັບສະຫນູນການເຂົ້າເຖິງລະຫັດແບບສຸ່ມສໍາລັບການປະຕິບັດໃນສະຖານທີ່, ຫຼືມີຫນ່ວຍຄວາມຈໍາການເຂົ້າເຖິງແບບສຸ່ມທີ່ບໍ່ປ່ຽນແປງບໍ່ພຽງພໍ. ໃນຄໍາຮ້ອງສະຫມັກການປະຕິບັດທີ່ສໍາຄັນ, ຄວາມໄວການປະຕິບັດສາມາດໄດ້ຮັບການປັບປຸງໂດຍການວາງລະຫັດ, ບ່ອນທີ່ລະຫັດຖືກຄັດລອກໄປທີ່ RAM ທີ່ມີຄວາມໄວທີ່ສູງຂຶ້ນເພື່ອໃຫ້ການປະຕິບັດໄວຂຶ້ນ.

ອັດຕາຂໍ້ມູນດຽວ (SDR)/DDR SDRAM ແມ່ນໃຊ້ໃນແອັບພລິເຄຊັນທີ່ມີຮູບພາບທີ່ສາມາດປະຕິບັດໄດ້ຂອງແອັບພລິເຄຊັນຂະໜາດໃຫຍ່ ແລະຕ້ອງການປະສິດທິພາບສູງກວ່າ. ໂດຍປົກກະຕິ, ຮູບພາບທີ່ສາມາດປະຕິບັດໄດ້ຂະຫນາດໃຫຍ່ຈະຖືກເກັບໄວ້ໃນຫນ່ວຍຄວາມຈໍາທີ່ບໍ່ມີການລະເຫີຍເຊັ່ນ NAND flash ຫຼື SPI flash, ແລະຄັດລອກໃສ່ຫນ່ວຍຄວາມຈໍາທີ່ປ່ຽນແປງໄດ້, ເຊັ່ນ: ຫນ່ວຍຄວາມຈໍາ SDR / DDR SDRAM, ໃນເວລາເປີດໄຟສໍາລັບການປະຕິບັດ.

ອຸປະກອນ SmartFusion2 SoC FPGA ຜະສົມຜະສານ FPGA fabric ລຸ້ນທີ 3, ໂປເຊດເຊີ ARM® Cortex®-M2, ແລະການໂຕ້ຕອບການສື່ສານທີ່ມີປະສິດທິພາບສູງຢູ່ໃນຊິບດຽວ. ຕົວຄວບຄຸມຄວາມຊົງຈໍາຄວາມໄວສູງໃນອຸປະກອນ SmartFusion2 SoC FPGA ຖືກນໍາໃຊ້ເພື່ອໂຕ້ຕອບກັບຄວາມຊົງຈໍາ DDR3/DDR2/LPDDR ພາຍນອກ. ໜ່ວຍຄວາມຈຳ DDR3/DDR333 ສາມາດເຮັດວຽກໄດ້ດ້ວຍຄວາມໄວສູງສຸດ 3 MHz. ໂປເຊດເຊີ Cortex-MXNUMX ສາມາດດໍາເນີນການໂດຍກົງຕາມຄໍາແນະນໍາຈາກຫນ່ວຍຄວາມຈໍາ DDR ພາຍນອກໂດຍຜ່ານລະບົບຍ່ອຍຂອງ microcontroller (MSS) DDR (MDDR). ຕົວຄວບຄຸມແຄດ FPGA ແລະຂົວ MSS DDR ຈັດການການໄຫຼເຂົ້າຂອງຂໍ້ມູນເພື່ອປະສິດທິພາບທີ່ດີກວ່າ.

ການອອກແບບ ຄວາມຕ້ອງການ
ຕາຕະລາງ 1 ສະແດງຄວາມຕ້ອງການອອກແບບສໍາລັບການສາທິດນີ້.

ຕາຕະລາງ 1 • ຄວາມຕ້ອງການອອກແບບ

ຄວາມຕ້ອງການອອກແບບ	ລາຍລະອຽດ
ຄວາມຕ້ອງການຮາດແວ
ຊຸດການພັດທະນາຂັ້ນສູງ SmartFusion2: • 12 V ອະແດບເຕີ • FlashPro5 • USB A ຫາ Mini – B ສາຍ USB	Rev A ຫຼືຫຼັງຈາກນັ້ນ
Desktop ຫຼື Laptop	ລະບົບປະຕິບັດການ Windows XP SP2 – 32-bit/64-bit ລະບົບປະຕິບັດການ Windows 7 – 32-bit/64-bit
ຄວາມຕ້ອງການຊອບແວ
Libero® System-on-Chip (SoC)	v11.7
ຊອບແວການຂຽນໂປຼແກຼມ FlashPro	v11.7
SoftConsole	v3.4 SP1*
ໄດເວີ PC	ໄດເວີ USB ຫາ UART
ລູກຄ້າ Microsoft .NET Framework 4 ສໍາລັບການເປີດຕົວ demo GUI	_
ໝາຍເຫດ: *ສໍາລັບການສອນນີ້, SoftConsole v3.4 SP1 ຖືກນໍາໃຊ້. ສໍາລັບການນໍາໃຊ້ SoftConsole v4.0, ເບິ່ງ TU0546: SoftConsole v4.0 ແລະ Libero SoC v11.7 Tutorial.

ການອອກແບບຕົວຢ່າງ
ແນະນຳ
ການອອກແບບຕົວຢ່າງ files ແມ່ນສາມາດໃຊ້ໄດ້ສໍາລັບການດາວໂຫຼດຈາກເສັ້ນທາງຕໍ່ໄປນີ້ໃນ Micro semi webເວັບໄຊ:
http://soc.microsemi.com/download/rsc/?f=m2s_dg0386_liberov11p7_df

ການອອກແບບຕົວຢ່າງ files ປະ​ກອບ​ມີ​:

• ໂຄງການ Libero SoC
• ການຂຽນໂປລແກລມ STAPL files
• GUI ປະຕິບັດໄດ້
• Sample ຄໍາຮ້ອງສະຫມັກຮູບພາບ
• ສະຄຣິບຕົວເຊື່ອມຕໍ່
• ການຕັ້ງຄ່າ DDR files
• Readme.txt file

ເບິ່ງ readme.txt file ສະຫນອງໃຫ້ໃນການອອກແບບ files ສໍາລັບໂຄງສ້າງໄດເລກະທໍລີທີ່ສົມບູນ.

ລາຍລະອຽດ
ການ​ອອກ​ແບບ​ສາ​ທິດ​ນີ້​ປະ​ຕິ​ບັດ​ເຕັກ​ນິກ​ການ​ເງົາ​ລະ​ຫັດ​ເພື່ອ​ບູດ​ຮູບ​ພາບ​ຂອງ​ຄໍາ​ຮ້ອງ​ສະ​ຫມັກ​ຈາກ DDR memory. ການອອກແບບນີ້ຍັງສະຫນອງການໂຕ້ຕອບເຈົ້າພາບໃນໄລຍະ SmartFusion2 SoC FPGA multi-mode universal asynchronous/synchronous receiver/transmitter (MMUART) ເພື່ອໂຫລດຮູບພາບທີ່ປະຕິບັດໄດ້ຂອງແອັບພລິເຄຊັນເປົ້າຫມາຍເຂົ້າໄປໃນ SPI flash ທີ່ເຊື່ອມຕໍ່ກັບການໂຕ້ຕອບ MSS SPI0.
ການສ້າງເງົາລະຫັດຖືກປະຕິບັດໃນສອງວິທີຕໍ່ໄປນີ້:

1. ຫຼາຍ stage ວິທີການຂະບວນການບູດໂດຍໃຊ້ໂປເຊດເຊີ Cortex-M3
2. ວິທີການເຄື່ອງຈັກບູດຮາດແວໂດຍໃຊ້ຜ້າ FPGA

Multi-Stage ວິທີການຂະບວນການ Boot
ຮູບພາບແອັບພລິເຄຊັນແມ່ນດໍາເນີນການຈາກຫນ່ວຍຄວາມຈໍາ DDR ພາຍນອກໃນສອງບູດຕໍ່ໄປນີ້tages:

• ໂປເຊດເຊີ Cortex-M3 boot loader Soft boot ຈາກຫນ່ວຍຄວາມຈໍາທີ່ບໍ່ມີການລະເຫີຍທີ່ຝັງຢູ່ (eNVM), ເຊິ່ງປະຕິບັດການໂອນລະຫັດຮູບພາບຈາກອຸປະກອນ SPI flash ກັບຫນ່ວຍຄວາມຈໍາ DDR.
• ໂປເຊດເຊີ Cortex-M3 ບູດຮູບພາບແອັບພລິເຄຊັນຈາກຫນ່ວຍຄວາມຈໍາ DDR.

ການອອກແບບນີ້ປະຕິບັດໂຄງການ bootloader ເພື່ອໂຫລດຮູບພາບທີ່ປະຕິບັດໄດ້ຂອງແອັບພລິເຄຊັນເປົ້າຫມາຍຈາກອຸປະກອນ SPI flash ກັບ DDR memory ສໍາລັບການປະຕິບັດ. ໂປລແກລມ bootloader ແລ່ນຈາກ eNVM ໂດດໄປຫາແອັບພລິເຄຊັນເປົ້າໝາຍທີ່ເກັບໄວ້ໃນໜ່ວຍຄວາມຈຳ DDR ຫຼັງຈາກຮູບພາບແອັບພລິເຄຊັນເປົ້າໝາຍຖືກສຳເນົາໃສ່ໜ່ວຍຄວາມຈຳ DDR.
ຮູບທີ 2 ສະແດງແຜນຜັງບລັອກລາຍລະອຽດຂອງການອອກແບບຕົວຢ່າງ.

ຮູບທີ 2 • Code Shadowing – Multi Stage Boot Process Demo Block Diagram

MDDR ຖືກຕັ້ງຄ່າໃຫ້ DDR3 ເຮັດວຽກຢູ່ທີ່ 320 MHz. “ເອກະສານຊ້ອນທ້າຍ: DDR3 Configurations” ໃນໜ້າ 22 ສະແດງການຕັ້ງຄ່າ DDR3. DDR ຖືກຕັ້ງຄ່າກ່ອນທີ່ຈະປະຕິບັດລະຫັດຄໍາຮ້ອງສະຫມັກຕົ້ນຕໍ.

Bootloader
bootloader ດໍາເນີນການດັ່ງຕໍ່ໄປນີ້:

1. ສຳເນົາຮູບພາບແອັບພລິເຄຊັນເປົ້າໝາຍຈາກ SPI flash memory ໄປໃສ່ DDR memory.
2. Remapping ຫນ່ວຍຄວາມຈໍາ DDR ທີ່ຢູ່ເລີ່ມຕົ້ນຈາກ 0xA0000000 ຫາ 0x00000000 ໂດຍການຕັ້ງຄ່າການລົງທະບຽນລະບົບ DDR_CR.
3. ການເລີ່ມຕົ້ນຕົວຊີ້ຕົວຊີ້ກອງຂອງໂປເຊດເຊີ Cortex-M3 ຕາມຄໍາຮ້ອງສະຫມັກເປົ້າຫມາຍ. ສະຖານທີ່ທໍາອິດຂອງຕາຕະລາງ vector ຂອງຄໍາຮ້ອງສະຫມັກເປົ້າຫມາຍປະກອບມີຄ່າຕົວຊີ້ stack. ຕາຕະລາງ vector ຂອງຄໍາຮ້ອງສະຫມັກເປົ້າຫມາຍແມ່ນມີຢູ່ເລີ່ມຕົ້ນຈາກທີ່ຢູ່ 0x00000000.
4. ກຳລັງໂຫຼດຕົວນັບໂປຣແກຣມ (PC) ເພື່ອຣີເຊັດຕົວຈັດການຂອງແອັບພລິເຄຊັນເປົ້າໝາຍສຳລັບການແລ່ນຮູບພາບແອັບພລິເຄຊັນເປົ້າໝາຍຈາກໜ່ວຍຄວາມຈຳ DDR. Reset handler ຂອງແອັບພລິເຄຊັນເປົ້າຫມາຍແມ່ນມີຢູ່ໃນຕາຕະລາງ vector ທີ່ຢູ່ 0x00000004.
   ຮູບທີ 3 ສະແດງການອອກແບບຕົວຢ່າງ.
   ຮູບທີ 3 • Design Flow ສໍາລັບ Multi-Stage ວິທີການຂະບວນການ Boot
   

ວິທີການ Boot Engine ຂອງຮາດແວ
ໃນວິທີການນີ້, Cortex-M3 ໂດຍກົງໃສ່ຮູບພາບຄໍາຮ້ອງສະຫມັກເປົ້າຫມາຍຈາກຄວາມຊົງຈໍາ DDR ພາຍນອກ. ເຄື່ອງຈັກບູດຮາດແວຈະສຳເນົາຮູບພາບແອັບພລິເຄຊັນຈາກອຸປະກອນແຟລດ SPI ໄປທີ່ໜ່ວຍຄວາມຈຳ DDR, ກ່ອນທີ່ຈະປ່ອຍຕົວປະມວນຜົນ Cortex-M3 ຄືນໃໝ່. ຫຼັງຈາກປ່ອຍການຣີເຊັດ, ໂປເຊດເຊີ Cortex-M3 ເລີ່ມຕົ້ນໂດຍກົງຈາກຫນ່ວຍຄວາມຈໍາ DDR. ວິທີການນີ້ຕ້ອງການເວລາ boot-up ຫນ້ອຍກວ່າ multi-stage ຂະບວນການ boot ຍ້ອນວ່າມັນຫຼີກເວັ້ນການ boot ຫຼາຍtages ແລະສຳເນົາຮູບພາບແອັບພລິເຄຊັນໄປໃສ່ໜ່ວຍຄວາມຈຳ DDR ໃນເວລາໜ້ອຍລົງ.

ການອອກແບບຕົວຢ່າງນີ້ປະຕິບັດເຫດຜົນຂອງເຄື່ອງຈັກໃນການບູດໃນ FPGA fabric ເພື່ອຄັດລອກຮູບພາບທີ່ປະຕິບັດໄດ້ຂອງແອັບພລິເຄຊັນເປົ້າຫມາຍຈາກ SPI flash ໄປໃສ່ຫນ່ວຍຄວາມຈໍາ DDR ສໍາລັບການປະຕິບັດ. ການອອກແບບນີ້ຍັງປະຕິບັດ SPI flash loader, ເຊິ່ງສາມາດປະຕິບັດໄດ້ໂດຍໂປເຊດເຊີ Cortex-M3 ເພື່ອໂຫລດຮູບພາບທີ່ສາມາດປະຕິບັດໄດ້ຂອງແອັບພລິເຄຊັນເປົ້າຫມາຍເຂົ້າໄປໃນອຸປະກອນ SPI flash ໂດຍໃຊ້ອິນເຕີເຟດໂຮດທີ່ສະຫນອງໃຫ້ຜ່ານ SmartFusion2 SoC FPGA MMUART_0. DIP switch1 ຢູ່ໃນຊຸດພັດທະນາຂັ້ນສູງ SmartFusion2 ສາມາດໃຊ້ເພື່ອເລືອກວ່າຈະຕັ້ງໂປຣແກຣມອຸປະກອນ SPI flash ຫຼືເພື່ອປະຕິບັດລະຫັດຈາກຫນ່ວຍຄວາມຈໍາ DDR.

ຖ້າແອັບພລິເຄຊັນເປົ້າຫມາຍປະຕິບັດໄດ້ມີຢູ່ໃນອຸປະກອນ SPI flash, ລະຫັດເງົາຈາກອຸປະກອນ SPI flash ໄປຫາຫນ່ວຍຄວາມຈໍາ DDR ແມ່ນເລີ່ມຕົ້ນໃນການເປີດອຸປະກອນ. ເຄື່ອງຈັກ boot ເລີ່ມຕົ້ນ MDDR, ຄັດລອກຮູບພາບຈາກອຸປະກອນ SPI flash ໄປໃສ່ຫນ່ວຍຄວາມຈໍາ DDR, ແລະ remaps ພື້ນທີ່ຫນ່ວຍຄວາມຈໍາ DDR ເປັນ 0x00000000 ໂດຍການຮັກສາໂຮງງານຜະລິດ Cortex-M3 ຢູ່ໃນການຕັ້ງຄ່າໃຫມ່. ຫຼັງຈາກເຄື່ອງຈັກໃນການບູດອອກການຣີເຊັດ Cortex-M3, Cortex-M3 ປະຕິບັດແອັບພລິເຄຊັນເປົ້າຫມາຍຈາກ DDR memory.

FIC_0 ຖືກຕັ້ງຄ່າໃນໂໝດ Slave ເພື່ອເຂົ້າເຖິງ MSS SPI_0 ຈາກ FPGA fabric AHB master. ການໂຕ້ຕອບ MDDR AXI (DDR_FIC) ຖືກເປີດໃຊ້ເພື່ອເຂົ້າເຖິງຫນ່ວຍຄວາມຈໍາ DDR ຈາກ FPGA fabric AXI master.

ຮູບທີ 4 ສະແດງແຜນຜັງບລັອກລາຍລະອຽດຂອງການອອກແບບຕົວຢ່າງ.
ຮູບທີ 4 • Code Shadowing – Hardware Boot Engine Demo Diagram

ເຄື່ອງຈັກ Boot
ນີ້​ແມ່ນ​ສ່ວນ​ຫນຶ່ງ​ທີ່​ສໍາ​ຄັນ​ຂອງ​ການ​ສາ​ທິດ shadowing ລະ​ຫັດ​ທີ່​ສໍາ​ເນົາ​ຮູບ​ພາບ​ຂອງ​ຄໍາ​ຮ້ອງ​ສະ​ຫມັກ​ຈາກ​ອຸ​ປະ​ກອນ SPI flash ກັບ​ຫນ່ວຍ​ຄວາມ​ຈໍາ DDR​. ເຄື່ອງຈັກ boot ດໍາເນີນການດັ່ງຕໍ່ໄປນີ້:

1. ການເລີ່ມຕົ້ນ MDDR ສໍາລັບການເຂົ້າເຖິງ DDR3 ທີ່ 320 MHz ໂດຍການຮັກສາໂຮງງານຜະລິດ Cortex-M3 ຢູ່ໃນການຕັ້ງຄ່າໃຫມ່.
2. ສຳເນົາຮູບພາບແອັບພລິເຄຊັນເປົ້າໝາຍຈາກອຸປະກອນ SPI flash memory ກັບ DDR memory ໂດຍໃຊ້ AXI master ໃນຜ້າ FPGA ຜ່ານອິນເຕີເຟດ MDDR AXI.
3. Remapping ຫນ່ວຍຄວາມຈໍາ DDR ທີ່ຢູ່ເລີ່ມຕົ້ນຈາກ 0xA0000000 ຫາ 0x00000000 ໂດຍການຂຽນໃສ່ທະບຽນລະບົບ DDR_CR.
4. ປ່ອຍຣີເຊັດເປັນໂປເຊດເຊີ Cortex-M3 ເພື່ອບູດຈາກໜ່ວຍຄວາມຈຳ DDR.

ຮູບທີ 5 ສະແດງການໄຫຼຂອງການອອກແບບຕົວຢ່າງ.
ຮູບທີ 5 • ແຜນວາດບລັອກລະດັບສູງສຸດ

ຮູບທີ 6 • ຂັ້ນຕອນການອອກແບບສໍາລັບວິທີການ Boot Engine ຂອງຮາດແວ

ການສ້າງຮູບພາບແອັບພລິເຄຊັນເປົ້າຫມາຍສໍາລັບ DDR Memory
ຮູບພາບທີ່ສາມາດປະຕິບັດໄດ້ຈາກຫນ່ວຍຄວາມຈໍາ DDR ແມ່ນຈໍາເປັນເພື່ອດໍາເນີນການສາທິດ. ໃຊ້ຄຳອະທິບາຍຕົວເຊື່ອມຕໍ່ “production-execute-in-place-externalDDR.ld” file ທີ່ລວມຢູ່ໃນການອອກແບບ files ເພື່ອສ້າງຮູບພາບຄໍາຮ້ອງສະຫມັກ. ຄໍາອະທິບາຍຕົວເຊື່ອມຕໍ່ file ກໍານົດທີ່ຢູ່ເລີ່ມຕົ້ນຂອງຫນ່ວຍຄວາມຈໍາ DDR ເປັນ 0x00000000 ນັບຕັ້ງແຕ່ bootloader/boot engine ດໍາເນີນການ remapping ຫນ່ວຍຄວາມຈໍາ DDR ຈາກ 0xA0000000 ຫາ 0x00000000. script linker ສ້າງຮູບພາບຄໍາຮ້ອງສະຫມັກທີ່ມີຄໍາແນະນໍາ, ຂໍ້ມູນ, ແລະພາກສ່ວນ BSS ໃນຫນ່ວຍຄວາມຈໍາທີ່ມີທີ່ຢູ່ເລີ່ມຕົ້ນແມ່ນ 0x00000000. ໄດໂອດປ່ອຍແສງແບບງ່າຍໆ (LED) ກະພິບ, ຈັບເວລາ ແລະສະວິດທີ່ອີງໃສ່ຮູບພາບແອັບພລິເຄຊັນການຜະລິດລົບກວນ file ແມ່ນສະຫນອງໃຫ້ສໍາລັບການສາທິດນີ້.

SPI Flash Loader
SPI flash loader ໄດ້ຖືກປະຕິບັດເພື່ອໂຫລດຫນ່ວຍຄວາມຈໍາ SPI flash ໃນກະດານທີ່ມີຮູບພາບຄໍາຮ້ອງສະຫມັກເປົ້າຫມາຍທີ່ປະຕິບັດໄດ້ຈາກ host PC ຜ່ານ MMUART_0 interface. ໂປເຊດເຊີ Cortex-M3 ສ້າງ buffer ສໍາລັບຂໍ້ມູນທີ່ເຂົ້າມາໃນການໂຕ້ຕອບ MMUART_0 ແລະລິເລີ່ມ DMA peripheral (PDMA) ເພື່ອຂຽນຂໍ້ມູນ buffed ເຂົ້າໄປໃນ SPI flash ຜ່ານ MSS_SPI0.

ແລ່ນ Demo
ຕົວ​ຢ່າງ​ສະ​ແດງ​ໃຫ້​ເຫັນ​ວິ​ທີ​ການ​ໂຫຼດ​ຮູບ​ພາບ​ຂອງ​ຄໍາ​ຮ້ອງ​ສະ​ຫມັກ​ໃນ SPI flash ແລະ​ປະ​ຕິ​ບັດ​ຮູບ​ພາບ​ຂອງ​ຄໍາ​ຮ້ອງ​ສະ​ຫມັກ​ນັ້ນ​ຈາກ​ຄວາມ​ຊົງ​ຈໍາ DDR ພາຍ​ນອກ​. ມັນສະຫນອງ example ຄໍາຮ້ອງສະຫມັກຮູບພາບ “sample_image_DDR3.bin”. ຮູບພາບນີ້ສະແດງໃຫ້ເຫັນຂໍ້ຄວາມຍິນດີຕ້ອນຮັບແລະຂໍ້ຄວາມຂັດຂວາງການຈັບເວລາຢູ່ໃນ serial console ແລະກະພິບ LED1 ເປັນ LED8 ໃນ SmartFusion2 Advanced Development Kit. ເພື່ອເບິ່ງຂໍ້ຄວາມລົບກວນ GPIO ໃນ serial console, ກົດປຸ່ມ SW2 ຫຼື SW3.

ການຕັ້ງຄ່າ Demo Design
ຂັ້ນ​ຕອນ​ຕໍ່​ໄປ​ນີ້​ອະ​ທິ​ບາຍ​ວິ​ທີ​ການ​ຕັ້ງ​ຕົວ​ຢ່າງ​ສໍາ​ລັບ SmartFusion2 Advanced Development Kit board​:

1. ເຊື່ອມຕໍ່ໂຮສ PC ກັບ J33 Connector ໂດຍໃຊ້ສາຍ USB A ຫາ mini-B. ໄດເວີຂົວ USB ຫາ UART ຖືກກວດພົບໂດຍອັດຕະໂນມັດ. ກວດ​ສອບ​ຖ້າ​ຫາກ​ວ່າ​ການ​ກວດ​ພົບ​ແມ່ນ​ເຮັດ​ໃຫ້​ຢູ່​ໃນ​ຕົວ​ຈັດ​ການ​ອຸ​ປະ​ກອນ​ດັ່ງ​ທີ່​ສະ​ແດງ​ໃຫ້​ເຫັນ​ໃນ​ຮູບ​ທີ 7​.
2. ຖ້າໄດເວີ USB ບໍ່ຖືກກວດພົບໂດຍອັດຕະໂນມັດ, ໃຫ້ຕິດຕັ້ງໄດເວີ USB.
3. ສໍາລັບການສື່ສານ terminal serial ຜ່ານສາຍ USB mini FTDI, ຕິດຕັ້ງໄດເວີ FTDI D2XX. ດາວໂຫລດໄດເວີແລະຄູ່ມືການຕິດຕັ້ງຈາກ:
   http://www.microsemi.com/soc/documents/CDM_2.08.24_WHQL_Certified.zip.
   ຮູບທີ 7 • USB to UART Bridge Drivers
   
4. ເຊື່ອມຕໍ່ jumpers ໃນກະດານ SmartFusion2 Advanced Development Kit, ດັ່ງທີ່ສະແດງຢູ່ໃນຕາຕະລາງ 2.
   ຂໍ້ຄວນລະວັງ: ປິດສະວິດການສະຫນອງພະລັງງານ, SW7 ໃນຂະນະທີ່ເຊື່ອມຕໍ່ jumpers ໄດ້.
   ຕາຕະລາງ 2 • SmartFusion2 Advanced Development Kit Jumper Settings

   Jumper	ປັກໝຸດ (ຈາກ)	ປັກໝຸດ (ເຖິງ)	ຄຳເຫັນ
   J116, J353, J354, J54	1	2	ເຫຼົ່ານີ້ແມ່ນການຕັ້ງຄ່າ jumper ເລີ່ມຕົ້ນຂອງ Advanced Development Kit Board. ໃຫ້ແນ່ໃຈວ່າ jumpers ເຫຼົ່ານີ້ຖືກກໍານົດຕາມຄວາມເຫມາະສົມ.
   J123	2	3
   J124, J121, J32	1	2	JTAG ການຂຽນໂປລແກລມຜ່ານ FTDI
   J118, J119	1	2	ການຂຽນໂປລແກລມ SPI Flash

5. ໃນຊຸດການພັດທະນາແບບພິເສດ SmartFusion2, ເຊື່ອມຕໍ່ການສະຫນອງພະລັງງານກັບຕົວເຊື່ອມຕໍ່ J42.
   ຮູບ 8. ສະແດງການຕັ້ງຄ່າກະດານສໍາລັບການແລ່ນລະຫັດ shadowing ຈາກ SPI flash ກັບ DDR3 demo ໃນ SmartFusion2 Advanced Development Kit.
   ຮູບທີ 8 • ການຕິດຕັ້ງຊຸດພັດທະນາແບບພິເສດ SmartFusion2
   

SPI Flash Loader ແລະ Code Shadowing Demo GUI
GUI ແມ່ນຈໍາເປັນເພື່ອດໍາເນີນການສາທິດ shadowing ລະຫັດ. SPI Flash Loader ແລະ Code Shadowing Demo GUI ແມ່ນການໂຕ້ຕອບຜູ້ໃຊ້ແບບກາຟິກແບບງ່າຍດາຍທີ່ເຮັດວຽກຢູ່ໃນໂຮດ PC ເພື່ອດໍາເນີນໂຄງການ SPI flash ແລະແລ່ນຕົວສະແດງລະຫັດເງົາໃນ SmartFusion2 Advanced Development Kit. UART ແມ່ນໂປຣໂຕຄໍການສື່ສານລະຫວ່າງໂຮດ PC ແລະ SmartFusion2 Advanced Development Kit. ມັນຍັງສະຫນອງພາກສ່ວນ Serial Console ເພື່ອພິມຂໍ້ຄວາມດີບັກທີ່ໄດ້ຮັບຈາກແອັບພລິເຄຊັນຜ່ານ UART interface.
ຮູບ 9. ສະແດງໃຫ້ເຫັນ SPI Flash Loader ແລະ Code Shadowing Demo Window.
ຮູບທີ 9 • SPI Flash Loader ແລະ Code Shadowing Demo Window

GUI ສະຫນັບສະຫນູນລັກສະນະດັ່ງຕໍ່ໄປນີ້:

• Program SPI Flash: ໂປຣແກຣມຮູບພາບ file ເຂົ້າໄປໃນ SPI flash.
• Program and Code Shadowing ຈາກ SPI Flash ຫາ DDR: ໂປຣແກຣມຮູບພາບ file ເຂົ້າໄປໃນ SPI flash, ຄັດລອກມັນໃສ່ຫນ່ວຍຄວາມຈໍາ DDR, ແລະເປີດຮູບພາບຈາກຫນ່ວຍຄວາມຈໍາ DDR.
• Program and Code Shadowing ຈາກ SPI Flash ຫາ SDR: ໂປຣແກຣມຮູບພາບ file ເຂົ້າໄປໃນ SPI flash, ຄັດລອກມັນໃສ່ຫນ່ວຍຄວາມຈໍາ SDR, ແລະເປີດຮູບພາບຈາກຫນ່ວຍຄວາມຈໍາ SDR.
• Code Shadowing to DDR: ສຳເນົາຮູບພາບທີ່ມີຢູ່ແລ້ວ file ຈາກ SPI flash ກັບຫນ່ວຍຄວາມຈໍາ DDR ແລະບູດຮູບພາບຈາກຫນ່ວຍຄວາມຈໍາ DDR.
• Code Shadowing to SDR: ສຳເນົາຮູບພາບທີ່ມີຢູ່ແລ້ວ file ຈາກ SPI flash ກັບຫນ່ວຍຄວາມຈໍາ SDR ແລະ boot ຮູບພາບຈາກຫນ່ວຍຄວາມຈໍາ SDR. ກົດ Help ສໍາລັບຂໍ້ມູນເພີ່ມເຕີມກ່ຽວກັບ GUI.

ດໍາເນີນການອອກແບບ Demo ສໍາລັບ Multi-Stage ວິທີການຂະບວນການ Boot
ຂັ້ນຕອນຕໍ່ໄປນີ້ອະທິບາຍວິທີການດໍາເນີນການອອກແບບ demo ສໍາລັບ multi-stage ວິທີການຂະບວນການ boot:

1. ເປີດສະວິດການສະຫນອງພະລັງງານ, SW7.
2. ດໍາເນີນໂຄງການອຸປະກອນ SmarFusion2 SoC FPGA ດ້ວຍການຂຽນໂປລແກລມ file ສະຫນອງໃຫ້ໃນການອອກແບບ files (SF2_CodeShadowing_DDR3_DF\Programming Files\MultiStageBoot_meothod\CodeShadowing_top.stp ໂດຍໃຊ້ຊອບແວອອກແບບ FlashPro).
3. ເປີດໃຊ້ SPI Flash Loader ແລະ Code Shadowing Demo GUI ປະຕິບັດໄດ້ file ມີຢູ່ໃນການອອກແບບ files (SF2_CodeShadowing_DDR3_DF\GUI Executable\SF2_FlashLoader.exe).
4. ເລືອກພອດ COM ທີ່ເໝາະສົມ (ທີ່ໄດເວີ USB Serial ຖືກຊີ້) ຈາກລາຍການເລື່ອນລົງ COM Port.
5. ກົດເຊື່ອມຕໍ່. ຫຼັງຈາກສ້າງການເຊື່ອມຕໍ່, ເຊື່ອມຕໍ່ປ່ຽນເປັນຕັດການເຊື່ອມຕໍ່.
6. ກົດ Browse ເພື່ອເລືອກ example ເປົ້າຫມາຍການປະຕິບັດຮູບພາບ file ສະຫນອງໃຫ້ກັບການອອກແບບ files
   (SF2_CodeShadowing_DDR3_DF/Sample Application Images/sample_image_DDR3.bin).
   ໝາຍເຫດ: ເພື່ອສ້າງຖັງຮູບພາບຂອງແອັບພລິເຄຊັນ file, ເບິ່ງ “ເອກະສານຊ້ອນທ້າຍ: ການສ້າງ Executable Bin File” ຢູ່ໜ້າ 25.
7. ຮັກສາທີ່ຢູ່ເລີ່ມຕົ້ນຂອງ SPI flash memory ເປັນຄ່າເລີ່ມຕົ້ນຢູ່ທີ່ 0x00000000.
8. ເລືອກ Program ແລະ Code Shadowing ຈາກ SPI Flash ໄປຫາທາງເລືອກ DDR.
9. ຄລິກເລີ່ມຕົ້ນຕາມຮູບທີ່ 10 ເພື່ອໂຫລດຮູບພາບທີ່ສາມາດປະຕິບັດໄດ້ເຂົ້າໄປໃນ SPI flash ແລະລະຫັດເງົາຈາກຫນ່ວຍຄວາມຈໍາ DDR.
   ຮູບທີ 10 • ເລີ່ມຕົ້ນການສາທິດ
   
10. ຖ້າອຸປະກອນ SmartFusion2 SoC FPGA ຖືກຕັ້ງໂຄງການດ້ວຍ STAPL file ໃນທີ່ MDDR ບໍ່ໄດ້ຖືກຕັ້ງຄ່າສໍາລັບຫນ່ວຍຄວາມຈໍາ DDR ຫຼັງຈາກນັ້ນມັນຈະສະແດງຂໍ້ຄວາມສະແດງຂໍ້ຜິດພາດ, ດັ່ງທີ່ສະແດງຢູ່ໃນຮູບ 11.
    ຮູບທີ 11 • ອຸປະກອນຜິດ ຫຼື ຂໍ້ຄວາມທາງເລືອກ
    
11. ພາກສ່ວນ Serial Console ໃນ GUI ສະແດງຂໍ້ຄວາມດີບັກ ແລະເລີ່ມການຂຽນໂປຣແກຣມ SPI flash ໃນການລຶບ SPI flash ຢ່າງສຳເລັດຜົນ. ຮູບທີ 12 ສະແດງສະຖານະຂອງການຂຽນ SPI flash
    ຮູບທີ 12 • ການໂຫຼດ Flash
    
12. ໃນການຂຽນໂປລແກລມ SPI flash ສົບຜົນສໍາເລັດ, bootloader ແລ່ນໃນ SmartFusion2 SoC FPGA ຄັດລອກຮູບພາບແອັບພລິເຄຊັນຈາກ SPI flash ໄປທີ່ຫນ່ວຍຄວາມຈໍາ DDR ແລະເປີດຮູບພາບແອັບພລິເຄຊັນ. ຖ້າຮູບພາບທີ່ສະຫນອງໃຫ້ sample_image_DDR3.bin ຖືກເລືອກ, ຄອນໂຊນ serial ສະແດງຂໍ້ຄວາມຕ້ອນຮັບ, ສະຫຼັບຂໍ້ຄວາມລົບກວນ ແລະຈັບເວລາຕາມທີ່ສະແດງໃນຮູບ 13 ໃນຫນ້າ 18 ແລະຮູບ 14 ໃນຫນ້າ 18. ຮູບແບບ LED ທີ່ແລ່ນແມ່ນສະແດງຢູ່ໃນ LED1 ຫາ LED8 ໃນ SmartFusion2 Advanced Development ຊຸດ.
13. ກົດປຸ່ມ SW2 ແລະ SW3 ເພື່ອເບິ່ງຂໍ້ຄວາມລົບກວນຢູ່ໃນ serial console.
    ຮູບທີ 13 • ແລ່ນຮູບພາບແອັບພລິເຄຊັນເປົ້າໝາຍຈາກ DDR3 Memory
    ຮູບທີ 14 • ຈັບເວລາ ແລະຂໍ້ຄວາມລົບກວນໃນ Serial Console
    

ແລ່ນ Hardware Boot Engine Method Design
ຂັ້ນຕອນຕໍ່ໄປນີ້ອະທິບາຍວິທີການແລ່ນຮາດແວ boot engine method:

1. ເປີດສະວິດການສະຫນອງພະລັງງານ, SW7.
2. ດໍາເນີນໂຄງການອຸປະກອນ SmarFusion2 SoC FPGA ດ້ວຍການຂຽນໂປລແກລມ file ສະຫນອງໃຫ້ໃນການອອກແບບ files (SF2_CodeShadowing_DDR3_DF\Programming
   Files\HWBootEngine_method\CodeShadowing_Fabric.stp ໂດຍໃຊ້ຊອບແວອອກແບບ FlashPro).
3. ເພື່ອດໍາເນີນໂຄງການ SPI Flash ເຮັດໃຫ້ DIP ປ່ຽນ SW5-1 ເປັນຕໍາແຫນ່ງ ON. ການເລືອກນີ້ເຮັດໃຫ້ການບູດ Cortex-M3 ຈາກ eNVM. ກົດ SW6 ເພື່ອຣີເຊັດອຸປະກອນ SmartFusion2.
4. ເປີດໃຊ້ SPI Flash Loader ແລະ Code Shadowing Demo GUI ປະຕິບັດໄດ້ file ມີຢູ່ໃນການອອກແບບ files (SF2_CodeShadowing_DDR3_DF\GUI Executable\SF2_FlashLoader.exe).
5. ເລືອກພອດ COM ທີ່ເໝາະສົມ (ທີ່ໄດເວີ USB Serial ຖືກຊີ້) ຈາກລາຍການເລື່ອນລົງ COM Port.
6. ກົດເຊື່ອມຕໍ່. ຫຼັງຈາກສ້າງການເຊື່ອມຕໍ່, ເຊື່ອມຕໍ່ປ່ຽນເປັນຕັດການເຊື່ອມຕໍ່.
7. ກົດ Browse ເພື່ອເລືອກ example ເປົ້າຫມາຍການປະຕິບັດຮູບພາບ file ສະຫນອງໃຫ້ກັບການອອກແບບ files
   (SF2_CodeShadowing_DDR3_DF/Sample Application Images/sample_image_DDR3.bin).
   ໝາຍເຫດ: ເພື່ອສ້າງຖັງຮູບພາບຂອງແອັບພລິເຄຊັນ file, ເບິ່ງ “ເອກະສານຊ້ອນທ້າຍ: ການສ້າງ Executable Bin File” ຢູ່ໜ້າ 25.
8. ເລືອກທາງເລືອກ Hardware Boot Engine ໃນ Code Shadowing Method.
9. ເລືອກຕົວເລືອກ Program SPI Flash ຈາກເມນູຕົວເລືອກ.
10. ກົດເລີ່ມຕົ້ນ, ດັ່ງທີ່ສະແດງຢູ່ໃນຮູບ 15 ເພື່ອໂຫລດຮູບພາບທີ່ສາມາດປະຕິບັດໄດ້ເຂົ້າໄປໃນ SPI flash.
    ຮູບທີ 15 • ເລີ່ມຕົ້ນການສາທິດ
    
11. ພາກສ່ວນ Serial Console ໃນ GUI ສະແດງໃຫ້ເຫັນຂໍ້ຄວາມ debug ແລະສະຖານະຂອງ SPI flash ຂຽນ, ດັ່ງທີ່ສະແດງຢູ່ໃນຮູບ 16.
    ຮູບທີ 16 • ການໂຫຼດ Flash
    
12. ຫຼັງຈາກການຂຽນໂປລແກລມ SPI flash ສຳເລັດແລ້ວ, ໃຫ້ປ່ຽນ DIP switch SW5-1 ເປັນ OFF position. ການເລືອກນີ້ເຮັດໃຫ້ການບູດໂປເຊດເຊີ Cortex-M3 ຈາກຫນ່ວຍຄວາມຈໍາ DDR.
13. ກົດ SW6 ເພື່ອຣີເຊັດອຸປະກອນ SmartFusion2. ເຄື່ອງຈັກບູດຄັດລອກຮູບພາບແອັບພລິເຄຊັນຈາກ SPI flash ໄປໃສ່ຫນ່ວຍຄວາມຈໍາ DDR ແລະປ່ອຍຄືນໃຫມ່ເປັນ Cortex-M3, ເຊິ່ງເປີດຮູບພາບແອັບພລິເຄຊັນຈາກຫນ່ວຍຄວາມຈໍາ DDR. ຖ້າຮູບພາບທີ່ສະຫນອງໃຫ້ “sample_image_DDR3.bin” ຖືກໂຫລດໃສ່ SPI flash, serial console ສະແດງຂໍ້ຄວາມຍິນດີຕ້ອນຮັບ, switch interrupt (ກົດ SW2 ຫຼື SW3) ແລະ timer ຂໍ້ຄວາມລົບກວນຕາມທີ່ສະແດງໃນຮູບ 17 ແລະຮູບແບບ LED ແລ່ນແມ່ນສະແດງຢູ່ໃນ LED1 ກັບ LED8 ໃນ SmartFusion2 Advanced ຊຸດພັດທະນາ.
    ຮູບທີ 17 • ແລ່ນຮູບພາບແອັບພລິເຄຊັນເປົ້າໝາຍຈາກ DDR3 Memory
    

ສະຫຼຸບ
ການສາທິດນີ້ສະແດງໃຫ້ເຫັນຄວາມສາມາດຂອງອຸປະກອນ SmartFusion2 SoC FPGA ໃນການໂຕ້ຕອບກັບຫນ່ວຍຄວາມຈໍາ DDR ແລະດໍາເນີນການຮູບພາບທີ່ປະຕິບັດໄດ້ຈາກຫນ່ວຍຄວາມຈໍາ DDR ໂດຍລະຫັດເງົາຈາກອຸປະກອນ SPI flash memory. ມັນຍັງສະແດງໃຫ້ເຫັນສອງວິທີການປະຕິບັດການຮົ່ມລະຫັດໃນອຸປະກອນ SmartFusion2.

ເອກະສານຊ້ອນທ້າຍ: ການຕັ້ງຄ່າ DDR3

ຕົວເລກຕໍ່ໄປນີ້ສະແດງໃຫ້ເຫັນການຕັ້ງຄ່າ DDR3.
ຮູບທີ 18 • ການຕັ້ງຄ່າ DDR ທົ່ວໄປ

ຮູບທີ 19 • ການຕັ້ງຄ່າການເລີ່ມຕົ້ນຄວາມຈຳ DDR

ຮູບທີ 20 • ການຕັ້ງຄ່າເວລາຄວາມຈຳ DDR

ເອກະສານຊ້ອນທ້າຍ: ການສ້າງຖັງທີ່ປະຕິບັດໄດ້ File

ຖັງທີ່ປະຕິບັດໄດ້ file ຕ້ອງການເພື່ອຂຽນໂປລແກລມ SPI flash ສໍາລັບແລ່ນລະຫັດ shadowing demo. ເພື່ອສ້າງຖັງທີ່ປະຕິບັດໄດ້ file ຈາກ “sample_image_DDR3” Soft Console, ປະຕິບັດຂັ້ນຕອນຕໍ່ໄປນີ້:

1. ສ້າງໂຄງການ Soft Console ດ້ວຍ linker script production-execute-in-place-external DDR.
2. ເພີ່ມເສັ້ນທາງການຕິດຕັ້ງ Soft Console, ສໍາລັບການຍົກຕົວຢ່າງample, C:\Microsemi\Libero_v11.7\SoftConsole\Sourcery-G++\bin, ໄປຫາ 'ຕົວແປສະພາບແວດລ້ອມ' ດັ່ງທີ່ສະແດງໃນຮູບ 21.
   ຮູບທີ 21 • ການເພີ່ມເສັ້ນທາງການຕິດຕັ້ງ Soft Console
   
3. Double-click the batch file ຖັງ-File-Generator.bat ຕັ້ງ​ຢູ່​ທີ່​:
   SoftConsole/CodeShadowing_MSS_CM3/Sampໂຟນເດີ le_image_DDR3, ດັ່ງທີ່ສະແດງຢູ່ໃນຮູບ 22.
   ຮູບທີ 22 • Bin File ເຄື່ອງກໍາເນີດໄຟຟ້າ
   
4. ຖັງ -File-Generator ສ້າງ sample_image_DDR3.bin file.

ປະຫວັດການແກ້ໄຂ

ຕາຕະລາງຕໍ່ໄປນີ້ສະແດງໃຫ້ເຫັນການປ່ຽນແປງທີ່ສໍາຄັນໃນເອກະສານນີ້ສໍາລັບການດັດແກ້ແຕ່ລະຄັ້ງ.

ການທົບທວນ	ການປ່ຽນແປງ
ການທົບທວນ 7 (ມີນາ 2016)	ອັບເດດເອກະສານສໍາລັບການປ່ອຍຊອບແວ Libero SoC v11.7 (SAR 77816).
ການທົບທວນ 6 (ຕຸລາ 2015)	ອັບເດດເອກະສານສໍາລັບການປ່ອຍຊອບແວ Libero SoC v11.6 (SAR 72424).
ການທົບທວນ 5 (ເດືອນກັນຍາ 2014)	ອັບເດດເອກະສານສໍາລັບການປ່ອຍຊອບແວ Libero SoC v11.4 (SAR 60592).
ການທົບທວນ 4 (ເດືອນພຶດສະພາ 2014)	ອັບເດດເອກະສານສໍາລັບການປ່ອຍຊອບແວ Libero SoC 11.3 (SAR 56851).
ການທົບທວນ 3 (ເດືອນທັນວາ 2013)	ອັບເດດເອກະສານສໍາລັບການປ່ອຍຊອບແວ Libero SoC v11.2 (SAR 53019).
ການທົບທວນ 2 (ເດືອນພຶດສະພາ 2013)	ອັບເດດເອກະສານສໍາລັບການປ່ອຍຊອບແວ Libero SoC v11.0 (SAR 47552).
ການທົບທວນ 1 (ມີນາ 2013)	ອັບເດດເອກະສານສໍາລັບການປ່ອຍຊອບແວ Libero SoC v11.0 beta SP1 (SAR 45068).

ສະຫນັບສະຫນູນຜະລິດຕະພັນ

Microsemi SoC Products Group ສະຫນັບສະຫນູນຜະລິດຕະພັນຂອງຕົນດ້ວຍການບໍລິການສະຫນັບສະຫນູນຕ່າງໆ, ລວມທັງການບໍລິການລູກຄ້າ, ສູນສະຫນັບສະຫນູນດ້ານວິຊາການລູກຄ້າ, a webເວັບໄຊ, ອີເລັກໂທຣນິກ, ແລະຫ້ອງການຂາຍທົ່ວໂລກ. ເອກະສານຊ້ອນທ້າຍນີ້ມີຂໍ້ມູນກ່ຽວກັບການຕິດຕໍ່ Microsemi SoC Products Group ແລະໃຊ້ບໍລິການຊ່ວຍເຫຼືອເຫຼົ່ານີ້.

ການບໍລິການລູກຄ້າ
ຕິດຕໍ່ຝ່າຍບໍລິການລູກຄ້າສໍາລັບການສະຫນັບສະຫນູນຜະລິດຕະພັນທີ່ບໍ່ແມ່ນດ້ານວິຊາການ, ເຊັ່ນ: ລາຄາຜະລິດຕະພັນ, ການຍົກລະດັບຜະລິດຕະພັນ, ອັບເດດຂໍ້ມູນ, ສະຖານະການສັ່ງຊື້, ແລະການອະນຸຍາດ.

• ຈາກອາເມລິກາເໜືອ, ໂທ 800.262.1060
• ຈາກສ່ວນທີ່ເຫຼືອຂອງໂລກ, ໂທຫາ 650.318.4460
• ແຟັກ, ຈາກທຸກບ່ອນໃນໂລກ, 408.643.6913

ສູນສະຫນັບສະຫນູນດ້ານວິຊາການລູກຄ້າ
Microsemi SoC Products Group ພະນັກງານສູນສະຫນັບສະຫນູນດ້ານວິຊາການລູກຄ້າຂອງຕົນທີ່ມີວິສະວະກອນທີ່ມີຄວາມຊໍານິຊໍານານສູງທີ່ສາມາດຊ່ວຍຕອບຄໍາຖາມກ່ຽວກັບຮາດແວ, ຊອບແວ, ແລະການອອກແບບຂອງທ່ານກ່ຽວກັບຜະລິດຕະພັນ Microsemi SoC. ສູນສະຫນັບສະຫນູນດ້ານວິຊາການຂອງລູກຄ້າໃຊ້ເວລາຫຼາຍໃນການສ້າງບັນທຶກຄໍາຮ້ອງສະຫມັກ, ຄໍາຕອບສໍາລັບຄໍາຖາມຮອບວຽນການອອກແບບທົ່ວໄປ, ເອກະສານກ່ຽວກັບບັນຫາທີ່ຮູ້ຈັກ, ແລະຄໍາຖາມທີ່ຖາມເລື້ອຍໆຕ່າງໆ. ດັ່ງນັ້ນ, ກ່ອນທີ່ທ່ານຈະຕິດຕໍ່ພວກເຮົາ, ກະລຸນາໄປຢ້ຽມຢາມຊັບພະຍາກອນອອນໄລນ໌ຂອງພວກເຮົາ. ມັນເປັນໄປໄດ້ຫຼາຍທີ່ພວກເຮົາໄດ້ຕອບຄໍາຖາມຂອງເຈົ້າແລ້ວ.

ສະຫນັບສະຫນູນດ້ານວິຊາການ

ສໍາລັບການສະຫນັບສະຫນູນຜະລິດຕະພັນ Microsemi SoC, ໄປຢ້ຽມຢາມ
http://www.microsemi.com/products/fpga-soc/design-support/fpga-soc-support.

Webເວັບໄຊ
ທ່ານສາມາດເລືອກເບິ່ງຂໍ້ມູນທາງດ້ານວິຊາການ ແລະ ທີ່ບໍ່ແມ່ນທາງວິຊາການທີ່ຫຼາກຫຼາຍຢູ່ໃນຫນ້າທໍາອິດຂອງ Microsemi SoC Products Group, ທີ່ http://www.microsemi.com/products/fpga-soc/fpga-and-soc.

ການຕິດຕໍ່ກັບສູນສະຫນັບສະຫນູນດ້ານວິຊາການຂອງລູກຄ້າ
ພະນັກງານວິສະວະກອນທີ່ມີຄວາມຊໍານິຊໍານານສູງຂອງສູນສະຫນັບສະຫນູນດ້ານວິຊາການ. ສູນສະຫນັບສະຫນູນດ້ານວິຊາການສາມາດຕິດຕໍ່ໄດ້ໂດຍອີເມລ໌ຫຼືຜ່ານກຸ່ມຜະລິດຕະພັນ Microsemi SoC webເວັບໄຊ.

ອີເມວ
ທ່ານ​ສາ​ມາດ​ຕິດ​ຕໍ່​ສື່​ສານ​ຄໍາ​ຖາມ​ທາງ​ດ້ານ​ວິ​ຊາ​ການ​ຂອງ​ທ່ານ​ກັບ​ທີ່​ຢູ່​ອີ​ເມວ​ຂອງ​ພວກ​ເຮົາ​ແລະ​ໄດ້​ຮັບ​ຄໍາ​ຕອບ​ກັບ​ຄືນ​ໄປ​ບ່ອນ​ທາງ​ອີ​ເມລ​໌​, fax​, ຫຼື​ໂທລະ​ສັບ​. ນອກຈາກນັ້ນ, ຖ້າທ່ານມີບັນຫາການອອກແບບ, ທ່ານສາມາດສົ່ງອີເມວອອກແບບຂອງທ່ານ files ເພື່ອ​ໄດ້​ຮັບ​ການ​ຊ່ວຍ​ເຫຼືອ​. ພວກເຮົາຕິດຕາມບັນຊີອີເມວຢ່າງຕໍ່ເນື່ອງຕະຫຼອດມື້. ໃນເວລາສົ່ງຄໍາຮ້ອງຂໍຂອງທ່ານໃຫ້ພວກເຮົາ, ກະລຸນາໃຫ້ແນ່ໃຈວ່າໄດ້ລວມເອົາຊື່ເຕັມຂອງທ່ານ, ຊື່ບໍລິສັດ, ແລະຂໍ້ມູນການຕິດຕໍ່ຂອງທ່ານສໍາລັບການປະມວນຜົນການຮ້ອງຂໍຂອງທ່ານປະສິດທິພາບ.
ທີ່ຢູ່ອີເມລ໌ສະຫນັບສະຫນູນດ້ານວິຊາການແມ່ນ soc_tech@microsemi.com.

ກໍລະນີຂອງຂ້ອຍ
ລູກຄ້າຂອງກຸ່ມຜະລິດຕະພັນ Microsemi SoC ອາດຈະສົ່ງ ແລະຕິດຕາມກໍລະນີທາງດ້ານວິຊາການອອນໄລນ໌ໂດຍການໄປທີ່ My Cases.

ຢູ່ນອກສະຫະລັດ
ລູກ​ຄ້າ​ທີ່​ຕ້ອງ​ການ​ການ​ຊ່ວຍ​ເຫຼືອ​ນອກ​ເຂດ​ເວ​ລາ​ຂອງ​ສະ​ຫະ​ລັດ​ສາ​ມາດ​ຕິດ​ຕໍ່​ຫາ​ສະ​ຫນັບ​ສະ​ຫນູນ​ດ້ານ​ວິ​ຊາ​ການ​ຜ່ານ​ທາງ​ອີ​ເມລ​໌ (soc_tech@microsemi.com) ຫຼືຕິດຕໍ່ຫ້ອງການຂາຍທ້ອງຖິ່ນ. ຢ້ຽມຢາມກ່ຽວກັບພວກເຮົາສໍາລັບລາຍຊື່ຫ້ອງການຂາຍແລະການຕິດຕໍ່ຂອງບໍລິສັດ.

ITAR ສະຫນັບສະຫນູນດ້ານວິຊາການ
ສໍາລັບການສະຫນັບສະຫນູນດ້ານວິຊາການກ່ຽວກັບ RH ແລະ RT FPGAs ທີ່ຖືກຄວບຄຸມໂດຍ International Traffic in Arms Regulations (ITAR), ຕິດຕໍ່ພວກເຮົາໂດຍຜ່ານ soc_tech@microsemi.com. ອີກທາງເລືອກ, ພາຍໃນ My Cases, ເລືອກ Yes ໃນລາຍການແບບເລື່ອນລົງ ITAR. ສໍາລັບບັນຊີລາຍຊື່ຄົບຖ້ວນຂອງ ITAR-regulated Microsemi FPGAs, ໄປຢ້ຽມຢາມ ITAR web ໜ້າ.

ສໍານັກງານໃຫຍ່ຂອງບໍລິສັດ Microsemi
ບໍລິສັດໜຶ່ງ, Aliso Viejo,
CA 92656 ສະຫະລັດ
ພາຍໃນສະຫະລັດ: +1 (800)
713-4113 ນອກ
ສະຫະລັດ: +1 949-380-6100
ການຂາຍ: +1 949-380-6136
ແຟັກ: +1 949-215-4996
ອີເມລ: sales.support@microsemi.com
© 2016 Microsemi Corporation.
ສະຫງວນລິຂະສິດທັງໝົດ. Microsemi ແລະ ໂລໂກ້ Microsemi ແມ່ນເຄື່ອງໝາຍການຄ້າຂອງບໍລິສັດ Microsemi.
ເຄື່ອງໝາຍການຄ້າ ແລະເຄື່ອງໝາຍການບໍລິການອື່ນໆທັງໝົດແມ່ນເປັນຊັບສິນຂອງເຈົ້າຂອງທີ່ກ່ຽວຂ້ອງ.

Microsemi Corporation (Nasdaq: MSCC) ສະຫນອງຫຼັກຊັບທີ່ສົມບູນຂອງ semiconductor ແລະການແກ້ໄຂລະບົບສໍາລັບການສື່ສານ, ການປ້ອງກັນແລະຄວາມປອດໄພ, ການບິນອະວະກາດແລະຕະຫຼາດອຸດສາຫະກໍາ. ຜະລິດຕະພັນປະກອບມີວົງຈອນປະສົມປະສານສັນຍານອະນາລັອກທີ່ມີປະສິດທິພາບສູງແລະທົນທານຕໍ່ລັງສີ, FPGAs, SoCs ແລະ ASICs; ຜະລິດຕະພັນການຄຸ້ມຄອງພະລັງງານ; ອຸປະກອນກໍານົດເວລາແລະ synchronization ແລະການແກ້ໄຂທີ່ໃຊ້ເວລາທີ່ຊັດເຈນ, ກໍານົດມາດຕະຖານຂອງໂລກສໍາລັບເວລາ; ອຸປະກອນປະມວນຜົນສຽງ; ການແກ້ໄຂ RF; ອົງປະກອບແຍກ; ການເກັບຮັກສາວິສາຫະກິດແລະການແກ້ໄຂການສື່ສານ, ເຕັກໂນໂລຊີຄວາມປອດໄພແລະການຕ້ານການ t ຂະຫນາດamper ຜະ​ລິດ​ຕະ​ພັນ​; ວິທີແກ້ໄຂອີເທີເນັດ; Power-over-Ethernet ICs ແລະ midspans; ເຊັ່ນດຽວກັນກັບຄວາມສາມາດໃນການອອກແບບແລະການບໍລິການທີ່ກໍາຫນົດເອງ. Microsemi ມີສໍານັກງານໃຫຍ່ຢູ່ໃນ Aliso Viejo, Calif, ແລະມີພະນັກງານປະມານ 4,800 ຄົນທົ່ວໂລກ. ສຶກສາເພີ່ມເຕີມໄດ້ທີ່ www.microsemi.com.

Microsemi ບໍ່ມີການຮັບປະກັນ, ການເປັນຕົວແທນ, ຫຼືການຮັບປະກັນກ່ຽວກັບຂໍ້ມູນທີ່ມີຢູ່ໃນນີ້ຫຼືຄວາມເຫມາະສົມຂອງຜະລິດຕະພັນແລະການບໍລິການຂອງມັນສໍາລັບຈຸດປະສົງສະເພາະໃດຫນຶ່ງ, ຫຼື Microsemi ບໍ່ຮັບຜິດຊອບໃດໆທີ່ເກີດຂື້ນຈາກຄໍາຮ້ອງສະຫມັກຫຼືການນໍາໃຊ້ຜະລິດຕະພັນຫຼືວົງຈອນໃດໆ. ຜະລິດຕະພັນທີ່ຂາຍຢູ່ລຸ່ມນີ້ ແລະ ຜະລິດຕະພັນອື່ນໆທີ່ຂາຍໂດຍ Microsemi ແມ່ນຂຶ້ນກັບການທົດສອບທີ່ຈຳກັດ ແລະ ບໍ່ຄວນໃຊ້ຮ່ວມກັບອຸປະກອນ ຫຼື ແອັບພລິເຄຊັນທີ່ສຳຄັນ. ຂໍ້ມູນຈໍາເພາະການປະຕິບັດແມ່ນເຊື່ອວ່າມີຄວາມຫນ້າເຊື່ອຖືແຕ່ບໍ່ໄດ້ຮັບການຢັ້ງຢືນ, ແລະຜູ້ຊື້ຕ້ອງດໍາເນີນການແລະສໍາເລັດການປະຕິບັດທັງຫມົດແລະການທົດສອບອື່ນໆຂອງຜະລິດຕະພັນ, ດຽວແລະຮ່ວມກັນ, ຫຼືຕິດຕັ້ງໃນ, ຜະລິດຕະພັນສຸດທ້າຍ. ຜູ້ຊື້ຈະຕ້ອງບໍ່ອີງໃສ່ຂໍ້ມູນ ແລະຂໍ້ກໍາຫນົດການປະຕິບັດ ຫຼືຕົວກໍານົດການທີ່ສະໜອງໃຫ້ໂດຍ Microsemi. ມັນເປັນຄວາມຮັບຜິດຊອບຂອງຜູ້ຊື້ໃນການກໍານົດຄວາມເຫມາະສົມຂອງຜະລິດຕະພັນໃດຫນຶ່ງຢ່າງເປັນເອກະລາດແລະການທົດສອບແລະການກວດສອບດຽວກັນ. ຂໍ້​ມູນ​ທີ່​ສະ​ຫນອງ​ໃຫ້​ໂດຍ Microsemi ໃນ​ທີ່​ນີ້​ແມ່ນ​ໄດ້​ສະ​ຫນອງ​ໃຫ້ "ເປັນ​, ບ່ອນ​ທີ່​ເປັນ​" ແລະ​ມີ​ຄວາມ​ຜິດ​ພາດ​ທັງ​ຫມົດ​, ແລະ​ຄວາມ​ສ່ຽງ​ທັງ​ຫມົດ​ທີ່​ກ່ຽວ​ຂ້ອງ​ກັບ​ຂໍ້​ມູນ​ຂ່າວ​ສານ​ດັ່ງ​ກ່າວ​ແມ່ນ​ທັງ​ຫມົດ​ຂອງ​ຜູ້​ຊື້​. Microsemi ບໍ່ໄດ້ໃຫ້ສິດ, ຊັດເຈນ ຫຼື implicitly, ໃຫ້ຝ່າຍໃດຝ່າຍຫນຶ່ງສິດທິສິດທິບັດ, ໃບອະນຸຍາດ, ຫຼືສິດທິ IP ອື່ນໆ, ບໍ່ວ່າຈະກ່ຽວກັບຂໍ້ມູນດັ່ງກ່າວຂອງຕົນເອງຫຼືສິ່ງທີ່ອະທິບາຍໂດຍຂໍ້ມູນດັ່ງກ່າວ. ຂໍ້ມູນທີ່ສະໜອງໃຫ້ຢູ່ໃນເອກະສານນີ້ແມ່ນເປັນເຈົ້າຂອງຂອງ Microsemi, ແລະ Microsemi ສະຫງວນສິດທີ່ຈະປ່ຽນແປງຂໍ້ມູນໃນເອກະສານນີ້ ຫຼືຕໍ່ຜະລິດຕະພັນ ແລະການບໍລິການຕ່າງໆໄດ້ທຸກເວລາໂດຍບໍ່ຕ້ອງແຈ້ງໃຫ້ຮູ້.

ເອກະສານ / ຊັບພະຍາກອນ

Microsemi SmartFusion2 SoC FPGA Code Shadowing ຈາກ SPI Flash ຫາ DDR Memory [pdf] ຄູ່ມືເຈົ້າຂອງ SmartFusion2 SoC FPGA Code Shadowing ຈາກ SPI Flash ເປັນ DDR Memory, SmartFusion2 SoC, ລະຫັດ FPGA Shadowing ຈາກ SPI Flash ເປັນ DDR Memory, Flash ເປັນ DDR Memory

ເອກະສານອ້າງອີງ

• ຄູ່ມືຜູ້ໃຊ້