Microsemi SmartFusion2 SoC FPGA Code Shadowing minn SPI Flash għal Memorja DDR

Prefazju

Għan
Din id-demo hija għal apparati SmartFusion®2 system-on-chip (SoC) field programmable gate array (FPGA). Jipprovdi struzzjonijiet dwar kif tuża d-disinn ta 'referenza korrispondenti.

Udjenza Intenzjonata
Din il-gwida demo hija maħsuba għal:

• Disinjaturi FPGA
• Disinjaturi inkorporati
• Disinjaturi fil-livell tas-sistema

Referenzi
Ara dan li ġej web paġna għal lista kompluta u aġġornata tad-dokumentazzjoni tal-apparat SmartFusion2:
http://www.microsemi.com/products/fpga-soc/soc-fpga/smartfusion2#documentation

Id-dokumenti li ġejjin huma msemmija f'din il-gwida demo.

• UG0331: Gwida għall-Utent tas-Subsistema tal-Mikrokontrollur SmartFusion2
• SmartFusion2 System Builder Gwida għall-Utent

SmartFusion2 SoC FPGA - Code Shadowing minn SPI Flash għal Memorja DDR

Introduzzjoni

Dan id-disinn demo juri l-kapaċitajiet tal-apparat SmartFusion2 SoC FPGA għal shadowing tal-kodiċi mill-apparat tal-memorja flash serial peripheral interface (SPI) għal doppju tar-rata tad-data (DDR) memorja dinamika sinkronika ta 'aċċess każwali (SDRAM) u tesegwixxi l-kodiċi minn DDR SDRAM.
Il-Figura 1 turi d-dijagramma tal-blokk tal-ogħla livell għal shadowing tal-kodiċi minn apparat flash SPI għal memorja DDR.

Figura 1 • Dijagramma tal-Blokk tal-Ogħla Livell

Code shadowing huwa metodu ta' booting li jintuża biex imexxi immaġni minn memorji esterni, aktar mgħaġġla u volatili (DRAM). Huwa l-proċess li tikkopja l-kodiċi minn memorja mhux volatili għall-memorja volatili għall-eżekuzzjoni.

Il-kodiċi shadowing huwa meħtieġ meta l-memorja mhux volatili assoċjata ma 'proċessur ma tappoġġjax aċċess każwali għall-kodiċi għall-eżekuzzjoni fil-post, jew ma jkunx hemm biżżejjed memorja ta' aċċess każwali mhux volatili. F'applikazzjonijiet kritiċi għall-prestazzjoni, il-veloċità tal-eżekuzzjoni tista 'tittejjeb permezz ta' shadowing tal-kodiċi, fejn il-kodiċi jiġi kkupjat għal RAM ta 'veloċità ogħla għal eżekuzzjoni aktar mgħaġġla.

Il-memorji tar-rata tad-dejta unika (SDR)/DDR SDRAM jintużaw f'applikazzjonijiet li għandhom immaġni eżekutibbli ta 'applikazzjoni kbira u jeħtieġu prestazzjoni ogħla. Tipikament, l-immaġini eżekutibbli kbar huma maħżuna f'memorja mhux volatili, bħal flash NAND jew flash SPI, u kkupjati f'memorja volatili, bħal memorja SDR/DDR SDRAM, meta titħaddem għall-eżekuzzjoni.

L-apparati SmartFusion2 SoC FPGA jintegraw drapp FPGA ibbażat fuq flash tar-raba 'ġenerazzjoni, proċessur ARM® Cortex®-M3, u interfaces ta' komunikazzjoni ta 'prestazzjoni għolja fuq ċippa waħda. Il-kontrolluri tal-memorja b'veloċità għolja fl-apparati SmartFusion2 SoC FPGA huma wżati biex jagħmlu interface mal-memorji esterni DDR2/DDR3/LPDDR. Il-memorji DDR2/DDR3 jistgħu jitħaddmu b'veloċità massima ta '333 MHz. Il-proċessur Cortex-M3 jista 'direttament imexxi l-istruzzjonijiet minn memorja DDR esterna permezz tas-subsistema tal-mikrokontrollur (MSS) DDR (MDDR). Il-kontrollur tal-cache FPGA u l-pont MSS DDR jimmaniġġjaw il-fluss tad-dejta għal prestazzjoni aħjar.

Disinn Rekwiżiti
Tabella 1 turi r-rekwiżiti tad-disinn għal din id-demo.

Tabella 1 • Rekwiżiti tad-Disinn

Rekwiżiti tad-Disinn	Deskrizzjoni
Ħtiġiet tal-Hardware
Kit ta' Żvilupp Avvanzat SmartFusion2: • 12 V adapter • FlashPro5 • USB A għal Mini – B USB cable	Rev A jew aktar tard
Desktop jew Laptop	Sistema Operattiva Windows XP SP2 – 32-bit/64-bit Sistema operattiva Windows 7 – 32-bit/64-bit
Rekwiżiti tas-Software
Libero® System-on-Chip (SoC)	v11.7
Software ta' Programmazzjoni FlashPro	v11.7
SoftConsole	v3.4 SP1*
Sewwieqa tal-PC	USB għal sewwieqa UART
Klijent Microsoft .NET Framework 4 għat-tnedija demo GUI	_
Nota: *Għal dan it-tutorja, jintuża SoftConsole v3.4 SP1. Biex tuża SoftConsole v4.0, ara l- TU0546: SoftConsole v4.0 u Libero SoC v11.7 Tutorial.

Disinn Demo
Introduzzjoni
Id-disinn demo files huma disponibbli biex jitniżżel mill-mogħdija li ġejja fil-Mikro semi websit:
http://soc.microsemi.com/download/rsc/?f=m2s_dg0386_liberov11p7_df

Id-disinn demo filei jinkludu:

• Proġett Libero SoC
• Programmazzjoni STAPL files
• GUI eżekutibbli
• Sampl-immaġini tal-applikazzjoni
• Linker skripts
• Konfigurazzjoni DDR files
• Aqrame.txt file

Ara l-readme.txt file ipprovdut fid-disinn files għall-istruttura tad-direttorju kompleta.

Deskrizzjoni
Dan id-disinn demo jimplimenta teknika ta' code shadowing biex jibbotja l-immaġni tal-applikazzjoni mill-memorja DDR. Dan id-disinn jipprovdi wkoll interface ospitanti fuq SmartFusion2 SoC FPGA multi-mode universali asinkronu/sinkronu riċevitur/trasmettitur (MMUART) biex jgħabbi l-immaġni eżekutibbli tal-applikazzjoni fil-mira fi SPI flash konness mal-interface MSS SPI0.
Il-kodiċi shadowing huwa implimentat fiż-żewġ metodi li ġejjin:

1. Multi-stage boot proċess metodu bl-użu tal-proċessur Cortex-M3
2. Metodu tal-magna boot tal-ħardwer bl-użu tad-drapp FPGA

Multi-Stage Metodu tal-Proċess tal-Ibbutjar
L-immaġni tal-applikazzjoni titmexxa minn memorji DDR esterni fiż-żewġ boot s li ġejjintages:

• Il-proċessur Cortex-M3 boots-soft boot loader minn memorja mhux volatili inkorporata (eNVM), li twettaq it-trasferiment tal-immaġni tal-kodiċi minn apparat flash SPI għal memorja DDR.
• Il-proċessur Cortex-M3 boots l-immaġni tal-applikazzjoni mill-memorja DDR.

Dan id-disinn jimplimenta programm bootloader biex jgħabbi l-immaġni eżekutibbli tal-applikazzjoni fil-mira minn apparat flash SPI għal memorja DDR għall-eżekuzzjoni. Il-programm bootloader li jaħdem minn eNVM jaqbeż għall-applikazzjoni fil-mira maħżuna fil-memorja DDR wara li l-immaġni tal-applikazzjoni fil-mira tiġi kkupjata fil-memorja DDR.
Il-Figura 2 turi d-dijagramma tal-blokk dettaljata tad-disinn demo.

Figura 2 • Code Shadowing – Multi Stage Boot Process Demo Block Diagram

L-MDDR huwa kkonfigurat biex DDR3 jaħdem f'320 MHz. “Appendiċi: Konfigurazzjonijiet DDR3” f’paġna 22 juri s-settings tal-konfigurazzjoni DDR3. DDR huwa kkonfigurat qabel ma tesegwixxi l-kodiċi tal-applikazzjoni prinċipali.

Bootloader
Il-bootloader iwettaq l-operazzjonijiet li ġejjin:

1. L-ikkupjar tal-immaġni tal-applikazzjoni fil-mira mill-memorja flash SPI għall-memorja DDR.
2. Rimapping tal-indirizz tal-bidu tal-memorja DDR minn 0xA0000000 sa 0x00000000 billi tikkonfigura r-reġistru tas-sistema DDR_CR.
3. Inizjalizzazzjoni tal-punter tal-munzell tal-proċessur Cortex-M3 skont l-applikazzjoni fil-mira. L-ewwel post tat-tabella tal-vettur tal-applikazzjoni fil-mira fih il-valur tal-punter tal-munzell. It-tabella tal-vettur tal-applikazzjoni fil-mira hija disponibbli mill-indirizz 0x00000000.
4. Tagħbija tal-programm counter (PC) biex reset handler tal-applikazzjoni fil-mira għat-tħaddim tal-immaġni tal-applikazzjoni fil-mira mill-memorja DDR. Reset handler tal-applikazzjoni fil-mira huwa disponibbli fit-tabella tal-vettur fl-indirizz 0x00000004.
   Figura 3 turi d-disinn demo.
   Figura 3 • Fluss tad-Disinn għal Multi-Stage Metodu tal-Proċess tal-Ibbutjar
   

Hardware Boot Engine Metodu
F'dan il-metodu, il-Cortex-M3 boots direttament l-immaġni tal-applikazzjoni fil-mira minn memorji DDR esterni. Il-magna tal-but tal-ħardwer tikkopja l-immaġni tal-applikazzjoni mill-apparat flash SPI għall-memorja DDR, qabel ma toħroġ ir-reset tal-proċessur Cortex-M3. Wara li jirrilaxxa r-reset, il-proċessur Cortex-M3 jibda direttament mill-memorja DDR. Dan il-metodu jeħtieġ inqas ħin ta 'boot-up minn multi-stage boot proċess kif tevita boot s multiplitages u tikkopja l-immaġni tal-applikazzjoni għall-memorja DDR f'inqas ħin.

Dan id-disinn demo jimplimenta l-loġika tal-magna tal-boot fid-drapp FPGA biex tikkopja l-immaġni eżekutibbli tal-applikazzjoni fil-mira minn flash SPI għall-memorja DDR għall-eżekuzzjoni. Dan id-disinn jimplimenta wkoll SPI flash loader, li jista 'jiġi eżegwit mill-proċessur Cortex-M3 biex jgħabbi l-immaġni eżekutibbli tal-applikazzjoni fil-mira f'apparat flash SPI billi juża l-interface host ipprovdut fuq SmartFusion2 SoC FPGA MMUART_0. Is-swiċċ DIP1 fuq il-Kit ta' Żvilupp Avvanzat SmartFusion2 jista' jintuża biex tagħżel jekk tipprogrammax l-apparat flash SPI jew tesegwixxix il-kodiċi mill-memorja DDR.

Jekk l-applikazzjoni fil-mira eżekutibbli hija disponibbli fl-apparat tal-flash SPI, id-dell tal-kodiċi mill-apparat tal-flash SPI għall-memorja DDR jinbeda mal-power-up tal-apparat. Il-magna tal-boot inizjalizza l-MDDR, tikkopja l-Immaġini mill-apparat flash SPI għall-memorja DDR, u terġa 'timmarka l-ispazju tal-memorja DDR għal 0x00000000 billi żżomm il-proċessur Cortex-M3 f'reset. Wara li l-magna tal-boot tirrilaxxa r-reset Cortex-M3, il-Cortex-M3 tesegwixxi l-applikazzjoni fil-mira mill-memorja DDR.

L-FIC_0 huwa kkonfigurat fil-modalità Slave biex jaċċessa l-MSS SPI_0 mill-kaptan AHB tad-drapp FPGA. L-interface MDDR AXI (DDR_FIC) hija attivata biex taċċessa l-memorja DDR mill-kaptan AXI tad-drapp FPGA.

Il-Figura 4 turi d-dijagramma tal-blokk dettaljata tad-disinn demo.
Figura 4 • Code Shadowing – Hardware Boot Engine Demo Block Diagram

Boot Engine
Din hija l-parti l-kbira tad-demo tal-kodiċi shadowing li tikkopja l-immaġni tal-applikazzjoni mill-apparat flash SPI għall-memorja DDR. Il-magna tal-boot twettaq l-operazzjonijiet li ġejjin:

1. L-inizjalizzazzjoni tal-MDDR għall-aċċess għal DDR3 f'320 MHz billi żżomm il-proċessur Cortex-M3 f'reset.
2. L-ikkupjar tal-immaġni tal-applikazzjoni fil-mira minn apparat tal-memorja flash SPI għal memorja DDR bl-użu tal-kaptan AXI fid-drapp FPGA permezz tal-interface MDDR AXI.
3. Rimapping tal-indirizz tal-bidu tal-memorja DDR minn 0xA0000000 sa 0x00000000 billi tikteb fir-reġistru tas-sistema DDR_CR.
4. Jirrilaxxa reset għall-proċessur Cortex-M3 biex ibbutja mill-memorja DDR.

Figura 5 turi l-fluss tad-disinn demo.
Figura 5 • Dijagramma tal-Blokk tal-Ogħla Livell

Figura 6 • Fluss tad-Disinn għall-Metodu tal-Magna Boot Hardware

Ħolqien ta 'Immaġni ta' Applikazzjoni fil-Mira għall-Memorja DDR
Immaġini li tista 'tiġi eżegwita mill-memorja DDR hija meħtieġa biex titħaddem id-demo. Uża d-deskrizzjoni tal-linker "production-execute-in-place-externalDDR.ld". file li hija inkluża fid-disinn files biex tibni l-immaġni tal-applikazzjoni. Id-deskrizzjoni tal-linker file jiddefinixxi l-indirizz tal-bidu tal-memorja DDR bħala 0x00000000 peress li l-bootloader/boot engine twettaq ir-remapping tal-memorja DDR minn 0xA0000000 għal 0x00000000. L-iskrittura tal-linker toħloq immaġni ta' applikazzjoni b'struzzjonijiet, dejta u sezzjonijiet BSS fil-memorja li l-indirizz tal-bidu tagħhom huwa 0x00000000. Dajowd li jarmi d-dawl (LED) sempliċi li jteptep, immaġni ta' applikazzjoni ta' ġenerazzjoni ta' interruzzjonijiet ibbażata fuq timer u swiċċ file hija pprovduta għal din id-demo.

SPI Flash Loader
L-SPI flash loader huwa implimentat biex jgħabbi l-memorja flash SPI abbord bl-immaġni tal-applikazzjoni fil-mira eżekutibbli mill-PC ospitanti permezz tal-interface MMUART_0. Il-proċessur Cortex-M3 jagħmel buffer għad-dejta li ġejja fuq l-interface MMUART_0 u jibda d-DMA periferali (PDMA) biex tikteb id-dejta buffered f'SPI flash permezz tal-MSS_SPI0.

It-tmexxija tad-Demo
Id-demo turi kif tagħbija l-immaġni tal-applikazzjoni fil-flash SPI u tesegwixxi dik l-immaġni tal-applikazzjoni minn memorji DDR esterni. Jipprovdi exampl-immaġni tal-applikazzjoni “sample_image_DDR3.bin”. Din l-immaġni turi l-messaġġi ta’ merħba u l-messaġġ ta’ interruzzjoni tat-tajmer fuq il-console tas-serje u teptip LED1 sa LED8 fuq il-Kit ta’ Żvilupp Avvanzat SmartFusion2. Biex tara l-messaġġi ta' interruzzjoni GPIO fuq il-console tas-serje, agħfas is-swiċċ SW2 jew SW3.

Twaqqif tad-Disinn Demo
Il-passi li ġejjin jiddeskrivu kif tissettja d-demo għall-bord tal-Kit ta’ Żvilupp Avvanzat SmartFusion2:

1. Qabbad il-PC Ospitanti mal-Konnettur J33 billi tuża l-kejbil USB A għal mini-B. Is-sewwieqa tal-pont USB għal UART jiġu skoperti awtomatikament. Ivverifika jekk is-sejba ssirx fil-maniġer tal-apparat kif muri fil-Figura 7.
2. Jekk is-sewwieqa USB ma jinstabux awtomatikament, installa s-sewwieq USB.
3. Għal komunikazzjoni terminali serjali permezz tal-kejbil mini USB FTDI, installa s-sewwieq FTDI D2XX. Niżżel is-sewwieqa u l-gwida tal-installazzjoni minn:
   http://www.microsemi.com/soc/documents/CDM_2.08.24_WHQL_Certified.zip.
   Figura 7 • Drivers tal-Pont USB għal UART
   
4. Qabbad il-jumpers fuq il-bord SmartFusion2 Advanced Development Kit, kif muri fit-Tabella 2.
   Attenzjoni: Itfi l-iswiċċ tal-provvista tal-enerġija, SW7 waqt li tikkonnettja l-jumpers.
   Tabella 2 • Issettjar tal-Jumper tal-Kit ta' Żvilupp Avvanzat SmartFusion2

   Jumper	Pin (Minn)	Pin (Għal)	Kummenti
   J116, J353, J354, J54	1	2	Dawn huma s-settings default tal-jumpers tal-Bord tal-Kit tal-Iżvilupp Avvanzat. Kun żgur li dawn il-jumpers huma stabbiliti kif xieraq.
   J123	2	3
   J124, J121, J32	1	2	JTAG ipprogrammar permezz ta' FTDI
   J118, J119	1	2	Ipprogrammar SPI Flash

5. Fil-Kit ta' Żvilupp Avvanzat SmartFusion2, qabbad il-provvista tal-enerġija mal-konnettur J42.
   Figura 8. turi s-setup tal-bord għat-tħaddim tal-kodiċi shadowing minn SPI flash għal demo DDR3 fuq il-Kit ta 'Żvilupp Avvanzat SmartFusion2.
   Figura 8 • Setup ta' Kit ta' Żvilupp Avvanzat SmartFusion2
   

SPI Flash Loader u Code Shadowing Demo GUI
Il-GUI hija meħtieġa biex tmexxi d-demo shadowing tal-kodiċi. SPI Flash Loader u Code Shadowing Demo GUI hija interface tal-utent grafika sempliċi li timxi fuq il-PC ospitanti biex tipprogramma l-flash SPI u tmexxi d-demo ta' code shadowing fuq is-SmartFusion2 Advanced Development Kit. UART huwa protokoll ta 'komunikazzjoni bejn il-PC ospitanti u SmartFusion2 Advanced Development Kit. Jipprovdi wkoll is-sezzjoni Serial Console biex tipprintja l-messaġġi tad-debug riċevuti mill-applikazzjoni fuq l-interface UART.
Figura 9. turi l-SPI Flash Loader u Code Shadowing Demo Window.
Figura 9 • SPI Flash Loader u Code Shadowing Demo Window

Il-GUI tappoġġja l-karatteristiċi li ġejjin:

• Programm SPI Flash: Jipprogramma l-immaġni file fil-flash SPI.
• Programm u Code Shadowing minn SPI Flash għal DDR: Jipprogramma l-immaġni file fis-SPI flash, tikkopjah fil-memorja DDR, u tibbotja l-immaġni mill-memorja DDR.
• Programm u Code Shadowing minn SPI Flash għal SDR: Jipprogramma l-immaġni file fis-SPI flash, tikkopjaha fil-memorja SDR, u tibbotja l-immaġni mill-memorja SDR.
• Code Shadowing għal DDR: Kopji tal-immaġni eżistenti file minn SPI flash għall-memorja DDR u boots l-immaġni mill-memorja DDR.
• Code Shadowing għal SDR: Tikkopja l-immaġni eżistenti file minn SPI flash għall-memorja SDR u boots l-immaġni mill-memorja SDR. Ikklikkja Għajnuna għal aktar informazzjoni dwar il-GUI.

Tmexxi d-Disinn Demo għal Multi-Stage Metodu tal-Proċess tal-Ibbutjar
Il-passi li ġejjin jiddeskrivu kif tmexxi d-disinn demo għal multi-stagmetodu tal-proċess tal-ibbutjar:

1. Ixgħel is-swiċċ tal-provvista tal-enerġija, SW7.
2. Ipprogramma l-apparat SmarFusion2 SoC FPGA bl-ipprogrammar file ipprovdut fid-disinn files (SF2_CodeShadowing_DDR3_DF\Programming Files\MultiStageBoot_meothod\CodeShadowing_top.stp bl-użu tas-softwer tad-disinn FlashPro).
3. Tnedija tal-SPI Flash Loader u Code Shadowing Demo GUI eżekutibbli file disponibbli fid-disinn files (SF2_CodeShadowing_DDR3_DF\GUI Executable\SF2_FlashLoader.exe).
4. Agħżel il-port COM xieraq (li lejh huma indikati s-sewwieqa tas-serje USB) mil-lista drop-down COM Port.
5. Ikklikkja Connect. Wara li tistabbilixxi l-konnessjoni, Connect tinbidel għal Skonnettja.
6. Ikklikkja Ibbrawżja biex tagħżel l-exampl-immaġni eżekutibbli fil-mira file ipprovdut mad-disinn files
   (SF2_CodeShadowing_DDR3_DF/Sample Applikazzjoni Stampi/iample_image_DDR3.bin).
   Nota: Biex tiġġenera l-immaġini tal-applikazzjoni bin file, ara “Appendiċi: Ġenerazzjoni ta’ Bin Executable File” f’paġna 25.
7. Żomm l-indirizz tal-bidu tal-memorja flash SPI bħala default f'0x00000000.
8. Agħżel il-Programm u Code Shadowing minn SPI Flash għal DDR għażla.
9. Ikklikkja Ibda kif muri fil-Figura 10 biex tagħbija l-immaġni eżekutibbli f'SPI flash u code shadowing mill-memorja DDR.
   Figura 10 • Nibdew id-Demo
   
10. Jekk l-apparat SmartFusion2 SoC FPGA huwa pprogrammat bi STAPL file li fih l-MDDR mhuwiex ikkonfigurat għall-memorja DDR allura juri messaġġ ta 'żball, kif muri fil-Figura 11.
    Figura 11 • Apparat Ħażin jew Messaġġ tal-Għażla
    
11. Is-sezzjoni tas-Serial Console fuq il-GUI turi l-messaġġi tad-debug u tibda tipprogramma l-flash SPI meta tħassar b'suċċess il-flash SPI. Il-Figura 12 turi l-istatus tal-kitba flash SPI
    Figura 12 • Tagħbija Flash
    
12. Mal-programmazzjoni tal-flash SPI b'suċċess, il-bootloader li jaħdem fuq SmartFusion2 SoC FPGA jikkopja l-immaġni tal-applikazzjoni mill-flash SPI għall-memorja DDR u boots l-immaġni tal-applikazzjoni. Jekk l-immaġni pprovduta sampjintgħażel le_image_DDR3.bin, il-console tas-serje turi l-messaġġi ta’ merħba, l-interruzzjoni tal-iswiċċ u l-messaġġi tal-interruzzjoni tat-tajmer kif muri f’Figura 13 f’paġna 18 u Figura 14 f’paġna 18. Mudell ta’ LED li jaħdem huwa muri fuq LED1 sa LED8 fuq l-Iżvilupp Avvanzat SmartFusion2 Kit.
13. Agħfas swiċċijiet SW2 u SW3 biex tara messaġġi ta' interruzzjoni fuq il-console tas-serje.
    Figura 13 • Tmexxi l-Immaġni tal-Applikazzjoni fil-Mira mill-Memorja DDR3
    Figura 14 • Messaġġi ta' Timer u Interruzzjoni f'Serial Console
    

It-tħaddim tad-Disinn tal-Metodu tal-Magna tal-Hardware Boot
Il-passi li ġejjin jiddeskrivu kif tħaddem id-disinn tal-metodu tal-magna tal-boot tal-hardware:

1. Ixgħel is-swiċċ tal-provvista tal-enerġija, SW7.
2. Ipprogramma l-apparat SmarFusion2 SoC FPGA bl-ipprogrammar file ipprovdut fid-disinn files (SF2_CodeShadowing_DDR3_DF\Programming
   Files\HWBootEngine_method\CodeShadowing_Fabric.stp bl-użu tas-softwer tad-disinn FlashPro).
3. Biex tipprogramma l-SPI Flash agħmel DIP switch SW5-1 għall-pożizzjoni ON. Din l-għażla tagħmel biex boot Cortex-M3 minn eNVM. Agħfas SW6 biex tirrisettja l-apparat SmartFusion2.
4. Tnedija tal-SPI Flash Loader u Code Shadowing Demo GUI eżekutibbli file disponibbli fid-disinn files (SF2_CodeShadowing_DDR3_DF\GUI Executable\SF2_FlashLoader.exe).
5. Agħżel il-port COM xieraq (li lejh huma indikati s-sewwieqa tas-serje USB) mil-lista drop-down COM Port.
6. Ikklikkja Connect. Wara li tistabbilixxi l-konnessjoni, Connect tinbidel għal Skonnettja.
7. Ikklikkja Ibbrawżja biex tagħżel l-exampl-immaġni eżekutibbli fil-mira file ipprovdut mad-disinn files
   (SF2_CodeShadowing_DDR3_DF/Sample Applikazzjoni Stampi/iample_image_DDR3.bin).
   Nota: Biex tiġġenera l-immaġini tal-applikazzjoni bin file, ara “Appendiċi: Ġenerazzjoni ta’ Bin Executable File” f’paġna 25.
8. Agħżel l-għażla tal-Hardware Boot Engine fil-Code Shadowing Method.
9. Agħżel l-għażla tal-Programm SPI Flash mill-menu tal-Għażliet.
10. Ikklikkja Ibda, kif muri fil-Figura 15 biex tagħbija l-immaġni eżekutibbli fi SPI flash.
    Figura 15 • Nibdew id-Demo
    
11. Is-sezzjoni tas-Serial Console fuq il-GUI turi l-messaġġi tad-debug u l-istatus tal-kitba flash SPI, kif muri fil-Figura 16.
    Figura 16 • Tagħbija Flash
    
12. Wara l-ipprogrammar tal-flash SPI b'suċċess, ibdel l-iswiċċ DIP SW5-1 għal pożizzjoni OFF. Din l-għażla tagħmel biex tibbutja l-proċessur Cortex-M3 mill-memorja DDR.
13. Agħfas SW6 biex tirrisettja l-apparat SmartFusion2. Il-magna tal-but tikkopja l-immaġni tal-applikazzjoni mill-flash SPI għall-memorja DDR u tirrilaxxa reset għal Cortex-M3, li tibbotja l-immaġni tal-applikazzjoni mill-memorja DDR. Jekk l-immaġni pprovduta “sample_image_DDR3.bin” hija mgħobbija għal SPI flash, il-console tas-serje turi l-messaġġi ta’ merħba, swiċċ interruzzjoni (għafas SW2 jew SW3) u messaġġi ta’ interruzzjoni tat-tajmer kif muri fil-Figura 17 u mudell ta’ LED jaħdem fuq LED1 sa LED8 fuq SmartFusion2 Advanced Kit ta' Żvilupp.
    Figura 17 • Tmexxi l-Immaġni tal-Applikazzjoni fil-Mira mill-Memorja DDR3
    

Konklużjoni
Din id-demo turi l-kapaċità tal-apparat SmartFusion2 SoC FPGA li jgħaqqad mal-memorja DDR u li jmexxi l-immaġni eżekutibbli mill-memorja DDR billi jsegwi l-kodiċi mill-apparat tal-memorja flash SPI. Juri wkoll żewġ metodi ta' implimentazzjoni ta' code shadowing fuq l-apparat SmartFusion2.

Appendiċi: Konfigurazzjonijiet DDR3

Il-figuri li ġejjin juru s-settings tal-konfigurazzjoni DDR3.
Figura 18 • Settings Ġenerali ta' Konfigurazzjoni DDR

Figura 19 • Settings tal-Inizjalizzazzjoni tal-Memorja DDR

Figura 20 • Settings tal-Ħin tal-Memorja DDR

Appendiċi: Ġenerazzjoni ta' Bin Esegwibbli File

Il-bin eżekutibbli file hija meħtieġa biex tipprogramma l-SPI flash għat-tmexxija tal-code shadowing demo. Biex tiġġenera l-bin eżekutibbli file minn “sample_image_DDR3” Soft Console, wettaq il-passi li ġejjin:

1. Ibni l-proġett Soft Console bil-linker script production-execute-in-place-external DDR.
2. Żid il-mogħdija ta 'installazzjoni Soft Console, pereżempjuample, C:\Microsemi\Libero_v11.7\SoftConsole\Sourcery-G++\bin, għall-'Varjabbli ta' l-Ambjent' kif muri fil-Figura 21.
   Figura 21 • Żieda ta' Soft Console Installazzjoni Path
   
3. Ikklikkja darbtejn fuq il-lott file Bin-File-Generator.bat li jinsab fi:
   SoftConsole/CodeShadowing_MSS_CM3/Sampfolder le_image_DDR3, kif muri fil-Figura 22.
   Figura 22 • Bin File Ġeneratur
   
4. Il-Bin-File-Ġeneratur joħloq sample_image_DDR3.bin file.

Storja tar-Reviżjoni

It-tabella li ġejja turi bidliet importanti li saru f'dan id-dokument għal kull reviżjoni.

Reviżjoni	Bidliet
Reviżjoni 7 (2016 ta’ Marzu, XNUMX)	Aġġorna d-dokument għar-rilaxx tas-softwer Libero SoC v11.7 (SAR 77816).
Reviżjoni 6 (Ottubru 2015)	Aġġorna d-dokument għar-rilaxx tas-softwer Libero SoC v11.6 (SAR 72424).
Reviżjoni 5 (Settembru 2014)	Aġġorna d-dokument għar-rilaxx tas-softwer Libero SoC v11.4 (SAR 60592).
Reviżjoni 4 (Mejju 2014)	Aġġorna d-dokument għar-rilaxx tas-softwer Libero SoC 11.3 (SAR 56851).
Reviżjoni 3 (Diċembru 2013)	Aġġorna d-dokument għar-rilaxx tas-softwer Libero SoC v11.2 (SAR 53019).
Reviżjoni 2 (Mejju 2013)	Aġġorna d-dokument għar-rilaxx tas-softwer Libero SoC v11.0 (SAR 47552).
Reviżjoni 1 (2013 ta’ Marzu, XNUMX)	Aġġorna d-dokument għar-rilaxx tas-softwer Libero SoC v11.0 beta SP1 (SAR 45068).

Appoġġ għall-Prodott

Microsemi SoC Products Group jappoġġja l-prodotti tiegħu b’diversi servizzi ta’ appoġġ, inkluż Customer Service, Customer Technical Support Center, a websit, posta elettronika, u uffiċċji tal-bejgħ madwar id-dinja. Dan l-appendiċi fih informazzjoni dwar kif tikkuntattja lill-Microsemi SoC Products Group u tuża dawn is-servizzi ta’ appoġġ.

Servizz tal-Klijent
Ikkuntattja lis-Servizz tal-Klijent għal appoġġ mhux tekniku tal-prodott, bħall-ipprezzar tal-prodott, titjib tal-prodott, informazzjoni ta’ aġġornament, status tal-ordni, u awtorizzazzjoni.

• Mill-Amerika ta' Fuq, ċempel 800.262.1060
• Mill-bqija tad-dinja, ċempel 650.318.4460
• Fax, minn kullimkien fid-dinja, 408.643.6913

Ċentru ta' Appoġġ Tekniku tal-Klijent
Il-Microsemi SoC Products Group jimpjega ċ-Ċentru ta' Appoġġ Tekniku għall-Klijent tiegħu b'inġiniera b'ħiliet għolja li jistgħu jgħinu biex iwieġbu l-mistoqsijiet dwar il-ħardwer, is-softwer u d-disinn tiegħek dwar il-Prodotti SoC Microsemi. Iċ-Ċentru ta' Appoġġ Tekniku tal-Klijent iqatta' ħafna ħin joħloq noti ta' applikazzjoni, tweġibiet għal mistoqsijiet komuni taċ-ċiklu tad-disinn, dokumentazzjoni ta' kwistjonijiet magħrufa, u diversi FAQs. Għalhekk, qabel ma tikkuntattjana, jekk jogħġbok żur ir-riżorsi online tagħna. Huwa probabbli ħafna li diġà weġibna l-mistoqsijiet tiegħek.

Appoġġ Tekniku

Għall-Appoġġ għall-Prodotti Microsemi SoC, żur
http://www.microsemi.com/products/fpga-soc/design-support/fpga-soc-support.

Websit
Tista' tfittex varjetà ta' informazzjoni teknika u mhux teknika fuq il-paġna ewlenija tal-Microsemi SoC Products Group, fuq http://www.microsemi.com/products/fpga-soc/fpga-and-soc.

Tikkuntattja liċ-Ċentru ta' Appoġġ Tekniku tal-Klijent
Inġiniera b'ħiliet għolja persunal iċ-Ċentru ta 'Appoġġ Tekniku. Iċ-Ċentru ta' Appoġġ Tekniku jista' jiġi kkuntattjat bl-email jew permezz tal-Microsemi SoC Products Group websit.

Email
Tista' tikkomunika l-mistoqsijiet tekniċi tiegħek fl-indirizz elettroniku tagħna u tirċievi tweġibiet lura bl-email, bil-faks jew bit-telefon. Ukoll, jekk għandek problemi ta 'disinn, tista' tibgħat email id-disinn tiegħek files biex jirċievu assistenza. Aħna nissorveljaw kontinwament il-kont tal-email matul il-ġurnata. Meta tibgħat it-talba tiegħek lilna, jekk jogħġbok kun żgur li tinkludi l-isem sħiħ tiegħek, l-isem tal-kumpanija, u l-informazzjoni ta 'kuntatt tiegħek għall-ipproċessar effiċjenti tat-talba tiegħek.
L-indirizz elettroniku tal-appoġġ tekniku huwa soc_tech@microsemi.com.

Il-Każijiet Tiegħi
Il-klijenti tal-Microsemi SoC Products Group jistgħu jissottomettu u jsegwu każijiet tekniċi onlajn billi jmorru fil-Każijiet Tiegħi.

Barra l-Istati Uniti
Klijenti li jeħtieġu assistenza barra miż-żoni tal-ħin tal-Istati Uniti jistgħu jew jikkuntattjaw l-appoġġ tekniku permezz tal-email (soc_tech@microsemi.com) jew ikkuntattja uffiċċju tal-bejgħ lokali. Żur Dwarna għal listi tal-uffiċċju tal-bejgħ u kuntatti korporattivi.

Appoġġ Tekniku ITAR
Għal appoġġ tekniku fuq FPGAs RH u RT li huma regolati mir-Regolamenti Internazzjonali tat-Traffiku fl-Armi (ITAR), ikkuntattjana permezz soc_tech@microsemi.com. Alternattivament, fi ħdan il-Każijiet Tiegħi, agħżel Iva fil-lista drop-down ITAR. Għal lista kompluta ta' Microsemi FPGAs regolati mill-ITAR, żur l-ITAR web paġna.

Kwartieri Ġenerali Korporattivi Microsemi
One Enterprise, Aliso Viejo,
CA 92656 USA
Fl-Istati Uniti: +1 (800)
713-4113 Barra l
L-Istati Uniti: +1 949-380-6100
Bejgħ: +1 949-380-6136
Fax: +1 949-215-4996
E-mail: sales.support@microsemi.com
© 2016 Microsemi Corporation.
Id-drittijiet kollha riżervati. Microsemi u l-logo Microsemi huma trademarks ta’ Microsemi Corporation.
It-trademarks u l-marki tas-servizz l-oħra kollha huma l-proprjetà tas-sidien rispettivi tagħhom.

Microsemi Corporation (Nasdaq: MSCC) toffri portafoll komprensiv ta 'soluzzjonijiet ta' semikondutturi u sistemi għal komunikazzjonijiet, difiża u sigurtà, swieq aerospazjali u industrijali. Il-prodotti jinkludu ċirkwiti integrati ta' sinjal imħallat Analog ta' prestazzjoni għolja u mwebbsa bir-radjazzjoni, FPGAs, SoCs u ASICs; prodotti għall-ġestjoni tal-enerġija; apparati ta 'ħin u sinkronizzazzjoni u soluzzjonijiet ta' ħin preċiżi, li jistabbilixxu l-istandard tad-dinja għall-ħin; Tagħmir għall-ipproċessar tal-vuċi; Soluzzjonijiet RF; komponenti diskreti; ħażna ta 'intrapriżi u soluzzjonijiet ta' komunikazzjoni, teknoloġiji ta 'sigurtà u anti-t skalabbliamper prodotti; Soluzzjonijiet Ethernet; Power-over-Ethernet ICs u midspans; kif ukoll kapaċitajiet u servizzi tad-disinn apposta. Microsemi għandha kwartjieri ġenerali f'Aliso Viejo, Calif, u għandha madwar 4,800 impjegat globalment. Tgħallem aktar fuq www.microsemi.com.

Microsemi ma tagħmel l-ebda garanzija, rappreżentazzjoni, jew garanzija dwar l-informazzjoni li tinsab hawnhekk jew l-adegwatezza tal-prodotti u s-servizzi tagħha għal xi skop partikolari, u lanqas Microsemi ma tassumi l-ebda responsabbiltà tkun xi tkun li tirriżulta mill-applikazzjoni jew l-użu ta 'kwalunkwe prodott jew ċirkwit. Il-prodotti mibjugħa hawn taħt u kwalunkwe prodott ieħor mibjugħ minn Microsemi kienu soġġetti għal ttestjar limitat u m'għandhomx jintużaw flimkien ma 'tagħmir jew applikazzjonijiet kritiċi għall-missjoni. Kwalunkwe speċifikazzjonijiet tal-prestazzjoni huma maħsuba li huma affidabbli iżda mhumiex verifikati, u x-Xerrej għandu jwettaq u jlesti l-prestazzjoni kollha u l-ittestjar ieħor tal-prodotti, waħdu u flimkien ma ', jew installati fi kwalunkwe prodott finali. Ix-xerrej m'għandux jiddependi fuq xi speċifikazzjonijiet jew parametri ta' dejta u prestazzjoni pprovduti minn Microsemi. Hija r-responsabbiltà tax-Xerrej li jiddetermina b'mod indipendenti l-adegwatezza ta' kwalunkwe prodott u li jittestja u jivverifika l-istess. L-informazzjoni pprovduta minn Microsemi hawn taħt hija pprovduta "kif inhi, fejn hija" u bid-difetti kollha, u r-riskju kollu assoċjat ma 'din l-informazzjoni huwa kompletament max-Xerrej. Microsemi ma tagħti, b'mod espliċitu jew impliċitu, lil xi parti xi drittijiet ta' privattiva, liċenzji, jew kwalunkwe dritt ieħor ta' PI, kemm jekk fir-rigward ta' tali informazzjoni nnifisha jew kwalunkwe ħaġa deskritta minn tali informazzjoni. L-informazzjoni pprovduta f'dan id-dokument hija proprjetarja ta' Microsemi, u Microsemi tirriżerva d-dritt li tagħmel kwalunkwe tibdil fl-informazzjoni f'dan id-dokument jew fi kwalunkwe prodott u servizz fi kwalunkwe ħin mingħajr avviż.

Dokumenti / Riżorsi

Microsemi SmartFusion2 SoC FPGA Code Shadowing minn SPI Flash għal Memorja DDR [pdfManwal tas-Sid SmartFusion2 SoC FPGA Code Shadowing minn SPI Flash għal DDR Memory, SmartFusion2 SoC, FPGA Code Shadowing minn SPI Flash għal DDR Memory, Flash għal DDR Memory

Referenzi

• Manwal għall-Utent