Conteúdo esconder
1 Sombreamento de código Microsemi SmartFusion2 SoC FPGA de SPI Flash para memória DDR
2 Prefácio
3 SmartFusion2 SoC FPGA – Code Shadowing de SPI Flash para memória DDR
3.1 Introdução
4 Apêndice: Configurações DDR3
5 Apêndice: Gerando Bin Executável File
6 Histórico de revisão
7 Suporte ao produto
7.1 Suporte Técnico
8 Documentos / Recursos
8.1 Referências
9 Postagens relacionadas

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-Memory-DDR-logotipo

Sombreamento de código Microsemi SmartFusion2 SoC FPGA de SPI Flash para memória DDR

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-product-iamge

Prefácio

Propósito
Esta demonstração é para dispositivos de matriz de portas programáveis ​​em campo (FPGA) SmartFusion®2 system-on-chip (SoC). Ele fornece instruções sobre como usar o projeto de referência correspondente.

Público-alvo
Este guia de demonstração destina-se a:

  • projetistas de FPGA
  • designers incorporados
  • Designers de nível de sistema

Referências
Veja o seguinte web página para obter uma lista completa e atualizada da documentação do dispositivo SmartFusion2:
http://www.microsemi.com/products/fpga-soc/soc-fpga/smartfusion2#documentation

Os seguintes documentos são referidos neste guia de demonstração.

  • UG0331: Guia do usuário do subsistema de microcontrolador SmartFusion2
  • Guia do usuário do integrador de sistemas SmartFusion2

SmartFusion2 SoC FPGA – Code Shadowing de SPI Flash para memória DDR

Introdução

Este design de demonstração mostra os recursos do dispositivo SmartFusion2 SoC FPGA para sombreamento de código do dispositivo de memória flash de interface periférica serial (SPI) para memória de acesso aleatório dinâmico (SDRAM) síncrona de taxa de dados dupla (DDR) e execução do código de DDR SDRAM.
A Figura 1 mostra o diagrama de blocos de nível superior para sombreamento de código do dispositivo flash SPI para a memória DDR.

Figura 1 • Diagrama de blocos de nível superior

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-01

O code shadowing é um método de inicialização usado para executar uma imagem de memórias externas, mais rápidas e voláteis (DRAM). É o processo de copiar o código da memória não volátil para a memória volátil para execução.

O sombreamento de código é necessário quando a memória não volátil associada a um processador não suporta acesso aleatório ao código para execução no local ou quando há memória de acesso aleatório não volátil insuficiente. Em aplicativos de desempenho crítico, a velocidade de execução pode ser melhorada pelo code shadowing, onde o código é copiado para RAM de maior rendimento para uma execução mais rápida.

As memórias SDRAM de taxa de dados única (SDR)/DDR são usadas em aplicativos que possuem uma imagem executável de aplicativo grande e exigem maior desempenho. Normalmente, as grandes imagens executáveis ​​são armazenadas em memória não volátil, como flash NAND ou flash SPI, e copiadas para memória volátil, como memória SDR/DDR SDRAM, na inicialização para execução.

Os dispositivos SmartFusion2 SoC FPGA integram malha FPGA baseada em flash de quarta geração, um processador ARM® Cortex®-M3 e interfaces de comunicação de alto desempenho em um único chip. Os controladores de memória de alta velocidade nos dispositivos SmartFusion2 SoC FPGA são usados ​​para fazer interface com as memórias DDR2/DDR3/LPDDR externas. As memórias DDR2/DDR3 podem operar a uma velocidade máxima de 333 MHz. O processador Cortex-M3 pode executar instruções diretamente da memória DDR externa por meio do subsistema de microcontrolador (MSS) DDR (MDDR). O controlador de cache FPGA e a ponte MSS DDR controlam o fluxo de dados para um melhor desempenho.

Projeto Requisitos
A Tabela 1 mostra os requisitos de design para esta demonstração.

Tabela 1 • Requisitos de Projeto

Requisitos de projeto Descrição
Requisitos de hardware
Kit de desenvolvimento avançado SmartFusion2:
• Adaptador de 12 V
• FlashPro5
• Cabo USB USB A para Mini – B		 Rev A ou posterior
Desktop ou laptop Sistema operacional Windows XP SP2 – 32/64 bits Sistema operacional Windows 7 – 32/64 bits
Requisitos de software
Libero® System-on-Chip (SoC) v11.7
Software de programação FlashPro v11.7
SoftConsole v3.4SP1*
Drivers de PC Drivers USB para UART
Cliente Microsoft .NET Framework 4 para iniciar a GUI de demonstração _
Observação: *Para este tutorial, o SoftConsole v3.4 SP1 é usado. Para usar o SoftConsole v4.0, consulte o TU0546: SoftConsole Tutorial v4.0 e Libero SoC v11.7.

Projeto de Demonstração
Introdução
O projeto de demonstração files estão disponíveis para download no seguinte caminho no Micro semi website:
http://soc.microsemi.com/download/rsc/?f=m2s_dg0386_liberov11p7_df

O projeto de demonstração files incluem:

  • Projeto Libero SoC
  • programação STAPL files
  • GUI executável
  • Sampimagens do aplicativo
  • Scripts do vinculador
  • Configuração DDR files
  • Leia-me.txt file

Veja o leiame.txt file fornecido no projeto files para a estrutura completa de diretórios.

Descrição
Este design de demonstração implementa a técnica de sombreamento de código para inicializar a imagem do aplicativo a partir da memória DDR. Este design também fornece interface de host sobre receptor/transmissor assíncrono/síncrono universal multimodo SmartFusion2 SoC FPGA (MMUART) para carregar a imagem executável do aplicativo de destino no flash SPI conectado à interface MSS SPI0.
O sombreamento de código é implementado nos dois métodos a seguir:

  1. Multi-stagO método de processo de inicialização usando o processador Cortex-M3
  2. Método de mecanismo de inicialização de hardware usando a estrutura FPGA

Multi-Stage Método de processo de inicialização
A imagem do aplicativo é executada a partir de memórias DDR externas nas duas inicialização seguintestagé:

  • O processador Cortex-M3 inicializa o carregador de inicialização suave a partir da memória não volátil incorporada (eNVM), que realiza a transferência da imagem do código do dispositivo flash SPI para a memória DDR.
  • O processador Cortex-M3 inicializa a imagem do aplicativo a partir da memória DDR.

Este design implementa um programa bootloader para carregar a imagem executável do aplicativo de destino do dispositivo flash SPI para a memória DDR para execução. O programa bootloader em execução no eNVM salta para o aplicativo de destino armazenado na memória DDR depois que a imagem do aplicativo de destino é copiada para a memória DDR.
A Figura 2 mostra o diagrama de blocos detalhado do design de demonstração.

Figura 2 • Sombreamento de Código – Multi Stage Diagrama de blocos de demonstração do processo de inicialização

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-02

O MDDR está configurado para DDR3 operar a 320 MHz. “Apêndice: Configurações DDR3” na página 22 mostra as definições de configuração DDR3. O DDR é configurado antes de executar o código principal do aplicativo.

Carregador de inicialização
O bootloader executa as seguintes operações:

  1. Copiando a imagem do aplicativo de destino da memória flash SPI para a memória DDR.
  2. Remapeando o endereço inicial da memória DDR de 0xA0000000 para 0x00000000 configurando o registro do sistema DDR_CR.
  3. Inicializando o ponteiro de pilha do processador Cortex-M3 de acordo com o aplicativo de destino. A primeira localização da tabela de vetores do aplicativo de destino contém o valor do ponteiro de pilha. A tabela de vetores da aplicação alvo está disponível a partir do endereço 0x00000000.
  4. Carregar o contador do programa (PC) para redefinir o manipulador do aplicativo de destino para executar a imagem do aplicativo de destino a partir da memória DDR. O manipulador de redefinição do aplicativo de destino está disponível na tabela de vetores no endereço 0x00000004.
    A Figura 3 mostra o design de demonstração.
    Figura 3 • Fluxo de projeto para Multi-Stage Método de processo de inicialização
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-03

Método de mecanismo de inicialização de hardware
Neste método, o Cortex-M3 inicializa diretamente a imagem do aplicativo alvo a partir de memórias DDR externas. O mecanismo de inicialização de hardware copia a imagem do aplicativo do dispositivo flash SPI para a memória DDR, antes de liberar a reinicialização do processador Cortex-M3. Após liberar o reset, o processador Cortex-M3 inicializa diretamente da memória DDR. Este método requer menos tempo de inicialização do que multi-stage processo de inicialização, pois evita múltiplas inicializaçõestages e copia a imagem do aplicativo para a memória DDR em menos tempo.

Este design de demonstração implementa a lógica do mecanismo de inicialização na estrutura FPGA para copiar a imagem executável do aplicativo de destino do flash SPI para a memória DDR para execução. Este design também implementa o carregador flash SPI, que pode ser executado pelo processador Cortex-M3 para carregar a imagem executável do aplicativo de destino no dispositivo flash SPI usando a interface host fornecida sobre SmartFusion2 SoC FPGA MMUART_0. A chave DIP1 no kit de desenvolvimento avançado SmartFusion2 pode ser usada para selecionar se deseja programar o dispositivo flash SPI ou executar o código da memória DDR.

Se o aplicativo de destino executável estiver disponível no dispositivo flash SPI, o sombreamento de código do dispositivo flash SPI para a memória DDR será iniciado na inicialização do dispositivo. O mecanismo de inicialização inicializa o MDDR, copia a imagem do dispositivo flash SPI para a memória DDR e remapeia o espaço de memória DDR para 0x00000000, mantendo o processador Cortex-M3 reiniciado. Depois que o mecanismo de inicialização libera a redefinição do Cortex-M3, o Cortex-M3 executa o aplicativo de destino a partir da memória DDR.

O FIC_0 é configurado no modo Slave para acessar o MSS SPI_0 do mestre AHB da estrutura FPGA. A interface MDDR AXI (DDR_FIC) está habilitada para acessar a memória DDR do mestre AXI da estrutura FPGA.

A Figura 4 mostra o diagrama de blocos detalhado do design de demonstração.
Figura 4 • Code Shadowing – Diagrama de blocos de demonstração do mecanismo de inicialização de hardware

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-04

Mecanismo de inicialização
Esta é a maior parte da demonstração de code shadowing que copia a imagem do aplicativo do dispositivo flash SPI para a memória DDR. O mecanismo de inicialização executa as seguintes operações:

  1. Inicializando MDDR para acesso DDR3 a 320 MHz mantendo o processador Cortex-M3 em reset.
  2. Copiar a imagem do aplicativo de destino do dispositivo de memória flash SPI para a memória DDR usando o mestre AXI na estrutura FPGA por meio da interface MDDR AXI.
  3. Remapeando o endereço inicial da memória DDR de 0xA0000000 para 0x00000000 gravando no registro do sistema DDR_CR.
  4. Liberando reset para processador Cortex-M3 para inicializar a partir da memória DDR.

A Figura 5 mostra o fluxo de design de demonstração.
Figura 5 • Diagrama de blocos de nível superior

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-05

Figura 6 • Fluxo de projeto para método de mecanismo de inicialização de hardware

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-06

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-07

Criando imagem de aplicativo de destino para memória DDR
Uma imagem que possa ser executada a partir da memória DDR é necessária para executar a demonstração. Use a descrição do vinculador “production-execute-in-place-externalDDR.ld” file que está incluído no design files para construir a imagem do aplicativo. A descrição do vinculador file define o endereço inicial da memória DDR como 0x00000000, pois o bootloader/mecanismo de inicialização executa o remapeamento da memória DDR de 0xA0000000 para 0x00000000. O script do vinculador cria uma imagem do aplicativo com instruções, dados e seções BSS na memória cujo endereço inicial é 0x00000000. Uma simples imagem de aplicativo de geração de interrupção baseada em diodo emissor de luz (LED) piscando, temporizador e interruptor file é fornecido para esta demonstração.

Carregador Flash SPI
O carregador flash SPI é implementado para carregar a memória flash SPI integrada com a imagem executável do aplicativo de destino do PC host por meio da interface MMUART_0. O processador Cortex-M3 cria um buffer para os dados que chegam pela interface MMUART_0 e inicia o DMA periférico (PDMA) para gravar os dados armazenados em buffer no flash SPI por meio do MSS_SPI0.

Executando a demonstração
A demonstração mostra como carregar a imagem do aplicativo no flash SPI e executar essa imagem do aplicativo a partir de memórias DDR externas. Ele fornece um example imagem do aplicativo “sample_image_DDR3.bin”. Esta imagem mostra as mensagens de boas-vindas e a mensagem de interrupção do temporizador no console serial e pisca de LED1 a LED8 no SmartFusion2 Advanced Development Kit. Para ver as mensagens de interrupção GPIO no console serial, pressione o botão SW2 ou SW3.

Configurando o Design de Demonstração
As etapas a seguir descrevem como configurar a demonstração da placa SmartFusion2 Advanced Development Kit:

  1. Conecte o PC host ao conector J33 usando o cabo USB A para mini-B. Os drivers da ponte USB para UART são detectados automaticamente. Verifique se a detecção é feita no gerenciador de dispositivos conforme mostra a Figura 7.
  2. Se os drivers USB não forem detectados automaticamente, instale o driver USB.
  3. Para comunicação de terminal serial através do cabo mini USB FTDI, instale o driver FTDI D2XX. Baixe os drivers e o guia de instalação em:
    http://www.microsemi.com/soc/documents/CDM_2.08.24_WHQL_Certified.zip.
    Figura 7 • Drivers de ponte USB para UART
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-08
  4. Conecte os jumpers na placa do kit de desenvolvimento avançado SmartFusion2, conforme mostrado na Tabela 2.
    Cuidado: DESLIGUE o interruptor da fonte de alimentação SW7 enquanto conecta os jumpers.
    Tabela 2 • Configurações de jumper do kit de desenvolvimento avançado SmartFusion2
    Pulôver Alfinete (de) Fixar (Para) Comentários
    J116, J353, J354, J54 1 2 Estas são as configurações de jumper padrão da placa do kit de desenvolvimento avançado. Certifique-se de que esses jumpers estejam configurados adequadamente.
    J123 2 3
    J124, J121, J32 1 2 JTAG programação através de FTDI
    J118,J119 1 2 Programando Flash SPI
  5. No kit de desenvolvimento avançado SmartFusion2, conecte a fonte de alimentação ao conector J42.
    A Figura 8 mostra a configuração da placa para executar o code shadowing do flash SPI para a demonstração DDR3 no SmartFusion2 Advanced Development Kit.
    Figura 8 • Configuração do kit de desenvolvimento avançado SmartFusion2
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-09

GUI de demonstração do SPI Flash Loader e Code Shadowing
A GUI é necessária para executar a demonstração de sombreamento de código. SPI Flash Loader e Code Shadowing Demo GUI é uma interface gráfica de usuário simples que é executada no PC host para programar o flash SPI e executa a demonstração de code shadowing no SmartFusion2 Advanced Development Kit. UART é um protocolo de comunicação entre o PC host e o SmartFusion2 Advanced Development Kit. Ele também fornece a seção Console serial para imprimir as mensagens de depuração recebidas do aplicativo pela interface UART.
A Figura 9 mostra o SPI Flash Loader e a janela de demonstração do Code Shadowing.
Figura 9 • Janela de demonstração do SPI Flash Loader e Code Shadowing

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-10

A GUI suporta os seguintes recursos:

  • Programa SPI Flash: Programa a imagem file no flash SPI.
  • Sombreamento de programa e código de SPI Flash para DDR: programa a imagem file no flash SPI, copia-o para a memória DDR e inicializa a imagem a partir da memória DDR.
  • Sombreamento de programa e código de SPI Flash para SDR: programa a imagem file no flash SPI, copia-o para a memória SDR e inicializa a imagem a partir da memória SDR.
  • Code Shadowing para DDR: copia a imagem existente file do flash SPI para a memória DDR e inicializa a imagem a partir da memória DDR.
  • Code Shadowing para SDR: copia a imagem existente file do flash SPI para a memória SDR e inicializa a imagem a partir da memória SDR. Clique em Ajuda para obter mais informações sobre a GUI.

Executando o design de demonstração para Multi-Stage Método de processo de inicialização
As etapas a seguir descrevem como executar o design de demonstração para multi-stagMétodo de processo de inicialização:

  1. Ligue o interruptor da fonte de alimentação, SW7.
  2. Programe o dispositivo SmarFusion2 SoC FPGA com a programação file fornecido no projeto files (SF2_CodeShadowing_DDR3_DF\Programação Files\MultiStageBoot_meothod\CodeShadowing_top.stp usando o software de design FlashPro).
  3. Inicie o executável SPI Flash Loader e Code Shadowing Demo GUI file disponível no projeto files (SF2_CodeShadowing_DDR3_DF\GUI Executable\SF2_FlashLoader.exe).
  4. Selecione a porta COM apropriada (para a qual os drivers USB serial estão apontados) na lista suspensa Porta COM.
  5. Clique em Conectar. Após estabelecer a conexão, Conectar muda para Desconectar.
  6. Clique em Procurar para selecionar o exampimagem executável de destino file fornecido com o desenho files
    (SF2_CodeShadowing_DDR3_DF/Sampimagens do aplicativoample_image_DDR3.bin).
    Observação: Para gerar o bin de imagens do aplicativo file, consulte “Apêndice: Gerando Bin Executável File” na página 25.
  7. Mantenha o endereço inicial da memória flash SPI como padrão em 0x00000000.
  8. Selecione a opção Programa e código de sombra de SPI Flash para DDR.
  9. Clique em Iniciar conforme mostrado na Figura 10 para carregar a imagem executável no flash SPI e no code shadowing da memória DDR.
    Figura 10 • Iniciando a demonstração
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-11
  10. Se o dispositivo SmartFusion2 SoC FPGA estiver programado com um STAPL file nos quais o MDDR não está configurado para memória DDR então mostra uma mensagem de erro, conforme mostrado na Figura 11.
    Figura 11 • Mensagem de dispositivo ou opção errada
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-12
  11. A seção Serial Console na GUI mostra as mensagens de depuração e inicia a programação do flash SPI ao apagar com êxito o flash SPI. A Figura 12 mostra o status da gravação flash SPI
    Figura 12 • Carregamento de Flash
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-13
  12. Ao programar o flash SPI com sucesso, o bootloader em execução no SmartFusion2 SoC FPGA copia a imagem do aplicativo do flash SPI para a memória DDR e inicializa a imagem do aplicativo. Se a imagem fornecida forample_image_DDR3.bin é selecionado, o console serial mostra as mensagens de boas-vindas, mensagens de interrupção do switch e mensagens de interrupção do temporizador, conforme mostrado na Figura 13 na página 18 e na Figura 14 na página 18. Um padrão de LED em execução é exibido em LED1 a LED8 no SmartFusion2 Advanced Development Kit.
  13. Pressione os interruptores SW2 e SW3 para ver mensagens de interrupção no console serial.
    Figura 13 • Executando a imagem do aplicativo de destino a partir da memória DDR3
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-14Figura 14 • Temporizador e mensagens de interrupção no console serial
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-15

Executando o design do método do mecanismo de inicialização de hardware
As etapas a seguir descrevem como executar o design do método do mecanismo de inicialização de hardware:

  1. Ligue o interruptor da fonte de alimentação, SW7.
  2. Programe o dispositivo SmarFusion2 SoC FPGA com a programação file fornecido no projeto files (SF2_CodeShadowing_DDR3_DF\Programação
    Files\HWBootEngine_method\CodeShadowing_Fabric.stp usando o software de design FlashPro).
  3. Para programar o SPI Flash coloque a chave DIP SW5-1 na posição ON. Esta seleção permite inicializar o Cortex-M3 a partir do eNVM. Pressione SW6 para reiniciar o dispositivo SmartFusion2.
  4. Inicie o executável SPI Flash Loader e Code Shadowing Demo GUI file disponível no projeto files (SF2_CodeShadowing_DDR3_DF\GUI Executable\SF2_FlashLoader.exe).
  5. Selecione a porta COM apropriada (para a qual os drivers USB serial estão apontados) na lista suspensa Porta COM.
  6. Clique em Conectar. Após estabelecer a conexão, Conectar muda para Desconectar.
  7. Clique em Procurar para selecionar o exampimagem executável de destino file fornecido com o desenho files
    (SF2_CodeShadowing_DDR3_DF/Sampimagens do aplicativoample_image_DDR3.bin).
    Observação: Para gerar o bin de imagens do aplicativo file, consulte “Apêndice: Gerando Bin Executável File” na página 25.
  8. Selecione a opção Hardware Boot Engine no método Code Shadowing.
  9. Selecione a opção Programa SPI Flash no menu Opções.
  10. Clique em Iniciar, conforme mostrado na Figura 15 para carregar a imagem executável no flash SPI.
    Figura 15 • Iniciando a demonstração
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-16
  11. A seção Serial Console na GUI mostra as mensagens de depuração e o status da gravação flash SPI, conforme mostrado na Figura 16.
    Figura 16 • Carregamento de Flash
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-17
  12. Após programar o flash SPI com sucesso, mude a chave DIP SW5-1 para a posição OFF. Esta seleção permite inicializar o processador Cortex-M3 a partir da memória DDR.
  13. Pressione SW6 para reiniciar o dispositivo SmartFusion2. O mecanismo de inicialização copia a imagem do aplicativo do flash SPI para a memória DDR e libera a redefinição para Cortex-M3, que inicializa a imagem do aplicativo a partir da memória DDR. Se a imagem fornecida “sample_image_DDR3.bin” é carregado no flash SPI, o console serial mostra as mensagens de boas-vindas, interrupção do switch (pressione SW2 ou SW3) e mensagens de interrupção do temporizador conforme mostrado na Figura 17 e um padrão de LED em execução é exibido em LED1 a LED8 no SmartFusion2 Advanced Kit de desenvolvimento.
    Figura 17 • Executando a imagem do aplicativo de destino a partir da memória DDR3
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-18

Conclusão
Esta demonstração mostra a capacidade do dispositivo SmartFusion2 SoC FPGA de fazer interface com a memória DDR e executar a imagem executável da memória DDR, sombreando o código do dispositivo de memória flash SPI. Ele também mostra dois métodos de implementação de code shadowing no dispositivo SmartFusion2.

Apêndice: Configurações DDR3

As figuras a seguir mostram as definições de configuração DDR3.
Figura 18 • Configurações gerais de configuração DDR

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-19

Figura 19 • Configurações de inicialização de memória DDR

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-20

Figura 20 • Configurações de temporização da memória DDR

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-21

Apêndice: Gerando Bin Executável File

A lixeira executável file é necessário programar o flash SPI para executar a demonstração de sombreamento de código. Para gerar o bin executável file de “sample_image_DDR3” Soft Console, execute as seguintes etapas:

  1. Crie o projeto do Soft Console com o script do vinculador DDR de produção-execute-no-local-externo.
  2. Adicione o caminho de instalação do Soft Console, por exemploamparquivo, C:\Microsemi\Libero_v11.7\SoftConsole\Sourcery-G++\bin, para as 'Variáveis ​​de Ambiente' conforme mostrado na Figura 21.
    Figura 21 • Adicionando caminho de instalação do Soft Console
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-22
  3. Clique duas vezes no lote file Bin-File-Generator.bat localizado em:
    SoftConsole/CodeShadowing_MSS_CM3/Samppasta le_image_DDR3, conforme mostrado na Figura 22.
    Figura 22 • Caixa File Gerador
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-23
  4. A Caixa-File-Generator cria sample_image_DDR3.bin file.

Histórico de revisão

A tabela a seguir mostra as alterações importantes feitas neste documento para cada revisão.

Revisão Mudanças
Revisão 7
(Março de 2016)		 Atualizado o documento para a versão do software Libero SoC v11.7 (SAR 77816).
Revisão 6
(Outubro de 2015)		 Atualizado o documento para a versão do software Libero SoC v11.6 (SAR 72424).
Revisão 5
(Setembro de 2014)		 Atualizado o documento para a versão do software Libero SoC v11.4 (SAR 60592).
Revisão 4
(Maio de 2014)		 Atualizado o documento para a versão do software Libero SoC 11.3 (SAR 56851).
Revisão 3
(Dezembro de 2013)		 Atualizado o documento para a versão do software Libero SoC v11.2 (SAR 53019).
Revisão 2
(Maio de 2013)		 Atualizado o documento para a versão do software Libero SoC v11.0 (SAR 47552).
Revisão 1
(Março de 2013)		 Atualizado o documento para a versão do software Libero SoC v11.0 beta SP1 (SAR 45068).

Suporte ao produto

O Microsemi SoC Products Group apóia seus produtos com vários serviços de suporte, incluindo Atendimento ao Cliente, Centro de Suporte Técnico ao Cliente, um website, correio eletrônico e escritórios de vendas em todo o mundo. Este apêndice contém informações sobre como entrar em contato com o Microsemi SoC Products Group e como usar esses serviços de suporte.

Atendimento ao Cliente
Entre em contato com o Atendimento ao cliente para obter suporte não técnico ao produto, como preços de produtos, atualizações de produtos, informações de atualização, status do pedido e autorização.

  • Da América do Norte, ligue para 800.262.1060
  • Do resto do mundo, ligue para 650.318.4460
  • Fax, de qualquer lugar do mundo, 408.643.6913

Centro de Suporte Técnico ao Cliente
O Microsemi SoC Products Group equipa seu Centro de Suporte Técnico ao Cliente com engenheiros altamente qualificados que podem ajudar a responder às suas perguntas de hardware, software e design sobre os produtos Microsemi SoC. O Centro de Suporte Técnico ao Cliente gasta muito tempo criando notas de aplicação, respostas a perguntas comuns sobre o ciclo de projeto, documentação de problemas conhecidos e várias perguntas frequentes. Portanto, antes de entrar em contato conosco, visite nossos recursos on-line. É muito provável que já tenhamos respondido às suas perguntas.

Suporte Técnico

Para suporte de produtos Microsemi SoC, visite
http://www.microsemi.com/products/fpga-soc/design-support/fpga-soc-support.

Website
Você pode navegar por uma variedade de informações técnicas e não técnicas na página inicial do Microsemi SoC Products Group, em http://www.microsemi.com/products/fpga-soc/fpga-and-soc.

Entrando em contato com o Centro de Suporte Técnico ao Cliente
Engenheiros altamente qualificados trabalham no Centro de Suporte Técnico. O Centro de Suporte Técnico pode ser contatado por e-mail ou através do Microsemi SoC Products Group website.

E-mail
Você pode enviar suas perguntas técnicas para nosso endereço de e-mail e receber respostas por e-mail, fax ou telefone. Além disso, se você tiver problemas de design, pode enviar seu design por e-mail files para receber assistência. Monitoramos constantemente a conta de e-mail ao longo do dia. Ao nos enviar sua solicitação, certifique-se de incluir seu nome completo, nome da empresa e suas informações de contato para um processamento eficiente de sua solicitação.
O endereço de e-mail do suporte técnico é soc_tech@microsemi.com.

Meus Casos
Os clientes do Microsemi SoC Products Group podem enviar e rastrear casos técnicos on-line acessando Meus casos.

Fora dos EUA
Os clientes que precisam de assistência fora dos fusos horários dos EUA podem entrar em contato com o suporte técnico por e-mail (soc_tech@microsemi.com) ou entre em contato com um escritório de vendas local. Visite Sobre nós para listas de escritórios de vendas e contatos corporativos.

Suporte Técnico ITAR
Para suporte técnico em RH e RT FPGAs que são regulamentados pelo International Traffic in Arms Regulations (ITAR), entre em contato conosco via soc_tech@microsemi.com. Como alternativa, em Meus casos, selecione Sim na lista suspensa ITAR. Para obter uma lista completa de Microsemi FPGAs regulamentados pelo ITAR, visite o ITAR web página.

Sede Corporativa da Microsemi
Uma Empresa, Aliso Velho,
CA 92656 EUA
Nos EUA: +1 (800)
713-4113 Fora do
EUA: +1 949-380-6100
Vendas: +1 949-380-6136
Fax: +1 949-215-4996
E-mail: sales.support@microsemi.com
© 2016 Microsemi Corporation.
Todos os direitos reservados. Microsemi e o logotipo Microsemi são marcas comerciais da Microsemi Corporation.
Todas as outras marcas comerciais e marcas de serviço são de propriedade de seus respectivos proprietários.

A Microsemi Corporation (Nasdaq: MSCC) oferece um portfólio abrangente de soluções de semicondutores e sistemas para os mercados de comunicações, defesa e segurança, aeroespacial e industrial. Os produtos incluem circuitos integrados analógicos de sinais mistos de alto desempenho e resistentes à radiação, FPGAs, SoCs e ASICs; produtos de gerenciamento de energia; dispositivos de cronometragem e sincronização e soluções de tempo precisas, estabelecendo o padrão mundial de tempo; dispositivos de processamento de voz; Soluções de RF; componentes discretos; soluções empresariais de armazenamento e comunicação, tecnologias de segurança e anti-t escalonáveisampoutros produtos; Soluções Ethernet; ICs e midspans Power-over-Ethernet; bem como recursos e serviços de design personalizado. A Microsemi está sediada em Aliso Viejo, Califórnia, e possui aproximadamente 4,800 funcionários em todo o mundo. Saiba mais em www.microsemi.com.

A Microsemi não oferece nenhuma garantia, representação ou garantia em relação às informações aqui contidas ou a adequação de seus produtos e serviços para qualquer finalidade específica, nem assume qualquer responsabilidade decorrente da aplicação ou uso de qualquer produto ou circuito. Os produtos vendidos abaixo e quaisquer outros produtos vendidos pela Microsemi foram sujeitos a testes limitados e não devem ser usados ​​em conjunto com equipamentos ou aplicativos de missão crítica. Todas as especificações de desempenho são consideradas confiáveis, mas não são verificadas, e o Comprador deve conduzir e concluir todos os testes de desempenho e outros dos produtos, sozinhos e em conjunto com ou instalados em quaisquer produtos finais. O Comprador não deve confiar em quaisquer dados e especificações de desempenho ou parâmetros fornecidos pela Microsemi. É responsabilidade do Comprador determinar independentemente a adequação de quaisquer produtos e testar e verificar os mesmos. As informações fornecidas pela Microsemi neste instrumento são fornecidas “como estão, onde estão” e com todas as falhas, e todo o risco associado a tais informações é inteiramente do Comprador. A Microsemi não concede, explícita ou implicitamente, a qualquer parte quaisquer direitos de patente, licenças ou quaisquer outros direitos de PI, seja com relação a tais informações em si ou qualquer coisa descrita por tais informações. As informações fornecidas neste documento são de propriedade da Microsemi, e a Microsemi se reserva o direito de fazer quaisquer alterações nas informações contidas neste documento ou em quaisquer produtos e serviços a qualquer momento, sem aviso prévio.

Documentos / Recursos

Sombreamento de código Microsemi SmartFusion2 SoC FPGA de SPI Flash para memória DDR [pdf] Manual do Proprietário
SmartFusion2 SoC FPGA Code Shadowing de SPI Flash para memória DDR, SmartFusion2 SoC, FPGA Code Shadowing de SPI Flash para memória DDR, Flash para memória DDR

Referências

Postagens relacionadas

Deixe um comentário

Seu endereço de e-mail não será publicado. Os campos obrigatórios estão marcados *