Microsemi SmartFusion2 SoC FPGA kodea itzaltzea SPI Flashetik DDR memoriara

Hitzaurrea

Helburua
Demo hau SmartFusion®2 system-on-chip (SoC) eremuko ate programagarria (FPGA) gailuetarako da. Dagokion erreferentzia-diseinua erabiltzeko argibideak ematen ditu.

Aurreikusitako publikoa
Demo gida hau honetarako zuzenduta dago:

• FPGA diseinatzaileak
• Txertaturiko diseinatzaileak
• Sistema-mailako diseinatzaileak

Erreferentziak
Ikusi hurrengoa web SmartFusion2 gailuaren dokumentazioaren zerrenda osoa eta eguneratua lortzeko orria:
http://www.microsemi.com/products/fpga-soc/soc-fpga/smartfusion2#documentation

Dokumentu hauek demo gida honetan aipatzen dira.

• UG0331: SmartFusion2 Mikrokontrolagailuen Azpisistemaren Erabiltzailearen Gida
• SmartFusion2 System Builder erabiltzailearen gida

SmartFusion2 SoC FPGA - Code Shadowing SPI Flashetik DDR memoriara

Sarrera

Demo diseinu honek SmartFusion2 SoC FPGA gailuaren gaitasunak erakusten ditu serieko interfaze periferikotik (SPI) flash memoria gailutik datu-tasa bikoitzeko (DDR) ausazko sarbide memoria dinamiko sinkronikorako (SDRAM) eta kodea DDR SDRAMetik exekutatzeko.
1. irudiak SPI flash gailutik DDR memoriarako kodea itzaltzeko goi-mailako bloke-diagrama erakusten du.

1. irudia • Goi-mailako bloke-diagrama

Code shadowing abiarazte-metodo bat da, kanpoko memoria, azkarrago eta lurrunkorretatik (DRAM) irudi bat exekutatzeko erabiltzen dena. Kodea memoria ez lurrunkorretik memoria lurrunkorra exekutatzeko kopiatzeko prozesua da.

Kodearen itzala behar da prozesadore bati lotutako memoria ez-hegazkorrak tokian bertan exekutatzeko kodea ausazko sarbidea onartzen ez duenean edo ausazko sarbide-memoria ez-hegazkorra ez dagoenean. Errendimendu kritikoko aplikazioetan, exekuzio-abiadura hobetu daiteke kodearen itzalaren bidez, non kodea abiadura handiagoko RAM batera kopiatzen den exekuzio azkarrago egiteko.

Datu-tasa bakarra (SDR)/DDR SDRAM memoriak aplikazioen irudi exekutagarri handia duten eta errendimendu handiagoa behar duten aplikazioetan erabiltzen dira. Normalean, irudi exekutagarri handiak memoria ez lurrunkorrean gordetzen dira, hala nola NAND flash edo SPI flash gisa, eta memoria lurrunkor batean kopiatzen dira, hala nola SDR/DDR SDRAM memorian, exekuzioa pizteko.

SmartFusion2 SoC FPGA gailuek laugarren belaunaldiko flashean oinarritutako FPGA ehuna, ARM® Cortex®-M3 prozesadorea eta errendimendu handiko komunikazio interfazeak integratzen dituzte txip bakarrean. SmartFusion2 SoC FPGA gailuetako abiadura handiko memoria kontrolagailuak kanpoko DDR2/DDR3/LPDDR memoriarekin interfazea egiteko erabiltzen dira. DDR2/DDR3 memoriak gehienez 333 MHz-ko abiaduran funtziona daitezke. Cortex-M3 prozesadoreak kanpoko DDR memoriatik zuzenean exekutatu ditzake argibideak mikrokontrolagailu azpisistemaren (MSS) DDR (MDDR) bidez. FPGA cache kontroladoreak eta MSS DDR zubiak datu-fluxua kudeatzen dute errendimendu hobea izateko.

Diseinua Baldintzak
1. taulak demo honen diseinu-baldintzak erakusten ditu.

1. taula • Diseinu-baldintzak

Demo Diseinua
Sarrera
Demo diseinua fileMikro erdiko hurrengo bidetik deskargatu daitezke webgunea:
http://soc.microsemi.com/download/rsc/?f=m2s_dg0386_liberov11p7_df

Demo diseinua filebesteak beste:

• Libero SoC proiektua
• STAPL programazioa files
• GUI exekutagarria
• Sample aplikazioaren irudiak
• Lokatzaileen gidoiak
• DDR konfigurazioa files
• Irakur nazazu.txt file

Ikusi readme.txt file diseinuan aurreikusitakoa files direktorioa egitura osorako.

Deskribapena
Demo diseinu honek kodea itzaltzeko teknika ezartzen du aplikazioaren irudia DDR memoriatik abiarazteko. Diseinu honek SmartFusion2 SoC FPGA modu anitzeko hartzaile/transmisore asinkrono/sinkrono unibertsalaren (MMUART) ostalari interfazea ere eskaintzen du xede aplikazioaren irudi exekutagarria MSS SPI0 interfazera konektatutako SPI flash-ean kargatzeko.
Kodearen itzala bi metodo hauetan inplementatzen da:

1. Multi-stagabio-prozesuaren metodoa Cortex-M3 prozesadorea erabiliz
2. Hardware abiarazte-motorearen metodoa FPGA ehuna erabiliz

Multi-Stage Abio-prozesuaren metodoa
Aplikazioaren irudia kanpoko DDR memoriaetatik exekutatzen da hurrengo bi abiarazteetantages:

• Cortex-M3 prozesadoreak abiarazte bigunaren kargatzailea abiarazten du memoria ez lurrunkor txertatutik (eNVM), eta horrek SPI flash gailutik DDR memoriara kode-irudiaren transferentzia egiten du.
• Cortex-M3 prozesadoreak aplikazioaren irudia DDR memoriatik abiarazten du.

Diseinu honek abio-kargatzaile programa bat ezartzen du helburuko aplikazioaren irudi exekutagarria SPI flash gailutik DDR memoriara exekutatzeko. eNVMtik exekutatzen den abio-kargagailuaren programa DDR memorian gordetako xede-aplikaziora jauzi egiten da xede-aplikazioaren irudia DDR memorian kopiatu ondoren.
2. irudiak demo diseinuaren bloke-diagrama zehatza erakusten du.

2. irudia • Code Shadowing – Multi Stage Boot Process Demo Block Diagrama

MDDR DDR3 320 MHz-n funtzionatzeko konfiguratuta dago. "Eranskina: DDR3 konfigurazioak" 22. orrialdean DDR3 konfigurazio ezarpenak erakusten ditu. DDR aplikazioaren kodea exekutatu aurretik konfiguratzen da.

Abio-kargatzailea
Abio-kargatzaileak eragiketa hauek egiten ditu:

1. Helburuko aplikazioaren irudia SPI flash memoriatik DDR memoriara kopiatzen.
2. DDR memoria hasierako helbidea 0xA0000000-tik 0x00000000-ra berriro mapatzea DDR_CR sistema-erregistroa konfiguratuz.
3. Cortex-M3 prozesadorearen pila-erakuslea hasieratzea xede aplikazioaren arabera. Helburuko aplikazio bektore-taularen lehen kokapenak pila-erakuslearen balioa dauka. Xede aplikazioaren bektore-taula eskuragarri dago 0x00000000 helbidetik hasita.
4. Programaren kontagailua (PC) kargatzen helburuko aplikazioaren kudeatzailea berrezartzeko DDR memoriatik xede aplikazioaren irudia exekutatzeko. Xede aplikazioaren berrezarri kudeatzailea 0x00000004 helbidean dago eskuragarri taula bektorialean.
   3. irudiak demoaren diseinua erakusten du.
   3. irudia • Diseinu-fluxua Multi-S-rakotage Abio-prozesuaren metodoa
   

Hardware Boot Engine metodoa
Metodo honetan, Cortex-M3-k zuzenean abiarazten du xede aplikazioaren irudia kanpoko DDR memoriaetatik. Hardware abiarazte-motoreak aplikazioaren irudia SPI flash gailutik DDR memoriara kopiatzen du, Cortex-M3 prozesadorea berrezarri aurretik. Berrezartzea askatu ondoren, Cortex-M3 prozesadorea zuzenean DDR memoriatik abiarazten da. Metodo honek abiarazte-denbora txikiagoa eskatzen du multi-s bainotagabio-prozesua hainbat abiarazte saihesten baitutages eta aplikazioaren irudia DDR memoriara kopiatzen du denbora gutxiagoan.

Demo diseinu honek abiarazte-motorearen logika ezartzen du FPGA ehunean xede aplikazioaren irudi exekutagarria SPI flashetik DDR memoriara kopiatzeko exekutatzeko. Diseinu honek SPI flash kargatzailea ere inplementatzen du, Cortex-M3 prozesadoreak exekutatu dezake xede aplikazioaren irudi exekutagarria SPI flash gailuan kargatzeko emandako ostalari interfazea erabiliz SmartFusion2 SoC FPGA MMUART_0 bidez. SmartFusion1 Garapen Aurreratuko Kitko DIP etengailua2 erabil daiteke SPI flash gailua programatu edo DDR memoriatik kodea exekutatu behar den hautatzeko.

Helburu exekutagarria den aplikazioa SPI flash gailuan eskuragarri badago, SPI flash gailutik DDR memoriarako kodea itzaltzea abiarazten da gailua piztean. Abiarazte-motorrak MDDR hasieratzen du, SPI flash gailutik DDR memoriara kopiatzen du eta DDR memoria-espazioa 0x00000000-ra aldatzen du Cortex-M3 prozesadorea berrezarrita mantenduz. Abio-motorrak Cortex-M3 berrezartzea askatu ondoren, Cortex-M3-k helburuko aplikazioa DDR memoriatik exekutatzen du.

FIC_0 esklabo moduan konfiguratuta dago FPGA ehuneko AHB maisutik MSS SPI_0ra sartzeko. MDDR AXI interfazea (DDR_FIC) gaituta dago DDR memoriara sartzeko FPGA ehuneko AXI maisutik.

4. irudiak demo diseinuaren bloke-diagrama zehatza erakusten du.
4. Irudia • Code Shadowing - Hardware Boot Engine Demo Bloke Diagrama

Abiarazteko motorra
Hau da SPI flash gailutik DDR memoriara aplikazioaren irudia kopiatzen duen kodea itzaltzeko demoaren zati nagusia. Abiatzeko motorrak eragiketa hauek egiten ditu:

1. MDDR hasieratzea DDR3 320 MHz-n sartzeko, Cortex-M3 prozesadorea berrezarri mantenduz.
2. Helburuko aplikazioaren irudia SPI flash memoria gailutik DDR memoriara kopiatzea FPGA ehuneko AXI maisua erabiliz MDDR AXI interfazearen bidez.
3. DDR memoria hasierako helbidea 0xA0000000-tik 0x00000000-ra berriro mapatzea DDR_CR sistemaren erregistroan idatziz.
4. Cortex-M3 prozesadorearen berrezarpena askatu DDR memoriatik abiarazteko.

5. irudiak demo diseinuaren fluxua erakusten du.
5. irudia • Goi-mailako bloke-diagrama

6. Irudia • Hardware Boot Engine metodoaren diseinu-fluxua

DDR memoriarako xede-aplikazioaren irudia sortzea
Demoa exekutatzeko DDR memoriatik exekuta daitekeen irudi bat behar da. Erabili “production-execute-in-place-externalDDR.ld” estekatzailearen deskribapena file diseinuan sartzen dena files aplikazioaren irudia eraikitzeko. Lokailuaren deskribapena file DDR memoria hasierako helbidea 0x00000000 gisa definitzen du, abio-kargatzaileak/abio-motorrak 0xA0000000-tik 0x00000000-ra DDR memoria birmapping egiten baitu. Lokatzaileen script-ak aplikazioaren irudi bat sortzen du memorian instrukzio, datu eta BSS atalekin, zeinen hasierako helbidea 0x00000000 den. Argi-igorleko diodo (LED) keinu, tenporizadore eta etengailuetan oinarritutako etenaldiak sortzeko aplikazioaren irudia file demo honetarako eskaintzen da.

SPI Flash Loader
SPI flash kargatzailea barneko SPI flash memoria kargatzeko helburuko aplikazioaren irudi exekutagarriarekin ostalari PCtik MMUART_0 interfazearen bidez inplementatzen da. Cortex-M3 prozesadoreak MMUART_0 interfazearen bidez datozen datuentzako buffer bat egiten du eta DMA periferikoa (PDMA) abiarazten du tamponatutako datuak SPI flashean MSS_SPI0 bidez idazteko.

Demo martxan
Demoak aplikazioaren irudia SPI flashean kargatu eta aplikazioaren irudi hori kanpoko DDR memoriaetatik nola exekutatu erakusten du. example aplikazioaren irudia “sample_image_DDR3.bin”. Irudi honek ongietorri-mezuak eta tenporizadorearen eten-mezuak erakusten ditu serieko kontsolan eta LED1etik LED8ra keinu egiten du SmartFusion2 Garapen Aurreratuko Kitan. Serieko kontsolan GPIO eten-mezuak ikusteko, sakatu SW2 edo SW3 etengailua.

Demo diseinua konfiguratzea
Hurrengo urratsek deskribatzen dute nola konfiguratu SmartFusion2 Advanced Development Kit plakarako demoa:

1. Konektatu Host PCa J33 konektorera USB A mini-B kablea erabiliz. USB to UART zubi kontrolatzaileak automatikoki detektatzen dira. Egiaztatu detekzioa gailu-kudeatzailean egiten den 7. Irudian erakusten den moduan.
2. USB kontrolatzaileak automatikoki hautematen ez badira, instalatu USB kontrolatzailea.
3. FTDI mini USB kablearen bidez serie terminaleko komunikaziorako, instalatu FTDI D2XX kontrolatzailea. Deskargatu kontrolatzaileak eta instalazio-gida honetatik:
   http://www.microsemi.com/soc/documents/CDM_2.08.24_WHQL_Certified.zip.
   7. Irudia • USB to UART Bridge Drivers
   
4. Konektatu jumperak SmartFusion2 Garapen Aurreratuko Kit plakan, 2. taulan agertzen den moduan.
   Kontuz: Itzali elikadura-etengailua, SW7, jumperak konektatzen dituzun bitartean.
   2. taula • SmartFusion2 Garapen Kit Aurreratua Jumper ezarpenak

   Jertsea	Ainguratu (Nork)	Ainguratu (To)	Iruzkinak
   J116, J353, J354, J54	1	2	Hauek dira Advanced Development Kit Board-en jumper ezarpen lehenetsiak. Ziurtatu jauzi hauek behar bezala ezarrita daudela.
   J123	2	3
   J124, J121, J32	1	2	JTAG programazioa FTDI bidez
   J118, J119	1	2	SPI Flash programatzea

5. SmartFusion2 Garapen Aurreratuko Kitan, konektatu elikadura hornidura J42 konektorera.
   8. Irudiak SPI flashetik DDR3 demorako kode itzalak exekutatzeko taularen konfigurazioa erakusten du SmartFusion2 Garapen Aurreratuko Kitan.
   8. Irudia • SmartFusion2 Garapen Kit Aurreratuaren Konfigurazioa
   

SPI Flash Loader eta Code Shadowing Demo GUI
GUI behar da kodea itzalen demoa exekutatzeko. SPI Flash Loader eta Code Shadowing Demo GUI erabiltzaile-interfaze grafiko sinple bat da, ostalari ordenagailuan exekutatzen dena SPI flash programatzeko eta kode itzalen demoa exekutatzen du SmartFusion2 Advanced Development Kit-an. UART ordenagailu ostalariaren eta SmartFusion2 Garapen Aurreratuaren Kitaren arteko komunikazio-protokolo bat da. Serial Console atala ere eskaintzen du aplikaziotik jasotako arazketa-mezuak UART interfazearen bidez inprimatzeko.
9. irudiak SPI Flash Loader eta Code Shadowing Demo leihoa erakusten ditu.
9. Irudia • SPI Flash Loader eta Code Shadowing Demo Leihoa

GUI-k funtzio hauek onartzen ditu:

• Programa SPI Flash: Irudia programatzen du file SPI flashean sartu.
• Programa eta Code Shadowing SPI Flashetik DDRra: irudia programatzen du file SPI flashean, DDR memorian kopiatzen du eta DDR memoriatik irudia abiarazten du.
• Programa eta Code Shadowing SPI Flashetik SDRra: irudia programatzen du file SPI flashean, SDR memorian kopiatzen du eta SDR memoriatik irudia abiarazten du.
• Code Shadowing DDR-ra: lehendik dagoen irudia kopiatzen du file SPI flashetik DDR memoriara eta DDR memoriatik irudia abiarazten du.
• Code Shadowing SDR-ra: lehendik dagoen irudia kopiatzen du file SPI flashetik SDR memoriara eta SDR memoriatik irudia abiarazten du. Sakatu Laguntza GUIari buruzko informazio gehiago lortzeko.

Multi-S-rako Demo Diseinua exekutatzentage Abio-prozesuaren metodoa
Ondorengo urratsek demo-diseinua nola exekutatu deskribatzen dute multi-s-etarakotagabio-prozesuaren metodoa:

1. Piztu elikadura-etengailua, SW7.
2. Programatu SmarFusion2 SoC FPGA gailua programazioarekin file diseinuan aurreikusitakoa files (SF2_CodeShadowing_DDR3_DF\Programazioa Files\MultiStageBoot_meothod\CodeShadowing_top.stp FlashPro diseinu softwarea erabiliz).
3. Abiarazi SPI Flash Loader eta Code Shadowing Demo GUI exekutagarria file diseinuan eskuragarri files (SF2_CodeShadowing_DDR3_DF\GUI Executable\SF2_FlashLoader.exe).
4. Hautatu COM ataka egokia (USB serieko kontrolatzaileak zuzenduta dauden) COM Portua goitibeherako zerrendan.
5. Sakatu Konektatu. Konexioa ezarri ondoren, Konektatu Deskonektatu bihurtzen da.
6. Egin klik Arakatu adibidea hautatzekoample helburuko irudi exekutagarria file diseinuarekin hornituta files
   (SF2_CodeShadowing_DDR3_DF/Sample Aplikazio Irudiak/kample_image_DDR3.bin).
   Oharra: Aplikazioaren irudien edukiontzia sortzeko file, ikusi “Eranskina: Bin exekutatugarria sortzea File” 25. orrialdean.
7. Mantendu SPI flash memoriaren hasierako helbidea lehenetsi gisa 0x00000000-n.
8. Hautatu Programa eta Code Shadowing SPI Flashetik DDRra aukera.
9. Egin klik Hasi 10. Irudian erakusten den moduan, irudi exekutagarria SPI flashean kargatzeko eta DDR memoriatik kode itzalak.
   10. Irudia • Demoa abiaraztea
   
10. SmartFusion2 SoC FPGA gailua STAPL batekin programatuta badago file bertan MDDR DDR memoriarako konfiguratuta ez dagoenean, errore-mezu bat erakusten du, 11. Irudian erakusten den moduan.
    11. Irudia • Gailu edo aukera-mezu okerra
    
11. GUIko Serial Console atalak arazketa-mezuak erakusten ditu eta SPI flasha behar bezala ezabatzean SPI flash programatzen hasten da. 12. irudiak SPI flash idazketaren egoera erakusten du
    12. Irudia • Flash-karga
    
12. SPI flasha behar bezala programatzen denean, SmartFusion2 SoC FPGAn exekutatzen ari den abio-kargatzaileak aplikazioaren irudia SPI flashetik DDR memoriara kopiatzen du eta aplikazioaren irudia abiarazten du. Emandako irudia sample_image_DDR3.bin hautatuta dago, serieko kontsolak ongietorri mezuak erakusten ditu, etenaldia eta tenporizadorearen eten mezuak erakusten ditu 13. orrialdeko 18. irudian eta 14. orrialdeko 18. irudian. LED1etik LED8ra abiarazten da SmartFusion2 Garapen aurreratuan. Kit.
13. Sakatu SW2 eta SW3 etengailuak serieko kontsolan eten mezuak ikusteko.
    13. Irudia • Helburuko aplikazioaren irudia DDR3 memoriatik exekutatzen
    14. Irudia • Tenporizadorea eta Eten mezuak Serie kontsolan
    

Hardware Boot Engine metodoaren diseinua exekutatzen
Urrats hauek hardware abiarazte-motorearen metodoaren diseinua nola exekutatu deskribatzen dute:

1. Piztu elikadura-etengailua, SW7.
2. Programatu SmarFusion2 SoC FPGA gailua programazioarekin file diseinuan aurreikusitakoa files (SF2_CodeShadowing_DDR3_DF\Programazioa
   Files\HWBootEngine_method\CodeShadowing_Fabric.stp FlashPro diseinu softwarea erabiliz).
3. SPI Flash programatzeko, jarri DIP etengailua SW5-1 ON posizioan. Aukera honek Cortex-M3 eNVM-tik abiarazi egiten du. Sakatu SW6 SmartFusion2 gailua berrezartzeko.
4. Abiarazi SPI Flash Loader eta Code Shadowing Demo GUI exekutagarria file diseinuan eskuragarri files (SF2_CodeShadowing_DDR3_DF\GUI Executable\SF2_FlashLoader.exe).
5. Hautatu COM ataka egokia (USB serieko kontrolatzaileak zuzenduta dauden) COM Portua goitibeherako zerrendan.
6. Sakatu Konektatu. Konexioa ezarri ondoren, Konektatu Deskonektatu bihurtzen da.
7. Egin klik Arakatu adibidea hautatzekoample helburuko irudi exekutagarria file diseinuarekin hornituta files
   (SF2_CodeShadowing_DDR3_DF/Sample Aplikazio Irudiak/kample_image_DDR3.bin).
   Oharra: Aplikazioaren irudien edukiontzia sortzeko file, ikusi “Eranskina: Bin exekutatugarria sortzea File” 25. orrialdean.
8. Hautatu Hardware Boot Engine aukera Code Shadowing Method-en.
9. Hautatu Programa SPI Flash aukera Aukerak menuan.
10. Egin klik Hasi, 15. Irudian ikusten den bezala, irudi exekutagarria SPI flash-en kargatzeko.
    15. Irudia • Demoa abiaraztea
    
11. GUIko Serial Console atalak arazketa-mezuak eta SPI flash idazketaren egoera erakusten ditu, 16. Irudian erakusten den moduan.
    16. Irudia • Flash-karga
    
12. SPI flasha ongi programatu ondoren, aldatu DIP etengailua SW5-1 OFF posiziora. Aukera honek Cortex-M3 prozesadorea DDR memoriatik abiarazi egiten du.
13. Sakatu SW6 SmartFusion2 gailua berrezartzeko. Abio-motoreak aplikazioaren irudia SPI flashetik DDR memoriara kopiatzen du eta Cortex-M3-ra berrezartzen du, aplikazioaren irudia DDR memoriatik abiarazten duena. Emandako irudia “sample_image_DDR3.bin” SPI flashera kargatzen da, serieko kontsolak ongietorri mezuak erakusten ditu, etenaldia (sakatu SW2 edo SW3) eta tenporizadorearen eten mezuak erakusten ditu 17. Irudian ikusten den moduan eta LED1etik LED8ra SmartFusion2 Advanced-n martxan dagoen LED eredua bistaratzen da. Garapen Kit.
    17. Irudia • Helburuko aplikazioaren irudia DDR3 memoriatik exekutatzen
    

Ondorioa
Demo honek SmartFusion2 SoC FPGA gailuaren gaitasuna erakusten du DDR memoriarekin interfazea egiteko eta DDR memoriatik irudi exekutagarria exekutatzeko SPI flash memoria gailuko kodea itzaliz. SmartFusion2 gailuan kodea itzaltzeko bi metodo ere erakusten ditu.

Eranskina: DDR3 konfigurazioak

Hurrengo irudiek DDR3 konfigurazio-ezarpenak erakusten dituzte.
18. Irudia • DDR konfigurazio ezarpen orokorrak

19. Irudia • DDR memoriaren hasierako ezarpenak

20. irudia • DDR memoriaren denboraren ezarpenak

Eranskina: Bin Exekutagarria sortzea File

Exekutagarria den edukiontzia file behar da SPI flash-a programatzeko kodea itzalen demoa exekutatzeko. Bin exekutagarria sortzeko file “sample_image_DDR3” Soft Console, egin urrats hauek:

1. Eraiki Soft Console proiektua estekatzailearen script ekoizpen-exekutatu-in-place-external DDR-rekin.
2. Gehitu Soft Console instalazio bidea, adibidezample, C:\Microsemi\Libero_v11.7\SoftConsole\Sourcery-G++\bin, 'Ingurumen aldagaiak' 21. Irudian erakusten den moduan.
   21. Irudia • Soft Console Instalazio Bidea gehitzea
   
3. Egin klik bikoitza lotean file Bin-File-Generator.bat helbidean dago:
   SoftConsole/CodeShadowing_MSS_CM3/Sample_image_DDR3 karpeta, 22. Irudian ikusten den moduan.
   22. irudia • Bin File Sorgailua
   
4. Bin-File-Generator s sortzen duample_image_DDR3.bin file.

Berrikuspen historia

Hurrengo taulan dokumentu honetan egindako aldaketa garrantzitsuak erakusten dira berrikuspen bakoitzerako.

Produktuaren laguntza

Microsemi SoC Products Group-ek bere produktuak babesten ditu hainbat laguntza-zerbitzurekin, besteak beste, Bezeroarentzako Zerbitzua, Bezeroentzako Laguntza Zentro Teknikoa, webgunea, posta elektronikoa eta mundu osoko salmenta bulegoak. Eranskin honek Microsemi SoC Products Group-ekin harremanetan jartzeari eta laguntza-zerbitzu hauek erabiltzeari buruzko informazioa jasotzen du.

Bezeroarentzako Zerbitzua
Jarri harremanetan Bezeroarentzako Zerbitzuarekin produktuen laguntza teknikoa ez den, hala nola produktuen prezioak, produktuen bertsio berritzeak, eguneratze-informazioa, eskaeraren egoera eta baimena lortzeko.

• Ipar Amerikatik, deitu 800.262.1060 telefonora
• Mundutik, deitu 650.318.4460 telefonora
• Faxa, munduko edozein lekutatik, 408.643.6913

Bezeroaren Laguntza Teknikorako Zentroa
Microsemi SoC Products Group-ek bere Bezeroentzako Laguntza Teknikorako Zentroa eskaintzen du Microsemi SoC produktuei buruzko zure hardware, software eta diseinuko galderei erantzuten lagunduko dizuten ingeniari trebeekin. Bezeroaren Laguntza Teknikorako Zentroak denbora asko ematen du aplikazioen oharrak, diseinu-ziklo arrunteko galderei erantzunak, arazo ezagunei buruzko dokumentazioa eta hainbat galdera-galderak sortzen. Beraz, gurekin harremanetan jarri aurretik, bisitatu gure sareko baliabideak. Litekeena da dagoeneko zure galderei erantzuna ematea.

Laguntza Teknikoa

Microsemi SoC produktuen laguntzarako, bisitatu
http://www.microsemi.com/products/fpga-soc/design-support/fpga-soc-support.

Webgunea
Hainbat informazio tekniko eta ez-teknikoa araka dezakezu Microsemi SoC Products Group-en hasierako orrian, hemen http://www.microsemi.com/products/fpga-soc/fpga-and-soc.

Bezeroaren Laguntza Teknikorako Zentroarekin harremanetan jartzea
Gaitasun handiko ingeniariek Laguntza Teknikorako Zentroa osatzen dute. Laguntza Teknikoko Zentroarekin harremanetan jar zaitezke posta elektronikoz edo Microsemi SoC Products Group-en bidez webgunea.

Posta elektronikoa
Zure galdera teknikoak gure helbide elektronikora helarazi eta erantzunak jaso ditzakezu posta elektronikoz, faxez edo telefonoz. Gainera, diseinu arazoak badituzu, zure diseinua posta elektronikoz egin dezakezu files laguntza jasotzeko. Egun osoan zehar posta elektronikoko kontua etengabe kontrolatzen dugu. Zure eskaera bidaltzean, mesedez, ziurtatu zure izen-abizenak, enpresaren izena eta zure harremanetarako informazioa sartzen dituzula eskaera eraginkortasunez prozesatzeko.
Laguntza teknikoaren helbide elektronikoa da soc_tech@microsemi.com.

Nire kasuak
Microsemi SoC Products Group bezeroek kasu teknikoak linean bidal ditzakete eta jarraipena egin dezakete Nire kasuak atalera joanda.

AEBetatik kanpo
AEBetako ordu-eremuetatik kanpo laguntza behar duten bezeroek laguntza teknikoarekin harremanetan jar daitezke posta elektroniko bidez (soc_tech@microsemi.com) edo jarri harremanetan tokiko salmenta bulego batekin. Bisita ezazu Guri buruz salmenta-bulegoen zerrendak eta kontaktu korporatiboetarako.

ITAR Laguntza Teknikoa
Armen Trafikoaren Nazioarteko Araudiak (ITAR) arautzen dituen RH eta RT FPGAen laguntza teknikoa lortzeko, jar zaitez gurekin harremanetan soc_tech@microsemi.com. Bestela, Nire kasuak atalean, hautatu Bai ITAR goitibeherako zerrendan. ITARek araututako Microsemi FPGAen zerrenda osoa lortzeko, bisitatu ITAR web orrialdea.

Microsemi Egoitza Korporatiboa
One Enterprise, Aliso Viejo,
CA 92656 AEB
AEBetan: +1 (800)
713-4113 Kanpoan
AEB: +1 949-380-6100
Salmentak: +1 949-380-6136
Faxa: +1 949-215-4996
Posta elektronikoa: sales.support@microsemi.com
© 2016 Microsemi Corporation.
Eskubide guztiak erreserbatuak. Microsemi eta Microsemi logotipoa Microsemi Corporation-en marka komertzialak dira.
Gainerako marka komertzialak eta zerbitzu-markak dagozkien jabeen jabetzakoak dira.

Microsemi Corporation (Nasdaq: MSCC) komunikazio, defentsa eta segurtasun, aeroespaziala eta industria merkatuetarako erdieroaleen eta sistema soluzioen zorro osoa eskaintzen du. Produktuen artean, errendimendu handiko eta erradiazioz gogortutako seinale misto analogikoko zirkuitu integratuak, FPGAak, SoCak eta ASICak daude; energia kudeatzeko produktuak; kronometraje eta sinkronizazio gailuak eta denbora-soluzio zehatzak, denboraren munduko estandarra ezarriz; ahotsa prozesatzeko gailuak; RF irtenbideak; osagai diskretuak; enpresa biltegiratze eta komunikazio irtenbideak, segurtasun teknologiak eta anti-t eskalagarriakamper produktuak; Ethernet irtenbideak; Power-over-Ethernet IC eta erdiko tarteak; baita pertsonalizatutako diseinu gaitasunak eta zerbitzuak ere. Microsemi-k Aliso Viejo-n (Kalifornia) du egoitza eta 4,800 langile inguru ditu mundu osoan. Informazio gehiago hemen www.microsemi.com.

Microsemi-k ez du bermerik, irudikapenik edo bermerik ematen hemen jasotako informazioari edo bere produktu eta zerbitzuek helburu jakin baterako egokitasunari buruz, ez eta Microsemik-ek ez du bere gain hartzen produktu edo zirkuituren aplikaziotik edo erabileratik eratorritako inolako erantzukizunik. Jarraian saltzen diren produktuak eta Microsemi-k saltzen dituen beste edozein produktu proba mugatuak izan dira eta ez dira misio-kritikoko ekipo edo aplikazioekin batera erabili behar. Errendimendu-zehaztapenak fidagarriak direla uste da, baina ez dira egiaztatzen, eta Erosleak produktuen errendimendu eta bestelako proba guztiak egin eta egin behar ditu, bakarrik eta azken produktuekin batera edo instalatuta. Erosleak ez du Microsemi-k emandako datu eta errendimendu-zehaztapen edo parametroetan fidatuko. Eroslearen erantzukizuna da edozein produkturen egokitasuna modu independentean zehaztea eta horiek probatzea eta egiaztatzea. Hemen azpian Microsemi-k emandako informazioa "dagoen moduan, non dagoen" eta akats guztiekin ematen da, eta informazio horrekin lotutako arrisku osoa Eroslearena da erabat. Microsemi-k ez dio inolako patente-eskubiderik, lizentziarik edo beste edozein IP-eskubiderik ematen, esplizituki edo inplizituki, inongo alderdiri, informazio horri berari edo informazio horrek deskribatzen duen edozerri dagokionez. Dokumentu honetan ematen den informazioa Microsemi-ren jabetzakoa da, eta Microsemik-ek eskubidea du dokumentu honetako informazioan edo edozein produktu eta zerbitzutan edozein unetan abisatu gabe aldatzeko.

Dokumentuak / Baliabideak

Microsemi SmartFusion2 SoC FPGA kodea itzaltzea SPI Flashetik DDR memoriara [pdf] Erabiltzailearen eskuliburua SmartFusion2 SoC FPGA Code Shadowing SPI Flashetik DDR memoriara, SmartFusion2 SoC, FPGA Code Shadowing SPI Flashetik DDR memoriara, Flash DDR memoriara

Erreferentziak

• Erabiltzailearen eskuliburua