Microsemi SmartFusion2 SoC FPGA Code Shadowing fra SPI Flash til DDR-minne

Forord

Hensikt
Denne demoen er for SmartFusion®2 system-on-chip (SoC) feltprogrammerbare gate array-enheter (FPGA). Den gir instruksjoner om hvordan du bruker det tilsvarende referansedesignet.

Tiltenkt publikum
Denne demoguiden er beregnet på:

• FPGA-designere
• Innebygde designere
• Designere på systemnivå

Referanser
Se følgende web side for en fullstendig og oppdatert liste over SmartFusion2 enhetsdokumentasjon:
http://www.microsemi.com/products/fpga-soc/soc-fpga/smartfusion2#documentation

Følgende dokumenter henvises til i denne demoguiden.

• UG0331: SmartFusion2 Microcontroller Subsystem User Guide
• SmartFusion2 System Builder brukerveiledning

SmartFusion2 SoC FPGA – Code Shadowing fra SPI Flash til DDR-minne

Introduksjon

Denne demodesignen viser SmartFusion2 SoC FPGA-enhetsfunksjoner for kodeskygging fra den serielle perifere grensesnittet (SPI) flashminneenheten til dobbel datahastighet (DDR) synkront dynamisk tilfeldig tilgangsminne (SDRAM) og utføring av koden fra DDR SDRAM.
Figur 1 viser blokkdiagrammet på toppnivå for kodeskygging fra SPI-flashenhet til DDR-minne.

Figur 1 • Blokkdiagram på toppnivå

Code shadowing er en oppstartsmetode som brukes til å kjøre et bilde fra eksterne, raskere og flyktige minner (DRAM). Det er prosessen med å kopiere koden fra ikke-flyktig minne til det flyktige minnet for utførelse.

Kodeskyggelegging er nødvendig når det ikke-flyktige minnet knyttet til en prosessor ikke støtter tilfeldig tilgang til koden for execute-in-place, eller det er utilstrekkelig ikke-flyktig tilfeldig tilgangsminne. I ytelseskritiske applikasjoner kan utførelseshastigheten forbedres ved kodeskygging, hvor kode kopieres til RAM med høyere gjennomstrømming for raskere utførelse.

Single data rate (SDR)/DDR SDRAM-minner brukes i applikasjoner som har et stort kjørbart programbilde og krever høyere ytelse. Vanligvis lagres de store kjørbare bildene i ikke-flyktig minne, slik som NAND-flash eller SPI-flash, og kopieres til flyktig minne, for eksempel SDR/DDR SDRAM-minne, ved oppstart for kjøring.

SmartFusion2 SoC FPGA-enheter integrerer fjerde generasjons flash-basert FPGA-stoff, en ARM® Cortex®-M3-prosessor og høyytelses kommunikasjonsgrensesnitt på en enkelt brikke. Høyhastighetsminnekontrollerne i SmartFusion2 SoC FPGA-enhetene brukes til å kommunisere med eksterne DDR2/DDR3/LPDDR-minner. DDR2/DDR3-minnene kan betjenes med en maksimal hastighet på 333 MHz. Cortex-M3-prosessoren kan kjøre instruksjonene direkte fra eksternt DDR-minne gjennom mikrokontrollerundersystemet (MSS) DDR (MDDR). FPGA-bufferkontrolleren og MSS DDR-broen håndterer dataflyten for bedre ytelse.

Design Krav
Tabell 1 viser designkravene for denne demoen.

Tabell 1 • Designkrav

Designkrav	Beskrivelse
Maskinvarekrav
SmartFusion2 Advanced Development Kit: • 12 V adapter • FlashPro5 • USB A til Mini – B USB-kabel	Rev A eller senere
Stasjonær eller bærbar PC	Windows XP SP2-operativsystem – 32-bit/64-bit Windows 7-operativsystem – 32-bit/64-bit
Programvarekrav
Libero® System-on-Chip (SoC)	v11.7
FlashPro programmeringsprogramvare	v11.7
SoftConsole	v3.4 SP1*
PC-drivere	USB til UART-drivere
Microsoft .NET Framework 4-klient for å lansere demo GUI	_
Note: *For denne opplæringen brukes SoftConsole v3.4 SP1. For bruk av SoftConsole v4.0, se TU0546: SoftConsole v4.0 og Libero SoC v11.7 veiledning.

Demodesign
Introduksjon
Demodesignet files er tilgjengelige for nedlasting fra følgende bane i Micro semi webnettsted:
http://soc.microsemi.com/download/rsc/?f=m2s_dg0386_liberov11p7_df

Demodesignet files inkluderer:

• Libero SoC-prosjekt
• STAPL programmering files
• GUI kjørbar
• Sampapplikasjonsbilder
• Linker-skript
• DDR-konfigurasjon files
• Readme.txt file

Se readme.txt file gitt i designet files for den komplette katalogstrukturen.

Beskrivelse
Denne demodesignen implementerer kodeskyggeteknikk for å starte opp applikasjonsbildet fra DDR-minne. Denne utformingen gir også vertsgrensesnitt over SmartFusion2 SoC FPGA multi-modus universell asynkron/synkron mottaker/sender (MMUART) for å laste målapplikasjonens kjørbare bilde inn i SPI-flash koblet til MSS SPI0-grensesnittet.
Kodeskyggingen implementeres i følgende to metoder:

1. Multi-stagoppstartsprosessmetoden ved hjelp av Cortex-M3-prosessoren
2. Maskinvareoppstartsmotormetode ved bruk av FPGA-stoffet

Multi-Stage Boot Process Method
Applikasjonsbildet kjøres fra eksterne DDR-minner i de følgende to oppstartenetages:

• Cortex-M3-prosessoren starter den myke oppstartslasteren fra innebygd ikke-flyktig minne (eNVM), som utfører overføring av kodebilde fra SPI-flashenhet til DDR-minne.
• Cortex-M3-prosessoren starter opp applikasjonsbildet fra DDR-minne.

Denne designen implementerer et bootloader-program for å laste målapplikasjonens kjørbare bilde fra SPI flash-enhet til DDR-minne for kjøring. Bootloader-programmet som kjører fra eNVM hopper til målapplikasjonen som er lagret i DDR-minnet etter at målapplikasjonsbildet er kopiert til DDR-minnet.
Figur 2 viser det detaljerte blokkskjemaet av demodesignet.

Figur 2 • Code Shadowing – Multi Stage Boot Process Demo Block Diagram

MDDR er konfigurert for DDR3 for å operere på 320 MHz. "Vedlegg: DDR3-konfigurasjoner" på side 22 viser DDR3-konfigurasjonsinnstillingene. DDR konfigureres før hovedprogramkoden kjøres.

Bootloader
Oppstartslasteren utfører følgende operasjoner:

1. Kopiering av målapplikasjonsbildet fra SPI-flashminne til DDR-minne.
2. Tilordning av DDR-minnets startadresse fra 0xA0000000 til 0x00000000 ved å konfigurere DDR_CR-systemregisteret.
3. Initialiserer Cortex-M3-prosessorstabelpekeren i henhold til målapplikasjonen. Den første plasseringen av målapplikasjonsvektortabellen inneholder stabelpekerverdien. Vektortabellen til målapplikasjonen er tilgjengelig fra adressen 0x00000000.
4. Laster programtelleren (PC) for å tilbakestille behandler for målapplikasjonen for å kjøre målapplikasjonsbildet fra DDR-minnet. Tilbakestillingsbehandler for målapplikasjonen er tilgjengelig i vektortabellen på adressen 0x00000004.
   Figur 3 viser demodesignet.
   Figur 3 • Design Flow for Multi-Stage Boot Process Method
   

Maskinvareoppstartsmotormetode
I denne metoden starter Cortex-M3 opp målapplikasjonsbildet direkte fra eksterne DDR-minner. Maskinvareoppstartsmotoren kopierer applikasjonsbildet fra SPI-flashenheten til DDR-minnet før tilbakestillingen av Cortex-M3-prosessoren slippes. Etter å ha sluppet tilbakestillingen, starter Cortex-M3-prosessoren opp direkte fra DDR-minnet. Denne metoden krever mindre oppstartstid enn multi-stage oppstartsprosess da den unngår flere oppstartertages og kopierer applikasjonsbilde til DDR-minne på kortere tid.

Denne demodesignen implementerer oppstartsmotorlogikk i FPGA-stoff for å kopiere målapplikasjonens kjørbare bilde fra SPI-flash til DDR-minnet for kjøring. Denne designen implementerer også SPI flash loader, som kan kjøres av Cortex-M3 prosessor for å laste målapplikasjonens kjørbare bilde inn i SPI flash-enheten ved å bruke det medfølgende vertsgrensesnittet over SmartFusion2 SoC FPGA MMUART_0. DIP-bryteren1 på SmartFusion2 Advanced Development Kit kan brukes til å velge om SPI-flashenheten skal programmeres eller å kjøre koden fra DDR-minnet.

Hvis den kjørbare målapplikasjonen er tilgjengelig i SPI-flashenheten, startes kodeskyggingen fra SPI-flashenheten til DDR-minnet når enheten slås på. Oppstartsmotoren initialiserer MDDR, kopierer bildet fra SPI-flashenhet til DDR-minne, og omformer DDR-minneplassen til 0x00000000 ved å holde Cortex-M3-prosessoren i tilbakestilling. Etter at oppstartsmotoren slipper tilbakestillingen av Cortex-M3, kjører Cortex-M3 målapplikasjonen fra DDR-minnet.

FIC_0 er konfigurert i slavemodus for å få tilgang til MSS SPI_0 fra FPGA-stoff AHB-master. MDDR AXI-grensesnittet (DDR_FIC) er aktivert for å få tilgang til DDR-minnet fra FPGA-stoffets AXI-master.

Figur 4 viser det detaljerte blokkskjemaet av demodesignet.
Figur 4 • Code Shadowing – Hardware Boot Engine Demo Block Diagram

Boot Engine
Dette er hoveddelen av kodeskyggedemoen som kopierer applikasjonsbildet fra SPI-flashenheten til DDR-minnet. Oppstartsmotoren utfører følgende operasjoner:

1. Initialiserer MDDR for tilgang til DDR3 ved 320 MHz ved å holde Cortex-M3-prosessoren i tilbakestilling.
2. Kopiering av målapplikasjonsbildet fra SPI-flashminne til DDR-minne ved å bruke AXI-masteren i FPGA-stoffet gjennom MDDR AXI-grensesnittet.
3. Tilordne DDR-minnets startadresse fra 0xA0000000 til 0x00000000 ved å skrive til DDR_CR-systemregisteret.
4. Slipper tilbakestilling til Cortex-M3-prosessor for å starte opp fra DDR-minne.

Figur 5 viser demodesignflyten.
Figur 5 • Blokkdiagram på toppnivå

Figur 6 • Designflyt for maskinvareoppstartsmotormetoden

Opprette målapplikasjonsbilde for DDR-minne
Et bilde som kan kjøres fra DDR-minnet kreves for å kjøre demoen. Bruk linkbeskrivelsen "production-execute-in-place-externalDDR.ld". file som er inkludert i designet files for å bygge applikasjonsbildet. Linkerbeskrivelsen file definerer DDR-minnets startadresse som 0x00000000 siden bootloader/boot-motoren utfører DDR-minnet omtilordning fra 0xA0000000 til 0x00000000. Linkerskriptet lager et applikasjonsbilde med instruksjoner, data og BSS-seksjoner i minnet hvis startadresse er 0x00000000. En enkel lysemitterende diode (LED) som blinker, timer og bryterbasert avbruddsgenerering file er gitt for denne demoen.

SPI Flash Loader
SPI-flash-lasteren er implementert for å laste det innebygde SPI-flashminnet med det kjørbare målapplikasjonsbildet fra verts-PC-en gjennom MMUART_0-grensesnittet. Cortex-M3-prosessoren lager en buffer for dataene som kommer over MMUART_0-grensesnittet og starter den perifere DMA (PDMA) for å skrive de bufrede dataene til SPI-flash gjennom MSS_SPI0.

Kjører demo
Demoen viser hvordan du laster applikasjonsbildet i SPI-flashen og kjører applikasjonsbildet fra eksterne DDR-minner. Det gir en eksampapplikasjonsbildet "sample_image_DDR3.bin". Dette bildet viser velkomstmeldingene og timeravbruddsmeldingen på den serielle konsollen og blinker LED1 til LED8 på SmartFusion2 Advanced Development Kit. For å se GPIO-avbruddsmeldingene på seriekonsollen, trykk på SW2- eller SW3-bryteren.

Sette opp demodesignet
Følgende trinn beskriver hvordan du setter opp demoen for SmartFusion2 Advanced Development Kit-kortet:

1. Koble verts-PC-en til J33-kontakten ved hjelp av USB A til mini-B-kabelen. USB til UART-brodriverne oppdages automatisk. Kontroller om deteksjonen er gjort i enhetsbehandlingen som vist i figur 7.
2. Hvis USB-drivere ikke oppdages automatisk, installer USB-driveren.
3. For seriell terminalkommunikasjon gjennom FTDI mini USB-kabelen, installer FTDI D2XX-driveren. Last ned drivere og installasjonsveiledning fra:
   http://www.microsemi.com/soc/documents/CDM_2.08.24_WHQL_Certified.zip.
   Figur 7 • USB til UART Bridge-drivere
   
4. Koble til jumperne på SmartFusion2 Advanced Development Kit-kortet, som vist i tabell 2.
   Forsiktighet: Slå AV strømforsyningsbryteren, SW7 mens du kobler til jumperne.
   Tabell 2 • SmartFusion2 Advanced Development Kit Jumper-innstillinger

   Jumper	Pin (fra)	Fest (til)	Kommentarer
   J116, J353, J354, J54	1	2	Dette er standard jumperinnstillingene til Advanced Development Kit Board. Pass på at disse jumperne er stilt inn tilsvarende.
   J123	2	3
   J124, J121, J32	1	2	JTAG programmering gjennom FTDI
   J118, J119	1	2	Programmere SPI Flash

5. I SmartFusion2 Advanced Development Kit kobler du strømforsyningen til J42-kontakten.
   Figur 8. viser kortoppsettet for å kjøre kodeskyggelegging fra SPI-flash til DDR3-demo på SmartFusion2 Advanced Development Kit.
   Figur 8 • SmartFusion2 Advanced Development Kit Setup
   

SPI Flash Loader og Code Shadowing Demo GUI
GUI er nødvendig for å kjøre kodeskyggedemoen. SPI Flash Loader og Code Shadowing Demo GUI er et enkelt grafisk brukergrensesnitt som kjører på verts-PCen for å programmere SPI-flashen og kjører kodeskyggedemoen på SmartFusion2 Advanced Development Kit. UART er en kommunikasjonsprotokoll mellom verts-PCen og SmartFusion2 Advanced Development Kit. Den gir også seriekonsoll-delen for å skrive ut feilsøkingsmeldingene mottatt fra applikasjonen over UART-grensesnittet.
Figur 9. viser SPI Flash Loader og Code Shadowing Demo Window.
Figur 9 • SPI Flash Loader og Code Shadowing Demo Window

GUI støtter følgende funksjoner:

• Program SPI Flash: Programmerer bildet file inn i SPI-blitsen.
• Program- og kodeskyggelegging fra SPI Flash til DDR: Programmerer bildet file inn i SPI-flash, kopierer det til DDR-minnet og starter bildet fra DDR-minnet.
• Program og kodeskyggelegging fra SPI Flash til SDR: Programmerer bildet file inn i SPI flash, kopierer det til SDR-minnet og starter bildet fra SDR-minnet.
• Code Shadowing til DDR: Kopierer det eksisterende bildet file fra SPI-flash til DDR-minnet og starter bildet fra DDR-minnet.
• Code Shadowing til SDR: Kopierer det eksisterende bildet file fra SPI-flash til SDR-minnet og starter bildet fra SDR-minnet. Klikk på Hjelp for mer informasjon om GUI.

Kjører Demo Design for Multi-Stage Boot Process Method
De følgende trinnene beskriver hvordan du kjører demodesignet for multi-ertage oppstartsprosessmetode:

1. Slå PÅ strømforsyningsbryteren, SW7.
2. Programmer SmarFusion2 SoC FPGA-enheten med programmeringen file gitt i designet files (SF2_CodeShadowing_DDR3_DF\Programmering Files\MultiStageBoot_meothod\CodeShadowing_top.stp ved å bruke FlashPro-designprogramvaren).
3. Start den kjørbare SPI Flash Loader og Code Shadowing Demo GUI file tilgjengelig i designet files (SF2_CodeShadowing_DDR3_DF\GUI Executable\SF2_FlashLoader.exe).
4. Velg riktig COM-port (som USB-seriedriverne peker mot) fra rullegardinlisten COM-port.
5. Klikk på Koble til. Etter at tilkoblingen er opprettet, endres Connect til Koble fra.
6. Klikk på Bla gjennom for å velge eksampet kjørbart målbilde file følger med designet files
   (SF2_CodeShadowing_DDR3_DF/Sample Applikasjonsbilder/erample_image_DDR3.bin).
   Note: For å generere applikasjonsbildeboksen file, se "Vedlegg: Generering av kjørbar bin File" på side 25.
7. Hold startadressen til SPI-flashminnet som standard på 0x00000000.
8. Velg alternativet Program and Code Shadowing fra SPI Flash til DDR.
9. Klikk Start som vist i figur 10 for å laste det kjørbare bildet inn i SPI-flash og kodeskygge fra DDR-minnet.
   Figur 10 • Starte demoen
   
10. Hvis SmartFusion2 SoC FPGA-enheten er programmert med en STAPL file der MDDR ikke er konfigurert for DDR-minne, viser den en feilmelding, som vist i figur 11.
    Figur 11 • Feil enhet eller alternativmelding
    
11. Seriekonsoll-delen på GUI viser feilsøkingsmeldingene og begynner å programmere SPI-flash ved vellykket sletting av SPI-flash. Figur 12 viser statusen til SPI flash-skriving
    Figur 12 • Flash Loading
    
12. Ved vellykket programmering av SPI-flashen, kopierer bootloaderen som kjører på SmartFusion2 SoC FPGA applikasjonsbildet fra SPI-flash til DDR-minnet og starter applikasjonsbildet. Hvis det oppgitte bildet sample_image_DDR3.bin er valgt, viser den serielle konsollen velkomstmeldinger, bryteravbrudd og timeravbruddsmeldinger som vist i figur 13 på side 18 og figur 14 på side 18. Et løpende LED-mønster vises på LED1 til LED8 på SmartFusion2 Advanced Development Sett.
13. Trykk på bryterne SW2 og SW3 for å se avbruddsmeldinger på seriekonsollen.
    Figur 13 • Kjøre målapplikasjonsbildet fra DDR3-minnet
    Figur 14 • Timer- og avbruddsmeldinger i seriekonsoll
    

Kjøre Hardware Boot Engine Method Design
De følgende trinnene beskriver hvordan du kjører maskinvareoppstartsmotorens design:

1. Slå PÅ strømforsyningsbryteren, SW7.
2. Programmer SmarFusion2 SoC FPGA-enheten med programmeringen file gitt i designet files (SF2_CodeShadowing_DDR3_DF\Programmering
   Files\HWBootEngine_method\CodeShadowing_Fabric.stp ved å bruke FlashPro-designprogramvaren).
3. For å programmere SPI Flash, sett DIP-bryteren SW5-1 til PÅ-posisjon. Dette valget gjør å starte opp Cortex-M3 fra eNVM. Trykk på SW6 for å tilbakestille SmartFusion2-enheten.
4. Start den kjørbare SPI Flash Loader og Code Shadowing Demo GUI file tilgjengelig i designet files (SF2_CodeShadowing_DDR3_DF\GUI Executable\SF2_FlashLoader.exe).
5. Velg riktig COM-port (som USB-seriedriverne peker mot) fra rullegardinlisten COM-port.
6. Klikk på Koble til. Etter at tilkoblingen er opprettet, endres Connect til Koble fra.
7. Klikk på Bla gjennom for å velge eksampet kjørbart målbilde file følger med designet files
   (SF2_CodeShadowing_DDR3_DF/Sample Applikasjonsbilder/erample_image_DDR3.bin).
   Note: For å generere applikasjonsbildeboksen file, se "Vedlegg: Generering av kjørbar bin File" på side 25.
8. Velg Hardware Boot Engine-alternativet i Code Shadowing Method.
9. Velg alternativet Program SPI Flash fra Options-menyen.
10. Klikk Start, som vist i figur 15 for å laste det kjørbare bildet inn i SPI flash.
    Figur 15 • Starte demoen
    
11. Seriekonsoll-delen på GUI viser feilsøkingsmeldingene og statusen til SPI-flashskriving, som vist i figur 16.
    Figur 16 • Flash Loading
    
12. Etter vellykket programmering av SPI-blitsen, endre DIP-bryteren SW5-1 til AV-posisjon. Dette valget gjør å starte opp Cortex-M3-prosessoren fra DDR-minne.
13. Trykk på SW6 for å tilbakestille SmartFusion2-enheten. Oppstartsmotoren kopierer applikasjonsbildet fra SPI-flash til DDR-minnet og slipper tilbakestilling til Cortex-M3, som starter applikasjonsbildet fra DDR-minnet. Hvis det medfølgende bildet "sample_image_DDR3.bin" er lastet til SPI-blits, viser seriekonsollen velkomstmeldinger, bryteravbrudd (trykk SW2 eller SW3) og timeravbruddsmeldinger som vist i figur 17 og et løpende LED-mønster vises på LED1 til LED8 på SmartFusion2 Advanced Utviklingssett.
    Figur 17 • Kjøre målapplikasjonsbildet fra DDR3-minnet
    

Konklusjon
Denne demoen viser evnen til SmartFusion2 SoC FPGA-enheten til å koble seg til DDR-minne og kjøre det kjørbare bildet fra DDR-minnet ved å skygge kode fra SPI-flashminneenheten. Den viser også to metoder for implementering av kodeskygge på SmartFusion2-enheten.

Vedlegg: DDR3-konfigurasjoner

Følgende figurer viser DDR3-konfigurasjonsinnstillingene.
Figur 18 • Generelle DDR-konfigurasjonsinnstillinger

Figur 19 • Innstillinger for initialisering av DDR-minne

Figur 20 • Innstillinger for DDR-minnetiming

Vedlegg: Generering av kjørbar bin File

Den kjørbare skuffen file kreves for å programmere SPI-flashen for å kjøre kodeskyggedemoen. For å generere den kjørbare bin file fra "sample_image_DDR3” myk konsoll, utfør følgende trinn:

1. Bygg Soft Console-prosjektet med linker-skriptet produksjon-kjør-på-plass-ekstern DDR.
2. Legg til installasjonsbanen for Soft Console, for eksempelample, C:\Microsemi\Libero_v11.7\SoftConsole\Sourcery-G++\bin, til 'Environment Variables' som vist i figur 21.
   Figur 21 • Legge til installasjonsvei for myk konsoll
   
3. Dobbeltklikk på batchen file bin-File-Generator.bat ligger på:
   SoftConsole/CodeShadowing_MSS_CM3/Sample_image_DDR3-mappen, som vist i figur 22.
   Figur 22 • Beholder File Generator
   
4. Søppelkassen-File-Generator oppretter sample_image_DDR3.bin file.

Revisjonshistorie

Tabellen nedenfor viser viktige endringer som er gjort i dette dokumentet for hver revisjon.

Revisjon	Endringer
Revisjon 7 (mars 2016)	Oppdaterte dokumentet for Libero SoC v11.7 programvareversjon (SAR 77816).
Revisjon 6 (oktober 2015)	Oppdaterte dokumentet for Libero SoC v11.6 programvareversjon (SAR 72424).
Revisjon 5 (september 2014)	Oppdaterte dokumentet for Libero SoC v11.4 programvareversjon (SAR 60592).
Revisjon 4 (mai 2014)	Oppdaterte dokumentet for Libero SoC 11.3 programvareversjon (SAR 56851).
Revisjon 3 (desember 2013)	Oppdaterte dokumentet for Libero SoC v11.2 programvareversjon (SAR 53019).
Revisjon 2 (mai 2013)	Oppdaterte dokumentet for Libero SoC v11.0 programvareversjon (SAR 47552).
Revisjon 1 (mars 2013)	Oppdaterte dokumentet for Libero SoC v11.0 beta SP1 programvareversjon (SAR 45068).

Produktstøtte

Microsemi SoC Products Group støtter produktene sine med ulike støttetjenester, inkludert kundeservice, kundestøttesenter, et webnettsted, elektronisk post og verdensomspennende salgskontorer. Dette vedlegget inneholder informasjon om hvordan du kontakter Microsemi SoC Products Group og bruker disse støttetjenestene.

Kundeservice
Kontakt kundeservice for ikke-teknisk produktstøtte, for eksempel produktpriser, produktoppgraderinger, oppdateringsinformasjon, ordrestatus og autorisasjon.

• Fra Nord-Amerika, ring 800.262.1060
• Fra resten av verden, ring 650.318.4460
• Faks, fra hvor som helst i verden, 408.643.6913

Kundesenter for teknisk støtte
Microsemi SoC Products Group bemanner sitt tekniske kundestøttesenter med svært dyktige ingeniører som kan hjelpe deg med å svare på maskinvare-, programvare- og designspørsmål om Microsemi SoC-produkter. Kundestøttesenteret bruker mye tid på å lage applikasjonsnotater, svar på vanlige spørsmål i designsyklusen, dokumentasjon av kjente problemer og ulike vanlige spørsmål. Så før du kontakter oss, vennligst besøk våre nettressurser. Det er svært sannsynlig at vi allerede har svart på spørsmålene dine.

Teknisk støtte

For støtte for Microsemi SoC-produkter, besøk
http://www.microsemi.com/products/fpga-soc/design-support/fpga-soc-support.

Webnettstedet
Du kan bla gjennom en rekke teknisk og ikke-teknisk informasjon på Microsemi SoC Products Groups hjemmeside, på http://www.microsemi.com/products/fpga-soc/fpga-and-soc.

Ta kontakt med kundestøttesenteret
Svært dyktige ingeniører bemanner det tekniske støttesenteret. Det tekniske støttesenteret kan kontaktes via e-post eller gjennom Microsemi SoC Products Group webnettstedet.

E-post
Du kan kommunisere dine tekniske spørsmål til vår e-postadresse og få svar tilbake via e-post, faks eller telefon. Dessuten, hvis du har designproblemer, kan du sende designet ditt på e-post files å motta hjelp. Vi overvåker kontinuerlig e-postkontoen gjennom dagen. Når du sender forespørselen din til oss, må du huske å inkludere fullt navn, firmanavn og kontaktinformasjon for effektiv behandling av forespørselen.
E-postadressen til teknisk støtte er soc_tech@microsemi.com.

Mine saker
Microsemi SoC Products Group-kunder kan sende inn og spore tekniske saker online ved å gå til Mine saker.

Utenfor USA
Kunder som trenger assistanse utenfor amerikanske tidssoner kan enten kontakte teknisk støtte via e-post (soc_tech@microsemi.com) eller kontakt et lokalt salgskontor. Besøk Om oss for salgskontoroppføringer og bedriftskontakter.

ITAR teknisk støtte
For teknisk støtte på RH og RT FPGAer som er regulert av International Traffic in Arms Regulations (ITAR), kontakt oss via soc_tech@microsemi.com. Alternativt, i Mine saker, velg Ja i rullegardinlisten ITAR. For en fullstendig liste over ITAR-regulerte Microsemi FPGA-er, besøk ITAR web side.

Microsemi Corporate Headquarters
One Enterprise, Aliso Viejo,
CA 92656 USA
Innenfor USA: +1 (800)
713-4113 Utenfor
USA: +1 949-380-6100
Salg: +1 949-380-6136
Faks: +1 949-215-4996
E-post: sales.support@microsemi.com
© 2016 Microsemi Corporation.
Alle rettigheter forbeholdt. Microsemi og Microsemi-logoen er varemerker for Microsemi Corporation.
Alle andre varemerker og tjenestemerker tilhører sine respektive eiere.

Microsemi Corporation (Nasdaq: MSCC) tilbyr en omfattende portefølje av halvleder- og systemløsninger for kommunikasjon, forsvar og sikkerhet, romfart og industrielle markeder. Produktene inkluderer høyytelses og strålingsherdede analoge integrerte kretser med blandede signaler, FPGA-er, SoC-er og ASIC-er; strømstyring produkter; timing- og synkroniseringsenheter og presise tidsløsninger, setter verdens standard for tid; stemmebehandling enheter; RF-løsninger; diskrete komponenter; bedriftslagring og kommunikasjonsløsninger, sikkerhetsteknologier og skalerbar anti-tamper produkter; Ethernet-løsninger; Power-over-Ethernet ICer og midspans; samt tilpassede designfunksjoner og tjenester. Microsemi har hovedkontor i Aliso Viejo, California, og har omtrent 4,800 ansatte globalt. Lær mer på www.microsemi.com.

Microsemi gir ingen garantier, representasjoner eller garantier angående informasjonen heri eller egnetheten til produktene og tjenestene for noe bestemt formål, og Microsemi påtar seg heller ikke noe ansvar som oppstår som følge av bruken eller bruken av et produkt eller en krets. Produktene som selges nedenfor og alle andre produkter som selges av Microsemi har vært gjenstand for begrenset testing og skal ikke brukes sammen med virksomhetskritisk utstyr eller applikasjoner. Eventuelle ytelsesspesifikasjoner antas å være pålitelige, men er ikke verifisert, og kjøperen må gjennomføre og fullføre all ytelse og annen testing av produktene, alene og sammen med, eller installert i, eventuelle sluttprodukter. Kjøper skal ikke stole på data og ytelsesspesifikasjoner eller parametere levert av Microsemi. Det er kjøperens ansvar å uavhengig avgjøre egnetheten til ethvert produkt og å teste og verifisere det samme. Informasjonen gitt av Microsemi nedenfor er gitt "som den er, hvor den er" og med alle feil, og hele risikoen forbundet med slik informasjon er utelukkende hos kjøperen. Microsemi gir ikke, eksplisitt eller implisitt, til noen part noen patentrettigheter, lisenser eller andre IP-rettigheter, enten det gjelder slik informasjon i seg selv eller noe som er beskrevet av slik informasjon. Informasjonen gitt i dette dokumentet tilhører Microsemi, og Microsemi forbeholder seg retten til å gjøre endringer i informasjonen i dette dokumentet eller til produkter og tjenester når som helst uten varsel.

Dokumenter / Ressurser

Microsemi SmartFusion2 SoC FPGA Code Shadowing fra SPI Flash til DDR-minne [pdf] Brukerhåndbok SmartFusion2 SoC FPGA Code Shadowing fra SPI Flash til DDR-minne, SmartFusion2 SoC, FPGA Code Shadowing fra SPI Flash til DDR-minne, Flash til DDR-minne

Referanser

• Brukerhåndbok