محتويات يخفي
1 Microsemi SmartFusion2 SoC FPGA Code Shadowing من SPI Flash إلى ذاكرة DDR
2 مقدمة
3 SmartFusion2 SoC FPGA – تظليل الكود من SPI Flash إلى ذاكرة DDR
3.1 مقدمة
4 الملحق: تكوينات DDR3
5 الملحق: إنشاء سلة قابلة للتنفيذ File
6 سجل المراجعة
7 دعم المنتج
7.1 الدعم الفني
8 المستندات / الموارد
8.1 مراجع
9 منشورات ذات صلة

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-logo

Microsemi SmartFusion2 SoC FPGA Code Shadowing من SPI Flash إلى ذاكرة DDR

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-product-iamge

مقدمة

غاية
هذا العرض التوضيحي مخصص لأجهزة SmartFusion®2 التي تعمل بنظام على شريحة (SoC) ومصفوفة البوابة القابلة للبرمجة (FPGA). ويقدم تعليمات حول كيفية استخدام التصميم المرجعي المقابل.

الجمهور المستهدف
هذا الدليل التوضيحي مخصص لـ:

  • مصممي FPGA
  • المصممين المضمنين
  • المصممين على مستوى النظام

مراجع
انظر ما يلي web صفحة للحصول على قائمة كاملة وحديثة لوثائق جهاز SmartFusion2:
http://www.microsemi.com/products/fpga-soc/soc-fpga/smartfusion2#documentation

تمت الإشارة إلى المستندات التالية في دليل العرض التوضيحي هذا.

  • UG0331: دليل مستخدم النظام الفرعي لوحدة التحكم الدقيقة SmartFusion2
  • دليل مستخدم منشئ نظام SmartFusion2

SmartFusion2 SoC FPGA – تظليل الكود من SPI Flash إلى ذاكرة DDR

مقدمة

يُظهر هذا التصميم التجريبي إمكانات جهاز SmartFusion2 SoC FPGA لتظليل التعليمات البرمجية من جهاز ذاكرة فلاش الواجهة التسلسلية (SPI) لمضاعفة معدل البيانات (DDR) وذاكرة الوصول العشوائي الديناميكي المتزامن (SDRAM) وتنفيذ التعليمات البرمجية من DDR SDRAM.
يوضح الشكل 1 الرسم التخطيطي للمستوى الأعلى لتظليل التعليمات البرمجية من جهاز فلاش SPI إلى ذاكرة DDR.

الشكل 1 • مخطط كتلة المستوى الأعلى

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-01

تظليل التعليمات البرمجية هو أسلوب تمهيد يُستخدم لتشغيل صورة من الذكريات الخارجية والأسرع والمتقلبة (DRAM). إنها عملية نسخ الكود من الذاكرة غير المتطايرة إلى الذاكرة المتطايرة للتنفيذ.

يلزم تظليل التعليمات البرمجية عندما لا تدعم الذاكرة غير المتطايرة المرتبطة بالمعالج الوصول العشوائي إلى التعليمات البرمجية للتنفيذ في المكان، أو عندما لا تكون هناك ذاكرة وصول عشوائي غير متطايرة كافية. في التطبيقات ذات الأداء الحرج، يمكن تحسين سرعة التنفيذ عن طريق تظليل التعليمات البرمجية، حيث يتم نسخ التعليمات البرمجية إلى ذاكرة الوصول العشوائي ذات الإنتاجية الأعلى لتنفيذ أسرع.

يتم استخدام ذاكرات معدل البيانات الفردي (SDR)/DDR SDRAM في التطبيقات التي تحتوي على صورة كبيرة قابلة للتنفيذ وتتطلب أداءً أعلى. عادةً، يتم تخزين الصور الكبيرة القابلة للتنفيذ في ذاكرة غير متطايرة، مثل فلاش NAND أو فلاش SPI، ويتم نسخها إلى ذاكرة متطايرة، مثل ذاكرة SDR/DDR SDRAM، عند تشغيلها للتنفيذ.

تدمج أجهزة SmartFusion2 SoC FPGA الجيل الرابع من نسيج FPGA المعتمد على الفلاش، ومعالج ARM® Cortex®-M3، وواجهات اتصال عالية الأداء على شريحة واحدة. يتم استخدام وحدات التحكم في الذاكرة عالية السرعة في أجهزة SmartFusion2 SoC FPGA للتفاعل مع ذكريات DDR2/DDR3/LPDDR الخارجية. يمكن تشغيل ذكريات DDR2/DDR3 بسرعة قصوى تبلغ 333 ميجاهرتز. يمكن لمعالج Cortex-M3 تشغيل التعليمات مباشرة من ذاكرة DDR الخارجية من خلال النظام الفرعي للمتحكم الدقيق (MSS) DDR (MDDR). تتعامل وحدة التحكم في ذاكرة التخزين المؤقت FPGA وجسر MSS DDR مع تدفق البيانات للحصول على أداء أفضل.

تصميم متطلبات
ويبين الجدول 1 متطلبات التصميم لهذا العرض التوضيحي.

الجدول 1 • متطلبات التصميم

متطلبات التصميم وصف
متطلبات الأجهزة
مجموعة التطوير المتقدمة SmartFusion2:
• محول 12 فولت
• FlashPro5
• كابل USB A إلى Mini – B USB		 القس أ أو في وقت لاحق
سطح المكتب أو الكمبيوتر المحمول نظام التشغيل Windows XP SP2 – 32 بت/64 بت نظام التشغيل Windows 7 – 32 بت/64 بت
متطلبات البرمجيات
نظام Libero® على الرقاقة (SoC) الإصدار 11.7
برنامج البرمجة FlashPro الإصدار 11.7
com.SoftConsole الإصدار 3.4 المزود بحزمة الخدمة SP1*
برامج تشغيل الكمبيوتر الشخصي USB لسائقي UART
عميل Microsoft .NET Framework 4 لإطلاق واجهة المستخدم الرسومية التجريبية _
ملحوظة: *في هذا البرنامج التعليمي، يتم استخدام SoftConsole v3.4 SP1. لاستخدام SoftConsole v4.0، راجع TU0546: SoftConsole v4.0 وLibero SoC v11.7 البرنامج التعليمي.

تصميم تجريبي
مقدمة
التصميم التجريبي files متاحة للتنزيل من المسار التالي في Micro Semi webموقع:
http://soc.microsemi.com/download/rsc/?f=m2s_dg0386_liberov11p7_df

التصميم التجريبي fileوتشمل:

  • مشروع Libero SoC
  • برمجة STAPL files
  • واجهة المستخدم الرسومية قابلة للتنفيذ
  • Sampصور التطبيق لو
  • البرامج النصية رابط
  • تكوين DDR files
  • اقرأني.txt file

راجع ملف readme.txt file المقدمة في التصميم files لبنية الدليل الكاملة.

وصف
يطبق هذا التصميم التجريبي تقنية تظليل التعليمات البرمجية لتشغيل صورة التطبيق من ذاكرة DDR. يوفر هذا التصميم أيضًا واجهة مضيف عبر SmartFusion2 SoC FPGA متعدد الأوضاع جهاز استقبال/مرسل عالمي غير متزامن/متزامن (MMUART) لتحميل الصورة القابلة للتنفيذ للتطبيق المستهدف في فلاش SPI المتصل بواجهة MSS SPI0.
يتم تنفيذ تظليل التعليمات البرمجية بالطريقتين التاليتين:

  1. متعدد stagطريقة عملية التمهيد باستخدام معالج Cortex-M3
  2. طريقة محرك تمهيد الأجهزة باستخدام نسيج FPGA

متعدد- Stagطريقة عملية التمهيد
يتم تشغيل صورة التطبيق من ذاكرات DDR الخارجية في عمليتي التمهيد التاليتينtagالعربية:

  • يقوم معالج Cortex-M3 بتشغيل محمل التمهيد الناعم من الذاكرة المدمجة غير المتطايرة (eNVM)، والتي تقوم بنقل صورة الرمز من جهاز فلاش SPI إلى ذاكرة DDR.
  • يقوم معالج Cortex-M3 بتمهيد صورة التطبيق من ذاكرة DDR.

يطبق هذا التصميم برنامج أداة تحميل التشغيل لتحميل الصورة القابلة للتنفيذ للتطبيق المستهدف من جهاز فلاش SPI إلى ذاكرة DDR للتنفيذ. ينتقل برنامج أداة تحميل التشغيل الذي يتم تشغيله من eNVM إلى التطبيق الهدف المخزن في ذاكرة DDR بعد نسخ صورة التطبيق الهدف إلى ذاكرة DDR.
ويبين الشكل 2 المخطط التفصيلي للتصميم التجريبي.

الشكل 2 • تظليل الكود - Multi Stagمخطط كتلة العرض التوضيحي لعملية التمهيد

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-02

تم تكوين MDDR لكي يعمل DDR3 بسرعة 320 ميجاهرتز. يعرض "الملحق: تكوينات DDR3" في الصفحة 22 إعدادات تكوين DDR3. يتم تكوين DDR قبل تنفيذ رمز التطبيق الرئيسي.

محمل الإقلاع
يقوم محمل الإقلاع بتنفيذ العمليات التالية:

  1. نسخ صورة التطبيق المستهدف من ذاكرة فلاش SPI إلى ذاكرة DDR.
  2. إعادة تعيين عنوان بدء ذاكرة DDR من 0xA0000000 إلى 0x00000000 عن طريق تكوين سجل نظام DDR_CR.
  3. تهيئة مؤشر مكدس المعالج Cortex-M3 حسب التطبيق المستهدف. يحتوي الموقع الأول لجدول متجه التطبيق الهدف على قيمة مؤشر المكدس. يتوفر جدول المتجهات للتطبيق المستهدف بدءًا من العنوان 0x00000000.
  4. تحميل عداد البرنامج (الكمبيوتر) لإعادة تعيين معالج التطبيق الهدف لتشغيل صورة التطبيق الهدف من ذاكرة DDR. يتوفر معالج إعادة تعيين التطبيق المستهدف في جدول المتجهات على العنوان 0x00000004.
    ويبين الشكل 3 التصميم التجريبي.
    الشكل 3 • تدفق التصميم لـ Multi-Stagطريقة عملية التمهيد
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-03

طريقة محرك تمهيد الأجهزة
في هذه الطريقة، يقوم Cortex-M3 بتمهيد صورة التطبيق المستهدف مباشرةً من ذاكرات DDR الخارجية. يقوم محرك تمهيد الأجهزة بنسخ صورة التطبيق من جهاز فلاش SPI إلى ذاكرة DDR، قبل تحرير إعادة تعيين معالج Cortex-M3. بعد تحرير عملية إعادة التعيين، يقوم معالج Cortex-M3 بالتمهيد مباشرة من ذاكرة DDR. تتطلب هذه الطريقة وقتًا أقل للتمهيد من الأجهزة المتعددةtagعملية التمهيد الإلكترونية لأنها تتجنب عمليات التمهيد المتعددةtages ونسخ صورة التطبيق إلى ذاكرة DDR في وقت أقل.

يطبق هذا التصميم التجريبي منطق محرك التمهيد في نسيج FPGA لنسخ الصورة القابلة للتنفيذ للتطبيق المستهدف من فلاش SPI إلى ذاكرة DDR للتنفيذ. يستخدم هذا التصميم أيضًا أداة تحميل فلاش SPI، والتي يمكن تنفيذها بواسطة معالج Cortex-M3 لتحميل الصورة القابلة للتنفيذ للتطبيق المستهدف في جهاز فلاش SPI باستخدام واجهة المضيف المتوفرة عبر SmartFusion2 SoC FPGA MMUART_0. يمكن استخدام مفتاح DIP1 الموجود في SmartFusion2 Advanced Development Kit لتحديد ما إذا كنت تريد برمجة جهاز فلاش SPI أو تنفيذ التعليمات البرمجية من ذاكرة DDR.

إذا كان التطبيق الهدف القابل للتنفيذ متاحًا في جهاز فلاش SPI، فسيتم بدء تظليل التعليمات البرمجية من جهاز فلاش SPI إلى ذاكرة DDR عند تشغيل الجهاز. يقوم محرك التمهيد بتهيئة MDDR، ونسخ الصورة من جهاز فلاش SPI إلى ذاكرة DDR، وإعادة تعيين مساحة ذاكرة DDR إلى 0x00000000 عن طريق إبقاء معالج Cortex-M3 في حالة إعادة التعيين. بعد أن يقوم محرك التمهيد بإصدار إعادة تعيين Cortex-M3، يقوم Cortex-M3 بتنفيذ التطبيق المستهدف من ذاكرة DDR.

تم تكوين FIC_0 في الوضع التابع للوصول إلى MSS SPI_0 من نسيج FPGA الرئيسي AHB. تم تمكين واجهة MDDR AXI (DDR_FIC) للوصول إلى ذاكرة DDR من FPGA Fabric AXI الرئيسي.

ويبين الشكل 4 المخطط التفصيلي للتصميم التجريبي.
الشكل 4 • تظليل التعليمات البرمجية - مخطط كتلة العرض التوضيحي لمحرك تمهيد الأجهزة

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-04

محرك التمهيد
هذا هو الجزء الرئيسي من العرض التوضيحي لتظليل التعليمات البرمجية الذي ينسخ صورة التطبيق من جهاز فلاش SPI إلى ذاكرة DDR. يقوم محرك التمهيد بالعمليات التالية:

  1. تهيئة MDDR للوصول إلى DDR3 بسرعة 320 ميجاهرتز عن طريق إعادة ضبط معالج Cortex-M3.
  2. نسخ صورة التطبيق المستهدف من جهاز ذاكرة فلاش SPI إلى ذاكرة DDR باستخدام AXI الرئيسي في نسيج FPGA من خلال واجهة MDDR AXI.
  3. إعادة تعيين عنوان بدء ذاكرة DDR من 0xA0000000 إلى 0x00000000 عن طريق الكتابة إلى سجل نظام DDR_CR.
  4. تحرير إعادة التعيين إلى معالج Cortex-M3 للتمهيد من ذاكرة DDR.

ويبين الشكل 5 تدفق التصميم التجريبي.
الشكل 5 • مخطط كتلة المستوى الأعلى

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-05

الشكل 6 • تدفق التصميم لطريقة محرك تمهيد الأجهزة

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-06

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-07

إنشاء صورة التطبيق الهدف لذاكرة DDR
مطلوب صورة يمكن تنفيذها من ذاكرة DDR لتشغيل العرض التوضيحي. استخدم وصف الرابط "production-execute-in-place-externalDDR.ld". file الذي تم تضمينه في التصميم fileالصورة لبناء صورة التطبيق. وصف الرابط file يحدد عنوان بدء ذاكرة DDR على أنه 0x00000000 نظرًا لأن محرك التمهيد/أداة تحميل التشغيل يقوم بإعادة تعيين ذاكرة DDR من 0xA0000000 إلى 0x00000000. يقوم البرنامج النصي للرابط بإنشاء صورة تطبيق تحتوي على الإرشادات والبيانات وأقسام BSS في الذاكرة التي يكون عنوان البداية لها هو 0x00000000. صورة تطبيق توليد المقاطعة التي تومض بشكل بسيط من الصمام الثنائي الباعث للضوء (LED)، والمؤقت والتبديل file يتم توفيرها لهذا العرض.

محمل فلاش SPI
يتم تنفيذ أداة تحميل فلاش SPI لتحميل ذاكرة فلاش SPI الموجودة على اللوحة مع صورة التطبيق المستهدف القابلة للتنفيذ من الكمبيوتر المضيف من خلال واجهة MMUART_0. يقوم معالج Cortex-M3 بإنشاء مخزن مؤقت للبيانات القادمة عبر واجهة MMUART_0 ويبدأ DMA الطرفي (PDMA) لكتابة البيانات المخزنة مؤقتًا في فلاش SPI من خلال MSS_SPI0.

تشغيل العرض التوضيحي
يوضح العرض التوضيحي كيفية تحميل صورة التطبيق في فلاش SPI وتنفيذ صورة التطبيق هذه من ذاكرات DDR الخارجية. ويوفر السابقينampلو صورة التطبيق “sample_image_DDR3.bin". تعرض هذه الصورة رسائل الترحيب ورسالة مقاطعة المؤقت على وحدة التحكم التسلسلية وتومض من LED1 إلى LED8 في SmartFusion2 Advanced Development Kit. لرؤية رسائل مقاطعة GPIO على وحدة التحكم التسلسلية، اضغط على مفتاح SW2 أو SW3.

إعداد التصميم التجريبي
تصف الخطوات التالية كيفية إعداد العرض التوضيحي للوحة SmartFusion2 Advanced Development Kit:

  1. قم بتوصيل الكمبيوتر المضيف بموصل J33 باستخدام كابل USB A إلى mini-B. يتم اكتشاف برامج تشغيل جسر USB إلى UART تلقائيًا. تحقق مما إذا تم الاكتشاف في مدير الأجهزة كما هو موضح في الشكل 7.
  2. إذا لم يتم اكتشاف برامج تشغيل USB تلقائيًا، فقم بتثبيت برنامج تشغيل USB.
  3. للاتصال الطرفي التسلسلي من خلال كابل FTDI mini USB، قم بتثبيت برنامج تشغيل FTDI D2XX. قم بتنزيل برامج التشغيل ودليل التثبيت من:
    http://www.microsemi.com/soc/documents/CDM_2.08.24_WHQL_Certified.zip.
    الشكل 7 • USB إلى برامج تشغيل UART Bridge
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-08
  4. قم بتوصيل وصلات العبور على لوحة SmartFusion2 Advanced Development Kit، كما هو موضح في الجدول 2.
    حذر: قم بإيقاف تشغيل مفتاح إمداد الطاقة، SW7 أثناء توصيل وصلات العبور.
    الجدول 2 • إعدادات وصلة وصل مجموعة التطوير المتقدمة SmartFusion2
    سترة دبوس (من) تثبيت (إلى) تعليقات
    J116، J353، J354، J54 1 2 هذه هي إعدادات وصلة المرور الافتراضية للوحة أدوات التطوير المتقدمة. تأكد من ضبط هذه وصلات العبور وفقًا لذلك.
    ج123 2 3
    J124 ، J121 ، J32 1 2 JTAG البرمجة من خلال FTDI
    J118 ، J119 1 2 برمجة فلاش SPI
  5. في SmartFusion2 Advanced Development Kit، قم بتوصيل مصدر الطاقة بموصل J42.
    يوضح الشكل 8. إعداد اللوحة لتشغيل تظليل التعليمات البرمجية من فلاش SPI إلى عرض DDR3 على مجموعة التطوير المتقدمة SmartFusion2.
    الشكل 8 • إعداد مجموعة أدوات التطوير المتقدمة SmartFusion2
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-09

SPI Flash Loader وواجهة المستخدم الرسومية التجريبية لتظليل التعليمات البرمجية
واجهة المستخدم الرسومية مطلوبة لتشغيل العرض التوضيحي لتظليل التعليمات البرمجية. SPI Flash Loader وCode Shadowing Demo GUI هي واجهة مستخدم رسومية بسيطة يتم تشغيلها على الكمبيوتر المضيف لبرمجة فلاش SPI وتشغيل العرض التوضيحي لتظليل التعليمات البرمجية على SmartFusion2 Advanced Development Kit. UART هو بروتوكول اتصال بين الكمبيوتر المضيف ومجموعة SmartFusion2 Advanced Development Kit. كما يوفر أيضًا قسم Serial Console لطباعة رسائل تصحيح الأخطاء المستلمة من التطبيق عبر واجهة UART.
يوضح الشكل 9. نافذة العرض التوضيحي لـ SPI Flash Loader وCode Shadowing.
الشكل 9 • أداة تحميل فلاش SPI ونافذة العرض التوضيحي لتظليل التعليمات البرمجية

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-10

تدعم واجهة المستخدم الرسومية الميزات التالية:

  • برنامج SPI Flash: يبرمج الصورة file في فلاش SPI.
  • تظليل البرنامج والرمز من SPI Flash إلى DDR: يبرمج الصورة file إلى فلاش SPI، وانسخه إلى ذاكرة DDR، وقم بتمهيد الصورة من ذاكرة DDR.
  • تظليل البرنامج والرمز من SPI Flash إلى SDR: يبرمج الصورة file إلى فلاش SPI، وانسخه إلى ذاكرة SDR، وقم بتمهيد الصورة من ذاكرة SDR.
  • تظليل التعليمات البرمجية إلى DDR: لنسخ الصورة الموجودة file من فلاش SPI إلى ذاكرة DDR ويقوم بتمهيد الصورة من ذاكرة DDR.
  • تظليل التعليمات البرمجية إلى SDR: لنسخ الصورة الموجودة file من فلاش SPI إلى ذاكرة SDR ويقوم بتمهيد الصورة من ذاكرة SDR. انقر فوق تعليمات للحصول على مزيد من المعلومات حول واجهة المستخدم الرسومية.

تشغيل التصميم التجريبي لـ Multi-Stagطريقة عملية التمهيد
تصف الخطوات التالية كيفية تشغيل التصميم التجريبي لـ multistagطريقة عملية التمهيد الإلكتروني:

  1. قم بتشغيل مفتاح إمداد الطاقة SW7.
  2. قم ببرمجة جهاز SmarFusion2 SoC FPGA مع البرمجة file المقدمة في التصميم files (SF2_CodeShadowing_DDR3_DF\Programming Files\متعددtageBoot_meothod\CodeShadowing_top.stp باستخدام برنامج التصميم FlashPro).
  3. قم بتشغيل SPI Flash Loader وواجهة المستخدم الرسومية Code Shadowing Demo القابلة للتنفيذ file متوفر في التصميم files (SF2_CodeShadowing_DDR3_DF\GUI Executable\SF2_FlashLoader.exe).
  4. حدد منفذ COM المناسب (الذي تشير إليه برامج تشغيل USB التسلسلية) من القائمة المنسدلة لمنفذ COM.
  5. انقر فوق اتصال. بعد إنشاء الاتصال، يتغير الاتصال إلى قطع الاتصال.
  6. انقر فوق "استعراض" لتحديد السابقينampلو الهدف الصورة القابلة للتنفيذ file المقدمة مع التصميم files
    (SF2_CodeShadowing_DDR3_DF/Sampصور/صور التطبيقample_image_DDR3.bin).
    ملحوظة: لإنشاء حاوية صورة التطبيق file، راجع "الملحق: إنشاء سلة قابلة للتنفيذ File"في الصفحة 25."
  7. احتفظ بعنوان البداية لذاكرة فلاش SPI كعنوان افتراضي 0x00000000.
  8. حدد خيار Program and Code Shadowing from SPI Flash to DDR.
  9. انقر فوق ابدأ كما هو موضح في الشكل 10 لتحميل الصورة القابلة للتنفيذ في فلاش SPI وتظليل التعليمات البرمجية من ذاكرة DDR.
    الشكل 10 • بدء العرض التوضيحي
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-11
  10. إذا كان جهاز SmartFusion2 SoC FPGA مبرمجًا باستخدام STAPL file حيث لم يتم تكوين MDDR لذاكرة DDR، تظهر رسالة خطأ، كما هو موضح في الشكل 11.
    الشكل 11 • جهاز خاطئ أو رسالة خيار
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-12
  11. يعرض قسم وحدة التحكم التسلسلية في واجهة المستخدم الرسومية رسائل تصحيح الأخطاء ويبدأ برمجة فلاش SPI عند مسح فلاش SPI بنجاح. يوضح الشكل 12 حالة كتابة فلاش SPI
    الشكل 12 • تحميل الفلاش
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-13
  12. عند برمجة فلاش SPI بنجاح، يقوم برنامج تحميل التشغيل الذي يعمل على SmartFusion2 SoC FPGA بنسخ صورة التطبيق من فلاش SPI إلى ذاكرة DDR ويقوم بتمهيد صورة التطبيق. إذا كانت الصورة المقدمة قampتم تحديد le_image_DDR3.bin، وتعرض وحدة التحكم التسلسلية رسائل الترحيب ومقاطعة التبديل ورسائل مقاطعة المؤقت كما هو موضح في الشكل 13 في الصفحة 18 والشكل 14 في الصفحة 18. يتم عرض نمط LED قيد التشغيل على LED1 إلى LED8 في SmartFusion2 Advanced Development عدة.
  13. اضغط على مفتاحي SW2 وSW3 لرؤية رسائل المقاطعة على وحدة التحكم التسلسلية.
    الشكل 13 • تشغيل صورة التطبيق الهدف من ذاكرة DDR3
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-14الشكل 14 • رسائل المؤقت والمقاطعة في وحدة التحكم التسلسلية
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-15

تشغيل تصميم طريقة محرك تمهيد الأجهزة
تصف الخطوات التالية كيفية تشغيل تصميم أسلوب محرك تمهيد الأجهزة:

  1. قم بتشغيل مفتاح إمداد الطاقة SW7.
  2. قم ببرمجة جهاز SmarFusion2 SoC FPGA مع البرمجة file المقدمة في التصميم files (SF2_CodeShadowing_DDR3_DF\Programming
    Files\HWBootEngine_method\CodeShadowing_Fabric.stp باستخدام برنامج التصميم FlashPro).
  3. لبرمجة فلاش SPI، قم بتبديل DIP SW5-1 إلى وضع التشغيل. يؤدي هذا التحديد إلى تشغيل Cortex-M3 من eNVM. اضغط على SW6 لإعادة ضبط جهاز SmartFusion2.
  4. قم بتشغيل SPI Flash Loader وواجهة المستخدم الرسومية Code Shadowing Demo القابلة للتنفيذ file متوفر في التصميم files (SF2_CodeShadowing_DDR3_DF\GUI Executable\SF2_FlashLoader.exe).
  5. حدد منفذ COM المناسب (الذي تشير إليه برامج تشغيل USB التسلسلية) من القائمة المنسدلة لمنفذ COM.
  6. انقر فوق اتصال. بعد إنشاء الاتصال، يتغير الاتصال إلى قطع الاتصال.
  7. انقر فوق "استعراض" لتحديد السابقينampلو الهدف الصورة القابلة للتنفيذ file المقدمة مع التصميم files
    (SF2_CodeShadowing_DDR3_DF/Sampصور/صور التطبيقample_image_DDR3.bin).
    ملحوظة: لإنشاء حاوية صورة التطبيق file، راجع "الملحق: إنشاء سلة قابلة للتنفيذ File"في الصفحة 25."
  8. حدد خيار Hardware Boot Engine في Code Shadowing Method.
  9. حدد خيار Program SPI Flash من قائمة الخيارات.
  10. انقر فوق ابدأ، كما هو موضح في الشكل 15 لتحميل الصورة القابلة للتنفيذ في فلاش SPI.
    الشكل 15 • بدء العرض التوضيحي
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-16
  11. يعرض قسم وحدة التحكم التسلسلية في واجهة المستخدم الرسومية رسائل تصحيح الأخطاء وحالة كتابة فلاش SPI، كما هو موضح في الشكل 16.
    الشكل 16 • تحميل الفلاش
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-17
  12. بعد برمجة فلاش SPI بنجاح، قم بتغيير مفتاح DIP SW5-1 إلى وضع إيقاف التشغيل. يؤدي هذا الاختيار إلى تشغيل معالج Cortex-M3 من ذاكرة DDR.
  13. اضغط على SW6 لإعادة ضبط جهاز SmartFusion2. يقوم محرك التمهيد بنسخ صورة التطبيق من فلاش SPI إلى ذاكرة DDR ويحرر إعادة التعيين إلى Cortex-M3، الذي يقوم بتمهيد صورة التطبيق من ذاكرة DDR. إذا كانت الصورة المقدمة "sampيتم تحميل "le_image_DDR3.bin" على فلاش SPI، وتعرض وحدة التحكم التسلسلية رسائل الترحيب، وتبديل المقاطعة (اضغط على SW2 أو SW3) ورسائل مقاطعة المؤقت كما هو موضح في الشكل 17 ويتم عرض نمط LED قيد التشغيل على LED1 إلى LED8 على SmartFusion2 Advanced مجموعة التطوير.
    الشكل 17 • تشغيل صورة التطبيق الهدف من ذاكرة DDR3
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-18

خاتمة
يوضح هذا العرض التوضيحي قدرة جهاز SmartFusion2 SoC FPGA على التفاعل مع ذاكرة DDR وتشغيل الصورة القابلة للتنفيذ من ذاكرة DDR عن طريق تظليل التعليمات البرمجية من جهاز ذاكرة فلاش SPI. ويعرض أيضًا طريقتين لتطبيق تظليل التعليمات البرمجية على جهاز SmartFusion2.

الملحق: تكوينات DDR3

توضح الأشكال التالية إعدادات تكوين DDR3.
الشكل 18 • إعدادات تكوين DDR العامة

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-19

الشكل 19 • إعدادات تهيئة ذاكرة DDR

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-20

الشكل 20 • إعدادات توقيت ذاكرة DDR

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-21

الملحق: إنشاء سلة قابلة للتنفيذ File

الصندوق القابل للتنفيذ file مطلوب لبرمجة فلاش SPI لتشغيل العرض التوضيحي لتظليل التعليمات البرمجية. لإنشاء سلة قابلة للتنفيذ file من "سample_image_DDR3” Soft Console، قم بالخطوات التالية:

  1. قم ببناء مشروع Soft Console باستخدام البرنامج النصي للرابط الذي يتم تنفيذه في مكانه الخارجي DDR.
  2. أضف مسار تثبيت Soft Console، على سبيل المثالample, C:\Microsemi\Libero_v11.7\SoftConsole\Sourcery-G++\bin، إلى "متغيرات البيئة" كما هو موضح في الشكل 21.
    الشكل 21 • إضافة مسار تثبيت وحدة التحكم الناعمة
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-22
  3. انقر نقرًا مزدوجًا فوق الدُفعة file بن-File-Generator.bat يقع في:
    SoftConsole/CodeShadowing_MSS_CM3/Sampمجلد le_image_DDR3، كما هو موضح في الشكل 22.
    الشكل 22 • الصندوق File مولد كهربائي
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-23
  4. الصندوق-File- يقوم المولد بإنشاء sample_image_DDR3.bin file.

سجل المراجعة

يوضح الجدول التالي التغييرات المهمة التي تم إجراؤها في هذه الوثيقة لكل مراجعة.

المراجعة التغييرات
المراجعة 7
(مارس 2016)		 تم تحديث مستند إصدار برنامج Libero SoC v11.7 (77816 ريال سعودي).
المراجعة 6
(أكتوبر 2015)		 تم تحديث مستند إصدار برنامج Libero SoC v11.6 (72424 ريال سعودي).
المراجعة 5
(سبتمبر 2014)		 تم تحديث مستند إصدار برنامج Libero SoC v11.4 (60592 ريال سعودي).
المراجعة 4
(مايو 2014)		 تم تحديث المستند الخاص بإصدار برنامج Libero SoC 11.3 (56851 ريال سعودي).
المراجعة 3
(ديسمبر 2013)		 تم تحديث مستند إصدار برنامج Libero SoC v11.2 (53019 ريال سعودي).
المراجعة 2
(مايو 2013)		 تم تحديث مستند إصدار برنامج Libero SoC v11.0 (47552 ريال سعودي).
المراجعة 1
(مارس 2013)		 تم تحديث المستند الخاص بإصدار برنامج Libero SoC v11.0 beta SP1 (45068 ريال سعودي).

دعم المنتج

تدعم مجموعة منتجات Microsemi SoC منتجاتها بخدمات دعم متنوعة ، بما في ذلك خدمة العملاء ، ومركز الدعم الفني للعملاء ، أ webالموقع والبريد الإلكتروني ومكاتب المبيعات في جميع أنحاء العالم. يحتوي هذا الملحق على معلومات حول الاتصال بـ Microsemi SoC Products Group واستخدام خدمات الدعم هذه.

خدمة العملاء
اتصل بخدمة العملاء للحصول على دعم غير تقني للمنتجات ، مثل تسعير المنتج وترقيات المنتج ومعلومات التحديث وحالة الطلب والتفويض.

  • من أمريكا الشمالية، اتصل على 800.262.1060
  • من بقية العالم، اتصل على 650.318.4460
  • فاكس من أي مكان في العالم 408.643.6913

مركز الدعم الفني للعملاء
تعمل مجموعة منتجات Microsemi SoC على تزويد مركز الدعم الفني للعملاء بمهندسين ذوي مهارات عالية يمكنهم المساعدة في الإجابة على أسئلة الأجهزة والبرامج والتصميمات الخاصة بمنتجات Microsemi SoC. يقضي مركز الدعم الفني للعملاء قدرًا كبيرًا من الوقت في إنشاء ملاحظات التطبيق ، والإجابات على أسئلة دورة التصميم الشائعة ، وتوثيق المشكلات المعروفة ، والأسئلة الشائعة المتنوعة. لذا ، قبل الاتصال بنا ، يرجى زيارة مواردنا عبر الإنترنت. من المحتمل جدًا أننا قد أجبنا بالفعل على أسئلتك.

الدعم الفني

للحصول على دعم منتجات Microsemi SoC ، تفضل بزيارة
http://www.microsemi.com/products/fpga-soc/design-support/fpga-soc-support.

Webموقع
يمكنك تصفح مجموعة متنوعة من المعلومات الفنية وغير الفنية على الصفحة الرئيسية لمجموعة منتجات Microsemi SoC ، على http://www.microsemi.com/products/fpga-soc/fpga-and-soc.

الاتصال بمركز الدعم الفني للعملاء
يعمل في مركز الدعم الفني مهندسون ذوو مهارات عالية. يمكن الاتصال بمركز الدعم الفني عن طريق البريد الإلكتروني أو من خلال Microsemi SoC Products Group webموقع.

بريد إلكتروني
يمكنك توصيل أسئلتك الفنية إلى عنوان البريد الإلكتروني الخاص بنا وتلقي الإجابات عن طريق البريد الإلكتروني أو الفاكس أو الهاتف. أيضًا ، إذا كانت لديك مشكلات في التصميم ، يمكنك إرسال تصميمك بالبريد الإلكتروني fileلتلقي المساعدة. نحن نراقب حساب البريد الإلكتروني باستمرار على مدار اليوم. عند إرسال طلبك إلينا ، يرجى التأكد من تضمين اسمك الكامل واسم الشركة ومعلومات الاتصال الخاصة بك لمعالجة طلبك بكفاءة.
عنوان البريد الإلكتروني للدعم الفني هو soc_tech@microsemi.com.

حالاتي
يمكن لعملاء Microsemi SoC Products Group إرسال الحالات الفنية وتتبعها عبر الإنترنت من خلال الانتقال إلى My Cases.

خارج الولايات المتحدة
يمكن للعملاء الذين يحتاجون إلى مساعدة خارج المناطق الزمنية للولايات المتحدة إما الاتصال بالدعم الفني عبر البريد الإلكتروني (soc_tech@microsemi.com) أو اتصل بمكتب مبيعات محلي. قم بزيارة "نبذة عنا" للحصول على قوائم مكاتب المبيعات وجهات الاتصال بالشركة.

ITAR الدعم الفني
للحصول على الدعم الفني بشأن RH و RT FPGAs التي تنظمها لوائح التجارة الدولية في الأسلحة (ITAR) ، اتصل بنا عبر soc_tech@microsemi.com. بدلاً من ذلك ، ضمن حالاتي ، حدد نعم في القائمة المنسدلة إيتار. للحصول على قائمة كاملة من Microsemi FPGAs الخاضعة لتنظيم ITAR ، قم بزيارة ITAR web صفحة.

المقر الرئيسي لشركة Microsemi
مشروع واحد ، أليسو فيجو ،
CA 92656 الولايات المتحدة الأمريكية
داخل الولايات المتحدة الأمريكية: +1 (800)
713-4113 خارج
الولايات المتحدة الأمريكية: +1 949-380-6100
المبيعات: +1 949-380-6136
الفاكس: +1 949-215-4996
بريد إلكتروني: sales.support@microsemi.com
© 2016 شركة Microsemi.
كل الحقوق محفوظة. Microsemi وشعار Microsemi هما علامتان تجاريتان لشركة Microsemi Corporation.
جميع العلامات التجارية وعلامات الخدمة الأخرى مملوكة لأصحابها المعنيين.

تقدم شركة Microsemi Corporation (Nasdaq: MSCC) مجموعة شاملة من حلول أشباه الموصلات والأنظمة لأسواق الاتصالات والدفاع والأمن والفضاء والأسواق الصناعية. وتشمل المنتجات دوائر متكاملة ذات إشارات مختلطة تناظرية عالية الأداء ومقواة بالإشعاع، وFPGAs، وSoCs، وASICs؛ منتجات إدارة الطاقة؛ أجهزة التوقيت والمزامنة وحلول الوقت الدقيقة، التي تضع المعيار العالمي للوقت؛ أجهزة معالجة الصوت؛ حلول الترددات اللاسلكية. مكونات منفصلة حلول تخزين واتصالات المؤسسات، وتقنيات الأمان ومكافحة الفيروسات القابلة للتطويرampإيه المنتجات؛ حلول إيثرنت؛ الدوائر المتكاملة التي تعمل بالطاقة عبر الإيثرنت والمسافات المتوسطة؛ بالإضافة إلى إمكانيات وخدمات التصميم المخصص. يقع المقر الرئيسي لشركة Microsemi في أليسو فيجو، كاليفورنيا، ويعمل بها حوالي 4,800 موظف على مستوى العالم. تعلم المزيد في www.microsemi.com.

لا تقدم Microsemi أي ضمان أو إقرار أو ضمان فيما يتعلق بالمعلومات الواردة هنا أو ملاءمة منتجاتها وخدماتها لأي غرض معين ، ولا تتحمل Microsemi أي مسؤولية من أي نوع تنشأ عن تطبيق أو استخدام أي منتج أو دائرة. تخضع المنتجات المباعة أدناه وأي منتجات أخرى تبيعها Microsemi لاختبارات محدودة ولا ينبغي استخدامها مع المعدات أو التطبيقات ذات المهام الحرجة. يُعتقد أن أي مواصفات أداء موثوقة ولكن لم يتم التحقق منها ، ويجب على المشتري إجراء وإكمال جميع اختبارات الأداء وغيرها من الاختبارات للمنتجات ، بمفردها أو جنبًا إلى جنب مع أو مثبتة في أي منتجات نهائية. يجب ألا يعتمد المشتري على أي بيانات أو مواصفات أداء أو معلمات مقدمة من Microsemi. يتحمل المشتري مسؤولية تحديد مدى ملاءمة أي منتجات بشكل مستقل واختبارها والتحقق منها. يتم توفير المعلومات المقدمة من Microsemi أدناه "كما هي وأين هي" ومع جميع الأخطاء ، والمخاطر الكاملة المرتبطة بهذه المعلومات تقع بالكامل على عاتق المشتري. لا تمنح Microsemi ، بشكل صريح أو ضمني ، لأي طرف أي حقوق براءة اختراع أو تراخيص أو أي حقوق ملكية فكرية أخرى ، سواء فيما يتعلق بهذه المعلومات نفسها أو أي شيء موصوف في هذه المعلومات. المعلومات الواردة في هذا المستند مملوكة لشركة Microsemi ، وتحتفظ Microsemi بالحق في إجراء أي تغييرات على المعلومات الواردة في هذا المستند أو على أي منتجات وخدمات في أي وقت دون إشعار.

المستندات / الموارد

Microsemi SmartFusion2 SoC FPGA Code Shadowing من SPI Flash إلى ذاكرة DDR [بي دي اف] دليل المالك
SmartFusion2 SoC FPGA Code تظليل من SPI Flash إلى ذاكرة DDR، SmartFusion2 SoC، تظليل كود FPGA من SPI Flash إلى ذاكرة DDR، Flash إلى ذاكرة DDR

مراجع

منشورات ذات صلة

اترك تعليقا

لن يتم نشر عنوان بريدك الإلكتروني. تم وضع علامة على الحقول المطلوبة *