Microsemi SmartFusion2 SoC FPGA Code Shadowing от SPI Flash към DDR памет

Предговор

Цел
Тази демонстрация е за SmartFusion®2 система-върху-чип (SoC) устройства с полеви програмируеми гейт-матрици (FPGA). Той предоставя инструкции как да използвате съответния референтен дизайн.

Предназначена публика
Това демонстрационно ръководство е предназначено за:

• FPGA дизайнери
• Вградени дизайнери
• Проектанти на системно ниво

Референции
Вижте следното web страница за пълен и актуален списък на документацията за устройството SmartFusion2:
http://www.microsemi.com/products/fpga-soc/soc-fpga/smartfusion2#documentation

Следните документи са посочени в това демонстрационно ръководство.

• UG0331: Ръководство за потребителя на подсистемата на микроконтролера SmartFusion2
• Ръководство за потребителя на SmartFusion2 System Builder

SmartFusion2 SoC FPGA – Кодово засенчване от SPI Flash към DDR памет

Въведение

Този демонстрационен дизайн показва възможностите на SmartFusion2 SoC FPGA устройство за засенчване на код от устройството с флаш памет със сериен периферен интерфейс (SPI) до синхронна динамична памет с произволен достъп (SDRAM) с двойна скорост на данни (DDR) и изпълнение на кода от DDR SDRAM.
Фигура 1 показва блоковата диаграма от най-високо ниво за засенчване на код от SPI флаш устройство към DDR памет.

Фигура 1 • Блокова диаграма от най-високо ниво

Засенчването на кода е метод за зареждане, който се използва за стартиране на изображение от външни, по-бързи и летливи памети (DRAM). Това е процесът на копиране на кода от енергонезависимата памет в енергонезависимата памет за изпълнение.

Засенчването на кода е необходимо, когато енергонезависимата памет, свързана с процесор, не поддържа произволен достъп до кода за изпълнение на място или няма достатъчно енергонезависима памет с произволен достъп. В критични за производителността приложения скоростта на изпълнение може да бъде подобрена чрез засенчване на кода, където кодът се копира в RAM с по-висока пропускателна способност за по-бързо изпълнение.

Паметите с единична скорост на данни (SDR)/DDR SDRAM се използват в приложения, които имат голям изпълним образ на приложение и изискват по-висока производителност. Обикновено големите изпълними изображения се съхраняват в енергонезависима памет, като NAND флаш или SPI флаш, и се копират в енергонезависима памет, като SDR/DDR SDRAM памет, при включване за изпълнение.

SmartFusion2 SoC FPGA устройствата интегрират четвърто поколение флаш-базирана FPGA тъкан, ARM® Cortex®-M3 процесор и комуникационни интерфейси с висока производителност в един чип. Високоскоростните контролери на паметта в устройствата SmartFusion2 SoC FPGA се използват за интерфейс с външните DDR2/DDR3/LPDDR памети. DDR2/DDR3 паметите могат да работят на максимална скорост от 333 MHz. Процесорът Cortex-M3 може директно да изпълнява инструкциите от външна DDR памет чрез подсистемата на микроконтролера (MSS) DDR (MDDR). FPGA кеш контролерът и MSS DDR мостът управляват потока от данни за по-добра производителност.

Дизайн Изисквания
Таблица 1 показва изискванията за дизайн за тази демонстрация.

Таблица 1 • Изисквания за проектиране

Изисквания за проектиране	Описание
Хардуерни изисквания
Разширен комплект за разработка SmartFusion2: • 12 V адаптер • FlashPro5 • USB A към Mini – B USB кабел	Rev A или по-нова версия
Настолен компютър или лаптоп	Операционна система Windows XP SP2 – 32-битова/64-битова Операционна система Windows 7 – 32-битова/64-битова
Софтуерни изисквания
Libero® система върху чип (SoC)	v11.7
Софтуер за програмиране FlashPro	v11.7
SoftConsole	v3.4 SP1*
PC драйвери	USB към UART драйвери
Microsoft .NET Framework 4 клиент за стартиране на демо GUI	_
Забележка: *За този урок се използва SoftConsole v3.4 SP1. За използване на SoftConsole v4.0 вижте TU0546: SoftConsole v4.0 и Libero SoC v11.7 Урок.

Демо дизайн
Въведение
Демо дизайнът files са достъпни за изтегляне от следния път в Micro semi webсайт:
http://soc.microsemi.com/download/rsc/?f=m2s_dg0386_liberov11p7_df

Демо дизайнът files включват:

• Проект Libero SoC
• STAPL програмиране files
• GUI изпълним файл
• Sample приложения изображения
• Скриптове за свързване
• DDR конфигурация files
• Readme.txt file

Вижте readme.txt file предвидени в проекта files за пълната структура на директорията.

Описание
Този демонстрационен дизайн прилага техника за засенчване на код за зареждане на изображението на приложението от DDR памет. Този дизайн също така осигурява хост интерфейс през SmartFusion2 SoC FPGA многорежимен универсален асинхронен/синхронен приемник/предавател (MMUART) за зареждане на изпълнимо изображение на целевото приложение в SPI флаш, свързан към интерфейса MSS SPI0.
Засенчването на кода се реализира по следните два метода:

1. Мулти-stage метод на процес на зареждане с помощта на процесор Cortex-M3
2. Метод на хардуерен двигател за зареждане с помощта на FPGA тъкан

Мулти-Stage Метод на процеса на зареждане
Изображението на приложението се изпълнява от външни DDR памети в следващите две зарежданияtages:

• Процесорът Cortex-M3 зарежда програмното зареждане от вградена енергонезависима памет (eNVM), което извършва прехвърляне на кодово изображение от SPI флаш устройство към DDR памет.
• Процесорът Cortex-M3 зарежда изображението на приложението от DDR памет.

Този дизайн реализира програма за зареждане за зареждане на изпълнимо изображение на целевото приложение от SPI флаш устройство в DDR памет за изпълнение. Програмата за зареждане, изпълнявана от eNVM, прескача към целевото приложение, съхранено в DDR памет, след като изображението на целевото приложение бъде копирано в DDR памет.
Фигура 2 показва подробната блокова диаграма на демонстрационния дизайн.

Фигура 2 • Кодово засенчване – Multi Stage Boot Process Demo Блокова диаграма

MDDR е конфигуриран за DDR3 да работи на 320 MHz. “Приложение: DDR3 конфигурации” на страница 22 показва конфигурационните настройки на DDR3. DDR се конфигурира преди изпълнението на основния код на приложението.

Буутлоудър
Буутлоудърът изпълнява следните операции:

1. Копиране на изображението на целевото приложение от SPI флаш памет в DDR памет.
2. Пренасочване на началния адрес на DDR паметта от 0xA0000000 на 0x00000000 чрез конфигуриране на системния регистър DDR_CR.
3. Инициализиране на указателя на стека на процесора Cortex-M3 според целевото приложение. Първото местоположение на векторната таблица на целевото приложение съдържа стойността на указателя на стека. Векторната таблица на целевото приложение е достъпна, започвайки от адрес 0x00000000.
4. Зареждане на програмния брояч (PC) за нулиране на манипулатора на целевото приложение за изпълнение на изображението на целевото приложение от DDR паметта. Манипулаторът за нулиране на целевото приложение е наличен във векторната таблица на адрес 0x00000004.
   Фигура 3 показва демонстрационния дизайн.
   Фигура 3 • Поток на проектиране за Multi-Stage Метод на процеса на зареждане
   

Метод на хардуерен двигател за стартиране
При този метод Cortex-M3 директно зарежда изображението на целевото приложение от външни DDR памети. Машината за зареждане на хардуера копира изображението на приложението от SPI флаш устройството в DDR памет, преди да пусне нулирането на процесора Cortex-M3. След освобождаване на нулирането, процесорът Cortex-M3 се зарежда директно от DDR паметта. Този метод изисква по-малко време за стартиране от мулти-stage процес на стартиране, тъй като избягва многократно стартиранеtages и копира изображението на приложението в DDR памет за по-малко време.

Този демонстрационен дизайн прилага логиката на зареждащия механизъм в FPGA тъканта, за да копира изпълнимия образ на целевото приложение от SPI флаш в DDR паметта за изпълнение. Този дизайн също така внедрява SPI флаш товарач, който може да бъде изпълнен от процесор Cortex-M3 за зареждане на изпълнимо изображение на целевото приложение в SPI флаш устройство с помощта на предоставения хост интерфейс през SmartFusion2 SoC FPGA MMUART_0. DIP превключвателят1 на SmartFusion2 Advanced Development Kit може да се използва, за да изберете дали да програмирате SPI флаш устройството или да изпълните кода от DDR памет.

Ако изпълнимото целево приложение е налично в SPI флаш устройството, засенчването на кода от SPI флаш устройството към DDR паметта се стартира при включване на устройството. Машината за зареждане инициализира MDDR, копира изображението от SPI флаш устройство в DDR памет и пренасочва пространството на DDR паметта към 0x00000000, като поддържа процесора Cortex-M3 в нулиране. След като двигателът за зареждане освободи нулирането на Cortex-M3, Cortex-M3 изпълнява целевото приложение от DDR памет.

FIC_0 е конфигуриран в режим Slave за достъп до MSS SPI_0 от FPGA fabric AHB master. MDDR AXI интерфейсът (DDR_FIC) е разрешен за достъп до DDR паметта от FPGA AXI master.

Фигура 4 показва подробната блокова диаграма на демонстрационния дизайн.
Фигура 4 • Засенчване на кода – блокова диаграма за демонстрация на хардуерен двигател за зареждане

Зареждащ двигател
Това е основната част от демонстрацията на кодово засенчване, която копира изображението на приложението от SPI флаш устройството в DDR паметта. Стартиращата машина изпълнява следните операции:

1. Инициализиране на MDDR за достъп до DDR3 на 320 MHz чрез поддържане на процесора Cortex-M3 в нулиране.
2. Копиране на изображението на целевото приложение от SPI устройство с флаш памет в DDR памет с помощта на AXI master в FPGA тъканта чрез интерфейса MDDR AXI.
3. Пренасочване на началния адрес на DDR паметта от 0xA0000000 до 0x00000000 чрез запис в системния регистър DDR_CR.
4. Пускане на нулиране до Cortex-M3 процесор за зареждане от DDR памет.

Фигура 5 показва потока на демонстрационния дизайн.
Фигура 5 • Блокова диаграма от най-високо ниво

Фигура 6 • Поток на проектиране за метод на хардуерен двигател за зареждане

Създаване на образ на целево приложение за DDR памет
За стартиране на демонстрацията е необходимо изображение, което може да бъде изпълнено от DDR паметта. Използвайте описанието на линкера „production-execute-in-place-externalDDR.ld“. file който е включен в дизайна files за изграждане на изображението на приложението. Описанието на линкера file дефинира началния адрес на DDR паметта като 0x00000000, тъй като bootloader/boot engine извършва пренасочване на DDR паметта от 0xA0000000 до 0x00000000. Скриптът за свързване създава изображение на приложение с инструкции, данни и BSS секции в паметта, чийто начален адрес е 0x00000000. Обикновен мигащ светодиод (LED), изображение на приложение за генериране на прекъсване, базирано на таймер и превключвател file се предоставя за тази демонстрация.

SPI Flash Loader
SPI флаш товарачът е внедрен, за да зареди вградената SPI флаш памет с изпълнимо изображение на целево приложение от хост компютъра през интерфейса MMUART_0. Процесорът Cortex-M3 създава буфер за данните, идващи през интерфейса MMUART_0, и инициира периферния DMA (PDMA), за да запише буферираните данни в SPI флаш през MSS_SPI0.

Стартиране на демонстрацията
Демонстрацията показва как да заредите изображението на приложението в SPI флаш паметта и да изпълните това изображение на приложението от външни DDR памети. Предоставя изхampизображение на приложението „sample_image_DDR3.bin”. Това изображение показва приветствените съобщения и съобщението за прекъсване на таймера на серийната конзола и мига LED1 до LED8 на SmartFusion2 Advanced Development Kit. За да видите съобщенията за прекъсване на GPIO на серийната конзола, натиснете превключвател SW2 или SW3.

Настройване на демонстрационния дизайн
Следващите стъпки описват как да настроите демонстрацията за платка с разширен комплект за разработка SmartFusion2:

1. Свържете хост компютъра към конектора J33, като използвате USB A към mini-B кабела. Драйверите за мост от USB към UART се откриват автоматично. Проверете дали откриването е направено в диспечера на устройства, както е показано на фигура 7.
2. Ако USB драйверите не се открият автоматично, инсталирайте USB драйвера.
3. За комуникация със сериен терминал чрез FTDI mini USB кабел, инсталирайте драйвера FTDI D2XX. Изтеглете драйверите и ръководството за инсталиране от:
   http://www.microsemi.com/soc/documents/CDM_2.08.24_WHQL_Certified.zip.
   Фигура 7 • Драйвери за мост от USB към UART
   
4. Свържете джъмперите на платката на SmartFusion2 Advanced Development Kit, както е показано в Таблица 2.
   Внимание: Изключете превключвателя на захранването, SW7, докато свързвате джъмперите.
   Таблица 2 • Настройки на джъмпера на SmartFusion2 Advanced Development Kit

   Джъмпър	ПИН (от)	Фиксиране (към)	Коментари
   J116, J353, J354, J54	1	2	Това са настройките на джъмпера по подразбиране на Advanced Development Kit Board. Уверете се, че тези джъмпери са настроени по съответния начин.
   J123	2	3
   J124, J121, J32	1	2	JTAG програмиране през FTDI
   J118, J119	1	2	Програмиране на SPI Flash

5. В SmartFusion2 Advanced Development Kit свържете захранването към конектора J42.
   Фигура 8. показва настройката на платката за изпълнение на засенчване на кода от SPI флаш към DDR3 демонстрация на SmartFusion2 Advanced Development Kit.
   Фигура 8 • Настройка на разширен комплект за разработка SmartFusion2
   

SPI Flash Loader и Code Shadowing Demo GUI
GUI е необходим за стартиране на демонстрацията за засенчване на кода. SPI Flash Loader и Code Shadowing Demo GUI е прост графичен потребителски интерфейс, който работи на хост компютъра, за да програмира SPI флаш и изпълнява демонстрацията на код за засенчване на SmartFusion2 Advanced Development Kit. UART е комуникационен протокол между хост компютъра и SmartFusion2 Advanced Development Kit. Той също така предоставя секцията Serial Console за отпечатване на съобщенията за отстраняване на грешки, получени от приложението през UART интерфейса.
Фигура 9. показва SPI Flash Loader и Code Shadowing Demo Window.
Фигура 9 • Демонстрационен прозорец на SPI Flash Loader и Code Shadowing

GUI поддържа следните функции:

• Програмиране на SPI Flash: Програмира изображението file в SPI светкавицата.
• Програма и засенчване на код от SPI Flash към DDR: Програмира изображението file в SPI флаш, копира го в DDR паметта и зарежда изображението от DDR паметта.
• Програма и засенчване на код от SPI Flash към SDR: Програмира изображението file в SPI флаш, копира го в SDR паметта и зарежда изображението от SDR паметта.
• Code Shadowing to DDR: Копира съществуващото изображение file от SPI флаш към DDR паметта и зарежда изображението от DDR паметта.
• Code Shadowing to SDR: Копира съществуващото изображение file от SPI флаш към SDR паметта и зарежда изображението от SDR паметта. Щракнете върху Помощ за повече информация относно GUI.

Изпълнение на демонстрационния дизайн за Multi-Stage Метод на процеса на зареждане
Следващите стъпки описват как да стартирате демонстрационния дизайн за мулти-stagметод на процеса на електронно зареждане:

1. Включете превключвателя на захранването, SW7.
2. Програмирайте устройството SmarFusion2 SoC FPGA с програмирането file предвидени в проекта files (SF2_CodeShadowing_DDR3_DF\Програмиране Files\MultiStageBoot_meothod\CodeShadowing_top.stp с помощта на софтуера за проектиране FlashPro).
3. Стартирайте изпълнимия файл на SPI Flash Loader и Code Shadowing Demo GUI file налични в дизайна files (SF2_CodeShadowing_DDR3_DF\GUI Executable\SF2_FlashLoader.exe).
4. Изберете подходящия COM порт (към който са насочени USB серийните драйвери) от падащия списък COM Port.
5. Щракнете върху Свързване. След установяване на връзката Connect се променя на Disconnect.
6. Щракнете върху Преглед, за да изберете прample целево изпълнимо изображение file предоставени с дизайна files
   (SF2_CodeShadowing_DDR3_DF/Sample Приложение Images/sample_image_DDR3.bin).
   Забележка: За да генерирате кошчето за изображение на приложението file, вижте „Приложение: Генериране на изпълним контейнер File” на страница 25.
7. Запазете началния адрес на SPI флаш паметта по подразбиране на 0x00000000.
8. Изберете опцията Програма и засенчване на код от SPI Flash към DDR.
9. Щракнете върху Старт, както е показано на фигура 10, за да заредите изпълнимото изображение в SPI флаш и засенчване на код от DDR памет.
   Фигура 10 • Стартиране на демонстрацията
   
10. Ако SmartFusion2 SoC FPGA устройството е програмирано със STAPL file в който MDDR не е конфигуриран за DDR памет, тогава показва съобщение за грешка, както е показано на фигура 11.
    Фигура 11 • Съобщение за грешно устройство или опция
    
11. Разделът на серийната конзола в GUI показва съобщенията за отстраняване на грешки и започва програмирането на SPI флаш при успешно изтриване на SPI флаш. Фигура 12 показва състоянието на SPI флаш запис
    Фигура 12 • Flash зареждане
    
12. При успешно програмиране на SPI флаш паметта, буутлоудърът, работещ на SmartFusion2 SoC FPGA, копира изображението на приложението от SPI флаш в DDR паметта и зарежда изображението на приложението. Ако предоставеното изображение sample_image_DDR3.bin е избран, серийната конзола показва приветстващите съобщения, съобщенията за прекъсване на превключване и прекъсване на таймера, както е показано на Фигура 13 на страница 18 и Фигура 14 на страница 18. Работещ светодиоден модел се показва на LED1 до LED8 на SmartFusion2 Advanced Development Комплект.
13. Натиснете превключвателите SW2 и SW3, за да видите съобщения за прекъсване на серийната конзола.
    Фигура 13 • Изпълнение на образа на целевото приложение от DDR3 памет
    Фигура 14 • Таймер и съобщения за прекъсване в серийната конзола
    

Изпълнение на дизайна на метода на хардуерния двигател за стартиране
Следващите стъпки описват как да стартирате дизайна на метода на хардуерния двигател за зареждане:

1. Включете превключвателя на захранването, SW7.
2. Програмирайте устройството SmarFusion2 SoC FPGA с програмирането file предвидени в проекта files (SF2_CodeShadowing_DDR3_DF\Програмиране
   Files\HWBootEngine_method\CodeShadowing_Fabric.stp с помощта на софтуера за проектиране FlashPro).
3. За да програмирате SPI Flash, поставете DIP превключвателя SW5-1 на позиция ON. Този избор прави зареждане на Cortex-M3 от eNVM. Натиснете SW6, за да нулирате устройството SmartFusion2.
4. Стартирайте изпълнимия файл на SPI Flash Loader и Code Shadowing Demo GUI file налични в дизайна files (SF2_CodeShadowing_DDR3_DF\GUI Executable\SF2_FlashLoader.exe).
5. Изберете подходящия COM порт (към който са насочени USB серийните драйвери) от падащия списък COM Port.
6. Щракнете върху Свързване. След установяване на връзката Connect се променя на Disconnect.
7. Щракнете върху Преглед, за да изберете прample целево изпълнимо изображение file предоставени с дизайна files
   (SF2_CodeShadowing_DDR3_DF/Sample Приложение Images/sample_image_DDR3.bin).
   Забележка: За да генерирате кошчето за изображение на приложението file, вижте „Приложение: Генериране на изпълним контейнер File” на страница 25.
8. Изберете опцията Hardware Boot Engine в Code Shadowing Method.
9. Изберете опцията Program SPI Flash от менюто Options.
10. Щракнете върху Старт, както е показано на фигура 15, за да заредите изпълнимото изображение в SPI флаш.
    Фигура 15 • Стартиране на демонстрацията
    
11. Разделът Serial Console на GUI показва съобщенията за отстраняване на грешки и състоянието на SPI флаш запис, както е показано на Фигура 16.
    Фигура 16 • Flash зареждане
    
12. След като програмирате успешно SPI светкавицата, сменете DIP превключвателя SW5-1 на позиция OFF. Този избор прави зареждане на процесора Cortex-M3 от DDR памет.
13. Натиснете SW6, за да нулирате устройството SmartFusion2. Машината за зареждане копира изображението на приложението от SPI флаш в DDR паметта и освобождава нулиране до Cortex-M3, което зарежда изображението на приложението от DDR паметта. Ако предоставеното изображение „sample_image_DDR3.bin” се зарежда в SPI флаш, серийната конзола показва съобщенията за добре дошли, прекъсване на превключвателя (натиснете SW2 или SW3) и съобщения за прекъсване на таймера, както е показано на Фигура 17, и работещ светодиоден модел се показва на LED1 до LED8 на SmartFusion2 Advanced Комплект за разработка.
    Фигура 17 • Изпълнение на образа на целевото приложение от DDR3 памет
    

Заключение
Тази демонстрация показва способността на SmartFusion2 SoC FPGA устройство да взаимодейства с DDR памет и да изпълнява изпълнимо изображение от DDR паметта чрез засенчване на код от SPI устройство с флаш памет. Той също така показва два метода за прилагане на засенчване на кода на устройството SmartFusion2.

Приложение: DDR3 конфигурации

Следващите фигури показват конфигурационните настройки на DDR3.
Фигура 18 • Общи настройки за конфигурация на DDR

Фигура 19 • Настройки за инициализация на DDR памет

Фигура 20 • Настройки за времето на DDR паметта

Приложение: Генериране на изпълним контейнер File

Кошчето за изпълними файлове file се изисква за програмиране на SPI флаш за стартиране на демонстрацията на засенчване на кода. За генериране на изпълним bin file от „сample_image_DDR3” Soft Console, изпълнете следните стъпки:

1. Изградете проекта Soft Console със скрипта за свързване production-execute-in-place-external DDR.
2. Добавете инсталационния път на Soft Console, напрample, C:\Microsemi\Libero_v11.7\SoftConsole\Sourcery-G++\bin, към „Променливите на средата“, както е показано на Фигура 21.
   Фигура 21 • Добавяне на път за инсталиране на софтуерна конзола
   
3. Щракнете двукратно върху партидата file бин-File-Generator.bat, намиращ се на:
   SoftConsole/CodeShadowing_MSS_CM3/Sampпапка le_image_DDR3, както е показано на фигура 22.
   Фигура 22 • Кошче File Генератор
   
4. Кошчето-File-Генераторът създава sample_image_DDR3.bin file.

История на ревизиите

Следната таблица показва важни промени, направени в този документ за всяка ревизия.

Ревизия	Промени
Ревизия 7 (март 2016 г.)	Актуализиран документ за версия на софтуера Libero SoC v11.7 (SAR 77816).
Ревизия 6 (октомври 2015 г.)	Актуализиран документ за версия на софтуера Libero SoC v11.6 (SAR 72424).
Ревизия 5 (септември 2014 г.)	Актуализиран документ за версия на софтуера Libero SoC v11.4 (SAR 60592).
Ревизия 4 (май 2014 г.)	Актуализиран документ за версия на софтуера Libero SoC 11.3 (SAR 56851).
Ревизия 3 (декември 2013 г.)	Актуализиран документ за версия на софтуера Libero SoC v11.2 (SAR 53019).
Ревизия 2 (май 2013 г.)	Актуализиран документ за версия на софтуера Libero SoC v11.0 (SAR 47552).
Ревизия 1 (март 2013 г.)	Актуализиран документ за версия на софтуера Libero SoC v11.0 beta SP1 (SAR 45068).

Продуктова поддръжка

Microsemi SoC Products Group подкрепя своите продукти с различни услуги за поддръжка, включително обслужване на клиенти, Център за техническа поддръжка на клиенти, webсайт, електронна поща и търговски офиси по целия свят. Това приложение съдържа информация за свързване с Microsemi SoC Products Group и използване на тези услуги за поддръжка.

Обслужване на клиенти
Свържете се с отдела за обслужване на клиенти за нетехническа продуктова поддръжка, като например ценообразуване на продукти, надстройки на продукти, актуализирана информация, статус на поръчка и оторизация.

• От Северна Америка се обадете на 800.262.1060
• От останалата част на света се обадете на 650.318.4460
• Факс, от всяка точка на света, 408.643.6913

Център за техническа поддръжка на клиенти
Microsemi SoC Products Group разполага със своя Център за техническа поддръжка на клиенти с висококвалифицирани инженери, които могат да помогнат да отговорят на вашите хардуерни, софтуерни и дизайнерски въпроси относно Microsemi SoC продукти. Центърът за техническа поддръжка на клиенти отделя много време за създаване на бележки за приложението, отговори на често срещани въпроси от цикъла на проектиране, документиране на известни проблеми и различни често задавани въпроси. Така че, преди да се свържете с нас, моля, посетете нашите онлайн ресурси. Много вероятно вече сме отговорили на вашите въпроси.

Техническа поддръжка

За поддръжка на Microsemi SoC продукти посетете
http://www.microsemi.com/products/fpga-soc/design-support/fpga-soc-support.

Webсайт
Можете да разглеждате разнообразна техническа и нетехническа информация на началната страница на Microsemi SoC Products Group на http://www.microsemi.com/products/fpga-soc/fpga-and-soc.

Свързване с Центъра за техническа поддръжка на клиенти
Висококвалифицирани инженери обслужват Центъра за техническа поддръжка. Можете да се свържете с Центъра за техническа поддръжка по имейл или чрез Microsemi SoC Products Group webсайт.

Имейл
Можете да изпращате техническите си въпроси на нашия имейл адрес и да получавате отговори обратно по имейл, факс или телефон. Освен това, ако имате проблеми с дизайна, можете да изпратите своя дизайн по имейл fileда получават помощ. Ние непрекъснато наблюдаваме имейл акаунта през целия ден. Когато изпращате заявката си до нас, моля, не забравяйте да включите пълното си име, името на фирмата и информацията си за контакт за ефективна обработка на заявката ви.
Имейл адресът за техническа поддръжка е soc_tech@microsemi.com.

Моите случаи
Клиентите на Microsemi SoC Products Group могат да изпращат и проследяват технически случаи онлайн, като отидат в Моите случаи.

Извън САЩ
Клиенти, нуждаещи се от помощ извън часовите зони на САЩ, могат или да се свържат с техническата поддръжка по имейл (soc_tech@microsemi.com) или се свържете с местен търговски офис. Посетете Относно нас за обяви за търговски офиси и корпоративни контакти.

Техническа поддръжка на ITAR
За техническа поддръжка за RH и RT FPGA, които се регулират от Правилата за международен трафик на оръжия (ITAR), свържете се с нас чрез soc_tech@microsemi.com. Като алтернатива в Моите случаи изберете Да в падащия списък ITAR. За пълен списък на регулираните от ITAR Microsemi FPGA, посетете ITAR web страница.

Корпоративен щаб на Microsemi
One Enterprise, Алисо Виехо,
CA 92656 САЩ
В САЩ: +1 (800)
713-4113 Извън на
САЩ: +1 949-380-6100
Продажби: +1 949-380-6136
Факс: +1 949-215-4996
Имейл: sales.support@microsemi.com
© 2016 Microsemi Corporation.
Всички права запазени. Microsemi и логото на Microsemi са търговски марки на Microsemi Corporation.
Всички други търговски марки и марки за услуги са собственост на съответните им собственици.

Microsemi Corporation (Nasdaq: MSCC) предлага цялостно портфолио от полупроводникови и системни решения за комуникации, отбрана и сигурност, космически и индустриални пазари. Продуктите включват високопроизводителни и устойчиви на радиация аналогови интегрални схеми със смесен сигнал, FPGA, SoC и ASIC; Продукти за управление на мощността; устройства за измерване на времето и синхронизация и решения за точно време, определящи световния стандарт за време; устройства за обработка на глас; RF решения; дискретни компоненти; корпоративни решения за съхранение и комуникация, технологии за сигурност и мащабируеми анти-тamper продукти; Ethernet решения; Захранване през Ethernet интегрални схеми и средни разстояния; както и персонализирани възможности за проектиране и услуги. Microsemi е със седалище в Aliso Viejo, Калифорния, и има приблизително 4,800 служители по целия свят. Научете повече на www.microsemi.com.

Microsemi не дава никаква гаранция, представяне или гаранция относно информацията, съдържаща се тук, или пригодността на своите продукти и услуги за конкретна цел, нито Microsemi поема каквато и да е отговорност, произтичаща от приложението или използването на който и да е продукт или схема. Продуктите, продавани по-долу, и всички други продукти, продавани от Microsemi, са били обект на ограничени тестове и не трябва да се използват заедно с оборудване или приложения, които са изключително важни. Всички спецификации за производителност се считат за надеждни, но не са проверени и Купувачът трябва да проведе и завърши всички тестове за производителност и други тестове на продуктите, самостоятелно и заедно с или инсталирани в крайни продукти. Купувачът няма да разчита на никакви данни и спецификации за изпълнение или параметри, предоставени от Microsemi. Отговорност на Купувача е самостоятелно да определи пригодността на всеки продукт и да тества и проверява същото. Информацията, предоставена от Microsemi по-долу, се предоставя „както е, къде е“ и с всички неизправности, а целият риск, свързан с такава информация, е изцяло върху Купувача. Microsemi не предоставя, изрично или имплицитно, на която и да е страна каквито и да е патентни права, лицензи или каквито и да било други права на интелектуална собственост, независимо дали по отношение на самата такава информация или нещо, описано в такава информация. Информацията, предоставена в този документ, е собственост на Microsemi и Microsemi си запазва правото да прави промени в информацията в този документ или на продукти и услуги по всяко време без предизвестие.

Документи / Ресурси

Microsemi SmartFusion2 SoC FPGA Code Shadowing от SPI Flash към DDR памет [pdf] Ръководство за употреба SmartFusion2 SoC FPGA Code Shadowing от SPI Flash към DDR памет, SmartFusion2 SoC, FPGA Code Shadowing от SPI Flash към DDR памет, Flash към DDR памет

Референции

• Ръководство за потребителя