Indhold skjule
1 Microsemi SmartFusion2 SoC FPGA Code Shadowing fra SPI Flash til DDR-hukommelse
2 Forord
3 SmartFusion2 SoC FPGA – Code Shadowing fra SPI Flash til DDR-hukommelse
3.1 Indledning
4 Appendiks: DDR3-konfigurationer
5 Appendiks: Generering af eksekverbar bin File
6 Revisionshistorie
7 Produktsupport
7.1 Teknisk support
8 Dokumenter/ressourcer
8.1 Referencer
9 Relaterede indlæg

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-fra-SPI-Flash-to-DDR-Memory-logo

Microsemi SmartFusion2 SoC FPGA Code Shadowing fra SPI Flash til DDR-hukommelse

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-product-iamge

Forord

Formål
Denne demo er til SmartFusion®2 system-on-chip (SoC) field programmeable gate array (FPGA) enheder. Den giver instruktioner om, hvordan man bruger det tilsvarende referencedesign.

Tilsigtet publikum
Denne demoguide er beregnet til:

  • FPGA designere
  • Indlejrede designere
  • Designere på systemniveau

Referencer
Se følgende web side for en komplet og opdateret liste over SmartFusion2-enhedsdokumentation:
http://www.microsemi.com/products/fpga-soc/soc-fpga/smartfusion2#documentation

Følgende dokumenter henvises til i denne demoguide.

  • UG0331: Brugervejledning til SmartFusion2 Microcontroller Subsystem
  • SmartFusion2 System Builder brugervejledning

SmartFusion2 SoC FPGA – Code Shadowing fra SPI Flash til DDR-hukommelse

Indledning

Dette demodesign viser SmartFusion2 SoC FPGA-enhedsfunktioner til kodeskygge fra den serielle perifere interface (SPI) flashhukommelsesenhed til dobbelt datahastighed (DDR) synkron dynamisk tilfældig adgangshukommelse (SDRAM) og eksekvering af koden fra DDR SDRAM.
Figur 1 viser blokdiagrammet på øverste niveau for kodeskygning fra SPI-flashenhed til DDR-hukommelse.

Figur 1 • Top-niveau blokdiagram

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-01

Code shadowing er en opstartsmetode, der bruges til at køre et billede fra eksterne, hurtigere og flygtige hukommelser (DRAM). Det er processen med at kopiere koden fra ikke-flygtig hukommelse til den flygtige hukommelse til udførelse.

Kodeskygning er påkrævet, når den ikke-flygtige hukommelse, der er knyttet til en processor, ikke understøtter tilfældig adgang til koden til execute-in-place, eller der er utilstrækkelig ikke-flygtig hukommelse. I ydelseskritiske applikationer kan eksekveringshastigheden forbedres ved kodeskygge, hvor kode kopieres til RAM med højere gennemløb for hurtigere eksekvering.

Single data rate (SDR)/DDR SDRAM-hukommelser bruges i applikationer, der har et stort program eksekverbart billede og kræver højere ydeevne. Typisk gemmes de store eksekverbare billeder i ikke-flygtig hukommelse, såsom NAND-flash eller SPI-flash, og kopieres til flygtig hukommelse, såsom SDR/DDR SDRAM-hukommelse, ved opstart til udførelse.

SmartFusion2 SoC FPGA-enheder integrerer fjerde generation af flash-baseret FPGA-stof, en ARM® Cortex®-M3-processor og højtydende kommunikationsgrænseflader på en enkelt chip. Højhastighedshukommelsescontrollere i SmartFusion2 SoC FPGA-enhederne bruges til at forbinde med de eksterne DDR2/DDR3/LPDDR-hukommelser. DDR2/DDR3-hukommelserne kan betjenes ved en maksimal hastighed på 333 MHz. Cortex-M3-processoren kan køre instruktionerne direkte fra ekstern DDR-hukommelse gennem mikrocontroller-undersystemet (MSS) DDR (MDDR). FPGA-cache-controlleren og MSS DDR-broen håndterer datastrømmen for en bedre ydeevne.

Design Krav
Tabel 1 viser designkravene til denne demo.

Tabel 1 • Designkrav

Designkrav Beskrivelse
Hardwarekrav
SmartFusion2 Advanced Development Kit:
• 12 V adapter
• FlashPro5
• USB A til Mini – B USB-kabel		 Rev A eller senere
Desktop eller bærbar Windows XP SP2-operativsystem – 32-bit/64-bit Windows 7-operativsystem – 32-bit/64-bit
Softwarekrav
Libero® System-on-Chip (SoC) v11.7
FlashPro programmeringssoftware v11.7
SoftConsole v3.4 SP1*
PC-drivere USB til UART-drivere
Microsoft .NET Framework 4-klient for at lancere demo GUI _
Note: *Til denne øvelse bruges SoftConsole v3.4 SP1. For brug af SoftConsole v4.0, se TU0546: SoftConsole v4.0 og Libero SoC v11.7 Tutorial.

Demo design
Indledning
Demodesignet files er tilgængelige for download fra følgende sti i Micro semi webwebsted:
http://soc.microsemi.com/download/rsc/?f=m2s_dg0386_liberov11p7_df

Demodesignet files omfatter:

  • Libero SoC-projekt
  • STAPL programmering files
  • Eksekverbar GUI
  • Sampapplikationsbilleder
  • Linker scripts
  • DDR-konfiguration files
  • Readme.txt file

Se readme.txt file forudsat i designet files for den komplette mappestruktur.

Beskrivelse
Dette demodesign implementerer kodeskyggeteknik til at starte applikationsbilledet fra DDR-hukommelse. Dette design giver også værtsinterface over SmartFusion2 SoC FPGA multi-mode universel asynkron/synkron modtager/sender (MMUART) for at indlæse målapplikationens eksekverbare billede i SPI-flash forbundet til MSS SPI0-grænsefladen.
Kodeskygningen implementeres på følgende to metoder:

  1. Multi-stage boot proces metode ved hjælp af Cortex-M3 processor
  2. Hardware boot engine-metode ved hjælp af FPGA-stoffet

Multi-Stage Boot Process Method
Applikationsbilledet køres fra eksterne DDR-hukommelser i de følgende to bootstages:

  • Cortex-M3-processoren starter den bløde opstartsindlæser fra indlejret ikke-flygtig hukommelse (eNVM), som udfører kodebilledoverførslen fra SPI-flashenhed til DDR-hukommelse.
  • Cortex-M3-processoren starter applikationsbilledet fra DDR-hukommelsen.

Dette design implementerer et bootloader-program til at indlæse målapplikationens eksekverbare billede fra SPI-flashenheden til DDR-hukommelsen til udførelse. Bootloader-programmet, der kører fra eNVM, hopper til målapplikationen, der er gemt i DDR-hukommelsen, efter målapplikationsbilledet er kopieret til DDR-hukommelsen.
Figur 2 viser det detaljerede blokdiagram af demodesignet.

Figur 2 • Code Shadowing – Multi Stage Boot Process Demo Blokdiagram

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-02

MDDR er konfigureret til DDR3 til at fungere ved 320 MHz. "Appendiks: DDR3-konfigurationer" på side 22 viser DDR3-konfigurationsindstillingerne. DDR er konfigureret, før hovedapplikationskoden udføres.

Bootloader
Bootloaderen udfører følgende handlinger:

  1. Kopiering af målapplikationsbilledet fra SPI-flashhukommelse til DDR-hukommelse.
  2. Gentilknytning af DDR-hukommelsens startadresse fra 0xA0000000 til 0x00000000 ved at konfigurere DDR_CR-systemregisteret.
  3. Initialisering af Cortex-M3-processorstakmarkøren i henhold til målapplikationen. Den første placering af målapplikationsvektortabellen indeholder stakpointerværdien. Vektortabellen for målapplikationen er tilgængelig fra adressen 0x00000000.
  4. Indlæser programtælleren (PC) for at nulstille målapplikationens behandler for at køre målapplikationsbilledet fra DDR-hukommelsen. Nulstillingshåndtering af målapplikationen er tilgængelig i vektortabellen på adressen 0x00000004.
    Figur 3 viser demodesignet.
    Figur 3 • Design Flow for Multi-Stage Boot Process Method
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-03

Hardware Boot Engine-metode
I denne metode starter Cortex-M3 direkte målapplikationsbilledet fra eksterne DDR-hukommelser. Hardware-startmotoren kopierer applikationsbilledet fra SPI-flash-enheden til DDR-hukommelsen, før den frigiver Cortex-M3-processornulstillingen. Efter at have frigivet nulstillingen, starter Cortex-M3-processoren direkte fra DDR-hukommelsen. Denne metode kræver mindre opstartstid end multi-stage opstartsproces, da den undgår flere opstartertages og kopierer applikationsbillede til DDR-hukommelse på kortere tid.

Dette demodesign implementerer boot engine-logik i FPGA-stof for at kopiere målapplikationens eksekverbare billede fra SPI-flash til DDR-hukommelsen til udførelse. Dette design implementerer også SPI-flash-loader, som kan udføres af Cortex-M3-processoren for at indlæse målapplikationens eksekverbare billede i SPI-flashenheden ved hjælp af den medfølgende værtsgrænseflade over SmartFusion2 SoC FPGA MMUART_0. DIP-switchen1 på SmartFusion2 Advanced Development Kit kan bruges til at vælge, om SPI-flash-enheden skal programmeres eller til at udføre koden fra DDR-hukommelsen.

Hvis den eksekverbare målapplikation er tilgængelig i SPI-flash-enheden, startes kodeskyggningen fra SPI-flash-enheden til DDR-hukommelsen, når enheden tændes. Boot-motoren initialiserer MDDR, kopierer billedet fra SPI-flashenheden til DDR-hukommelsen og omformer DDR-hukommelsespladsen til 0x00000000 ved at holde Cortex-M3-processoren i nulstilling. Når boot-motoren har frigivet Cortex-M3-nulstillingen, udfører Cortex-M3 målapplikationen fra DDR-hukommelsen.

FIC_0 er konfigureret i slavetilstand til at få adgang til MSS SPI_0 fra FPGA-stof AHB-master. MDDR AXI-grænsefladen (DDR_FIC) er aktiveret for at få adgang til DDR-hukommelsen fra FPGA-stof AXI-master.

Figur 4 viser det detaljerede blokdiagram af demodesignet.
Figur 4 • Code Shadowing – Hardware Boot Engine-demoblokdiagram

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-04

Boot Engine
Dette er hoveddelen af ​​kodeskyggedemoen, der kopierer applikationsbilledet fra SPI-flashenheden til DDR-hukommelsen. Startmotoren udfører følgende handlinger:

  1. Initialisering af MDDR for at få adgang til DDR3 ved 320 MHz ved at holde Cortex-M3-processoren i nulstilling.
  2. Kopiering af målapplikationsbilledet fra SPI-flashhukommelsesenhed til DDR-hukommelse ved hjælp af AXI-masteren i FPGA-strukturen gennem MDDR AXI-grænsefladen.
  3. Gentilknytning af DDR-hukommelsens startadresse fra 0xA0000000 til 0x00000000 ved at skrive til DDR_CR-systemregisteret.
  4. Frigivelse af nulstilling til Cortex-M3-processor for at starte fra DDR-hukommelse.

Figur 5 viser demodesignflowet.
Figur 5 • Top-niveau blokdiagram

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-05

Figur 6 • Designflow for Hardware Boot Engine-metoden

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-06

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-07

Oprettelse af målapplikationsbillede til DDR-hukommelse
Et billede, der kan udføres fra DDR-hukommelsen, er påkrævet for at køre demoen. Brug linkbeskrivelsen "production-execute-in-place-externalDDR.ld". file der er inkluderet i designet files for at bygge applikationsbilledet. Linkerbeskrivelsen file definerer DDR-hukommelsens startadresse som 0x00000000, da bootloaderen/boot-motoren udfører DDR-hukommelses-omdannelsen fra 0xA0000000 til 0x00000000. Linker-scriptet opretter et applikationsbillede med instruktioner, data og BSS-sektioner i hukommelsen, hvis startadresse er 0x00000000. En simpel lysemitterende diode (LED) blinkende, timer og switch-baseret interrupt generation applikationsbillede file leveres til denne demo.

SPI Flash Loader
SPI-flashindlæseren er implementeret til at indlæse den indbyggede SPI-flashhukommelse med det eksekverbare målapplikationsbillede fra værts-pc'en gennem MMUART_0-grænsefladen. Cortex-M3-processoren laver en buffer for de data, der kommer over MMUART_0-grænsefladen og starter den perifere DMA (PDMA) for at skrive de bufferlagrede data til SPI-flash gennem MSS_SPI0.

Kører demo
Demoen viser, hvordan man indlæser applikationsbilledet i SPI-flashen og udfører applikationsbilledet fra eksterne DDR-hukommelser. Det giver et exampapplikationsbilledet "sample_image_DDR3.bin". Dette billede viser velkomstbeskederne og timer-afbrydelsesmeddelelsen på den serielle konsol og blinker LED1 til LED8 på SmartFusion2 Advanced Development Kit. Tryk på SW2- eller SW3-kontakten for at se GPIO-afbrydelsesmeddelelserne på den serielle konsol.

Opsætning af demodesignet
Følgende trin beskriver, hvordan du opsætter demoen til SmartFusion2 Advanced Development Kit-kort:

  1. Tilslut værts-pc'en til J33-stikket ved hjælp af USB A til mini-B-kablet. USB til UART-brodriverne detekteres automatisk. Bekræft, om registreringen er foretaget i enhedshåndteringen som vist i figur 7.
  2. Hvis USB-drivere ikke registreres automatisk, skal du installere USB-driveren.
  3. For seriel terminalkommunikation via FTDI mini USB-kablet skal du installere FTDI D2XX-driveren. Download drivere og installationsvejledning fra:
    http://www.microsemi.com/soc/documents/CDM_2.08.24_WHQL_Certified.zip.
    Figur 7 • USB til UART Bridge-drivere
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-08
  4. Tilslut jumperne på SmartFusion2 Advanced Development Kit-kortet, som vist i tabel 2.
    Forsigtighed: Sluk for strømforsyningskontakten, SW7, mens du tilslutter jumperne.
    Tabel 2 • SmartFusion2 Advanced Development Kit Jumperindstillinger
    Jumper Pin (fra) Fastgør (til) Kommentarer
    J116, J353, J354, J54 1 2 Dette er standard jumperindstillingerne for Advanced Development Kit Board. Sørg for, at disse jumpere er indstillet i overensstemmelse hermed.
    J123 2 3
    J124, J121, J32 1 2 JTAG programmering gennem FTDI
    J118, J119 1 2 Programmering af SPI Flash
  5. Tilslut strømforsyningen til J2-stikket i SmartFusion42 Advanced Development Kit.
    Figur 8. viser kortets opsætning til at køre kodeskygger fra SPI-flash til DDR3-demo på SmartFusion2 Advanced Development Kit.
    Figur 8 • Opsætning af SmartFusion2 Advanced Development Kit
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-09

SPI Flash Loader og Code Shadowing Demo GUI
GUI'en er påkrævet for at køre kodeskyggedemoen. SPI Flash Loader og Code Shadowing Demo GUI er en simpel grafisk brugergrænseflade, der kører på værts-pc'en for at programmere SPI-flashen og kører kodeskyggedemoen på SmartFusion2 Advanced Development Kit. UART er en kommunikationsprotokol mellem værts-pc'en og SmartFusion2 Advanced Development Kit. Det giver også afsnittet Serial Console til at udskrive fejlretningsmeddelelser modtaget fra applikationen over UART-grænsefladen.
Figur 9. viser SPI Flash Loader og Code Shadowing Demo Window.
Figur 9 • SPI Flash Loader og Code Shadowing Demo Window

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-10

GUI'en understøtter følgende funktioner:

  • Program SPI Flash: Programmerer billedet file ind i SPI-flashen.
  • Program og Code Shadowing fra SPI Flash til DDR: Programmerer billedet file ind i SPI-flash, kopierer det til DDR-hukommelsen og starter billedet fra DDR-hukommelsen.
  • Program og Code Shadowing fra SPI Flash til SDR: Programmerer billedet file ind i SPI-flash, kopierer det til SDR-hukommelsen og starter billedet fra SDR-hukommelsen.
  • Code Shadowing til DDR: Kopierer det eksisterende billede file fra SPI-flash til DDR-hukommelsen og starter billedet fra DDR-hukommelsen.
  • Code Shadowing til SDR: Kopierer det eksisterende billede file fra SPI-flash til SDR-hukommelsen og starter billedet fra SDR-hukommelsen. Klik på Hjælp for at få flere oplysninger om GUI.

Kørsel af demodesignet til Multi-Stage Boot Process Method
De følgende trin beskriver, hvordan man kører demodesignet til multi-stage boot proces metode:

  1. Tænd for strømforsyningskontakten, SW7.
  2. Programmer SmarFusion2 SoC FPGA-enheden med programmeringen file forudsat i designet files (SF2_CodeShadowing_DDR3_DF\Programmering Files\MultiStageBoot_meothod\CodeShadowing_top.stp ved hjælp af FlashPro-designsoftwaren).
  3. Start SPI Flash Loader og Code Shadowing Demo GUI eksekverbar file tilgængelig i designet files (SF2_CodeShadowing_DDR3_DF\GUI Executable\SF2_FlashLoader.exe).
  4. Vælg den relevante COM-port (som USB-seriel-driverne peger på) fra rullelisten COM-port.
  5. Klik på Opret forbindelse. Efter oprettelse af forbindelsen ændres Connect til Disconnect.
  6. Klik på Gennemse for at vælge f.eksampdet eksekverbare målbillede file forsynet med designet files
    (SF2_CodeShadowing_DDR3_DF/Sample Application Images/sample_image_DDR3.bin).
    Note: For at generere applikationens billedbeholder file, se "Bilag: Generering af eksekverbar bin File" på side 25.
  7. Hold startadressen for SPI-flashhukommelsen som standard på 0x00000000.
  8. Vælg indstillingen Program and Code Shadowing fra SPI Flash til DDR.
  9. Klik på Start som vist i figur 10 for at indlæse det eksekverbare billede i SPI-flash og kodeskygge fra DDR-hukommelsen.
    Figur 10 • Start af demoen
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-11
  10. Hvis SmartFusion2 SoC FPGA-enheden er programmeret med en STAPL file hvor MDDR ikke er konfigureret til DDR-hukommelse, viser den en fejlmeddelelse, som vist i figur 11.
    Figur 11 • Forkert enheds- eller indstillingsmeddelelse
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-12
  11. Sektionen Serial Console på GUI'en viser fejlfindingsmeddelelserne og begynder at programmere SPI-flash, når SPI-flashen blev slettet. Figur 12 viser status for SPI-flashskrivning
    Figur 12 • Flash Loading
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-13
  12. Ved succesfuld programmering af SPI-flashen kopierer bootloaderen, der kører på SmartFusion2 SoC FPGA, applikationsbilledet fra SPI-flash til DDR-hukommelsen og starter applikationsbilledet. Hvis det medfølgende billede sample_image_DDR3.bin er valgt, viser den serielle konsol velkomstbeskeder, switch interrupt og timer interrupt beskeder som vist i figur 13 på side 18 og figur 14 på side 18. Et kørende LED mønster vises på LED1 til LED8 på SmartFusion2 Advanced Development Kit.
  13. Tryk på SW2- og SW3-kontakterne for at se afbrydelsesmeddelelser på den serielle konsol.
    Figur 13 • Kørsel af målapplikationsbilledet fra DDR3-hukommelsen
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-14Figur 14 • Timer- og afbrydelsesmeddelelser i seriel konsol
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-15

Kørsel af Hardware Boot Engine Method Design
De følgende trin beskriver, hvordan man kører hardware boot engine-metodens design:

  1. Tænd for strømforsyningskontakten, SW7.
  2. Programmer SmarFusion2 SoC FPGA-enheden med programmeringen file forudsat i designet files (SF2_CodeShadowing_DDR3_DF\Programmering
    Files\HWBootEngine_method\CodeShadowing_Fabric.stp ved hjælp af FlashPro-designsoftwaren).
  3. For at programmere SPI Flash skal du sætte DIP switch SW5-1 til ON position. Dette valg gør det muligt at starte Cortex-M3 fra eNVM. Tryk på SW6 for at nulstille SmartFusion2-enheden.
  4. Start SPI Flash Loader og Code Shadowing Demo GUI eksekverbar file tilgængelig i designet files (SF2_CodeShadowing_DDR3_DF\GUI Executable\SF2_FlashLoader.exe).
  5. Vælg den relevante COM-port (som USB-seriel-driverne peger på) fra rullelisten COM-port.
  6. Klik på Opret forbindelse. Efter oprettelse af forbindelsen ændres Connect til Disconnect.
  7. Klik på Gennemse for at vælge f.eksampdet eksekverbare målbillede file forsynet med designet files
    (SF2_CodeShadowing_DDR3_DF/Sample Application Images/sample_image_DDR3.bin).
    Note: For at generere applikationens billedbeholder file, se "Bilag: Generering af eksekverbar bin File" på side 25.
  8. Vælg Hardware Boot Engine-indstillingen i Code Shadowing Method.
  9. Vælg indstillingen Programmer SPI Flash i menuen Indstillinger.
  10. Klik på Start, som vist i figur 15 for at indlæse det eksekverbare billede i SPI flash.
    Figur 15 • Start af demoen
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-16
  11. Serial Console-sektionen på GUI viser fejlfindingsmeddelelserne og status for SPI-flashskrivning, som vist i figur 16.
    Figur 16 • Flash Loading
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-17
  12. Efter vellykket programmering af SPI-flashen skal du skifte DIP-switch SW5-1 til OFF-position. Dette valg gør det muligt at starte Cortex-M3-processoren fra DDR-hukommelse.
  13. Tryk på SW6 for at nulstille SmartFusion2-enheden. Bootmotoren kopierer applikationsbilledet fra SPI flash til DDR-hukommelsen og frigiver reset til Cortex-M3, som starter applikationsbilledet fra DDR-hukommelsen. Hvis det medfølgende billede "sample_image_DDR3.bin" indlæses til SPI-flash, viser den serielle konsol velkomstmeddelelser, switch-afbrydelse (tryk på SW2 eller SW3) og timer-afbrydelsesmeddelelser som vist i figur 17, og et kørende LED-mønster vises på LED1 til LED8 på SmartFusion2 Advanced Udviklingssæt.
    Figur 17 • Kørsel af målapplikationsbilledet fra DDR3-hukommelsen
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-18

Konklusion
Denne demo viser SmartFusion2 SoC FPGA-enhedens evne til at forbinde med DDR-hukommelse og køre det eksekverbare billede fra DDR-hukommelsen ved at skygge kode fra SPI-flashhukommelsesenhed. Den viser også to metoder til implementering af kodeskygge på SmartFusion2-enheden.

Appendiks: DDR3-konfigurationer

De følgende figurer viser DDR3-konfigurationsindstillingerne.
Figur 18 • Generelle DDR-konfigurationsindstillinger

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-19

Figur 19 • Indstillinger for initialisering af DDR-hukommelse

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-20

Figur 20 • Indstillinger for DDR Memory Timing

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-21

Appendiks: Generering af eksekverbar bin File

Den eksekverbare bin file er påkrævet for at programmere SPI-flashen til at køre kodeskyggedemoen. For at generere den eksekverbare bin file fra "sample_image_DDR3” Soft Console, udfør følgende trin:

  1. Byg Soft Console-projektet med linker-scriptet produktion-udfør-på-plads-ekstern DDR.
  2. Tilføj installationsstien til Soft Console, f.eksample, C:\Microsemi\Libero_v11.7\SoftConsole\Sourcery-G++\bin, til 'Environment Variables' som vist i figur 21.
    Figur 21 • Tilføjelse af blød konsolinstallationssti
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-22
  3. Dobbeltklik på batchen file Beholder-File-Generator.bat placeret på:
    SoftConsole/CodeShadowing_MSS_CM3/Sampmappen le_image_DDR3, som vist i figur 22.
    Figur 22 • Beholder File Generator
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-23
  4. Bin-File-Generator opretter sample_image_DDR3.bin file.

Revisionshistorie

Følgende tabel viser vigtige ændringer foretaget i dette dokument for hver revision.

Revision Ændringer
Revision 7
(2016. marts XNUMX)		 Opdaterede dokumentet til Libero SoC v11.7 softwareudgivelse (SAR 77816).
Revision 6
(oktober 2015)		 Opdaterede dokumentet til Libero SoC v11.6 softwareudgivelse (SAR 72424).
Revision 5
(september 2014)		 Opdaterede dokumentet til Libero SoC v11.4 softwareudgivelse (SAR 60592).
Revision 4
(maj 2014)		 Opdaterede dokumentet til Libero SoC 11.3 softwareudgivelse (SAR 56851).
Revision 3
(december 2013)		 Opdaterede dokumentet til Libero SoC v11.2 softwareudgivelse (SAR 53019).
Revision 2
(maj 2013)		 Opdaterede dokumentet til Libero SoC v11.0 softwareudgivelse (SAR 47552).
Revision 1
(2013. marts XNUMX)		 Opdaterede dokumentet til Libero SoC v11.0 beta SP1 softwareudgivelse (SAR 45068).

Produktsupport

Microsemi SoC Products Group støtter sine produkter med forskellige supporttjenester, herunder kundeservice, teknisk kundesupportcenter, et webwebsted, elektronisk post og verdensomspændende salgskontorer. Dette appendiks indeholder oplysninger om at kontakte Microsemi SoC Products Group og bruge disse supporttjenester.

Kundeservice
Kontakt kundeservice for ikke-teknisk produktsupport, såsom produktpriser, produktopgraderinger, opdateringsoplysninger, ordrestatus og godkendelse.

  • Fra Nordamerika, ring 800.262.1060
  • Fra resten af ​​verden, ring på 650.318.4460
  • Fax, hvor som helst i verden, 408.643.6913

Kunde Teknisk Support Center
Microsemi SoC Products Group bemander sit tekniske kundesupportcenter med højtuddannede ingeniører, som kan hjælpe med at besvare dine hardware-, software- og designspørgsmål om Microsemi SoC-produkter. Customer Technical Support Center bruger meget tid på at oprette applikationsnotater, svar på almindelige designcyklusspørgsmål, dokumentation af kendte problemer og forskellige ofte stillede spørgsmål. Så før du kontakter os, bedes du besøge vores onlineressourcer. Det er meget sandsynligt, at vi allerede har besvaret dine spørgsmål.

Teknisk support

For Microsemi SoC Products Support, besøg
http://www.microsemi.com/products/fpga-soc/design-support/fpga-soc-support.

Webwebsted
Du kan gennemse en række tekniske og ikke-tekniske oplysninger på Microsemi SoC Products Groups hjemmeside, på http://www.microsemi.com/products/fpga-soc/fpga-and-soc.

Kontakt det tekniske kundesupportcenter
Højt dygtige ingeniører bemander Technical Support Center. Det tekniske supportcenter kan kontaktes via e-mail eller gennem Microsemi SoC Products Group webwebsted.

E-mail
Du kan kommunikere dine tekniske spørgsmål til vores e-mailadresse og modtage svar tilbage via e-mail, fax eller telefon. Hvis du har designproblemer, kan du også maile dit design files at modtage assistance. Vi overvåger konstant e-mail-kontoen i løbet af dagen. Når du sender din anmodning til os, skal du sørge for at inkludere dit fulde navn, firmanavn og dine kontaktoplysninger for effektiv behandling af din anmodning.
Den tekniske support-e-mailadresse er soc_tech@microsemi.com.

Mine sager
Microsemi SoC Products Group-kunder kan indsende og spore tekniske sager online ved at gå til Mine sager.

Uden for USA
Kunder, der har brug for assistance uden for de amerikanske tidszoner, kan enten kontakte teknisk support via e-mail (soc_tech@microsemi.com) eller kontakt et lokalt salgskontor. Besøg Om os for salgskontorlister og virksomhedskontakter.

ITAR teknisk support
For teknisk support på RH og RT FPGA'er, der er reguleret af International Traffic in Arms Regulations (ITAR), kontakt os via soc_tech@microsemi.com. Alternativt kan du i Mine sager vælge Ja på rullelisten ITAR. Besøg ITAR for en komplet liste over ITAR-regulerede Microsemi FPGA'er web side.

Microsemi Corporate hovedkvarter
One Enterprise, Aliso Viejo,
CA 92656 USA
Inden for USA: +1 (800)
713-4113 Udenfor
USA: +1 949-380-6100
Salg: +1 949-380-6136
Fax: +1 949-215-4996
E-mail: sales.support@microsemi.com
© 2016 Microsemi Corporation.
Alle rettigheder forbeholdes. Microsemi og Microsemi-logoet er varemærker tilhørende Microsemi Corporation.
Alle andre varemærker og servicemærker tilhører deres respektive ejere.

Microsemi Corporation (Nasdaq: MSCC) tilbyder en omfattende portefølje af halvleder- og systemløsninger til kommunikation, forsvar og sikkerhed, rumfart og industrielle markeder. Produkterne omfatter højtydende og strålingshærdede analoge blandede signal-integrerede kredsløb, FPGA'er, SoC'er og ASIC'er; strømstyring produkter; timing- og synkroniseringsenheder og præcise tidsløsninger, der sætter verdens standard for tid; stemmebehandlingsudstyr; RF-løsninger; diskrete komponenter; enterprise storage og kommunikationsløsninger, sikkerhedsteknologier og skalerbar anti-tamper produkter; Ethernet-løsninger; Power-over-Ethernet IC'er og midspans; samt brugerdefinerede designmuligheder og tjenester. Microsemi har hovedkontor i Aliso Viejo, Californien, og har cirka 4,800 ansatte globalt. Lær mere på www.microsemi.com.

Microsemi giver ingen garanti, repræsentation eller garanti vedrørende informationen indeholdt heri eller egnetheden af ​​dets produkter og tjenester til et bestemt formål, og Microsemi påtager sig heller ikke noget som helst ansvar, der opstår som følge af anvendelsen eller brugen af ​​et produkt eller et kredsløb. Produkterne, der sælges nedenfor, og alle andre produkter, der sælges af Microsemi, har været genstand for begrænset testning og bør ikke bruges sammen med missionskritisk udstyr eller applikationer. Eventuelle ydeevnespecifikationer menes at være pålidelige, men er ikke verificerede, og Køber skal udføre og gennemføre al ydeevne og anden test af produkterne, alene og sammen med eller installeret i eventuelle slutprodukter. Køber må ikke stole på nogen data og ydeevnespecifikationer eller parametre leveret af Microsemi. Det er Købers ansvar selvstændigt at bestemme egnetheden af ​​ethvert produkt og at teste og verificere det samme. Oplysningerne leveret af Microsemi nedenfor leveres "som de er, hvor de er" og med alle fejl, og hele risikoen forbundet med sådanne oplysninger er udelukkende hos køberen. Microsemi giver ikke, eksplicit eller implicit, til nogen part nogen patentrettigheder, licenser eller andre IP-rettigheder, hvad enten det er med hensyn til sådan information selv eller noget, der er beskrevet af sådanne oplysninger. Oplysningerne i dette dokument tilhører Microsemi, og Microsemi forbeholder sig retten til at foretage enhver ændring af oplysningerne i dette dokument eller til produkter og tjenester til enhver tid uden varsel.

Dokumenter/ressourcer

Microsemi SmartFusion2 SoC FPGA Code Shadowing fra SPI Flash til DDR-hukommelse [pdf] Brugermanual
SmartFusion2 SoC FPGA Code Shadowing fra SPI Flash til DDR-hukommelse, SmartFusion2 SoC, FPGA Code Shadowing fra SPI Flash til DDR-hukommelse, Flash til DDR-hukommelse

Referencer

Relaterede indlæg

Efterlad en kommentar

Din e-mailadresse vil ikke blive offentliggjort. Påkrævede felter er markeret *