kandungan bersembunyi
1 Pembayangan Kod FPGA SoC Microsemi SmartFusion2 daripada SPI Flash kepada Memori DDR
2 Mukadimah
3 SmartFusion2 SoC FPGA – Membayangkan Kod daripada SPI Flash kepada Memori DDR
3.1 pengenalan
4 Lampiran: Konfigurasi DDR3
5 Lampiran: Menjana Tong Boleh Laksana File
6 Sejarah Semakan
7 Sokongan Produk
7.1 Sokongan Teknikal
8 Dokumen / Sumber
8.1 Rujukan
9 Catatan Berkaitan

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-logo

Pembayangan Kod FPGA SoC Microsemi SmartFusion2 daripada SPI Flash kepada Memori DDR

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-product-iamge

Mukadimah

Tujuan
Demo ini adalah untuk peranti tatasusunan gerbang boleh atur cara (FPGA) sistem-pada-cip (SoC) medan SmartFusion®2. Ia menyediakan arahan tentang cara menggunakan reka bentuk rujukan yang sepadan.

Khalayak yang Dimaksudkan
Panduan demo ini bertujuan untuk:

  • pereka FPGA
  • Pereka tertanam
  • Pereka bentuk peringkat sistem

Rujukan
Lihat yang berikut web halaman untuk senarai lengkap dan terkini dokumentasi peranti SmartFusion2:
http://www.microsemi.com/products/fpga-soc/soc-fpga/smartfusion2#documentation

Dokumen berikut dirujuk dalam panduan demo ini.

  • UG0331: Panduan Pengguna Subsistem Mikrokontroler SmartFusion2
  • Panduan Pengguna Pembina Sistem SmartFusion2

SmartFusion2 SoC FPGA – Membayangkan Kod daripada SPI Flash kepada Memori DDR

pengenalan

Reka bentuk demo ini menunjukkan keupayaan peranti SmartFusion2 SoC FPGA untuk membayangi kod daripada peranti memori kilat antara muka persisian bersiri (SPI) kepada dua kali ganda memori akses rawak dinamik (SDRAM) kadar data (DDR) segerak dan melaksanakan kod daripada DDR SDRAM.
Rajah 1 menunjukkan rajah blok peringkat atas untuk membayangi kod daripada peranti kilat SPI ke memori DDR.

Rajah 1 • Rajah Blok Aras Atas

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-01

Pembayang kod ialah kaedah but yang digunakan untuk menjalankan imej daripada memori luaran, lebih pantas dan tidak menentu (DRAM). Ia adalah proses menyalin kod daripada memori tidak meruap kepada memori yang tidak menentu untuk dilaksanakan.

Pembayangan kod diperlukan apabila memori tidak meruap yang dikaitkan dengan pemproses tidak menyokong akses rawak kepada kod untuk dilaksanakan di tempat, atau memori akses rawak tidak meruap tidak mencukupi. Dalam aplikasi kritikal prestasi, kelajuan pelaksanaan boleh dipertingkatkan dengan membayangi kod, di mana kod disalin ke RAM pemprosesan yang lebih tinggi untuk pelaksanaan yang lebih pantas.

Kenangan kadar data tunggal (SDR)/DDR SDRAM digunakan dalam aplikasi yang mempunyai imej boleh laku aplikasi yang besar dan memerlukan prestasi yang lebih tinggi. Biasanya, imej boleh laku yang besar disimpan dalam memori tidak meruap, seperti denyar NAND atau denyar SPI, dan disalin ke memori yang tidak menentu, seperti memori SDR/DDR SDRAM, pada kuasa untuk pelaksanaan.

Peranti FPGA SmartFusion2 SoC menyepadukan fabrik FPGA berasaskan denyar generasi keempat, pemproses ARM® Cortex®-M3 dan antara muka komunikasi berprestasi tinggi pada satu cip. Pengawal memori berkelajuan tinggi dalam peranti SmartFusion2 SoC FPGA digunakan untuk antara muka dengan memori DDR2/DDR3/LPDDR luaran. Memori DDR2/DDR3 boleh dikendalikan pada kelajuan maksimum 333 MHz. Pemproses Cortex-M3 boleh terus menjalankan arahan daripada memori DDR luaran melalui subsistem mikropengawal (MSS) DDR (MDDR). Pengawal cache FPGA dan jambatan MSS DDR mengendalikan aliran data untuk prestasi yang lebih baik.

Reka bentuk Keperluan
Jadual 1 menunjukkan keperluan reka bentuk untuk demo ini.

Jadual 1 • Keperluan Reka Bentuk

Keperluan Reka Bentuk Penerangan
Keperluan Perkakasan
Kit Pembangunan Lanjutan SmartFusion2:
• Penyesuai 12 V
• FlashPro5
• USB A ke Mini – B Kabel USB		 Rev A atau lebih baru
Desktop atau Laptop Sistem Pengendalian Windows XP SP2 – 32-bit/64-bit Sistem Operasi Windows 7 – 32-bit/64-bit
Keperluan Perisian
Libero® System-on-Chip (SoC) v11.7
Perisian Pengaturcaraan FlashPro v11.7
SoftConsole v3.4 SP1*
Pemacu PC USB ke pemacu UART
Pelanggan Microsoft .NET Framework 4 untuk melancarkan GUI demo _
Nota: *Untuk tutorial ini, SoftConsole v3.4 SP1 digunakan. Untuk menggunakan SoftConsole v4.0, lihat bahagian TU0546: SoftConsole v4.0 dan Libero SoC v11.7 Tutorial.

Reka Bentuk Demo
pengenalan
Reka bentuk demo files tersedia untuk dimuat turun dari laluan berikut dalam semi mikro webtapak:
http://soc.microsemi.com/download/rsc/?f=m2s_dg0386_liberov11p7_df

Reka bentuk demo files termasuk:

  • Projek Libero SoC
  • pengaturcaraan STAPL files
  • GUI boleh laku
  • Sampimej aplikasi
  • Skrip penghubung
  • Konfigurasi DDR files
  • Readme.txt file

Lihat readme.txt file disediakan dalam reka bentuk files untuk struktur direktori lengkap.

Penerangan
Reka bentuk demo ini melaksanakan teknik pembayang kod untuk but imej aplikasi daripada memori DDR. Reka bentuk ini juga menyediakan antara muka hos melalui SmartFusion2 SoC FPGA multi-mod universal asynchronous/synchronous/transmitter (MMUART) untuk memuatkan imej boleh laku aplikasi sasaran ke dalam denyar SPI yang disambungkan ke antara muka MSS SPI0.
Pembayang kod dilaksanakan dalam dua kaedah berikut:

  1. Berbilang-stagkaedah proses e but menggunakan pemproses Cortex-M3
  2. Kaedah enjin but perkakasan menggunakan fabrik FPGA

Berbilang Stage Kaedah Proses But
Imej aplikasi dijalankan daripada memori DDR luaran dalam dua but berikuttages:

  • Pemproses Cortex-M3 but pemuat but lembut daripada memori tidak meruap terbenam (eNVM), yang melakukan pemindahan imej kod daripada peranti kilat SPI ke memori DDR.
  • Pemproses Cortex-M3 but imej aplikasi daripada memori DDR.

Reka bentuk ini melaksanakan program pemuat but untuk memuatkan imej boleh laku aplikasi sasaran daripada peranti kilat SPI ke memori DDR untuk pelaksanaan. Program pemuat but berjalan dari eNVM melompat ke aplikasi sasaran yang disimpan dalam memori DDR selepas imej aplikasi sasaran disalin ke memori DDR.
Rajah 2 menunjukkan gambarajah blok terperinci reka bentuk demo.

Rajah 2 • Pembayang Kod – Berbilang Stage Gambarajah Blok Demo Proses But

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-02

MDDR dikonfigurasikan untuk DDR3 beroperasi pada 320 MHz. “Lampiran: Konfigurasi DDR3” pada halaman 22 menunjukkan tetapan konfigurasi DDR3. DDR dikonfigurasikan sebelum melaksanakan kod aplikasi utama.

Pemuat but
Pemuat but melakukan operasi berikut:

  1. Menyalin imej aplikasi sasaran daripada memori kilat SPI ke memori DDR.
  2. Memetakan semula alamat memori DDR bermula dari 0xA0000000 hingga 0x00000000 dengan mengkonfigurasi daftar sistem DDR_CR.
  3. Memulakan penuding tindanan pemproses Cortex-M3 mengikut aplikasi sasaran. Lokasi pertama jadual vektor aplikasi sasaran mengandungi nilai penuding tindanan. Jadual vektor aplikasi sasaran tersedia bermula dari alamat 0x00000000.
  4. Memuatkan pembilang program (PC) untuk menetapkan semula pengendali aplikasi sasaran untuk menjalankan imej aplikasi sasaran daripada memori DDR. Pengendali tetapan semula aplikasi sasaran tersedia dalam jadual vektor di alamat 0x00000004.
    Rajah 3 menunjukkan reka bentuk demo.
    Rajah 3 • Aliran Reka Bentuk untuk Multi-Stage Kaedah Proses But
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-03

Kaedah Enjin But Perkakasan
Dalam kaedah ini, Cortex-M3 terus but imej aplikasi sasaran daripada memori DDR luaran. Enjin but perkakasan menyalin imej aplikasi daripada peranti kilat SPI ke memori DDR, sebelum mengeluarkan tetapan semula pemproses Cortex-M3. Selepas melepaskan tetapan semula, pemproses Cortex-M3 but terus daripada memori DDR. Kaedah ini memerlukan lebih sedikit masa but daripada berbilangtagproses but kerana ia mengelakkan berbilang buttages dan menyalin imej aplikasi ke memori DDR dalam masa yang singkat.

Reka bentuk demo ini melaksanakan logik enjin but dalam fabrik FPGA untuk menyalin imej boleh laku aplikasi sasaran daripada denyar SPI ke memori DDR untuk dilaksanakan. Reka bentuk ini juga melaksanakan pemuat denyar SPI, yang boleh dilaksanakan oleh pemproses Cortex-M3 untuk memuatkan imej boleh laku aplikasi sasaran ke dalam peranti denyar SPI menggunakan antara muka hos yang disediakan melalui SmartFusion2 SoC FPGA MMUART_0. Suis DIP1 pada Kit Pembangunan Lanjutan SmartFusion2 boleh digunakan untuk memilih sama ada untuk memprogram peranti kilat SPI atau untuk melaksanakan kod daripada memori DDR.

Jika aplikasi sasaran boleh laku tersedia dalam peranti denyar SPI, bayangan kod dari peranti denyar SPI ke memori DDR dimulakan pada kuasa peranti. Enjin but memulakan MDDR, menyalin Imej daripada peranti kilat SPI ke memori DDR, dan memetakan semula ruang memori DDR kepada 0x00000000 dengan mengekalkan pemproses Cortex-M3 dalam set semula. Selepas enjin but mengeluarkan tetapan semula Cortex-M3, Cortex-M3 melaksanakan aplikasi sasaran daripada memori DDR.

FIC_0 dikonfigurasikan dalam mod Slave untuk mengakses MSS SPI_0 daripada induk AHB fabrik FPGA. Antara muka MDDR AXI (DDR_FIC) didayakan untuk mengakses memori DDR daripada induk AXI fabrik FPGA.

Rajah 4 menunjukkan gambarajah blok terperinci reka bentuk demo.
Rajah 4 • Bayangan Kod – Rajah Blok Demo Enjin But Perkakasan

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-04

Enjin But
Ini adalah bahagian utama demo membayangi kod yang menyalin imej aplikasi daripada peranti kilat SPI ke memori DDR. Enjin but menjalankan operasi berikut:

  1. Memulakan MDDR untuk mengakses DDR3 pada 320 MHz dengan mengekalkan pemproses Cortex-M3 dalam set semula.
  2. Menyalin imej aplikasi sasaran daripada peranti memori kilat SPI ke memori DDR menggunakan induk AXI dalam fabrik FPGA melalui antara muka MDDR AXI.
  3. Memetakan semula alamat memori DDR bermula dari 0xA0000000 hingga 0x00000000 dengan menulis ke daftar sistem DDR_CR.
  4. Melepaskan tetapan semula kepada pemproses Cortex-M3 untuk but daripada memori DDR.

Rajah 5 menunjukkan aliran reka bentuk demo.
Rajah 5 • Rajah Blok Aras Atas

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-05

Rajah 6 • Aliran Reka Bentuk untuk Kaedah Enjin But Perkakasan

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-06

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-07

Mencipta Imej Aplikasi Sasaran untuk Memori DDR
Imej yang boleh dilaksanakan daripada memori DDR diperlukan untuk menjalankan demo. Gunakan perihalan pemaut "production-execute-in-place-externalDDR.ld". file yang termasuk dalam reka bentuk files untuk membina imej aplikasi. Penerangan penghubung file mentakrifkan alamat permulaan memori DDR sebagai 0x00000000 kerana pemuat but/enjin but menjalankan pemetaan semula memori DDR daripada 0xA0000000 kepada 0x00000000. Skrip pemaut mencipta imej aplikasi dengan arahan, data dan bahagian BSS dalam ingatan yang alamat permulaannya ialah 0x00000000. Imej aplikasi penjanaan gangguan berasaskan pemasa cahaya (LED) mudah berkelip, pemasa dan suis file disediakan untuk demo ini.

Pemuat Kilat SPI
Pemuat denyar SPI dilaksanakan untuk memuatkan memori denyar SPI pada papan dengan imej aplikasi sasaran boleh laku daripada PC hos melalui antara muka MMUART_0. Pemproses Cortex-M3 membuat penampan untuk data yang datang melalui antara muka MMUART_0 dan memulakan DMA persisian (PDMA) untuk menulis data penimbal ke dalam kilat SPI melalui MSS_SPI0.

Menjalankan Demo
Demo menunjukkan cara memuatkan imej aplikasi dalam denyar SPI dan melaksanakan imej aplikasi tersebut daripada memori DDR luaran. Ia menyediakan bekasampimej aplikasi "sample_image_DDR3.bin”. Imej ini menunjukkan mesej alu-aluan dan mesej gangguan pemasa pada konsol bersiri dan berkelip LED1 ke LED8 pada Kit Pembangunan Lanjutan SmartFusion2. Untuk melihat mesej gangguan GPIO pada konsol bersiri, tekan suis SW2 atau SW3.

Menyediakan Reka Bentuk Demo
Langkah berikut menerangkan cara untuk menyediakan demo untuk papan Kit Pembangunan Lanjutan SmartFusion2:

  1. Sambungkan PC Hos kepada Penyambung J33 menggunakan kabel USB A ke mini-B. Pemacu jambatan USB ke UART dikesan secara automatik. Sahkan jika pengesanan dibuat dalam pengurus peranti seperti yang ditunjukkan dalam Rajah 7.
  2. Jika pemacu USB tidak dikesan secara automatik, pasang pemacu USB.
  3. Untuk komunikasi terminal bersiri melalui kabel USB mini FTDI, pasang pemacu FTDI D2XX. Muat turun pemandu dan panduan pemasangan daripada:
    http://www.microsemi.com/soc/documents/CDM_2.08.24_WHQL_Certified.zip.
    Rajah 7 • Pemacu Jambatan USB ke UART
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-08
  4. Sambungkan pelompat pada papan Kit Pembangunan Lanjutan SmartFusion2, seperti ditunjukkan dalam Jadual 2.
    Awas: Matikan suis bekalan kuasa, SW7 semasa menyambungkan pelompat.
    Jadual 2 • Tetapan Jumper Kit Pembangunan Lanjutan SmartFusion2
    Pelompat Pin (Daripada) Pin (Kepada) Komen
    D116, D353, D354, D54 1 2 Ini ialah tetapan pelompat lalai Papan Kit Pembangunan Lanjutan. Pastikan pelompat ini ditetapkan dengan sewajarnya.
    J123 2 3
    J124, J121, J32 1 2 JTAG pengaturcaraan melalui FTDI
    J118, J119 1 2 Pengaturcaraan SPI Flash
  5. Dalam Kit Pembangunan Lanjutan SmartFusion2, sambungkan bekalan kuasa ke penyambung J42.
    Rajah 8. menunjukkan persediaan papan untuk menjalankan pembayang kod daripada denyar SPI ke demo DDR3 pada Kit Pembangunan Lanjutan SmartFusion2.
    Rajah 8 • Persediaan Kit Pembangunan Lanjutan SmartFusion2
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-09

Pemuat Kilat SPI dan GUI Demo Membayangi Kod
GUI diperlukan untuk menjalankan demo membayangi kod. SPI Flash Loader dan Code Shadowing Demo GUI ialah antara muka pengguna grafik ringkas yang dijalankan pada PC hos untuk memprogramkan denyar SPI dan menjalankan demo membayangi kod pada Kit Pembangunan Lanjutan SmartFusion2. UART ialah protokol komunikasi antara PC hos dan Kit Pembangunan Lanjutan SmartFusion2. Ia juga menyediakan bahagian Konsol Bersiri untuk mencetak mesej nyahpepijat yang diterima daripada aplikasi melalui antara muka UART.
Rajah 9. menunjukkan SPI Flash Loader dan Code Shadowing Demo Window.
Rajah 9 • SPI Flash Loader dan Code Shadowing Demo Window

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-10

GUI menyokong ciri berikut:

  • Program SPI Flash: Program imej file ke dalam denyar SPI.
  • Membayangkan Program dan Kod daripada SPI Flash ke DDR: Program imej file ke dalam denyar SPI, menyalinnya ke memori DDR, dan but imej daripada memori DDR.
  • Membayangkan Program dan Kod daripada SPI Flash ke SDR: Program imej file ke dalam denyar SPI, salin ke memori SDR, dan but imej dari memori SDR.
  • Membayangkan Kod ke DDR: Menyalin imej sedia ada file daripada kilat SPI ke memori DDR dan but imej daripada memori DDR.
  • Membayangkan Kod ke SDR: Menyalin imej sedia ada file daripada denyar SPI ke memori SDR dan but imej daripada memori SDR. Klik Bantuan untuk mendapatkan maklumat lanjut tentang GUI.

Menjalankan Reka Bentuk Demo untuk Multi-Stage Kaedah Proses But
Langkah berikut menerangkan cara menjalankan reka bentuk demo untuk berbilangtagkaedah proses e boot:

  1. HIDUPKAN suis bekalan kuasa, SW7.
  2. Program peranti SmarFusion2 SoC FPGA dengan pengaturcaraan file disediakan dalam reka bentuk files (SF2_CodeShadowing_DDR3_DF\Programming Files\MultiStageBoot_meothod\CodeShadowing_top.stp menggunakan perisian reka bentuk FlashPro).
  3. Lancarkan SPI Flash Loader dan Code Shadowing Demo GUI boleh laku file terdapat dalam reka bentuk files (SF2_CodeShadowing_DDR3_DF\GUI Executable\SF2_FlashLoader.exe).
  4. Pilih port COM yang sesuai (yang mana pemacu Serial USB dihalakan) daripada senarai juntai bawah Port COM.
  5. Klik Sambung. Selepas mewujudkan sambungan, Sambung bertukar kepada Putuskan sambungan.
  6. Klik Semak imbas untuk memilih bekasampimej boleh laku sasaran file disediakan dengan reka bentuk files
    (SF2_CodeShadowing_DDR3_DF/Sample Aplikasi Imej/sample_image_DDR3.bin).
    Nota: Untuk menjana tong imej aplikasi file, lihat “Lampiran: Menjana Tong Boleh Laksana File” pada halaman 25.
  7. Pastikan alamat permulaan memori kilat SPI sebagai lalai pada 0x00000000.
  8. Pilih Program dan Pembayangan Kod daripada pilihan SPI Flash ke DDR.
  9. Klik Mula seperti yang ditunjukkan dalam Rajah 10 untuk memuatkan imej boleh laku ke dalam denyar SPI dan membayangi kod daripada memori DDR.
    Rajah 10 • Memulakan Demo
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-11
  10. Jika peranti SmartFusion2 SoC FPGA diprogramkan dengan STAPL file di mana MDDR tidak dikonfigurasikan untuk memori DDR maka ia menunjukkan mesej ralat, seperti ditunjukkan dalam Rajah 11.
    Rajah 11 • Peranti atau Mesej Pilihan yang Salah
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-12
  11. Bahagian Konsol Bersiri pada GUI menunjukkan mesej nyahpepijat dan mula memprogramkan denyar SPI apabila berjaya memadamkan denyar SPI. Rajah 12 menunjukkan status penulisan kilat SPI
    Rajah 12 • Flash Loading
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-13
  12. Apabila pengaturcaraan denyar SPI berjaya, pemuat but yang berjalan pada SmartFusion2 SoC FPGA menyalin imej aplikasi daripada denyar SPI ke memori DDR dan but imej aplikasi. Jika imej yang disediakan sample_image_DDR3.bin dipilih, konsol bersiri menunjukkan mesej alu-aluan, mesej gangguan suis dan gangguan pemasa seperti ditunjukkan dalam Rajah 13 pada halaman 18 dan Rajah 14 pada halaman 18. Corak LED yang sedang berjalan dipaparkan pada LED1 hingga LED8 pada SmartFusion2 Advanced Development Kit.
  13. Tekan suis SW2 dan SW3 untuk melihat mesej gangguan pada konsol bersiri.
    Rajah 13 • Menjalankan Imej Aplikasi Sasaran daripada Memori DDR3
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-14Rajah 14 • Mesej Pemasa dan Gangguan dalam Konsol Bersiri
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-15

Menjalankan Reka Bentuk Kaedah Enjin But Perkakasan
Langkah berikut menerangkan cara menjalankan reka bentuk kaedah enjin but perkakasan:

  1. HIDUPKAN suis bekalan kuasa, SW7.
  2. Program peranti SmarFusion2 SoC FPGA dengan pengaturcaraan file disediakan dalam reka bentuk files (SF2_CodeShadowing_DDR3_DF\Programming
    Files\HWBootEngine_method\CodeShadowing_Fabric.stp menggunakan perisian reka bentuk FlashPro).
  3. Untuk memprogramkan SPI Flash, tukar DIP SW5-1 ke kedudukan ON. Pemilihan ini membuat but Cortex-M3 daripada eNVM. Tekan SW6 untuk menetapkan semula peranti SmartFusion2.
  4. Lancarkan SPI Flash Loader dan Code Shadowing Demo GUI boleh laku file terdapat dalam reka bentuk files (SF2_CodeShadowing_DDR3_DF\GUI Executable\SF2_FlashLoader.exe).
  5. Pilih port COM yang sesuai (yang mana pemacu Serial USB dihalakan) daripada senarai juntai bawah Port COM.
  6. Klik Sambung. Selepas mewujudkan sambungan, Sambung bertukar kepada Putuskan sambungan.
  7. Klik Semak imbas untuk memilih bekasampimej boleh laku sasaran file disediakan dengan reka bentuk files
    (SF2_CodeShadowing_DDR3_DF/Sample Aplikasi Imej/sample_image_DDR3.bin).
    Nota: Untuk menjana tong imej aplikasi file, lihat “Lampiran: Menjana Tong Boleh Laksana File” pada halaman 25.
  8. Pilih pilihan Enjin But Perkakasan dalam Kaedah Membayangkan Kod.
  9. Pilih pilihan Program SPI Flash daripada menu Pilihan.
  10. Klik Mula, seperti yang ditunjukkan dalam Rajah 15 untuk memuatkan imej boleh laku ke dalam denyar SPI.
    Rajah 15 • Memulakan Demo
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-16
  11. Bahagian Konsol Bersiri pada GUI menunjukkan mesej nyahpepijat dan status penulisan kilat SPI, seperti ditunjukkan dalam Rajah 16.
    Rajah 16 • Flash Loading
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-17
  12. Selepas memprogramkan denyar SPI berjaya, tukar suis DIP SW5-1 kepada kedudukan MATI. Pemilihan ini membuat but pemproses Cortex-M3 daripada memori DDR.
  13. Tekan SW6 untuk menetapkan semula peranti SmartFusion2. Enjin but menyalin imej aplikasi daripada kilat SPI ke memori DDR dan mengeluarkan tetapan semula kepada Cortex-M3, yang but imej aplikasi daripada memori DDR. Jika imej yang disediakan "sample_image_DDR3.bin” dimuatkan ke denyar SPI, konsol bersiri menunjukkan mesej alu-aluan, suis gangguan (tekan SW2 atau SW3) dan mesej gangguan pemasa seperti ditunjukkan dalam Rajah 17 dan corak LED yang sedang berjalan dipaparkan pada LED1 hingga LED8 pada SmartFusion2 Advanced Kit Pembangunan.
    Rajah 17 • Menjalankan Imej Aplikasi Sasaran daripada Memori DDR3
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-18

Kesimpulan
Demo ini menunjukkan keupayaan peranti SmartFusion2 SoC FPGA untuk antara muka dengan memori DDR dan untuk menjalankan imej boleh laku daripada memori DDR dengan membayangi kod daripada peranti memori kilat SPI. Ia juga menunjukkan dua kaedah pelaksanaan pembayang kod pada peranti SmartFusion2.

Lampiran: Konfigurasi DDR3

Angka berikut menunjukkan tetapan konfigurasi DDR3.
Rajah 18 • Tetapan Konfigurasi DDR Umum

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-19

Rajah 19 • Tetapan Permulaan Memori DDR

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-20

Rajah 20 • Tetapan Masa Memori DDR

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-21

Lampiran: Menjana Tong Boleh Laksana File

Tong boleh laku file diperlukan untuk memprogramkan denyar SPI untuk menjalankan demo membayangi kod. Untuk menjana tong boleh laku file daripada “sample_image_DDR3” Soft Console, lakukan langkah berikut:

  1. Bina projek Soft Console dengan skrip pemaut pengeluaran-laksana-di-tempat-luaran DDR.
  2. Tambahkan laluan pemasangan Soft Console, contohnyaample, C:\Microsemi\Libero_v11.7\SoftConsole\Sourcery-G++\bin, kepada 'Pembolehubah Persekitaran' seperti ditunjukkan dalam Rajah 21.
    Rajah 21 • Menambah Laluan Pemasangan Konsol Lembut
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-22
  3. Klik dua kali pada kumpulan file tong sampah-File-Generator.bat terletak di:
    SoftConsole/CodeShadowing_MSS_CM3/Sampfolder le_image_DDR3, seperti yang ditunjukkan dalam Rajah 22.
    Rajah 22 • Tong sampah File Penjana
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-23
  4. Bakul itu-File-Penjana mencipta sample_image_DDR3.bin file.

Sejarah Semakan

Jadual berikut menunjukkan perubahan penting yang dibuat dalam dokumen ini untuk setiap semakan.

Semakan Perubahan
Semakan 7
(Mac 2016)		 Mengemas kini dokumen untuk keluaran perisian Libero SoC v11.7 (SAR 77816).
Semakan 6
(Oktober 2015)		 Mengemas kini dokumen untuk keluaran perisian Libero SoC v11.6 (SAR 72424).
Semakan 5
(September 2014)		 Mengemas kini dokumen untuk keluaran perisian Libero SoC v11.4 (SAR 60592).
Semakan 4
(Mei 2014)		 Mengemas kini dokumen untuk keluaran perisian Libero SoC 11.3 (SAR 56851).
Semakan 3
(Disember 2013)		 Mengemas kini dokumen untuk keluaran perisian Libero SoC v11.2 (SAR 53019).
Semakan 2
(Mei 2013)		 Mengemas kini dokumen untuk keluaran perisian Libero SoC v11.0 (SAR 47552).
Semakan 1
(Mac 2013)		 Mengemas kini dokumen untuk keluaran perisian Libero SoC v11.0 beta SP1 (SAR 45068).

Sokongan Produk

Microsemi SoC Products Group menyokong produknya dengan pelbagai perkhidmatan sokongan, termasuk Khidmat Pelanggan, Pusat Sokongan Teknikal Pelanggan, a webtapak, mel elektronik dan pejabat jualan di seluruh dunia. Lampiran ini mengandungi maklumat tentang menghubungi Microsemi SoC Products Group dan menggunakan perkhidmatan sokongan ini.

Perkhidmatan Pelanggan
Hubungi Khidmat Pelanggan untuk mendapatkan sokongan produk bukan teknikal, seperti harga produk, peningkatan produk, maklumat kemas kini, status pesanan dan kebenaran.

  • Dari Amerika Utara, hubungi 800.262.1060
  • Dari seluruh dunia, hubungi 650.318.4460
  • Faks, dari mana-mana sahaja di dunia, 408.643.6913

Pusat Sokongan Teknikal Pelanggan
Microsemi SoC Products Group mengendalikan Pusat Sokongan Teknikal Pelanggannya dengan jurutera berkemahiran tinggi yang boleh membantu menjawab soalan perkakasan, perisian dan reka bentuk anda tentang Produk Microsemi SoC. Pusat Sokongan Teknikal Pelanggan menghabiskan banyak masa untuk mencipta nota aplikasi, jawapan kepada soalan kitaran reka bentuk biasa, dokumentasi isu yang diketahui dan pelbagai Soalan Lazim. Jadi, sebelum anda menghubungi kami, sila lawati sumber dalam talian kami. Kemungkinan besar kami telah menjawab soalan anda.

Sokongan Teknikal

Untuk Sokongan Produk Microsemi SoC, lawati
http://www.microsemi.com/products/fpga-soc/design-support/fpga-soc-support.

Webtapak
Anda boleh menyemak imbas pelbagai maklumat teknikal dan bukan teknikal pada halaman utama Microsemi SoC Products Group, di http://www.microsemi.com/products/fpga-soc/fpga-and-soc.

Menghubungi Pusat Sokongan Teknikal Pelanggan
Jurutera berkemahiran tinggi kakitangan Pusat Sokongan Teknikal. Pusat Sokongan Teknikal boleh dihubungi melalui e-mel atau melalui Kumpulan Produk Microsemi SoC webtapak.

E-mel
Anda boleh menyampaikan soalan teknikal anda ke alamat e-mel kami dan menerima jawapan kembali melalui e-mel, faks atau telefon. Selain itu, jika anda mempunyai masalah reka bentuk, anda boleh menghantar e-mel reka bentuk anda files untuk menerima bantuan. Kami sentiasa memantau akaun e-mel sepanjang hari. Semasa menghantar permintaan anda kepada kami, sila pastikan anda memasukkan nama penuh, nama syarikat dan maklumat hubungan anda untuk pemprosesan permintaan anda dengan cekap.
Alamat e-mel sokongan teknikal ialah soc_tech@microsemi.com.

Kes Saya
Pelanggan Microsemi SoC Products Group boleh menyerahkan dan menjejaki kes teknikal dalam talian dengan pergi ke My Cases.

Di luar AS
Pelanggan yang memerlukan bantuan di luar zon waktu AS boleh sama ada menghubungi sokongan teknikal melalui e-mel (soc_tech@microsemi.com) atau hubungi pejabat jualan tempatan. Lawati Mengenai Kami untuk penyenaraian pejabat jualan dan hubungan korporat.

Sokongan Teknikal ITAR
Untuk sokongan teknikal mengenai FPGA RH dan RT yang dikawal oleh Peraturan Trafik Senjata Antarabangsa (ITAR), hubungi kami melalui soc_tech@microsemi.com. Sebagai alternatif, dalam Kes Saya, pilih Ya dalam senarai juntai bawah ITAR. Untuk senarai lengkap FPGA Microsemi yang dikawal oleh ITAR, lawati ITAR web muka surat.

Ibu Pejabat Korporat Microsemi
One Enterprise, Aliso Viejo,
CA 92656 Amerika Syarikat
Dalam Amerika Syarikat: +1 (800)
713-4113 Di luar
AS: +1 949-380-6100
Jualan: +1 949-380-6136
Faks: +1 949-215-4996
E-mel: sales.support@microsemi.com
© 2016 Microsemi Corporation.
Hak cipta terpelihara. Microsemi dan logo Microsemi ialah tanda dagangan Microsemi Corporation.
Semua tanda dagangan dan tanda perkhidmatan lain adalah hak milik pemilik masing-masing.

Microsemi Corporation (Nasdaq: MSCC) menawarkan portfolio komprehensif semikonduktor dan penyelesaian sistem untuk pasaran komunikasi, pertahanan & keselamatan, aeroangkasa dan perindustrian. Produk termasuk litar bersepadu isyarat campuran analog berprestasi tinggi dan keras sinaran, FPGA, SoC dan ASIC; produk pengurusan kuasa; pemasaan dan peranti penyegerakan serta penyelesaian masa yang tepat, menetapkan piawaian dunia untuk masa; peranti pemprosesan suara; penyelesaian RF; komponen diskret; penyelesaian storan dan komunikasi perusahaan, teknologi keselamatan dan anti-t berskalaamper produk; Penyelesaian Ethernet; IC dan rentang tengah Power-over-Ethernet; serta keupayaan dan perkhidmatan reka bentuk tersuai. Microsemi beribu pejabat di Aliso Viejo, Calif, dan mempunyai kira-kira 4,800 pekerja di seluruh dunia. Ketahui lebih lanjut di www.microsemi.com.

Microsemi tidak membuat waranti, perwakilan atau jaminan mengenai maklumat yang terkandung di sini atau kesesuaian produk dan perkhidmatannya untuk apa-apa tujuan tertentu, dan Microsemi juga tidak memikul sebarang liabiliti yang timbul daripada aplikasi atau penggunaan mana-mana produk atau litar. Produk yang dijual di bawah ini dan mana-mana produk lain yang dijual oleh Microsemi telah tertakluk kepada ujian terhad dan tidak boleh digunakan bersama dengan peralatan atau aplikasi kritikal misi. Sebarang spesifikasi prestasi dipercayai boleh dipercayai tetapi tidak disahkan, dan Pembeli mesti menjalankan dan melengkapkan semua prestasi dan ujian lain produk, bersendirian dan bersama-sama dengan, atau dipasang dalam, mana-mana produk akhir. Pembeli tidak boleh bergantung pada mana-mana data dan spesifikasi prestasi atau parameter yang disediakan oleh Microsemi. Adalah menjadi tanggungjawab Pembeli untuk menentukan secara bebas kesesuaian mana-mana produk dan untuk menguji dan mengesahkan yang sama. Maklumat yang diberikan oleh Microsemi di bawah ini disediakan "seadanya, di mana ada" dan dengan semua kesilapan, dan keseluruhan risiko yang berkaitan dengan maklumat tersebut adalah sepenuhnya kepada Pembeli. Microsemi tidak memberikan, secara eksplisit atau tersirat, kepada mana-mana pihak apa-apa hak paten, lesen, atau mana-mana hak IP lain, sama ada berkenaan dengan maklumat itu sendiri atau apa-apa yang diterangkan oleh maklumat tersebut. Maklumat yang diberikan dalam dokumen ini adalah hak milik Microsemi, dan Microsemi berhak untuk membuat sebarang perubahan pada maklumat dalam dokumen ini atau kepada mana-mana produk dan perkhidmatan pada bila-bila masa tanpa notis.

Dokumen / Sumber

Pembayangan Kod FPGA SoC Microsemi SmartFusion2 daripada SPI Flash kepada Memori DDR [pdf] Manual Pemilik
Membayangkan Kod FPGA SoC SmartFusion2 daripada SPI Flash ke Memori DDR, SmartFusion2 SoC, Kod FPGA Membayangkan daripada SPI Flash ke Memori DDR, Flash ke Memori DDR

Rujukan

Catatan Berkaitan

Tinggalkan komen

Alamat e-mel anda tidak akan diterbitkan. Medan yang diperlukan ditanda *