Microsemi SmartFusion2 SoC FPGA Code Shadowing de la SPI Flash la memoria DDR

Prefaţă

Scop
Această demonstrație este pentru dispozitivele SmartFusion®2 system-on-chip (SoC) field programmable gate array (FPGA). Acesta oferă instrucțiuni despre cum să utilizați designul de referință corespunzător.

Publicul vizat
Acest ghid demonstrativ este destinat:

• Designeri FPGA
• Designeri încorporați
• Designeri la nivel de sistem

Referințe
Vezi următoarele web pagina pentru o listă completă și actualizată a documentației dispozitivului SmartFusion2:
http://www.microsemi.com/products/fpga-soc/soc-fpga/smartfusion2#documentation

Următoarele documente sunt menționate în acest ghid demonstrativ.

• UG0331: Ghidul utilizatorului subsistemului microcontrolerului SmartFusion2
• Ghidul utilizatorului SmartFusion2 System Builder

SmartFusion2 SoC FPGA – Umbrirea codului de la SPI Flash la memoria DDR

Introducere

Acest design demonstrativ arată capabilitățile dispozitivului SmartFusion2 SoC FPGA pentru umbrirea codului de la dispozitivul de memorie flash de la interfața periferică serială (SPI) la memoria de date dublă (DDR) sincronă dinamică cu acces aleatoriu (SDRAM) și executarea codului din DDR SDRAM.
Figura 1 prezintă diagrama bloc de nivel superior pentru umbrirea codului de la dispozitivul flash SPI la memoria DDR.

Figura 1 • Diagrama bloc de nivel superior

Code shadowing este o metodă de pornire care este utilizată pentru a rula o imagine din memorie externe, mai rapide și volatile (DRAM). Este procesul de copiere a codului din memoria nevolatilă în memoria volatilă pentru execuție.

Umbrirea codului este necesară atunci când memoria nevolatilă asociată cu un procesor nu acceptă accesul aleator la cod pentru executarea pe loc sau nu există suficientă memorie nevolatilă cu acces aleatoriu. În aplicațiile critice pentru performanță, viteza de execuție poate fi îmbunătățită prin umbrarea codului, în cazul în care codul este copiat în RAM cu un randament mai mare pentru o execuție mai rapidă.

Memoriile cu rată unică de date (SDR)/DDR SDRAM sunt utilizate în aplicațiile care au o imagine mare executabilă a aplicației și necesită performanțe mai mari. De obicei, imaginile executabile mari sunt stocate în memorie nevolatilă, cum ar fi flash NAND sau flash SPI, și copiate în memorie volatilă, cum ar fi memoria SDR/DDR SDRAM, la pornire pentru execuție.

Dispozitivele SmartFusion2 SoC FPGA integrează țesătura FPGA bazată pe flash de a patra generație, un procesor ARM® Cortex®-M3 și interfețe de comunicare de înaltă performanță pe un singur cip. Controlerele de memorie de mare viteză din dispozitivele SmartFusion2 SoC FPGA sunt folosite pentru a interfața cu memoriile externe DDR2/DDR3/LPDDR. Memoriile DDR2/DDR3 pot fi operate la o viteză maximă de 333 MHz. Procesorul Cortex-M3 poate rula direct instrucțiunile din memoria DDR externă prin subsistemul microcontrolerului (MSS) DDR (MDDR). Controlerul cache FPGA și puntea MSS DDR gestionează fluxul de date pentru o performanță mai bună.

Proiecta Cerințe
Tabelul 1 prezintă cerințele de proiectare pentru această demonstrație.

Tabelul 1 • Cerințe de proiectare

Cerințe de proiectare	Descriere
Cerințe hardware
Kit de dezvoltare avansată SmartFusion2: • Adaptor 12 V • FlashPro5 • Cablu USB A la Mini – B USB	Rev A sau mai târziu
Desktop sau Laptop	Sistem de operare Windows XP SP2 – 32 de biți/64 de biți Sistem de operare Windows 7 – 32 de biți/64 de biți
Cerințe software
Libero® System-on-Chip (SoC)	v11.7
Software de programare FlashPro	v11.7
SoftConsole	v3.4 SP1*
Drivere PC	Drivere USB la UART
Client Microsoft .NET Framework 4 pentru lansarea demo GUI	_
Nota: *Pentru acest tutorial, este folosit SoftConsole v3.4 SP1. Pentru utilizarea SoftConsole v4.0, consultați TU0546: SoftConsole Tutorial v4.0 și Libero SoC v11.7.

Proiectare Demo
Introducere
Designul demonstrativ filesunt disponibile pentru descărcare din următoarea cale din Micro semi website:
http://soc.microsemi.com/download/rsc/?f=m2s_dg0386_liberov11p7_df

Designul demonstrativ fileinclud:

• Proiect Libero SoC
• Programare STAPL files
• GUI executabil
• Sampimaginile aplicației
• Scripturi de linker
• Configurație DDR files
• Citiți-mă.txt file

Vedeți readme.txt file prevăzute în proiect files pentru structura completă a directoarelor.

Descriere
Acest design demonstrativ implementează tehnica de umbrire a codului pentru a porni imaginea aplicației din memoria DDR. Acest design oferă, de asemenea, o interfață gazdă prin SmartFusion2 SoC FPGA multi-mod universal asincron/sincron receptor/transmițător (MMUART) pentru a încărca imaginea executabilă a aplicației țintă în flash SPI conectat la interfața MSS SPI0.
Umbrirea codului este implementată în următoarele două metode:

1. Multi-stagMetoda procesului de pornire folosind procesorul Cortex-M3
2. Metoda motorului de pornire hardware folosind materialul FPGA

Multi-Stage Metoda procesului de pornire
Imaginea aplicației este rulată din memorie DDR externe în următoarele două boot-uritages:

• Procesorul Cortex-M3 pornește soft bootloader-ul din memoria nevolatilă încorporată (eNVM), care realizează transferul imaginii codului de pe dispozitivul flash SPI în memoria DDR.
• Procesorul Cortex-M3 pornește imaginea aplicației din memoria DDR.

Acest design implementează un program bootloader pentru a încărca imaginea executabilă a aplicației țintă de pe dispozitivul flash SPI în memoria DDR pentru execuție. Programul bootloader care rulează de la eNVM trece la aplicația țintă stocată în memoria DDR după ce imaginea aplicației țintă este copiată în memoria DDR.
Figura 2 prezintă schema bloc detaliată a designului demonstrativ.

Figura 2 • Code Shadowing – Multi Stage Diagrama de bloc demonstrativă a procesului de pornire

MDDR este configurat pentru ca DDR3 să funcționeze la 320 MHz. „Anexa: Configurații DDR3” la pagina 22 arată setările de configurare DDR3. DDR este configurat înainte de a executa codul principal al aplicației.

Bootloader
Bootloader-ul efectuează următoarele operații:

1. Copierea imaginii aplicației țintă din memoria flash SPI în memoria DDR.
2. Remapează adresa de pornire a memoriei DDR de la 0xA0000000 la 0x00000000 prin configurarea registrului de sistem DDR_CR.
3. Inițializarea indicatorului de stivă a procesorului Cortex-M3 conform aplicației țintă. Prima locație a tabelului vectorial al aplicației țintă conține valoarea indicatorului de stivă. Tabelul vectorial al aplicației țintă este disponibil începând de la adresa 0x00000000.
4. Încărcarea contorului de programe (PC) pentru a reseta handler-ul aplicației țintă pentru rularea imaginii aplicației țintă din memoria DDR. Managerul de resetare al aplicației țintă este disponibil în tabelul vectorial la adresa 0x00000004.
   Figura 3 prezintă designul demonstrativ.
   Figura 3 • Flux de proiectare pentru Multi-Stage Metoda procesului de pornire
   

Metoda motorului de pornire hardware
În această metodă, Cortex-M3 pornește direct imaginea aplicației țintă din memoriile externe DDR. Motorul de boot hardware copiază imaginea aplicației de pe dispozitivul flash SPI în memoria DDR, înainte de a elibera resetarea procesorului Cortex-M3. După eliberarea resetarii, procesorul Cortex-M3 pornește direct din memoria DDR. Această metodă necesită mai puțin timp de pornire decât multi-stagProcesul de pornire deoarece evită încărcările multipletageste și copiază imaginea aplicației în memoria DDR în mai puțin timp.

Acest design demonstrativ implementează logica motorului de pornire în materialul FPGA pentru a copia imaginea executabilă a aplicației țintă din flash SPI în memoria DDR pentru execuție. Acest design implementează, de asemenea, încărcătorul flash SPI, care poate fi executat de procesorul Cortex-M3 pentru a încărca imaginea executabilă a aplicației țintă în dispozitivul flash SPI folosind interfața gazdă furnizată prin SmartFusion2 SoC FPGA MMUART_0. Comutatorul DIP1 de pe kitul de dezvoltare avansată SmartFusion2 poate fi utilizat pentru a selecta dacă să programați dispozitivul flash SPI sau să executați codul din memoria DDR.

Dacă aplicația țintă executabilă este disponibilă în dispozitivul flash SPI, umbrirea codului de la dispozitivul flash SPI în memoria DDR este pornită la pornirea dispozitivului. Motorul de pornire inițializează MDDR-ul, copiează imaginea de pe dispozitivul flash SPI în memoria DDR și remapează spațiul de memorie DDR la 0x00000000 menținând procesorul Cortex-M3 resetat. După ce motorul de pornire lansează resetarea Cortex-M3, Cortex-M3 execută aplicația țintă din memoria DDR.

FIC_0 este configurat în modul Slave pentru a accesa MSS SPI_0 de la FPGA fabric AHB master. Interfața MDDR AXI (DDR_FIC) este activată pentru a accesa memoria DDR de la FPGA fabric AXI master.

Figura 4 prezintă schema bloc detaliată a designului demonstrativ.
Figura 4 • Code Shadowing – Diagrama de blocuri demo pentru Hardware Boot Engine

Motorul de pornire
Aceasta este cea mai mare parte a demonstrației de umbrare a codului care copiază imaginea aplicației de pe dispozitivul flash SPI în memoria DDR. Motorul de pornire efectuează următoarele operații:

1. Inițializarea MDDR pentru accesarea DDR3 la 320 MHz menținând procesorul Cortex-M3 la resetare.
2. Copierea imaginii aplicației țintă de pe dispozitivul de memorie flash SPI în memoria DDR utilizând masterul AXI în materialul FPGA prin interfața MDDR AXI.
3. Remapează adresa de pornire a memoriei DDR de la 0xA0000000 la 0x00000000 prin scrierea în registrul de sistem DDR_CR.
4. Se eliberează resetarea procesorului Cortex-M3 pentru a porni din memoria DDR.

Figura 5 arată fluxul de proiectare demonstrativă.
Figura 5 • Diagrama bloc de nivel superior

Figura 6 • Flux de proiectare pentru metoda motorului de pornire hardware

Crearea imaginii aplicației țintă pentru memoria DDR
Pentru a rula demonstrația este necesară o imagine care poate fi executată din memoria DDR. Utilizați descrierea linkerului „production-execute-in-place-externalDDR.ld”. file care este inclus în design files pentru a construi imaginea aplicației. Descrierea linkerului file definește adresa de pornire a memoriei DDR ca 0x00000000, deoarece bootloader-ul/motorul de pornire realizează remaparea memoriei DDR de la 0xA0000000 la 0x00000000. Scriptul de linker creează o imagine a aplicației cu instrucțiuni, date și secțiuni BSS în memorie a căror adresă de pornire este 0x00000000. O simplă diodă emițătoare de lumină (LED) care clipește, imaginea aplicației de generare a întreruperilor bazată pe cronometru și comutator file este furnizat pentru acest demo.

SPI Flash Loader
Încărcătorul flash SPI este implementat pentru a încărca memoria flash SPI de la bord cu imaginea aplicației țintă executabilă de pe computerul gazdă prin interfața MMUART_0. Procesorul Cortex-M3 face un buffer pentru datele care vin prin interfața MMUART_0 și inițiază DMA periferic (PDMA) pentru a scrie datele tamponate în SPI flash prin MSS_SPI0.

Rularea demonstrației
Demo-ul arată cum să încărcați imaginea aplicației în flash-ul SPI și să executați acea imagine a aplicației din memorie DDR externe. Oferă un exampimaginea aplicației „sample_image_DDR3.bin”. Această imagine arată mesajele de întâmpinare și mesajul de întrerupere a temporizatorului de pe consola serială și clipește LED-ul 1 până la LED-ul 8 pe kitul de dezvoltare avansată SmartFusion2. Pentru a vedea mesajele de întrerupere GPIO pe consola serială, apăsați comutatorul SW2 sau SW3.

Configurarea designului demonstrativ
Următorii pași descriu modul de configurare a demonstrației pentru placa SmartFusion2 Advanced Development Kit:

1. Conectați PC-ul gazdă la conectorul J33 utilizând cablul USB A la mini-B. Driverele de punte USB la UART sunt detectate automat. Verificați dacă detectarea este efectuată în managerul de dispozitive, așa cum se arată în Figura 7.
2. Dacă driverele USB nu sunt detectate automat, instalați driverul USB.
3. Pentru comunicarea cu terminalul serial prin cablul mini USB FTDI, instalați driverul FTDI D2XX. Descărcați driverele și ghidul de instalare de la:
   http://www.microsemi.com/soc/documents/CDM_2.08.24_WHQL_Certified.zip.
   Figura 7 • Drivere USB la UART Bridge
   
4. Conectați jumperii de pe placa Kitului de dezvoltare avansată SmartFusion2, așa cum se arată în Tabelul 2.
   Atenţie: Opriți întrerupătorul de alimentare, SW7 în timp ce conectați jumperii.
   Tabelul 2 • Setări Jumper Kit de dezvoltare avansată SmartFusion2

   Jumper	Fixați (de la)	Fixați (către)	Comentarii
   D116, D353, D354, D54	1	2	Acestea sunt setările implicite de jumper ale plăcii Advanced Development Kit. Asigurați-vă că aceste jumperi sunt setate corespunzător.
   J123	2	3
   J124, J121, J32	1	2	JTAG programare prin FTDI
   J118, J119	1	2	Programare SPI Flash

5. În setul de dezvoltare avansată SmartFusion2, conectați sursa de alimentare la conectorul J42.
   Figura 8. arată configurarea plăcii pentru rularea codului de umbră de la SPI flash la DDR3 demo pe SmartFusion2 Advanced Development Kit.
   Figura 8 • Configurarea kitului de dezvoltare avansată SmartFusion2
   

SPI Flash Loader și Code Shadowing Demo GUI
GUI este necesar pentru a rula demo-ul de umbrare a codului. SPI Flash Loader și Code Shadowing Demo GUI este o interfață grafică simplă de utilizator care rulează pe computerul gazdă pentru a programa flash-ul SPI și rulează demo-ul de codificare pe kitul de dezvoltare avansată SmartFusion2. UART este un protocol de comunicare între PC-ul gazdă și Kitul de dezvoltare avansată SmartFusion2. De asemenea, oferă secțiunea Consolă serială pentru a tipări mesajele de depanare primite de la aplicație prin interfața UART.
Figura 9. prezintă fereastra SPI Flash Loader și Code Shadowing Demo.
Figura 9 • Fereastra SPI Flash Loader și Code Shadowing Demo

GUI acceptă următoarele caracteristici:

• Program SPI Flash: Programează imaginea file în blițul SPI.
• Umbrirea programului și codului de la SPI Flash la DDR: Programează imaginea file în SPI flash, îl copiază în memoria DDR și pornește imaginea din memoria DDR.
• Umbrirea programului și codului de la SPI Flash la SDR: Programează imaginea file în SPI flash, îl copiază în memoria SDR și pornește imaginea din memoria SDR.
• Umbrire cod în DDR: Copiază imaginea existentă file de la SPI flash la memoria DDR și pornește imaginea din memoria DDR.
• Umbrire cod în SDR: Copiază imaginea existentă file de la SPI flash în memoria SDR și pornește imaginea din memoria SDR. Faceți clic pe Ajutor pentru mai multe informații despre GUI.

Rularea Proiectului Demo pentru Multi-Stage Metoda procesului de pornire
Următorii pași descriu cum să rulați designul demonstrativ pentru multi-uritagmetoda procesului de pornire:

1. Porniți comutatorul de alimentare, SW7.
2. Programați dispozitivul SmarFusion2 SoC FPGA cu programarea file prevăzute în proiect files (SF2_CodeShadowing_DDR3_DF\Programming Files\MultiStageBoot_meothod\CodeShadowing_top.stp folosind software-ul de proiectare FlashPro).
3. Lansați executabilul SPI Flash Loader și Code Shadowing Demo GUI file disponibile în design files (SF2_CodeShadowing_DDR3_DF\GUI Executable\SF2_FlashLoader.exe).
4. Selectați portul COM corespunzător (spre care sunt îndreptate driverele USB Serial) din lista verticală Port COM.
5. Faceți clic pe Conectare. După stabilirea conexiunii, Conectare se schimbă în Deconectare.
6. Faceți clic pe Răsfoire pentru a selecta exampimaginea executabilă țintă file prevazut cu designul files
   (SF2_CodeShadowing_DDR3_DF/SampImagini/e aplicațieample_image_DDR3.bin).
   Nota: Pentru a genera coșul de imagini al aplicației file, consultați „Anexă: Generarea coșului executabil File” la pagina 25.
7. Păstrați adresa de pornire a memoriei flash SPI ca implicită la 0x00000000.
8. Selectați opțiunea Program and Code Shadowing de la SPI Flash la DDR.
9. Faceți clic pe Start așa cum se arată în Figura 10 pentru a încărca imaginea executabilă în flash SPI și umbrirea codului din memoria DDR.
   Figura 10 • Pornirea demonstrației
   
10. Dacă dispozitivul SmartFusion2 SoC FPGA este programat cu un STAPL file în care MDDR nu este configurat pentru memoria DDR, atunci arată un mesaj de eroare, așa cum se arată în Figura 11.
    Figura 11 • Mesaj pentru dispozitiv sau opțiune greșit
    
11. Secțiunea Consolă serială din GUI arată mesajele de depanare și începe programarea blițului SPI la ștergerea cu succes a blițului SPI. Figura 12 arată starea scrierii flash SPI
    Figura 12 • Încărcare flash
    
12. La programarea cu succes a flash-ului SPI, bootloader-ul care rulează pe SmartFusion2 SoC FPGA copiază imaginea aplicației din flash-ul SPI în memoria DDR și pornește imaginea aplicației. Dacă imaginea furnizată sample_image_DDR3.bin este selectat, consola serială afișează mesajele de întâmpinare, mesajele de întrerupere a comutatorului și mesajele de întrerupere a temporizatorului, așa cum se arată în Figura 13 la pagina 18 și Figura 14 la pagina 18. Un model de LED care rulează este afișat pe LED1 la LED8 pe SmartFusion2 Advanced Development. Kit.
13. Apăsați comutatoarele SW2 și SW3 pentru a vedea mesajele de întrerupere pe consola serială.
    Figura 13 • Rularea imaginii aplicației țintă din memoria DDR3
    Figura 14 • Temporizator și mesaje de întrerupere în consola serială
    

Rularea metodei de proiectare a motorului de pornire hardware
Următorii pași descriu cum să rulați proiectarea metodei motorului de pornire hardware:

1. Porniți comutatorul de alimentare, SW7.
2. Programați dispozitivul SmarFusion2 SoC FPGA cu programarea file prevăzute în proiect files (SF2_CodeShadowing_DDR3_DF\Programming
   Files\HWBootEngine_method\CodeShadowing_Fabric.stp folosind software-ul de proiectare FlashPro).
3. Pentru a programa SPI Flash, puneți comutatorul DIP SW5-1 în poziția ON. Această selecție face să pornească Cortex-M3 de la eNVM. Apăsați SW6 pentru a reseta dispozitivul SmartFusion2.
4. Lansați executabilul SPI Flash Loader și Code Shadowing Demo GUI file disponibile în design files (SF2_CodeShadowing_DDR3_DF\GUI Executable\SF2_FlashLoader.exe).
5. Selectați portul COM corespunzător (spre care sunt îndreptate driverele USB Serial) din lista verticală Port COM.
6. Faceți clic pe Conectare. După stabilirea conexiunii, Conectare se schimbă în Deconectare.
7. Faceți clic pe Răsfoire pentru a selecta exampimaginea executabilă țintă file prevazut cu designul files
   (SF2_CodeShadowing_DDR3_DF/SampImagini/e aplicațieample_image_DDR3.bin).
   Nota: Pentru a genera coșul de imagini al aplicației file, consultați „Anexă: Generarea coșului executabil File” la pagina 25.
8. Selectați opțiunea Hardware Boot Engine din Code Shadowing Method.
9. Selectați opțiunea Program SPI Flash din meniul Opțiuni.
10. Faceți clic pe Start, așa cum se arată în Figura 15 pentru a încărca imaginea executabilă în SPI Flash.
    Figura 15 • Pornirea demonstrației
    
11. Secțiunea Consolă serială din GUI arată mesajele de depanare și starea scrierii flash SPI, așa cum se arată în Figura 16.
    Figura 16 • Încărcare flash
    
12. După programarea cu succes a blițului SPI, schimbați comutatorul DIP SW5-1 în poziția OFF. Această selecție face să pornească procesorul Cortex-M3 din memoria DDR.
13. Apăsați SW6 pentru a reseta dispozitivul SmartFusion2. Motorul de pornire copiază imaginea aplicației din flash SPI în memoria DDR și eliberează resetarea la Cortex-M3, care pornește imaginea aplicației din memoria DDR. Dacă imaginea furnizată „sample_image_DDR3.bin” este încărcat în SPI flash, consola serială afișează mesajele de întâmpinare, întreruperea comutatorului (apăsați SW2 sau SW3) și mesajele de întrerupere a temporizatorului, așa cum se arată în Figura 17, iar un model de LED care rulează este afișat pe LED1 la LED8 pe SmartFusion2 Advanced. Kit de dezvoltare.
    Figura 17 • Rularea imaginii aplicației țintă din memoria DDR3
    

Concluzie
Această demonstrație arată capacitatea dispozitivului SmartFusion2 SoC FPGA de a interfața cu memoria DDR și de a rula imaginea executabilă din memoria DDR prin codul de umbră de pe dispozitivul de memorie flash SPI. De asemenea, arată două metode de implementare a umbririi codului pe dispozitivul SmartFusion2.

Anexă: Configurații DDR3

Următoarele figuri arată setările de configurare DDR3.
Figura 18 • Setări generale de configurare DDR

Figura 19 • Setări de inițializare a memoriei DDR

Figura 20 • Setări de sincronizare a memoriei DDR

Anexă: Generarea coșului executabil File

Coșul executabil file este necesar pentru a programa flash-ul SPI pentru rularea demo-ului de umbrire a codului. Pentru a genera bin executabil file din „sample_image_DDR3” Soft Console, efectuați următorii pași:

1. Construiți proiectul Soft Console cu scriptul linker production-execute-in-place-external DDR.
2. Adăugați calea de instalare a Soft Console, de example, C:\Microsemi\Libero_v11.7\SoftConsole\Sourcery-G++\bin, la „Variabilele de mediu”, așa cum se arată în Figura 21.
   Figura 21 • Adăugarea căii de instalare a consolei soft
   
3. Faceți dublu clic pe lot file Cos-File-Generator.bat situat la:
   SoftConsole/CodeShadowing_MSS_CM3/Sampfolderul le_image_DDR3, așa cum se arată în Figura 22.
   Figura 22 • Bin File Generator
   
4. Coșul de gunoi-File-Generatorul creează sample_image_DDR3.bin file.

Istoricul revizuirilor

Următorul tabel prezintă modificările importante făcute în acest document pentru fiecare revizuire.

Revizuire	Schimbări
Revizia 7 (martie 2016)	S-a actualizat documentul pentru versiunea software Libero SoC v11.7 (SAR 77816).
Revizia 6 (octombrie 2015)	S-a actualizat documentul pentru versiunea software Libero SoC v11.6 (SAR 72424).
Revizia 5 (septembrie 2014)	S-a actualizat documentul pentru versiunea software Libero SoC v11.4 (SAR 60592).
Revizia 4 (mai 2014)	S-a actualizat documentul pentru versiunea software Libero SoC 11.3 (SAR 56851).
Revizia 3 (decembrie 2013)	S-a actualizat documentul pentru versiunea software Libero SoC v11.2 (SAR 53019).
Revizia 2 (mai 2013)	S-a actualizat documentul pentru versiunea software Libero SoC v11.0 (SAR 47552).
Revizia 1 (martie 2013)	S-a actualizat documentul pentru versiunea software Libero SoC v11.0 beta SP1 (SAR 45068).

Suport pentru produse

Microsemi SoC Products Group își susține produsele cu diverse servicii de asistență, inclusiv Serviciul Clienți, Centrul de asistență tehnică pentru clienți, un website, poștă electronică și birouri de vânzări la nivel mondial. Această anexă conține informații despre contactarea Microsemi SoC Products Group și utilizarea acestor servicii de asistență.

Serviciu clienți
Contactați Serviciul Clienți pentru asistență non-tehnică pentru produse, cum ar fi prețul produselor, upgrade-uri ale produsului, informații de actualizare, starea comenzii și autorizare.

• Din America de Nord, sunați la 800.262.1060
• Din restul lumii, sunați la 650.318.4460
• Fax, de oriunde în lume, 408.643.6913

Centrul de suport tehnic pentru clienți
Microsemi SoC Products Group pune la dispoziție Centrul de asistență tehnică pentru clienți cu ingineri de înaltă calificare care vă pot ajuta să vă răspundă la întrebările dvs. legate de hardware, software și design despre produsele Microsemi SoC. Centrul de asistență tehnică pentru clienți petrece mult timp creând note de aplicație, răspunsuri la întrebări obișnuite ale ciclului de proiectare, documentare a problemelor cunoscute și diverse întrebări frecvente. Prin urmare, înainte de a ne contacta, vă rugăm să vizitați resursele noastre online. Este foarte probabil să ți-am răspuns deja la întrebări.

Suport tehnic

Pentru asistență pentru produse Microsemi SoC, vizitați
http://www.microsemi.com/products/fpga-soc/design-support/fpga-soc-support.

Website-ul
Puteți răsfoi o varietate de informații tehnice și non-tehnice pe pagina de start a Microsemi SoC Products Group, la http://www.microsemi.com/products/fpga-soc/fpga-and-soc.

Contactarea Centrului de asistență tehnică pentru clienți
Ingineri cu înaltă calificare personalizează Centrul de asistență tehnică. Centrul de asistență tehnică poate fi contactat prin e-mail sau prin Microsemi SoC Products Group website-ul.

E-mail
Puteți comunica întrebările dumneavoastră tehnice la adresa noastră de e-mail și puteți primi răspunsuri prin e-mail, fax sau telefon. De asemenea, dacă aveți probleme de design, vă puteți trimite prin e-mail designul files pentru a primi asistență. Monitorizăm constant contul de e-mail pe tot parcursul zilei. Când ne trimiteți cererea dvs., vă rugăm să vă asigurați că includeți numele dvs. complet, numele companiei și informațiile dvs. de contact pentru procesarea eficientă a cererii dvs.
Adresa de e-mail a suportului tehnic este soc_tech@microsemi.com.

Cazurile mele
Clienții Microsemi SoC Products Group pot trimite și urmări cazurile tehnice online, accesând My Cases.

În afara SUA
Clienții care au nevoie de asistență în afara fusurilor orare ale SUA pot contacta fie asistența tehnică prin e-mail (soc_tech@microsemi.com) sau contactați un birou local de vânzări. Vizitați Despre noi pentru listele birourilor de vânzări și contactele corporative.

Suport tehnic ITAR
Pentru asistență tehnică pentru FPGA RH și RT care sunt reglementate de reglementările internaționale privind traficul de arme (ITAR), contactați-ne prin soc_tech@microsemi.com. Ca alternativă, în Cazurile mele, selectați Da în lista derulantă ITAR. Pentru o listă completă a Microsemi FPGA reglementate de ITAR, vizitați ITAR web pagină.

Sediul Microsemi Corporate
One Enterprise, Aliso Viejo,
CA 92656 SUA
În SUA: +1 (800)
713-4113 În afara
SUA: +1 949-380-6100
Vânzări: +1 949-380-6136
Fax: +1 949-215-4996
E-mail: sales.support@microsemi.com
© 2016 Microsemi Corporation.
Toate drepturile rezervate. Microsemi și sigla Microsemi sunt mărci comerciale ale Microsemi Corporation.
Toate celelalte mărci comerciale și mărci de servicii sunt proprietatea deținătorilor respectivi.

Microsemi Corporation (Nasdaq: MSCC) oferă un portofoliu cuprinzător de soluții de semiconductori și sisteme pentru comunicații, apărare și securitate, piețe aerospațiale și industriale. Produsele includ circuite integrate analogice cu semnal mixt de înaltă performanță și întărite la radiații, FPGA, SoC și ASIC; produse de management al energiei; dispozitive de cronometrare și sincronizare și soluții de timp precise, stabilind standardul mondial pentru timp; Dispozitive de procesare a vocii; soluții RF; componente discrete; soluții de stocare și comunicații pentru întreprinderi, tehnologii de securitate și anti-t scalabileamper produse; soluții Ethernet; Circuite integrate și midspan-uri Power-over-Ethernet; precum și capabilități și servicii de design personalizat. Microsemi are sediul în Aliso Viejo, California, și are aproximativ 4,800 de angajați la nivel global. Aflați mai multe la www.microsemi.com.

Microsemi nu oferă nicio garanție, reprezentare sau garanție cu privire la informațiile conținute aici sau adecvarea produselor și serviciilor sale pentru un anumit scop și nici Microsemi nu își asumă nicio răspundere care decurge din aplicarea sau utilizarea oricărui produs sau circuit. Produsele vândute mai jos și orice alte produse vândute de Microsemi au fost supuse unor teste limitate și nu trebuie utilizate împreună cu echipamente sau aplicații esențiale. Se consideră că orice specificații de performanță sunt de încredere, dar nu sunt verificate, iar Cumpărătorul trebuie să efectueze și să finalizeze toate testele de performanță și alte teste ale produselor, singure și împreună cu sau instalate în orice produs final. Cumpărătorul nu se va baza pe date și specificații de performanță sau parametri furnizați de Microsemi. Este responsabilitatea Cumpărătorului să determine în mod independent caracterul adecvat al oricărui produs și să le testeze și să le verifice. Informațiile furnizate de Microsemi mai jos sunt furnizate „ca atare, unde se află” și cu toate defecțiunile, iar întregul risc asociat cu astfel de informații revine în totalitate Cumpărătorului. Microsemi nu acordă, în mod explicit sau implicit, niciunei părți niciun drept de brevet, licență sau orice alte drepturi de proprietate intelectuală, indiferent dacă se referă la astfel de informații în sine sau la orice lucru descris de astfel de informații. Informațiile furnizate în acest document sunt proprietatea Microsemi, iar Microsemi își rezervă dreptul de a face orice modificări ale informațiilor din acest document sau ale oricăror produse și servicii în orice moment, fără notificare.

Documente/Resurse

Microsemi SmartFusion2 SoC FPGA Code Shadowing de la SPI Flash la memoria DDR [pdfManual de utilizare SmartFusion2 SoC FPGA Code Shadowing de la SPI Flash la memoria DDR, SmartFusion2 SoC, FPGA Code Shadowing de la SPI Flash la DDR Memory, Flash la DDR Memory

Referințe

• Manual de utilizare