सामग्री लुकाउनुहोस्
1 Microsemi SmartFusion2 SoC FPGA कोड SPI फ्ल्यासबाट DDR मेमोरीमा छाया गर्दै
2 प्रस्तावना
3 SmartFusion2 SoC FPGA - कोड SPI फ्ल्यास देखि DDR मेमोरी सम्म छाया
3.1 परिचय
4 परिशिष्ट: DDR3 कन्फिगरेसनहरू
5 परिशिष्ट: कार्यान्वयन योग्य बिन उत्पन्न गर्दै File
6 संशोधन इतिहास
7 उत्पादन समर्थन
7.1 प्राविधिक समर्थन
8 कागजातहरू / स्रोतहरू
8.1 सन्दर्भहरू
9 सम्बन्धित पोस्टहरू

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-मेमोरी-लोगो

Microsemi SmartFusion2 SoC FPGA कोड SPI फ्ल्यासबाट DDR मेमोरीमा छाया गर्दै

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-product-iamge

प्रस्तावना

उद्देश्य
यो डेमो SmartFusion®2 system-on-chip (SoC) फिल्ड प्रोग्रामेबल गेट एरे (FPGA) यन्त्रहरूको लागि हो। यसले सम्बन्धित सन्दर्भ डिजाइन कसरी प्रयोग गर्ने भन्ने बारे निर्देशनहरू प्रदान गर्दछ।

अभिप्रेत दर्शक
यो डेमो गाइड को लागी अभिप्रेत छ:

  • FPGA डिजाइनरहरू
  • एम्बेडेड डिजाइनरहरू
  • प्रणाली-स्तर डिजाइनरहरू

सन्दर्भहरू
निम्न हेर्नुहोस् web SmartFusion2 उपकरण कागजातको पूर्ण र अप-टु-डेट सूचीको लागि पृष्ठ:
http://www.microsemi.com/products/fpga-soc/soc-fpga/smartfusion2#documentation

निम्न कागजातहरू यस डेमो गाइडमा उल्लेख गरिएको छ।

  • UG0331: SmartFusion2 माइक्रोकन्ट्रोलर सबसिस्टम प्रयोगकर्ता गाइड
  • SmartFusion2 प्रणाली निर्माणकर्ता प्रयोगकर्ता गाइड

SmartFusion2 SoC FPGA - कोड SPI फ्ल्यास देखि DDR मेमोरी सम्म छाया

परिचय

यो डेमो डिजाइनले सिरियल पेरिफेरल इन्टरफेस (SPI) फ्ल्यास मेमोरी यन्त्रबाट डबल डाटा रेट (DDR) सिंक्रोनस डाइनामिक र्यान्डम एक्सेस मेमोरी (SDRAM) र DDR SDRAM बाट कोड कार्यान्वयन गर्न कोड छायाँ गर्ने SmartFusion2 SoC FPGA यन्त्र क्षमताहरू देखाउँछ।
चित्र 1 ले SPI फ्ल्यास यन्त्रबाट DDR मेमोरीमा कोड छायांकनको लागि शीर्ष-स्तर ब्लक रेखाचित्र देखाउँछ।

चित्र २ • शीर्ष-स्तर ब्लक रेखाचित्र

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-01

कोड छायांकन एक बुटिङ विधि हो जुन बाह्य, छिटो, र अस्थिर मेमोरीहरू (DRAM) बाट छवि चलाउन प्रयोग गरिन्छ। यो निष्पादनको लागि गैर-अस्थिर मेमोरीबाट वाष्पशील मेमोरीमा कोड प्रतिलिपि गर्ने प्रक्रिया हो।

प्रोसेसरसँग सम्बन्धित गैर-अस्थिर मेमोरीले निष्पादन-इन-प्लेसको लागि कोडमा अनियमित पहुँचलाई समर्थन गर्दैन, वा अपर्याप्त गैर-अस्थिर अनियमित पहुँच मेमोरी हुँदा कोड छायाँ आवश्यक हुन्छ। कार्यसम्पादन-महत्वपूर्ण अनुप्रयोगहरूमा, कार्यान्वयन गति कोड छायाँ द्वारा सुधार गर्न सकिन्छ, जहाँ छिटो कार्यान्वयनको लागि उच्च थ्रुपुट RAM मा कोड प्रतिलिपि गरिन्छ।

एकल डाटा दर (SDR)/DDR SDRAM मेमोरीहरू एप्लिकेसनहरूमा प्रयोग गरिन्छ जसमा ठूलो अनुप्रयोग कार्यान्वयन योग्य छवि हुन्छ र उच्च प्रदर्शन आवश्यक हुन्छ। सामान्यतया, ठूला निष्पादन योग्य छविहरू गैर-अस्थिर मेमोरीमा भण्डारण गरिन्छ, जस्तै NAND फ्ल्यास वा SPI फ्ल्यास, र वाष्पशील मेमोरीमा प्रतिलिपि गरिन्छ, जस्तै SDR/DDR SDRAM मेमोरी, कार्यान्वयनको लागि पावर अपमा।

SmartFusion2 SoC FPGA यन्त्रहरूले चौथो पुस्ताको फ्ल्यास-आधारित FPGA कपडा, ARM® Cortex®-M3 प्रोसेसर, र एकल चिपमा उच्च प्रदर्शन सञ्चार इन्टरफेसहरू एकीकृत गर्दछ। SmartFusion2 SoC FPGA उपकरणहरूमा उच्च गति मेमोरी नियन्त्रकहरू बाह्य DDR2/DDR3/LPDDR मेमोरीहरूसँग इन्टरफेस गर्न प्रयोग गरिन्छ। DDR2/DDR3 मेमोरीहरू 333 MHz को अधिकतम गतिमा सञ्चालन गर्न सकिन्छ। Cortex-M3 प्रोसेसरले सिधै माइक्रोकन्ट्रोलर सबसिस्टम (MSS) DDR (MDDR) मार्फत बाह्य DDR मेमोरीबाट निर्देशनहरू चलाउन सक्छ। FPGA क्यास कन्ट्रोलर र MSS DDR ब्रिजले राम्रो प्रदर्शनको लागि डेटा प्रवाह ह्यान्डल गर्छ।

डिजाइन आवश्यकताहरू
तालिका १ ले यस डेमोको लागि डिजाइन आवश्यकताहरू देखाउँछ।

तालिका १ • डिजाइन आवश्यकताहरू

डिजाइन आवश्यकताहरू विवरण
हार्डवेयर आवश्यकताहरू
SmartFusion2 उन्नत विकास किट:
• १२ V एडाप्टर
• FlashPro5
• USB A देखि Mini - B USB केबल		 Rev A वा पछि
डेस्कटप वा ल्यापटप Windows XP SP2 अपरेटिङ सिस्टम – 32-bit/64-bit Windows 7 अपरेटिङ सिस्टम – 32-bit/64-bit
सफ्टवेयर आवश्यकताहरू
Libero® सिस्टम-ऑन-चिप (SoC) v11.7
FlashPro प्रोग्रामिंग सफ्टवेयर v11.7
SoftConsole v3.4 SP1*
पीसी ड्राइभरहरू USB देखि UART ड्राइभरहरू
Microsoft .NET Framework 4 ग्राहक डेमो GUI सुरु गर्न को लागी _
नोट: * यो ट्यूटोरियलको लागि, SoftConsole v3.4 SP1 प्रयोग गरिन्छ। SoftConsole v4.0 प्रयोग गर्नको लागि, हेर्नुहोस् TU0546: SoftConsole v4.0 र Libero SoC v11.7 ट्यूटोरियल.

डेमो डिजाइन
परिचय
डेमो डिजाइन files माइक्रो सेमीमा निम्न मार्गबाट ​​डाउनलोडका लागि उपलब्ध छन् webसाइट:
http://soc.microsemi.com/download/rsc/?f=m2s_dg0386_liberov11p7_df

डेमो डिजाइन files समावेश:

  • Libero SoC परियोजना
  • STAPL प्रोग्रामिङ files
  • GUI कार्यान्वयन योग्य
  • Sampले आवेदन छविहरू
  • लिङ्कर स्क्रिप्टहरू
  • DDR कन्फिगरेसन files
  • Readme.txt file

readme.txt हेर्नुहोस् file डिजाइन मा प्रदान files पूर्ण निर्देशिका संरचनाको लागि।

विवरण
यो डेमो डिजाइनले DDR मेमोरीबाट एप्लिकेसन छवि बुट गर्न कोड छायाँ गर्ने प्रविधि लागू गर्दछ। यो डिजाइनले SmartFusion2 SoC FPGA मल्टि-मोड युनिभर्सल एसिन्क्रोनस/सिंक्रोनस रिसीभर/ट्रान्समिटर (MMUART) मा MSS SPI0 इन्टरफेसमा जोडिएको SPI फ्ल्याशमा लक्षित अनुप्रयोग कार्यान्वयन योग्य छवि लोड गर्न होस्ट इन्टरफेस पनि प्रदान गर्दछ।
कोड छाया निम्न दुई विधिहरूमा लागू गरिएको छ:

  1. बहु-एसtagई बुट प्रक्रिया विधि Cortex-M3 प्रोसेसर प्रयोग गरेर
  2. FPGA कपडा प्रयोग गरेर हार्डवेयर बुट इन्जिन विधि

बहु- Stage बुट प्रक्रिया विधि
निम्न दुई बुटहरूमा बाह्य DDR मेमोरीहरूबाट अनुप्रयोग छवि चलाइएको छtages:

  • Cortex-M3 प्रोसेसरले सफ्ट बुट लोडरलाई एम्बेडेड गैर-अस्थिर मेमोरी (eNVM) बाट बुट गर्दछ, जसले कोड छवि स्थानान्तरण SPI फ्ल्याश उपकरणबाट DDR मेमोरीमा गर्दछ।
  • Cortex-M3 प्रोसेसरले DDR मेमोरीबाट अनुप्रयोग छवि बुट गर्दछ।

यो डिजाइनले SPI फ्लैश उपकरणबाट DDR मेमोरीमा कार्यान्वयन गर्न लक्षित अनुप्रयोग कार्यान्वयन योग्य छवि लोड गर्न बुटलोडर कार्यक्रम लागू गर्दछ। eNVM बाट चलिरहेको बुटलोडर प्रोग्राम DDR मेमोरीमा भण्डारण गरिएको लक्ष्य अनुप्रयोगमा जान्छ लक्ष्य अनुप्रयोग छवि DDR मेमोरीमा प्रतिलिपि भएपछि।
चित्र २ ले डेमो डिजाइनको विस्तृत ब्लक रेखाचित्र देखाउँछ।

चित्र २ • कोड छायाँ - बहु एसtagई बुट प्रक्रिया डेमो ब्लक रेखाचित्र

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-02

MDDR 3 MHz मा सञ्चालन गर्न DDR320 को लागि कन्फिगर गरिएको छ। पृष्ठ २२ मा "परिशिष्ट: DDR3 कन्फिगरेसनहरू" ले DDR22 कन्फिगरेसन सेटिङहरू देखाउँछ। DDR मुख्य अनुप्रयोग कोड कार्यान्वयन गर्नु अघि कन्फिगर गरिएको छ।

बुटलोडर
बुटलोडरले निम्न कार्यहरू गर्दछ:

  1. SPI फ्ल्यास मेमोरीबाट DDR मेमोरीमा लक्षित अनुप्रयोग छवि प्रतिलिपि गर्दै।
  2. DDR_CR प्रणाली दर्ता कन्फिगर गरेर ०xA0 देखि 0000000x0 सम्मको DDR मेमोरी सुरु हुने ठेगानालाई पुन: म्याप गर्दै।
  3. लक्ष्य अनुप्रयोग अनुसार Cortex-M3 प्रोसेसर स्ट्याक सूचक प्रारम्भ गर्दै। लक्ष्य अनुप्रयोग भेक्टर तालिकाको पहिलो स्थानमा स्ट्याक सूचक मान समावेश छ। लक्ष्य अनुप्रयोगको भेक्टर तालिका ठेगाना ०x0 देखि उपलब्ध छ।
  4. DDR मेमोरीबाट लक्षित अनुप्रयोग छवि चलाउनको लागि लक्षित अनुप्रयोगको ह्यान्डलर रिसेट गर्न कार्यक्रम काउन्टर (PC) लोड गर्दै। लक्ष्य अनुप्रयोगको रिसेट ह्यान्डलर भेक्टर तालिकामा ०x0 ठेगानामा उपलब्ध छ।
    चित्र ३ ले डेमो डिजाइन देखाउँछ।
    चित्र ३ • मल्टी-एस को लागि डिजाइन प्रवाहtage बुट प्रक्रिया विधि
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-03

हार्डवेयर बुट इन्जिन विधि
यस विधिमा, Cortex-M3 ले बाह्य DDR सम्झनाहरूबाट लक्षित अनुप्रयोग छवि सीधा बुट गर्दछ। हार्डवेयर बुट इन्जिनले Cortex-M3 प्रोसेसर रिसेट रिलिज गर्नु अघि, SPI फ्ल्यास उपकरणबाट DDR मेमोरीमा अनुप्रयोग छवि प्रतिलिपि गर्दछ। रिसेट जारी गरेपछि, Cortex-M3 प्रोसेसर सीधा DDR मेमोरीबाट बुट हुन्छ। यो विधिलाई बहु-s भन्दा कम बुट-अप समय चाहिन्छtage बुट प्रक्रियाले धेरै बुट s लाई जोगाउँछtages र कम समयमा DDR मेमोरीमा अनुप्रयोग छवि प्रतिलिपि गर्दछ।

यो डेमो डिजाइनले FPGA कपडामा बुट इन्जिन तर्क लागू गर्दछ SPI फ्ल्यासबाट DDR मेमोरीमा कार्यान्वयन गर्न लक्षित अनुप्रयोग कार्यान्वयन योग्य छवि प्रतिलिपि गर्न। यो डिजाइनले SPI फ्ल्यास लोडरलाई पनि लागू गर्दछ, जुन Cortex-M3 प्रोसेसरद्वारा SmartFusion2 SoC FPGA MMUART_0 मा प्रदान गरिएको होस्ट इन्टरफेस प्रयोग गरी SPI फ्ल्यास यन्त्रमा लक्षित अनुप्रयोग कार्यान्वयन योग्य छवि लोड गर्न सकिन्छ। SmartFusion1 Advanced Development Kit मा रहेको DIP switch2 SPI फ्ल्यास यन्त्रलाई प्रोग्राम गर्ने वा DDR मेमोरीबाट कोड कार्यान्वयन गर्ने छनोट गर्न प्रयोग गर्न सकिन्छ।

यदि SPI फ्ल्यास यन्त्रमा कार्यान्वयनयोग्य लक्ष्य अनुप्रयोग उपलब्ध छ भने, SPI फ्ल्यास यन्त्रबाट DDR मेमोरीमा कोड छायांकन यन्त्रको पावर-अपमा सुरु हुन्छ। बुट इन्जिनले MDDR सुरु गर्छ, छविलाई SPI फ्ल्यास उपकरणबाट DDR मेमोरीमा प्रतिलिपि गर्छ, र Cortex-M0 प्रोसेसरलाई रिसेटमा राखेर DDR मेमोरी स्पेसलाई 00000000x3 मा रिम्याप गर्छ। बुट इन्जिनले Cortex-M3 रिसेट जारी गरेपछि, Cortex-M3 ले DDR मेमोरीबाट लक्षित अनुप्रयोग कार्यान्वयन गर्दछ।

FIC_0 लाई FPGA कपडा AHB मास्टरबाट MSS SPI_0 पहुँच गर्न दास मोडमा कन्फिगर गरिएको छ। MDDR AXI इन्टरफेस (DDR_FIC) FPGA कपडा AXI मास्टरबाट DDR मेमोरी पहुँच गर्न सक्षम गरिएको छ।

चित्र २ ले डेमो डिजाइनको विस्तृत ब्लक रेखाचित्र देखाउँछ।
चित्र 4 • कोड छायाँ - हार्डवेयर बुट इन्जिन डेमो ब्लक रेखाचित्र

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-04

बुट इन्जिन
यो कोड छायाँ गर्ने डेमोको प्रमुख भाग हो जसले SPI फ्लैश उपकरणबाट DDR मेमोरीमा अनुप्रयोग छवि प्रतिलिपि गर्दछ। बुट इन्जिनले निम्न कार्यहरू गर्दछ:

  1. Cortex-M3 प्रोसेसरलाई रिसेटमा राखेर 320 MHz मा DDR3 पहुँच गर्न MDDR प्रारम्भ गर्दै।
  2. MDDR AXI इन्टरफेस मार्फत FPGA कपडामा AXI मास्टर प्रयोग गरेर SPI फ्ल्यास मेमोरी उपकरणबाट DDR मेमोरीमा लक्षित अनुप्रयोग छवि प्रतिलिपि गर्दै।
  3. DDR_CR प्रणाली दर्तामा लेखेर ०xA0 देखि 0000000x0 सम्मको DDR मेमोरी सुरु हुने ठेगानालाई पुन: म्याप गर्दै।
  4. DDR मेमोरीबाट बुट गर्न Cortex-M3 प्रोसेसरमा रिसेट जारी गर्दै।

चित्र 5 ले डेमो डिजाइन प्रवाह देखाउँछ।
चित्र २ • शीर्ष-स्तर ब्लक रेखाचित्र

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-05

चित्र 6 • हार्डवेयर बुट इन्जिन विधिको लागि डिजाइन प्रवाह

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-06

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-07

DDR मेमोरीको लागि लक्ष्य अनुप्रयोग छवि सिर्जना गर्दै
डेमो चलाउनको लागि DDR मेमोरीबाट कार्यान्वयन गर्न सकिने छवि आवश्यक छ। "production-execute-in-place-externalDDR.ld" लिङ्कर विवरण प्रयोग गर्नुहोस् file जुन डिजाइनमा समावेश छ files अनुप्रयोग छवि निर्माण गर्न। लिङ्कर विवरण file बुटलोडर/बुट इन्जिनले ०xA0 देखि 00000000x0 सम्म DDR मेमोरी रिम्यापिङ गर्ने कार्यलाई DDR मेमोरी सुरु गर्ने ठेगानालाई 0000000x0 को रूपमा परिभाषित गर्दछ। लिङ्कर स्क्रिप्टले मेमोरीमा निर्देशनहरू, डेटा, र BSS खण्डहरू सहित एउटा अनुप्रयोग छवि सिर्जना गर्दछ जसको सुरुवात ठेगाना 00000000x0 हो। एक साधारण प्रकाश-उत्सर्जक डायोड (LED) ब्लिंकिङ, टाइमर र स्विच आधारित अवरोध पुस्ता अनुप्रयोग छवि file यो डेमो लागि प्रदान गरिएको छ।

SPI फ्ल्यास लोडर
SPI फ्ल्यास लोडर MMUART_0 इन्टरफेस मार्फत होस्ट PC बाट कार्यान्वयनयोग्य लक्ष्य अनुप्रयोग छविको साथ अन-बोर्ड SPI फ्ल्यास मेमोरी लोड गर्न लागू गरिएको छ। Cortex-M3 प्रोसेसरले MMUART_0 इन्टरफेसमा आउने डाटाको लागि बफर बनाउँछ र MSS_SPI0 मार्फत बफर गरिएको डाटालाई SPI फ्ल्यासमा लेख्न परिधीय DMA (PDMA) लाई प्रारम्भ गर्छ।

डेमो चलिरहेको छ
डेमोले कसरी SPI फ्ल्याशमा एप्लिकेसन छवि लोड गर्ने र बाह्य DDR मेमोरीहरूबाट त्यो अनुप्रयोग छवि कार्यान्वयन गर्ने देखाउँछ। यसले पूर्व प्रदान गर्दछample आवेदन छवि "sample_image_DDR3.bin"। यो छविले सिरियल कन्सोलमा स्वागत सन्देशहरू र टाइमर अवरोध सन्देश देखाउँछ र SmartFusion1 उन्नत विकास किटमा LED8 लाई LED2 लाई झिम्काउँछ। सिरियल कन्सोलमा GPIO अवरोध सन्देशहरू हेर्न, SW2 वा SW3 स्विच थिच्नुहोस्।

डेमो डिजाइन सेटअप गर्दै
निम्न चरणहरूले SmartFusion2 उन्नत विकास किट बोर्डको लागि डेमो कसरी सेटअप गर्ने भनेर वर्णन गर्दछ:

  1. होस्ट पीसीलाई J33 कनेक्टरमा USB A देखि mini-B केबल प्रयोग गरेर जडान गर्नुहोस्। USB देखि UART ब्रिज ड्राइभरहरू स्वचालित रूपमा पत्ता लगाइन्छ। चित्र 7 मा देखाइए अनुसार डिभाइस प्रबन्धकमा पत्ता लगाइएको छ कि छैन भनेर प्रमाणित गर्नुहोस्।
  2. यदि USB ड्राइभरहरू स्वचालित रूपमा पत्ता लागेन भने, USB ड्राइभर स्थापना गर्नुहोस्।
  3. FTDI मिनी USB केबल मार्फत सिरियल टर्मिनल सञ्चारको लागि, FTDI D2XX ड्राइभर स्थापना गर्नुहोस्। बाट ड्राइभरहरू र स्थापना गाइड डाउनलोड गर्नुहोस्:
    http://www.microsemi.com/soc/documents/CDM_2.08.24_WHQL_Certified.zip.
    चित्र 7 • USB देखि UART ब्रिज ड्राइभरहरू
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-08
  4. जम्परहरूलाई SmartFusion2 उन्नत विकास किट बोर्डमा जडान गर्नुहोस्, जसरी तालिका 2 मा देखाइएको छ।
    सावधानी: जम्परहरू जडान गर्दा बिजुली आपूर्ति स्विच, SW7 बन्द गर्नुहोस्।
    तालिका ६ • SmartFusion2 उन्नत विकास किट जम्पर सेटिङहरू
    जम्पर पिन (बाट) पिन (प्रति) टिप्पणीहरू
    J116, J353, J354, J54 1 2 यी उन्नत विकास किट बोर्डको पूर्वनिर्धारित जम्पर सेटिङहरू हुन्। निश्चित गर्नुहोस् कि यी जम्परहरू तदनुसार सेट गरिएका छन्।
    J123 2 3
    J124, J121, J32 1 2 JTAG FTDI मार्फत प्रोग्रामिङ
    J118, J119 1 2 प्रोग्रामिंग SPI फ्लैश
  5. SmartFusion2 उन्नत विकास किटमा, J42 कनेक्टरमा बिजुली आपूर्ति जडान गर्नुहोस्।
    चित्र 8. SmartFusion3 Advanced Development Kit मा SPI फ्ल्यास देखि DDR2 डेमो सम्म कोड छायाँ चलाउनको लागि बोर्ड सेटअप देखाउँछ।
    चित्र 8 • SmartFusion2 उन्नत विकास किट सेटअप
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-09

SPI फ्ल्यास लोडर र कोड छायाँ गर्ने डेमो GUI
GUI लाई कोड छायांकन डेमो चलाउन आवश्यक छ। SPI Flash Loder र Code Shadowing Demo GUI एउटा साधारण ग्राफिक प्रयोगकर्ता इन्टरफेस हो जुन SPI फ्ल्यास प्रोग्राम गर्न होस्ट PC मा चल्छ र SmartFusion2 Advanced Development Kit मा कोड छायाँ गर्ने डेमो चलाउँछ। UART होस्ट PC र SmartFusion2 Advanced Development Kit बीचको सञ्चार प्रोटोकल हो। यसले UART इन्टरफेसमा अनुप्रयोगबाट प्राप्त डिबग सन्देशहरू प्रिन्ट गर्न सिरियल कन्सोल खण्ड पनि प्रदान गर्दछ।
चित्र 9. SPI फ्ल्यास लोडर र कोड छायाँ गर्ने डेमो विन्डो देखाउँछ।
चित्र 9 • SPI फ्ल्यास लोडर र कोड छायाँ गर्ने डेमो विन्डो

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-10

GUI ले निम्न सुविधाहरू समर्थन गर्दछ:

  • कार्यक्रम SPI फ्ल्यास: छवि प्रोग्राम गर्दछ file SPI फ्लैश मा।
  • कार्यक्रम र कोड SPI फ्ल्यास देखि DDR मा छाया: छवि कार्यक्रम file SPI फ्ल्याशमा, यसलाई DDR मेमोरीमा प्रतिलिपि बनाउँछ, र DDR मेमोरीबाट छवि बुट गर्दछ।
  • कार्यक्रम र कोड SPI फ्ल्यास देखि SDR मा छाया: छवि कार्यक्रम file SPI फ्ल्याशमा, यसलाई SDR मेमोरीमा प्रतिलिपि बनाउँछ, र SDR मेमोरीबाट छवि बुट गर्दछ।
  • कोड छाया DDR मा: अवस्थित छवि प्रतिलिपि गर्दछ file SPI फ्ल्यासबाट DDR मेमोरीमा र DDR मेमोरीबाट छवि बुट गर्नुहोस्।
  • कोड SDR मा छायांकन: अवस्थित छवि प्रतिलिपि गर्दछ file SPI फ्ल्यासबाट SDR मेमोरीमा र SDR मेमोरीबाट छवि बुट गर्नुहोस्। GUI मा थप जानकारीको लागि मद्दत क्लिक गर्नुहोस्।

Multi-S को लागि डेमो डिजाइन चलाउँदैtage बुट प्रक्रिया विधि
निम्न चरणहरूले बहु-s को लागि डेमो डिजाइन कसरी चलाउने भनेर वर्णन गर्दछtagई बुट प्रक्रिया विधि:

  1. पावर सप्लाई स्विच अन गर्नुहोस्, SW7।
  2. प्रोग्रामिङको साथ SmarFusion2 SoC FPGA उपकरण प्रोग्राम गर्नुहोस् file डिजाइन मा प्रदान files (SF2_CodeShadowing_DDR3_DF\Programming Files\MultiStageBoot_meothod\CodeShadowing_top.stp FlashPro डिजाइन सफ्टवेयर प्रयोग गरेर)।
  3. SPI फ्ल्यास लोडर र कोड छायांकन डेमो GUI कार्यान्वयनयोग्य सुरु गर्नुहोस् file डिजाइनमा उपलब्ध छ files (SF2_CodeShadowing_DDR3_DF\GUI कार्यान्वयन योग्य\SF2_FlashLoader.exe)।
  4. COM पोर्ट ड्रप-डाउन सूचीबाट उपयुक्त COM पोर्ट चयन गर्नुहोस् (जसमा USB सिरियल ड्राइभरहरू पोइन्ट गरिएका छन्)।
  5. जडान क्लिक गर्नुहोस्। जडान स्थापना गरेपछि, विच्छेदनमा परिवर्तनहरू जडान गर्नुहोस्।
  6. पूर्व चयन गर्न ब्राउज क्लिक गर्नुहोस्ampले लक्ष्य कार्यान्वयन योग्य छवि file डिजाइन संग प्रदान files
    (SF2_CodeShadowing_DDR3_DF/Sample एप्लिकेसन छविहरू/sample_image_DDR3.bin)।
    नोट: अनुप्रयोग छवि बिन उत्पन्न गर्न file, हेर्नुहोस् "परिशिष्ट: कार्यान्वयनयोग्य बिन उत्पन्न गर्दै File"पृष्ठ 25 मा।
  7. SPI फ्लैश मेमोरीको सुरुवात ठेगानालाई पूर्वनिर्धारित रूपमा 0x00000000 मा राख्नुहोस्।
  8. SPI Flash देखि DDR विकल्पमा प्रोग्राम र कोड छायाँ चयन गर्नुहोस्।
  9. DDR मेमोरीबाट SPI फ्ल्यास र कोड छायाँमा कार्यान्वयन गर्न मिल्ने छवि लोड गर्न चित्र 10 मा देखाइएको रूपमा सुरु गर्नुहोस् क्लिक गर्नुहोस्।
    चित्र 10 • डेमो सुरु गर्दै
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-11
  10. यदि SmartFusion2 SoC FPGA उपकरण STAPL सँग प्रोग्राम गरिएको छ file जसमा MDDR DDR मेमोरीको लागि कन्फिगर गरिएको छैन तब यसले त्रुटि सन्देश देखाउँछ, चित्र 11 मा देखाइएको छ।
    चित्र 11 • गलत यन्त्र वा विकल्प सन्देश
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-12
  11. GUI मा सिरियल कन्सोल खण्डले डिबग सन्देशहरू देखाउँछ र SPI फ्ल्यास सफलतापूर्वक मेटाउँदा प्रोग्रामिङ SPI फ्ल्यास सुरु गर्छ। चित्र 12 ले SPI फ्लैश लेखनको स्थिति देखाउँछ
    चित्र १२ • फ्ल्यास लोड हुँदैछ
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-13
  12. SPI फ्ल्यास सफलतापूर्वक प्रोग्रामिङ गर्दा, SmartFusion2 SoC FPGA मा चलिरहेको बुटलोडरले अनुप्रयोग छविलाई SPI फ्ल्याशबाट DDR मेमोरीमा प्रतिलिपि गर्छ र अनुप्रयोग छवि बुट गर्छ। यदि प्रदान गरिएको छवि sample_image_DDR3.bin चयन गरिएको छ, सिरियल कन्सोलले स्वागत सन्देशहरू देखाउँदछ, स्वीच अवरोध र टाइमर अवरोध सन्देशहरू चित्र 13 पृष्ठ 18 मा देखाइएको छ र चित्र 14 पृष्ठ 18 मा देखाइएको छ। चालु LED ढाँचा LED1 देखि LED8 मा SmartFusion2 उन्नत विकासमा प्रदर्शित हुन्छ। किट।
  13. सिरियल कन्सोलमा अवरोध सन्देशहरू हेर्न SW2 र SW3 स्विचहरू थिच्नुहोस्।
    चित्र 13 • DDR3 मेमोरीबाट लक्षित अनुप्रयोग छवि चलाउँदै
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-14चित्र 14 • सिरियल कन्सोलमा टाइमर र अवरोध सन्देशहरू
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-15

हार्डवेयर बुट इन्जिन विधि डिजाइन चलाउँदै
निम्न चरणहरूले हार्डवेयर बुट इन्जिन विधि डिजाइन कसरी चलाउने भनेर वर्णन गर्दछ:

  1. पावर सप्लाई स्विच अन गर्नुहोस्, SW7।
  2. प्रोग्रामिङको साथ SmarFusion2 SoC FPGA उपकरण प्रोग्राम गर्नुहोस् file डिजाइन मा प्रदान files (SF2_CodeShadowing_DDR3_DF\Programming
    Files\HWBootEngine_method\CodeShadowing_Fabric.stp FlashPro डिजाइन सफ्टवेयर प्रयोग गरेर)।
  3. SPI Flash लाई प्रोग्राम गर्न DIP SW5-1 लाई ON स्थितिमा स्विच गर्नुहोस्। यो चयनले eNVM बाट Cortex-M3 बुट गर्छ। SmartFusion6 उपकरण रिसेट गर्न SW2 थिच्नुहोस्।
  4. SPI फ्ल्यास लोडर र कोड छायांकन डेमो GUI कार्यान्वयनयोग्य सुरु गर्नुहोस् file डिजाइनमा उपलब्ध छ files (SF2_CodeShadowing_DDR3_DF\GUI कार्यान्वयन योग्य\SF2_FlashLoader.exe)।
  5. COM पोर्ट ड्रप-डाउन सूचीबाट उपयुक्त COM पोर्ट चयन गर्नुहोस् (जसमा USB सिरियल ड्राइभरहरू पोइन्ट गरिएका छन्)।
  6. जडान क्लिक गर्नुहोस्। जडान स्थापना गरेपछि, विच्छेदनमा परिवर्तनहरू जडान गर्नुहोस्।
  7. पूर्व चयन गर्न ब्राउज क्लिक गर्नुहोस्ampले लक्ष्य कार्यान्वयन योग्य छवि file डिजाइन संग प्रदान files
    (SF2_CodeShadowing_DDR3_DF/Sample एप्लिकेसन छविहरू/sample_image_DDR3.bin)।
    नोट: अनुप्रयोग छवि बिन उत्पन्न गर्न file, हेर्नुहोस् "परिशिष्ट: कार्यान्वयनयोग्य बिन उत्पन्न गर्दै File"पृष्ठ 25 मा।
  8. कोड छायांकन विधिमा हार्डवेयर बुट इन्जिन विकल्प चयन गर्नुहोस्।
  9. विकल्प मेनुबाट कार्यक्रम SPI फ्ल्यास विकल्प चयन गर्नुहोस्।
  10. SPI फ्ल्यासमा कार्यान्वयन योग्य छवि लोड गर्न चित्र 15 मा देखाइए अनुसार स्टार्ट क्लिक गर्नुहोस्।
    चित्र 15 • डेमो सुरु गर्दै
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-16
  11. GUI मा सिरियल कन्सोल खण्डले चित्र 16 मा देखाइए अनुसार डिबग सन्देशहरू र SPI फ्ल्याश लेखनको स्थिति देखाउँछ।
    चित्र १२ • फ्ल्यास लोड हुँदैछ
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-17
  12. SPI फ्ल्यास सफलतापूर्वक प्रोग्रामिङ गरेपछि, DIP स्विच SW5-1 लाई अफ स्थितिमा परिवर्तन गर्नुहोस्। यो चयनले DDR मेमोरीबाट Cortex-M3 प्रोसेसर बुट गर्छ।
  13. SmartFusion6 उपकरण रिसेट गर्न SW2 थिच्नुहोस्। बुट इन्जिनले SPI फ्ल्यासबाट DDR मेमोरीमा अनुप्रयोग छवि प्रतिलिपि गर्दछ र Cortex-M3 मा रिसेट रिलीज गर्दछ, जसले DDR मेमोरीबाट अनुप्रयोग छवि बुट गर्दछ। यदि प्रदान गरिएको छवि "sample_image_DDR3.bin” SPI फ्ल्याशमा लोड गरिएको छ, सिरियल कन्सोलले स्वागत सन्देशहरू देखाउँदछ, स्विच इन्टरप्ट (SW2 वा SW3 थिच्नुहोस्) र टाइमर अवरोध सन्देशहरू चित्र 17 मा देखाइएको छ र चलिरहेको LED ढाँचा LED1 देखि LED8 मा SmartFusion2 Advanced मा प्रदर्शित हुन्छ। विकास किट।
    चित्र 17 • DDR3 मेमोरीबाट लक्षित अनुप्रयोग छवि चलाउँदै
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-18

निष्कर्ष
यो डेमोले SmartFusion2 SoC FPGA यन्त्रको DDR मेमोरीसँग इन्टरफेस गर्न र SPI फ्ल्यास मेमोरी यन्त्रबाट कोड छाया गरेर DDR मेमोरीबाट कार्यान्वयनयोग्य छवि चलाउनको क्षमता देखाउँछ। यसले SmartFusion2 उपकरणमा कोड छायाँ कार्यान्वयनका दुई विधिहरू पनि देखाउँछ।

परिशिष्ट: DDR3 कन्फिगरेसनहरू

निम्न तथ्याङ्कहरूले DDR3 कन्फिगरेसन सेटिङहरू देखाउँछन्।
चित्र 18 • सामान्य DDR कन्फिगरेसन सेटिङहरू

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-19

चित्र 19 • DDR मेमोरी प्रारम्भिक सेटिङहरू

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-20

चित्र 20 • DDR मेमोरी समय सेटिङहरू

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-21

परिशिष्ट: कार्यान्वयन योग्य बिन उत्पन्न गर्दै File

कार्यान्वयन योग्य बिन file कोड छायांकन डेमो चलाउनको लागि SPI फ्लैश प्रोग्राम गर्न आवश्यक छ। कार्यान्वयनयोग्य बिन उत्पन्न गर्न file "s बाटample_image_DDR3" सफ्ट कन्सोल, निम्न चरणहरू प्रदर्शन गर्नुहोस्:

  1. लिङ्कर स्क्रिप्ट उत्पादन-कार्यान्वयन-इन-प्लेस-बाह्य DDR सँग सफ्ट कन्सोल परियोजना बनाउनुहोस्।
  2. सफ्ट कन्सोल स्थापना मार्ग थप्नुहोस्, उदाहरणका लागिample, C:\Microsemi\Libero_v11.7\SoftConsole\Sourcery-G++\bin, चित्र 21 मा देखाइए अनुसार 'पर्यावरण चर' मा।
    चित्र 21 • सफ्ट कन्सोल स्थापना पथ थप्दै
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-22
  3. ब्याचमा डबल क्लिक गर्नुहोस् file बिन-File- Generator.bat मा स्थित छ:
    SoftConsole/CodeShadowing_MSS_CM3/Sample_image_DDR3 फोल्डर, चित्र 22 मा देखाइएको रूपमा।
    चित्र 22 • बिन File जेनेरेटर
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-23
  4. बिन-File- जेनरेटरले s सिर्जना गर्दछample_image_DDR3.bin file.

संशोधन इतिहास

निम्न तालिकाले प्रत्येक संशोधनको लागि यस कागजातमा गरिएका महत्त्वपूर्ण परिवर्तनहरू देखाउँछ।

संशोधन परिवर्तनहरू
संशोधन ७.०
(मार्च २०२२)		 Libero SoC v11.7 सफ्टवेयर रिलीज (SAR 77816) को लागि कागजात अद्यावधिक गरियो।
संशोधन ७.०
(अक्टोबर २०२२)		 Libero SoC v11.6 सफ्टवेयर रिलीज (SAR 72424) को लागि कागजात अद्यावधिक गरियो।
संशोधन ७.०
(सेप्टेम्बर २०१४)		 Libero SoC v11.4 सफ्टवेयर रिलीज (SAR 60592) को लागि कागजात अद्यावधिक गरियो।
संशोधन ७.०
(मे २०२१)		 Libero SoC 11.3 सफ्टवेयर रिलीज (SAR 56851) को लागि कागजात अद्यावधिक गरियो।
संशोधन ७.०
(डिसेम्बर २०२१)		 Libero SoC v11.2 सफ्टवेयर रिलीज (SAR 53019) को लागि कागजात अद्यावधिक गरियो।
संशोधन ७.०
(मे २०२१)		 Libero SoC v11.0 सफ्टवेयर रिलीज (SAR 47552) को लागि कागजात अद्यावधिक गरियो।
संशोधन ७.०
(मार्च २०२२)		 Libero SoC v11.0 beta SP1 सफ्टवेयर रिलीज (SAR 45068) को लागि कागजात अद्यावधिक गरियो।

उत्पादन समर्थन

Microsemi SoC Product Group ले आफ्ना उत्पादनहरूलाई ग्राहक सेवा, ग्राहक प्राविधिक सहायता केन्द्र, ए सहित विभिन्न समर्थन सेवाहरू प्रदान गर्दछ। webसाइट, इलेक्ट्रोनिक मेल, र विश्वव्यापी बिक्री कार्यालयहरू। यस परिशिष्टमा Microsemi SoC उत्पादन समूहलाई सम्पर्क गर्ने र यी समर्थन सेवाहरू प्रयोग गर्ने बारे जानकारी समावेश छ।

ग्राहक सेवा
गैर-प्राविधिक उत्पादन समर्थनको लागि ग्राहक सेवालाई सम्पर्क गर्नुहोस्, जस्तै उत्पादन मूल्य निर्धारण, उत्पादन अपग्रेडहरू, अद्यावधिक जानकारी, अर्डर स्थिति, र प्राधिकरण।

  • उत्तर अमेरिकाबाट, 800.262.1060 मा कल गर्नुहोस्
  • बाँकी संसारबाट, 650.318.4460 मा कल गर्नुहोस्
  • फ्याक्स, संसारको कुनै पनि ठाउँबाट, 408.643.6913

ग्राहक प्राविधिक सहयोग केन्द्र
Microsemi SoC Products Group ले आफ्नो ग्राहक प्राविधिक सहयोग केन्द्रमा उच्च दक्ष इन्जिनियरहरू राख्छ जसले तपाइँको हार्डवेयर, सफ्टवेयर, र Microsemi SoC उत्पादनहरू बारे डिजाइन प्रश्नहरूको जवाफ दिन मद्दत गर्न सक्छ। ग्राहक प्राविधिक सहयोग केन्द्रले एप्लिकेसन नोटहरू, साधारण डिजाइन चक्र प्रश्नहरूको जवाफ, ज्ञात मुद्दाहरूको कागजात, र विभिन्न FAQहरू सिर्जना गर्न धेरै समय खर्च गर्दछ। त्यसोभए, तपाईंले हामीलाई सम्पर्क गर्नु अघि, कृपया हाम्रो अनलाइन स्रोतहरूमा जानुहोस्। यो धेरै सम्भव छ कि हामीले पहिले नै तपाइँका प्रश्नहरूको जवाफ दिएका छौं।

प्राविधिक समर्थन

Microsemi SoC उत्पादन समर्थनको लागि, भ्रमण गर्नुहोस्
http://www.microsemi.com/products/fpga-soc/design-support/fpga-soc-support.

Webसाइट
तपाईं माइक्रोसेमी SoC उत्पादन समूहको गृह पृष्ठमा विभिन्न प्राविधिक र गैर-प्राविधिक जानकारी ब्राउज गर्न सक्नुहुन्छ, http://www.microsemi.com/products/fpga-soc/fpga-and-soc.

ग्राहक प्राविधिक सहयोग केन्द्रमा सम्पर्क गर्दै
प्राविधिक सहयोग केन्द्रमा उच्च दक्ष इन्जिनियर कर्मचारीहरू। प्राविधिक सहायता केन्द्रलाई इमेल वा Microsemi SoC उत्पादन समूह मार्फत सम्पर्क गर्न सकिन्छ webसाइट।

इमेल
तपाईंले आफ्नो प्राविधिक प्रश्नहरू हाम्रो इमेल ठेगानामा सञ्चार गर्न सक्नुहुन्छ र इमेल, फ्याक्स वा फोनद्वारा जवाफहरू प्राप्त गर्न सक्नुहुन्छ। साथै, यदि तपाइँसँग डिजाइन समस्या छ भने, तपाइँ तपाइँको डिजाइन इमेल गर्न सक्नुहुन्छ files सहयोग प्राप्त गर्न। हामी दिनभर इमेल खाताको निरन्तर निगरानी गर्छौं। हामीलाई तपाईंको अनुरोध पठाउँदा, कृपया तपाईंको अनुरोधको प्रभावकारी प्रक्रियाको लागि तपाईंको पूरा नाम, कम्पनीको नाम, र तपाईंको सम्पर्क जानकारी समावेश गर्न निश्चित हुनुहोस्।
प्राविधिक समर्थन इमेल ठेगाना हो soc_tech@microsemi.com.

मेरा केसहरू
Microsemi SoC उत्पादन समूहका ग्राहकहरूले मेरो केसहरूमा गएर अनलाइन प्राविधिक केसहरू पेश गर्न र ट्र्याक गर्न सक्छन्।

अमेरिका बाहिर
अमेरिकी समय क्षेत्र बाहिरको सहयोग चाहिने ग्राहकहरूले या त इमेल मार्फत प्राविधिक सहयोगलाई सम्पर्क गर्न सक्छन् (soc_tech@microsemi.comवा स्थानीय बिक्री कार्यालयमा सम्पर्क गर्नुहोस्। बिक्री कार्यालय सूची र कर्पोरेट सम्पर्कहरूको लागि हाम्रो बारे मा जानुहोस्।

ITAR प्राविधिक समर्थन
अन्तर्राष्ट्रिय ट्राफिक इन आर्म्स रेगुलेसन (ITAR) द्वारा नियन्त्रित RH र RT FPGA मा प्राविधिक सहयोगको लागि, हामीलाई मार्फत सम्पर्क गर्नुहोस्। soc_tech@microsemi.com। वैकल्पिक रूपमा, मेरा केसहरू भित्र, ITAR ड्रप-डाउन सूचीमा हो चयन गर्नुहोस्। ITAR-नियमित Microsemi FPGAs को पूर्ण सूचीको लागि, ITAR मा जानुहोस् web पृष्ठ।

माइक्रोसेमी कर्पोरेट मुख्यालय
एक उद्यम, Aliso Viejo,
CA 92656 संयुक्त राज्य अमेरिका
संयुक्त राज्य अमेरिका भित्र: +1 (800)
713-4113 बाहिर
संयुक्त राज्य अमेरिका: +1 ८००-५५५-०१९९
बिक्री: +1 ८००-५५५-०१९९
फ्याक्स: +1 ८००-५५५-०१९९
इमेल: sales.support@microsemi.com
© 2016 माइक्रोसेमी निगम।
सबै अधिकार सुरक्षित। माइक्रोसेमी र माइक्रोसेमी लोगो माइक्रोसेमी कर्पोरेशनका ट्रेडमार्क हुन्।
अन्य सबै ट्रेडमार्क र सेवा चिन्हहरू तिनीहरूका सम्बन्धित मालिकहरूको सम्पत्ति हुन्।

माइक्रोसेमी कर्पोरेशन (Nasdaq: MSCC) ले संचार, रक्षा र सुरक्षा, एयरोस्पेस र औद्योगिक बजारहरूको लागि अर्धचालक र प्रणाली समाधानहरूको व्यापक पोर्टफोलियो प्रदान गर्दछ। उत्पादनहरूमा उच्च-प्रदर्शन र विकिरण-कठोर एनालॉग मिश्रित-सिग्नल एकीकृत सर्किटहरू, FPGAs, SoCs र ASICs समावेश छन्; शक्ति व्यवस्थापन उत्पादनहरू; समय र सिंक्रोनाइजेसन उपकरणहरू र सटीक समय समाधानहरू, समयको लागि विश्व मानक सेट गर्दै; आवाज प्रशोधन उपकरणहरू; आरएफ समाधान; अलग घटक; इन्टरप्राइज भण्डारण र सञ्चार समाधान, सुरक्षा प्रविधिहरू र स्केलेबल एन्टि-टीamper उत्पादनहरू; इथरनेट समाधान; पावर-ओभर-इथरनेट आईसी र मिडस्प्यान्स; साथै अनुकूलन डिजाइन क्षमताहरू र सेवाहरू। Microsemi मुख्यालय Aliso Viejo, क्यालिफोर्नियामा छ र विश्वव्यापी रूपमा लगभग 4,800 कर्मचारीहरू छन्। मा थप जान्नुहोस् www.microsemi.com.

Microsemi ले यहाँ समावेश जानकारी वा कुनै विशेष उद्देश्यको लागि यसको उत्पादन र सेवाहरूको उपयुक्तताको सम्बन्धमा कुनै वारेन्टी, प्रतिनिधित्व, वा ग्यारेन्टी गर्दैन, न त Microsemi ले कुनै पनि उत्पादन वा सर्किटको प्रयोग वा प्रयोगबाट उत्पन्न हुने कुनै दायित्वलाई ग्रहण गर्छ। यहाँ अन्तर्गत बिक्री गरिएका उत्पादनहरू र Microsemi द्वारा बेचिएका अन्य उत्पादनहरू सीमित परीक्षणको अधीनमा छन् र मिसन-क्रिटिकल उपकरण वा अनुप्रयोगहरूसँग संयोजनमा प्रयोग गर्नु हुँदैन। कुनै पनि कार्यसम्पादन विशिष्टताहरू भरपर्दो मानिन्छ तर प्रमाणित गरिएको छैन, र क्रेताले उत्पादनहरूको सबै प्रदर्शन र अन्य परीक्षणहरू सञ्चालन र पूरा गर्नुपर्छ, एक्लै र सँगै, वा कुनै पनि अन्त-उत्पादनहरूमा स्थापित। क्रेता माइक्रोसेमी द्वारा प्रदान गरिएको कुनै पनि डाटा र कार्यसम्पादन विशिष्टता वा प्यारामिटरहरूमा भर पर्दैन। कुनै पनि उत्पादनको उपयुक्तता स्वतन्त्र रूपमा निर्धारण गर्न र परीक्षण र प्रमाणित गर्न यो क्रेताको जिम्मेवारी हो। Microsemi द्वारा यहाँ प्रदान गरिएको जानकारी "जस्तो छ, जहाँ छ" र सबै त्रुटिहरू सहित प्रदान गरिएको छ, र त्यस्ता जानकारीसँग सम्बन्धित सम्पूर्ण जोखिम पूर्ण रूपमा क्रेतासँग हुन्छ। Microsemi ले कुनै पनि पक्षलाई कुनै पनि प्याटेन्ट अधिकार, इजाजतपत्र, वा अन्य कुनै आईपी अधिकारहरू, स्पष्ट रूपमा वा अस्पष्ट रूपमा प्रदान गर्दैन, चाहे त्यस्ता जानकारी आफैं वा त्यस्ता जानकारीद्वारा वर्णन गरिएको कुनै पनि कुराको सम्बन्धमा। यस कागजातमा प्रदान गरिएको जानकारी माइक्रोसेमीको स्वामित्वमा छ, र माइक्रोसेमीले यस कागजातमा वा कुनै पनि उत्पादन र सेवाहरूमा सूचना बिना कुनै पनि समयमा कुनै पनि परिवर्तन गर्ने अधिकार सुरक्षित गर्दछ।

कागजातहरू / स्रोतहरू

Microsemi SmartFusion2 SoC FPGA कोड SPI फ्ल्यासबाट DDR मेमोरीमा छाया गर्दै [pdf] मालिकको म्यानुअल
SmartFusion2 SoC FPGA कोड SPI फ्ल्यास देखि DDR मेमोरी, SmartFusion2 SoC, FPGA कोड SPI फ्ल्यासबाट DDR मेमोरीमा छायाँ, फ्ल्यास DDR मेमोरीमा

सन्दर्भहरू

सम्बन्धित पोस्टहरू

एक टिप्पणी छोड्नुहोस्

तपाईंको इमेल ठेगाना प्रकाशित गरिने छैन। आवश्यक क्षेत्रहरू चिन्ह लगाइएका छन् *