माइक्रोसेमी स्मार्टफ्यूजन2 एसओसी एफपीजीए कोड शैडोइंग एसपीआई फ्लैश से डीडीआर मेमोरी में

प्रस्तावना

उद्देश्य
यह डेमो SmartFusion®2 सिस्टम-ऑन-चिप (SoC) फील्ड प्रोग्रामेबल गेट ऐरे (FPGA) उपकरणों के लिए है। यह संबंधित संदर्भ डिजाइन का उपयोग करने के तरीके पर निर्देश प्रदान करता है।

अपेक्षित दर्शक
यह डेमो गाइड निम्न के लिए है:

• एफपीजीए डिजाइनर
• एंबेडेड डिजाइनर
• सिस्टम स्तर के डिजाइनर

संदर्भ
निम्नलिखित देखें web SmartFusion2 डिवाइस दस्तावेज़ों की पूरी और अप-टू-डेट लिस्टिंग के लिए पेज:
http://www.microsemi.com/products/fpga-soc/soc-fpga/smartfusion2#documentation

इस डेमो गाइड में निम्नलिखित दस्तावेजों का उल्लेख किया गया है।

• UG0331: SmartFusion2 माइक्रोकंट्रोलर सबसिस्टम यूजर गाइड
• SmartFusion2 सिस्टम बिल्डर उपयोगकर्ता गाइड

SmartFusion2 SoC FPGA - SPI फ्लैश से DDR मेमोरी में कोड शैडोइंग

परिचय

यह डेमो डिज़ाइन सीरियल पेरिफेरल इंटरफ़ेस (SPI) फ्लैश मेमोरी डिवाइस से डबल डेटा रेट (DDR) सिंक्रोनस डायनेमिक रैंडम एक्सेस मेमोरी (SDRAM) से कोड शैडोइंग और DDR SDRAM से कोड को निष्पादित करने के लिए SmartFusion2 SoC FPGA डिवाइस क्षमताओं को दिखाता है।
चित्र 1 एसपीआई फ्लैश डिवाइस से डीडीआर मेमोरी में कोड शैडोइंग के लिए शीर्ष-स्तरीय ब्लॉक आरेख दिखाता है।

चित्र 1 • शीर्ष-स्तरीय ब्लॉक आरेख

कोड शैडोइंग एक बूटिंग विधि है जिसका उपयोग बाहरी, तेज़ और वाष्पशील मेमोरी (DRAM) से छवि चलाने के लिए किया जाता है। यह गैर-वाष्पशील मेमोरी से कोड को निष्पादन के लिए अस्थिर मेमोरी में कॉपी करने की प्रक्रिया है।

कोड शैडोइंग की आवश्यकता तब होती है जब एक प्रोसेसर से जुड़ी गैर-वाष्पशील मेमोरी निष्पादित-इन-प्लेस के लिए कोड में रैंडम एक्सेस का समर्थन नहीं करती है, या अपर्याप्त गैर-वाष्पशील रैंडम एक्सेस मेमोरी होती है। प्रदर्शन-महत्वपूर्ण अनुप्रयोगों में, कोड शैडोइंग द्वारा निष्पादन गति में सुधार किया जा सकता है, जहां तेजी से निष्पादन के लिए कोड को उच्च थ्रूपुट रैम में कॉपी किया जाता है।

एकल डेटा दर (एसडीआर)/डीडीआर एसडीआरएएम मेमोरी का उपयोग उन अनुप्रयोगों में किया जाता है जिनके पास एक बड़ी एप्लिकेशन निष्पादन योग्य छवि होती है और उच्च प्रदर्शन की आवश्यकता होती है। आमतौर पर, बड़ी निष्पादन योग्य छवियों को गैर-वाष्पशील मेमोरी में संग्रहीत किया जाता है, जैसे NAND फ्लैश या SPI फ्लैश, और निष्पादन के लिए पावर अप पर SDR/DDR SDRAM मेमोरी जैसी वाष्पशील मेमोरी में कॉपी की जाती है।

SmartFusion2 SoC FPGA डिवाइस चौथी पीढ़ी के फ्लैश-आधारित FPGA फैब्रिक, ARM® Cortex®-M3 प्रोसेसर, और एक चिप पर उच्च प्रदर्शन संचार इंटरफेस को एकीकृत करता है। SmartFusion2 SoC FPGA उपकरणों में हाई स्पीड मेमोरी कंट्रोलर का उपयोग बाहरी DDR2/DDR3/LPDDR मेमोरी के साथ इंटरफेस करने के लिए किया जाता है। DDR2/DDR3 मेमोरी को 333 मेगाहर्ट्ज की अधिकतम गति पर संचालित किया जा सकता है। Cortex-M3 प्रोसेसर सीधे माइक्रोकंट्रोलर सबसिस्टम (MSS) DDR (MDDR) के माध्यम से बाहरी DDR मेमोरी से निर्देश चला सकता है। FPGA कैश कंट्रोलर और MSS DDR ब्रिज बेहतर प्रदर्शन के लिए डेटा प्रवाह को संभालते हैं।

डिज़ाइन आवश्यकताएं
तालिका 1 इस डेमो के लिए डिज़ाइन आवश्यकताओं को दिखाता है।

तालिका 1 • डिज़ाइन आवश्यकताएँ

डिज़ाइन आवश्यकताएँ	विवरण
हार्डवेयर आवश्यकताएँ
SmartFusion2 उन्नत विकास किट: • 12 वी एडॉप्टर • FlashPro5 • यूएसबी ए से मिनी-बी यूएसबी केबल	रेव ए या बाद में
डेस्कटॉप या लैपटॉप	Windows XP SP2 ऑपरेटिंग सिस्टम - 32-बिट/64-बिट Windows 7 ऑपरेटिंग सिस्टम - 32-बिट/64-बिट
सॉफ़्टवेयर आवश्यकताएं
Libero® सिस्टम-ऑन-चिप (SoC)	v11.7
फ्लैशप्रो प्रोग्रामिंग सॉफ्टवेयर	v11.7
सॉफ्टकंसोल	v3.4 SP1*
पीसी ड्राइवर्स	USB से UART ड्राइवर
Microsoft .NET फ्रेमवर्क 4 क्लाइंट डेमो जीयूआई लॉन्च करने के लिए	_
टिप्पणी: *इस ट्यूटोरियल के लिए, सॉफ़्टकंसोल v3.4 SP1 का उपयोग किया गया है। सॉफ़्टकंसोल v4.0 का उपयोग करने के लिए, देखें TU0546: सॉफ्टकंसोल v4.0 और Libero SoC v11.7 ट्यूटोरियल.

डेमो डिजाइन
परिचय
डेमो डिजाइन fileमाइक्रो सेमी में निम्न पथ से डाउनलोड के लिए उपलब्ध हैं webसाइट:
http://soc.microsemi.com/download/rsc/?f=m2s_dg0386_liberov11p7_df

डेमो डिजाइन fileइनमें शामिल हैं:

• लाइबेरो एसओसी परियोजना
• एसटीएपीएल प्रोग्रामिंग files
• जीयूआई निष्पादन योग्य
• Sampले आवेदन छवियों
• लिंकर स्क्रिप्ट्स
• डीडीआर विन्यास files
• Readme.txt file

रीडमी.txt देखें file डिजाइन में प्रदान किया गया files पूरी निर्देशिका संरचना के लिए।

विवरण
यह डेमो डिज़ाइन DDR मेमोरी से एप्लिकेशन इमेज को बूट करने के लिए कोड शैडोइंग तकनीक को लागू करता है। यह डिज़ाइन MSS SPI2 इंटरफ़ेस से जुड़े SPI फ्लैश में लक्ष्य एप्लिकेशन निष्पादन योग्य छवि को लोड करने के लिए SmartFusion0 SoC FPGA मल्टी-मोड यूनिवर्सल एसिंक्रोनस / सिंक्रोनस रिसीवर / ट्रांसमीटर (MMUART) पर होस्ट इंटरफ़ेस भी प्रदान करता है।
कोड शैडोइंग को निम्नलिखित दो विधियों में कार्यान्वित किया जाता है:

1. बहु-एसtagई बूट प्रक्रिया विधि Cortex-M3 प्रोसेसर का उपयोग कर
2. हार्डवेयर बूट इंजन विधि FPGA कपड़े का उपयोग कर

मल्टी-एसtagई बूट प्रक्रिया विधि
एप्लिकेशन छवि को निम्नलिखित दो बूट एस में बाहरी डीडीआर मेमोरी से चलाया जाता हैtagतों:

• Cortex-M3 प्रोसेसर सॉफ्ट बूट लोडर को एम्बेडेड गैर-वाष्पशील मेमोरी (eNVM) से बूट करता है, जो SPI फ्लैश डिवाइस से DDR मेमोरी में कोड इमेज ट्रांसफर करता है।
• Cortex-M3 प्रोसेसर DDR मेमोरी से एप्लिकेशन इमेज को बूट करता है।

यह डिज़ाइन निष्पादन के लिए एसपीआई फ्लैश डिवाइस से डीडीआर मेमोरी में लक्षित एप्लिकेशन निष्पादन योग्य छवि को लोड करने के लिए बूटलोडर प्रोग्राम को लागू करता है। ईएनवीएम से चलने वाला बूटलोडर प्रोग्राम डीडीआर मेमोरी में लक्ष्य एप्लिकेशन छवि को डीडीआर मेमोरी में कॉपी करने के बाद डीडीआर मेमोरी में संग्रहीत लक्ष्य एप्लिकेशन पर जाता है।
चित्र 2 डेमो डिज़ाइन का विस्तृत ब्लॉक आरेख दिखाता है।

चित्र 2 • कोड शैडोइंग - मल्टी एसtagई बूट प्रक्रिया डेमो ब्लॉक आरेख

MDDR को DDR3 के लिए 320 MHz पर संचालित करने के लिए कॉन्फ़िगर किया गया है। "परिशिष्ट: DDR3 कॉन्फ़िगरेशन" पृष्ठ 22 पर DDR3 कॉन्फ़िगरेशन सेटिंग्स दिखाता है। मुख्य एप्लिकेशन कोड निष्पादित करने से पहले DDR को कॉन्फ़िगर किया गया है।

बूटलोडर
बूटलोडर निम्नलिखित कार्य करता है:

1. SPI फ्लैश मेमोरी से DDR मेमोरी में लक्ष्य एप्लिकेशन छवि की प्रतिलिपि बनाना।
2. DDR_CR सिस्टम रजिस्टर को कॉन्फ़िगर करके DDR मेमोरी के शुरुआती पते को 0xA0000000 से 0x00000000 तक रीमैप करना।
3. लक्ष्य अनुप्रयोग के अनुसार Cortex-M3 प्रोसेसर स्टैक पॉइंटर को प्रारंभ करना। लक्ष्य एप्लिकेशन वेक्टर तालिका के पहले स्थान में स्टैक पॉइंटर मान होता है। लक्ष्य अनुप्रयोग की सदिश तालिका 0x00000000 पते से प्रारंभ करके उपलब्ध है।
4. DDR मेमोरी से टारगेट एप्लिकेशन इमेज को चलाने के लिए टारगेट एप्लिकेशन के हैंडलर को रीसेट करने के लिए प्रोग्राम काउंटर (PC) को लोड करना। लक्ष्य एप्लिकेशन का रीसेट हैंडलर वेक्टर तालिका में 0x00000004 पते पर उपलब्ध है।
   चित्र 3 डेमो डिज़ाइन दिखाता है।
   चित्र 3 • मल्टी-एस के लिए डिज़ाइन फ़्लोtagई बूट प्रक्रिया विधि
   

हार्डवेयर बूट इंजन विधि
इस पद्धति में, Cortex-M3 बाहरी DDR मेमोरी से लक्ष्य एप्लिकेशन इमेज को सीधे बूट करता है। कॉर्टेक्स-एम3 प्रोसेसर रीसेट जारी करने से पहले, हार्डवेयर बूट इंजन एसपीआई फ्लैश डिवाइस से डीडीआर मेमोरी में एप्लिकेशन छवि की प्रतिलिपि बनाता है। रीसेट जारी करने के बाद, Cortex-M3 प्रोसेसर सीधे DDR मेमोरी से बूट होता है। इस पद्धति में मल्टी-एस की तुलना में कम बूट-अप समय की आवश्यकता होती हैtagई बूट प्रक्रिया क्योंकि यह कई बूट एस से बचा जाता हैtagES और कम समय में DDR मेमोरी में एप्लिकेशन इमेज कॉपी करता है।

यह डेमो डिज़ाइन निष्पादन के लिए SPI फ्लैश से DDR मेमोरी में लक्षित एप्लिकेशन निष्पादन योग्य छवि को कॉपी करने के लिए FPGA फैब्रिक में बूट इंजन लॉजिक को लागू करता है। यह डिज़ाइन SPI फ्लैश लोडर को भी लागू करता है, जिसे Cortex-M3 प्रोसेसर द्वारा निष्पादित किया जा सकता है ताकि लक्ष्य एप्लिकेशन निष्पादन योग्य छवि को SPI फ़्लैश डिवाइस में SmartFusion2 SoC FPGA MMUART_0 पर प्रदान किए गए होस्ट इंटरफ़ेस का उपयोग करके लोड किया जा सके। SmartFusion1 उन्नत विकास किट पर DIP स्विच2 का उपयोग यह चुनने के लिए किया जा सकता है कि SPI फ़्लैश डिवाइस को प्रोग्राम करना है या DDR मेमोरी से कोड निष्पादित करना है।

यदि एसपीआई फ्लैश डिवाइस में निष्पादन योग्य लक्ष्य एप्लिकेशन उपलब्ध है, तो डिवाइस पावर-अप पर एसपीआई फ्लैश डिवाइस से डीडीआर मेमोरी में कोड शैडोइंग शुरू हो जाती है। बूट इंजन MDDR को इनिशियलाइज़ करता है, छवि को SPI फ्लैश डिवाइस से DDR मेमोरी में कॉपी करता है, और Cortex-M0 प्रोसेसर को रीसेट में रखकर DDR मेमोरी स्पेस को 00000000x3 पर रीमैप करता है। बूट इंजन द्वारा Cortex-M3 रीसेट जारी करने के बाद, Cortex-M3 DDR मेमोरी से लक्ष्य एप्लिकेशन को निष्पादित करता है।

FIC_0 को FPGA फैब्रिक AHB मास्टर से MSS SPI_0 तक पहुँचने के लिए स्लेव मोड में कॉन्फ़िगर किया गया है। MDDR AXI इंटरफ़ेस (DDR_FIC) FPGA फ़ैब्रिक AXI मास्टर से DDR मेमोरी तक पहुँचने के लिए सक्षम है।

चित्र 4 डेमो डिज़ाइन का विस्तृत ब्लॉक आरेख दिखाता है।
चित्र 4 • कोड शैडोइंग – हार्डवेयर बूट इंजन डेमो ब्लॉक आरेख

बूट इंजन
यह कोड शैडोइंग डेमो का प्रमुख हिस्सा है जो एसपीआई फ्लैश डिवाइस से डीडीआर मेमोरी में एप्लिकेशन इमेज को कॉपी करता है। बूट इंजन निम्नलिखित कार्य करता है:

1. Cortex-M3 प्रोसेसर को रीसेट में रखकर 320 MHz पर DDR3 को एक्सेस करने के लिए MDDR को इनिशियलाइज़ करना।
2. MDDR AXI इंटरफ़ेस के माध्यम से FPGA फैब्रिक में AXI मास्टर का उपयोग करके SPI फ्लैश मेमोरी डिवाइस से DDR मेमोरी में लक्ष्य एप्लिकेशन छवि की प्रतिलिपि बनाना।
3. DDR_CR सिस्टम रजिस्टर में लिखकर DDR मेमोरी के शुरुआती पते को 0xA0000000 से 0x00000000 तक रीमैप करना।
4. DDR मेमोरी से बूट करने के लिए Cortex-M3 प्रोसेसर पर रीसेट जारी किया जा रहा है।

चित्रा 5 डेमो डिजाइन प्रवाह दिखाता है।
चित्र 5 • शीर्ष-स्तरीय ब्लॉक आरेख

चित्र 6 • हार्डवेयर बूट इंजन विधि के लिए डिजाइन प्रवाह

डीडीआर मेमोरी के लिए टारगेट एप्लीकेशन इमेज बनाना
डेमो चलाने के लिए एक इमेज की आवश्यकता होती है जिसे डीडीआर मेमोरी से निष्पादित किया जा सकता है। "उत्पादन-निष्पादन-इन-प्लेस-externalDDR.ld" लिंकर विवरण का उपयोग करें file जो डिजाइन में शामिल है fileएप्लिकेशन छवि बनाने के लिए s। लिंकर विवरण file DDR मेमोरी के शुरुआती पते को 0x00000000 के रूप में परिभाषित करता है क्योंकि बूटलोडर/बूट इंजन 0xA0000000 से 0x00000000 तक DDR मेमोरी रीमैपिंग करता है। लिंकर स्क्रिप्ट मेमोरी में निर्देशों, डेटा और बीएसएस अनुभागों के साथ एक एप्लिकेशन छवि बनाता है जिसका प्रारंभिक पता 0x00000000 है। एक साधारण प्रकाश उत्सर्जक डायोड (एलईडी) ब्लिंकिंग, टाइमर और स्विच आधारित इंटरप्ट जनरेशन एप्लिकेशन इमेज file इस डेमो के लिए प्रदान किया गया है।

एसपीआई फ्लैश लोडर
MMUART_0 इंटरफ़ेस के माध्यम से होस्ट पीसी से निष्पादन योग्य लक्ष्य एप्लिकेशन छवि के साथ ऑन-बोर्ड SPI फ़्लैश मेमोरी को लोड करने के लिए SPI फ़्लैश लोडर लागू किया गया है। Cortex-M3 प्रोसेसर MMUART_0 इंटरफ़ेस पर आने वाले डेटा के लिए एक बफर बनाता है और MSS_SPI0 के माध्यम से SPI फ्लैश में बफ़र किए गए डेटा को लिखने के लिए पेरिफेरल DMA (PDMA) आरंभ करता है।

डेमो चल रहा है
डेमो दिखाता है कि एसपीआई फ्लैश में एप्लिकेशन इमेज को कैसे लोड किया जाए और बाहरी डीडीआर मेमोरी से उस एप्लिकेशन इमेज को कैसे निष्पादित किया जाए। यह एक पूर्व प्रदान करता हैampले आवेदन छवि "एसample_image_DDR3.bin"। यह छवि सीरियल कंसोल पर स्वागत संदेश और टाइमर इंटरप्ट संदेश दिखाती है और SmartFusion1 उन्नत विकास किट पर LED8 से LED2 को ब्लिंक करती है। सीरियल कंसोल पर जीपीआईओ बाधित संदेशों को देखने के लिए, SW2 या SW3 स्विच दबाएं।

डेमो डिजाइन की स्थापना
निम्नलिखित चरणों का वर्णन है कि SmartFusion2 उन्नत विकास किट बोर्ड के लिए डेमो कैसे सेटअप करें:

1. USB A से mini-B केबल का उपयोग करके होस्ट PC को J33 कनेक्टर से कनेक्ट करें। USB से UART ब्रिज ड्राइवरों का स्वचालित रूप से पता लगाया जाता है। सत्यापित करें कि डिवाइस मैनेजर में पता लगाया गया है जैसा कि चित्र 7 में दिखाया गया है।
2. यदि USB ड्राइवरों का स्वचालित रूप से पता नहीं चलता है, तो USB ड्राइवर स्थापित करें।
3. FTDI मिनी USB केबल के माध्यम से सीरियल टर्मिनल संचार के लिए, FTDI D2XX ड्राइवर स्थापित करें। ड्राइवर और इंस्टॉलेशन गाइड को यहां से डाउनलोड करें:
   http://www.microsemi.com/soc/documents/CDM_2.08.24_WHQL_Certified.zip.
   चित्र 7 • USB से UART ब्रिज ड्राइवर्स
   
4. जंपर्स को SmartFusion2 उन्नत विकास किट बोर्ड पर कनेक्ट करें, जैसा कि तालिका 2 में दिखाया गया है।
   सावधानी: जंपर्स को कनेक्ट करते समय बिजली आपूर्ति स्विच, SW7 को बंद कर दें।
   तालिका 2 • SmartFusion2 उन्नत विकास किट जम्पर सेटिंग्स

   उछलनेवाला	पिन (से)	पिन (को)	टिप्पणियाँ
   डी116, डी353, डी354, डी54	1	2	ये उन्नत विकास किट बोर्ड की डिफ़ॉल्ट जम्पर सेटिंग्स हैं। सुनिश्चित करें कि ये जंपर्स उसी के अनुसार सेट हैं।
   जे123	2	3
   जे124, जे121, जे32	1	2	JTAG FTDI के माध्यम से प्रोग्रामिंग
   जे 118, जे 119	1	2	प्रोग्रामिंग एसपीआई फ्लैश

5. SmartFusion2 उन्नत विकास किट में, बिजली की आपूर्ति को J42 कनेक्टर से कनेक्ट करें।
   चित्र 8. SmartFusion3 उन्नत विकास किट पर SPI फ्लैश से DDR2 डेमो तक कोड शैडोइंग चलाने के लिए बोर्ड सेटअप दिखाता है।
   चित्र 8 • SmartFusion2 उन्नत विकास किट सेटअप
   

एसपीआई फ्लैश लोडर और कोड शैडोइंग डेमो जीयूआई
कोड शैडोइंग डेमो चलाने के लिए जीयूआई आवश्यक है। एसपीआई फ्लैश लोडर और कोड शैडोइंग डेमो जीयूआई एक सरल ग्राफिक यूजर इंटरफेस है जो एसपीआई फ्लैश को प्रोग्राम करने के लिए होस्ट पीसी पर चलता है और स्मार्टफ्यूजन2 एडवांस्ड डेवलपमेंट किट पर कोड शैडोइंग डेमो चलाता है। UART होस्ट PC और SmartFusion2 उन्नत विकास किट के बीच एक संचार प्रोटोकॉल है। यह UART इंटरफ़ेस पर एप्लिकेशन से प्राप्त डिबग संदेशों को प्रिंट करने के लिए सीरियल कंसोल सेक्शन भी प्रदान करता है।
चित्र 9. एसपीआई फ्लैश लोडर और कोड शैडोइंग डेमो विंडो दिखाता है।
चित्र 9 • एसपीआई फ्लैश लोडर और कोड शैडोइंग डेमो विंडो

जीयूआई निम्नलिखित सुविधाओं का समर्थन करता है:

• प्रोग्राम एसपीआई फ्लैश: इमेज को प्रोग्राम करता है file एसपीआई फ्लैश में।
• SPI फ्लैश से DDR तक प्रोग्राम और कोड शैडोइंग: इमेज को प्रोग्राम करता है file SPI फ्लैश में, इसे DDR मेमोरी में कॉपी करता है, और DDR मेमोरी से इमेज को बूट करता है।
• SPI फ्लैश से SDR तक प्रोग्राम और कोड शैडोइंग: इमेज को प्रोग्राम करता है file SPI फ्लैश में, इसे SDR मेमोरी में कॉपी करता है, और SDR मेमोरी से इमेज को बूट करता है।
• कोड शैडोइंग टू डीडीआर: मौजूदा इमेज को कॉपी करता है file एसपीआई फ्लैश से डीडीआर मेमोरी में और डीडीआर मेमोरी से छवि को बूट करता है।
• SDR में कोड शैडोइंग: मौजूदा छवि की प्रतिलिपि बनाता है file SPI फ्लैश से SDR मेमोरी में और SDR मेमोरी से इमेज को बूट करता है। जीयूआई पर अधिक जानकारी के लिए सहायता पर क्लिक करें।

मल्टी-एस के लिए डेमो डिजाइन चलानाtagई बूट प्रक्रिया विधि
निम्न चरणों का वर्णन है कि मल्टी-एस के लिए डेमो डिज़ाइन कैसे चलाना हैtagई बूट प्रक्रिया विधि:

1. बिजली आपूर्ति स्विच चालू करें, SW7।
2. प्रोग्रामिंग के साथ SmarFusion2 SoC FPGA डिवाइस को प्रोग्राम करें file डिजाइन में प्रदान किया गया fileएस (SF2_CodeShadowing_DDR3_DF\Programming Fileएस \ मल्टीएसtageBoot_meothod\CodeShadowing_top.stp FlashPro डिज़ाइन सॉफ़्टवेयर का उपयोग करके)।
3. एसपीआई फ्लैश लोडर और कोड शैडोइंग डेमो जीयूआई निष्पादन योग्य लॉन्च करें file डिजाइन में उपलब्ध है files (SF2_CodeShadowing_DDR3_DF\GUI निष्पादन योग्य\SF2_FlashLoader.exe)।
4. COM पोर्ट ड्रॉप-डाउन सूची से उपयुक्त COM पोर्ट (जिसमें USB सीरियल ड्राइवर इंगित किए गए हैं) का चयन करें।
5. कनेक्ट पर क्लिक करें। कनेक्शन स्थापित करने के बाद, परिवर्तनों को डिस्कनेक्ट से कनेक्ट करें।
6. पूर्व का चयन करने के लिए ब्राउज़ करें पर क्लिक करेंample लक्ष्य निष्पादन योग्य छवि file डिजाइन के साथ प्रदान किया गया files
   (SF2_CodeShadowing_DDR3_DF/Sampले आवेदन छवियों / एसample_image_DDR3.bin)।
   टिप्पणी: एप्लिकेशन छवि बिन उत्पन्न करने के लिए file, देखें "परिशिष्ट: निष्पादन योग्य बिन उत्पन्न करना File” पृष्ठ 25 पर।
7. एसपीआई फ्लैश मेमोरी के शुरुआती पते को 0x00000000 पर डिफ़ॉल्ट के रूप में रखें।
8. SPI फ्लैश से DDR विकल्प में प्रोग्राम और कोड शैडोइंग चुनें।
9. निष्पादन योग्य छवि को एसपीआई फ्लैश और डीडीआर मेमोरी से कोड शैडोइंग में लोड करने के लिए चित्र 10 में दिखाए अनुसार स्टार्ट पर क्लिक करें।
   चित्र 10 • डेमो शुरू करना
   
10. अगर SmartFusion2 SoC FPGA डिवाइस को STAPL के साथ प्रोग्राम किया गया है file जिसमें MDDR को DDR मेमोरी के लिए कॉन्फ़िगर नहीं किया गया है तो यह एक त्रुटि संदेश दिखाता है, जैसा कि चित्र 11 में दिखाया गया है।
    चित्र 11 • गलत डिवाइस या विकल्प संदेश
    
11. जीयूआई पर सीरियल कंसोल अनुभाग डिबग संदेशों को दिखाता है और एसपीआई फ्लैश को सफलतापूर्वक मिटाने पर एसपीआई फ्लैश की प्रोग्रामिंग शुरू करता है। चित्रा 12 एसपीआई फ्लैश लेखन की स्थिति दिखाता है
    चित्र 12 • फ्लैश लोड हो रहा है
    
12. SPI फ्लैश की सफलतापूर्वक प्रोग्रामिंग करने पर, SmartFusion2 SoC FPGA पर चलने वाला बूटलोडर SPI फ्लैश से DDR मेमोरी में एप्लिकेशन इमेज को कॉपी करता है और एप्लिकेशन इमेज को बूट करता है। यदि प्रदान की गई छवि एसample_image_DDR3.bin का चयन किया जाता है, सीरियल कंसोल स्वागत संदेश, स्विच इंटरप्ट और टाइमर इंटरप्ट संदेश दिखाता है जैसा कि पृष्ठ 13 पर चित्र 18 और पृष्ठ 14 पर चित्र 18 में दिखाया गया है। SmartFusion1 उन्नत विकास पर LED8 से LED2 पर एक रनिंग एलईडी पैटर्न प्रदर्शित होता है। किट।
13. सीरियल कंसोल पर इंटरप्ट संदेश देखने के लिए SW2 और SW3 स्विच दबाएं।
    चित्र 13 • DDR3 मेमोरी से लक्ष्य अनुप्रयोग छवि चलाना
    चित्र 14 • सीरियल कंसोल में टाइमर और व्यवधान संदेश
    

हार्डवेयर बूट इंजन विधि डिजाइन चलाना
निम्न चरणों का वर्णन है कि हार्डवेयर बूट इंजन विधि डिज़ाइन को कैसे चलाना है:

1. बिजली आपूर्ति स्विच चालू करें, SW7।
2. प्रोग्रामिंग के साथ SmarFusion2 SoC FPGA डिवाइस को प्रोग्राम करें file डिजाइन में प्रदान किया गया fileएस (SF2_CodeShadowing_DDR3_DF\Programming
   Files\HWBootEngine_method\CodeShadowing_Fabric.stp FlashPro डिज़ाइन सॉफ़्टवेयर का उपयोग करके)।
3. एसपीआई फ्लैश को प्रोग्राम करने के लिए डीआईपी स्विच SW5-1 को ऑन पोजीशन पर करें। यह चयन Cortex-M3 को eNVM से बूट करता है। SmartFusion6 डिवाइस को रीसेट करने के लिए SW2 दबाएं।
4. एसपीआई फ्लैश लोडर और कोड शैडोइंग डेमो जीयूआई निष्पादन योग्य लॉन्च करें file डिजाइन में उपलब्ध है files (SF2_CodeShadowing_DDR3_DF\GUI निष्पादन योग्य\SF2_FlashLoader.exe)।
5. COM पोर्ट ड्रॉप-डाउन सूची से उपयुक्त COM पोर्ट (जिसमें USB सीरियल ड्राइवर इंगित किए गए हैं) का चयन करें।
6. कनेक्ट पर क्लिक करें। कनेक्शन स्थापित करने के बाद, परिवर्तनों को डिस्कनेक्ट से कनेक्ट करें।
7. पूर्व का चयन करने के लिए ब्राउज़ करें पर क्लिक करेंample लक्ष्य निष्पादन योग्य छवि file डिजाइन के साथ प्रदान किया गया files
   (SF2_CodeShadowing_DDR3_DF/Sampले आवेदन छवियों / एसample_image_DDR3.bin)।
   टिप्पणी: एप्लिकेशन छवि बिन उत्पन्न करने के लिए file, देखें "परिशिष्ट: निष्पादन योग्य बिन उत्पन्न करना File” पृष्ठ 25 पर।
8. कोड शैडोइंग मेथड में हार्डवेयर बूट इंजन विकल्प चुनें।
9. विकल्प मेनू से प्रोग्राम एसपीआई फ्लैश विकल्प चुनें।
10. एसपीआई फ्लैश में निष्पादन योग्य छवि को लोड करने के लिए चित्र 15 में दिखाए अनुसार स्टार्ट पर क्लिक करें।
    चित्र 15 • डेमो शुरू करना
    
11. जीयूआई पर सीरियल कंसोल अनुभाग डिबग संदेश और एसपीआई फ्लैश लेखन की स्थिति दिखाता है, जैसा चित्र 16 में दिखाया गया है।
    चित्र 16 • फ्लैश लोड हो रहा है
    
12. SPI फ्लैश की सफलतापूर्वक प्रोग्रामिंग करने के बाद, DIP स्विच SW5-1 को ऑफ स्थिति में बदलें। यह चयन DDR मेमोरी से Cortex-M3 प्रोसेसर को बूट करने में मदद करता है।
13. SmartFusion6 डिवाइस को रीसेट करने के लिए SW2 दबाएं। बूट इंजन एसपीआई फ्लैश से डीडीआर मेमोरी में एप्लिकेशन छवि की प्रतिलिपि बनाता है और कॉर्टेक्स-एम 3 पर रीसेट जारी करता है, जो डीडीआर मेमोरी से एप्लिकेशन छवि को बूट करता है। यदि प्रदान की गई छवि "एसample_image_DDR3.bin” को SPI फ्लैश में लोड किया जाता है, सीरियल कंसोल स्वागत संदेश दिखाता है, स्विच इंटरप्ट (SW2 या SW3 दबाएं) और टाइमर इंटरप्ट संदेश दिखाता है जैसा कि चित्र 17 में दिखाया गया है और SmartFusion1 उन्नत पर LED8 से LED2 पर एक चालू एलईडी पैटर्न प्रदर्शित होता है विकास उपकरण समूह।
    चित्र 17 • DDR3 मेमोरी से लक्ष्य अनुप्रयोग छवि चलाना
    

निष्कर्ष
यह डेमो SmartFusion2 SoC FPGA डिवाइस की DDR मेमोरी के साथ इंटरफेस करने की क्षमता और SPI फ्लैश मेमोरी डिवाइस से शैडोइंग कोड द्वारा DDR मेमोरी से निष्पादन योग्य छवि को चलाने के लिए दिखाता है। यह SmartFusion2 डिवाइस पर कोड शैडोइंग कार्यान्वयन के दो तरीके भी दिखाता है।

परिशिष्ट: DDR3 कॉन्फ़िगरेशन

निम्नलिखित आंकड़े DDR3 कॉन्फ़िगरेशन सेटिंग्स दिखाते हैं।
चित्र 18 • सामान्य डीडीआर कॉन्फ़िगरेशन सेटिंग्स

चित्र 19 • डीडीआर मेमोरी इनिशियलाइज़ेशन सेटिंग्स

चित्र 20 • डीडीआर मेमोरी टाइमिंग सेटिंग्स

परिशिष्ट: निष्पादन योग्य बिन उत्पन्न करना File

निष्पादन योग्य बिन file कोड शैडोइंग डेमो चलाने के लिए SPI फ़्लैश प्रोग्राम करने के लिए आवश्यक है। निष्पादन योग्य बिन उत्पन्न करने के लिए file "एस" सेample_image_DDR3" सॉफ्ट कंसोल, निम्न चरणों का पालन करें:

1. लिंकर स्क्रिप्ट प्रोडक्शन-एक्ज़ीक्यूट-इन-प्लेस-एक्सटर्नल डीडीआर के साथ सॉफ्ट कंसोल प्रोजेक्ट बनाएं।
2. सॉफ़्ट कंसोल स्थापना पथ जोड़ें, उदाहरण के लिएample, C:\Microsemi\Libero_v11.7\SoftConsole\Sourcery-G++\bin, 'पर्यावरण चर' के लिए जैसा कि चित्र 21 में दिखाया गया है।
   चित्र 21 • सॉफ्ट कंसोल स्थापना पथ जोड़ना
   
3. बैच पर डबल-क्लिक करें file बिन-File-Generator.bat यहां स्थित है:
   सॉफ़्टकंसोल/कोडशैडोइंग_एमएसएस_सीएम3/एसample_image_DDR3 फ़ोल्डर, जैसा चित्र 22 में दिखाया गया है।
   चित्र 22 • बिन File जनक
   
4. डिब्बा-File-जेनरेटर एस बनाता हैample_image_DDR3.बिन file.

संशोधन इतिहास

निम्न तालिका प्रत्येक संशोधन के लिए इस दस्तावेज़ में किए गए महत्वपूर्ण परिवर्तन दिखाती है।

दोहराव	परिवर्तन
संशोधन 7 (मार्च 2016)	Libero SoC v11.7 सॉफ़्टवेयर रिलीज़ (SAR 77816) के लिए दस्तावेज़ अपडेट किया गया।
संशोधन 6 (अक्टूबर 2015)	Libero SoC v11.6 सॉफ़्टवेयर रिलीज़ (SAR 72424) के लिए दस्तावेज़ अपडेट किया गया।
संशोधन 5 (सितंबर 2014)	Libero SoC v11.4 सॉफ़्टवेयर रिलीज़ (SAR 60592) के लिए दस्तावेज़ अपडेट किया गया।
संशोधन 4 (मई 2014)	Libero SoC 11.3 सॉफ़्टवेयर रिलीज़ (SAR 56851) के लिए दस्तावेज़ अपडेट किया गया।
संशोधन 3 (दिसम्बर 2013)	Libero SoC v11.2 सॉफ़्टवेयर रिलीज़ (SAR 53019) के लिए दस्तावेज़ अपडेट किया गया।
संशोधन 2 (मई 2013)	Libero SoC v11.0 सॉफ़्टवेयर रिलीज़ (SAR 47552) के लिए दस्तावेज़ अपडेट किया गया।
संशोधन 1 (मार्च 2013)	Libero SoC v11.0 बीटा SP1 सॉफ़्टवेयर रिलीज़ (SAR 45068) के लिए दस्तावेज़ अपडेट किया गया।

उत्पाद समर्थन

माइक्रोसेमी एसओसी उत्पाद समूह ग्राहक सेवा, ग्राहक तकनीकी सहायता केंद्र सहित विभिन्न समर्थन सेवाओं के साथ अपने उत्पादों का समर्थन करता है webसाइट, इलेक्ट्रॉनिक मेल और दुनिया भर में बिक्री कार्यालय। इस परिशिष्ट में माइक्रोसेमी एसओसी उत्पाद समूह से संपर्क करने और इन समर्थन सेवाओं का उपयोग करने के बारे में जानकारी है।

ग्राहक सेवा
गैर-तकनीकी उत्पाद समर्थन के लिए ग्राहक सेवा से संपर्क करें, जैसे उत्पाद मूल्य निर्धारण, उत्पाद उन्नयन, अद्यतन जानकारी, ऑर्डर की स्थिति और प्राधिकरण।

• उत्तरी अमेरिका से, 800.262.1060 पर कॉल करें
• बाकी दुनिया से, 650.318.4460 पर कॉल करें
• दुनिया में कहीं से भी फ़ैक्स करें, 408.643.6913

ग्राहक तकनीकी सहायता केंद्र
माइक्रोसेमी एसओसी उत्पाद समूह अपने ग्राहक तकनीकी सहायता केंद्र को अत्यधिक कुशल इंजीनियरों के साथ रखता है जो माइक्रोसेमी एसओसी उत्पादों के बारे में आपके हार्डवेयर, सॉफ्टवेयर और डिजाइन प्रश्नों का उत्तर देने में मदद कर सकते हैं। ग्राहक तकनीकी सहायता केंद्र एप्लिकेशन नोट्स बनाने, सामान्य डिज़ाइन चक्र प्रश्नों के उत्तर, ज्ञात मुद्दों के दस्तावेज़ीकरण और विभिन्न अक्सर पूछे जाने वाले प्रश्नों के निर्माण में बहुत समय व्यतीत करता है। इसलिए, हमसे संपर्क करने से पहले, कृपया हमारे ऑनलाइन संसाधनों पर जाएँ। यह बहुत संभव है कि हम आपके प्रश्नों का उत्तर पहले ही दे चुके हैं।

तकनीकी समर्थन

माइक्रोसेमी एसओसी उत्पाद समर्थन के लिए, यहां जाएं
http://www.microsemi.com/products/fpga-soc/design-support/fpga-soc-support.

Webसाइट
आप माइक्रोसेमी एसओसी प्रोडक्ट्स ग्रुप होम पेज पर विभिन्न प्रकार की तकनीकी और गैर-तकनीकी जानकारी ब्राउज़ कर सकते हैं http://www.microsemi.com/products/fpga-soc/fpga-and-soc.

ग्राहक तकनीकी सहायता केंद्र से संपर्क करना
अत्यधिक कुशल इंजीनियर तकनीकी सहायता केंद्र के कर्मचारी हैं। तकनीकी सहायता केंद्र से ईमेल या माइक्रोसेमी एसओसी उत्पाद समूह के माध्यम से संपर्क किया जा सकता है webसाइट।

ईमेल
आप अपने तकनीकी प्रश्नों को हमारे ईमेल पते पर संप्रेषित कर सकते हैं और ईमेल, फैक्स या फोन द्वारा उत्तर प्राप्त कर सकते हैं। साथ ही, यदि आपको डिज़ाइन संबंधी समस्या है, तो आप अपना डिज़ाइन ईमेल कर सकते हैं fileएस सहायता प्राप्त करने के लिए। हम पूरे दिन ईमेल खाते की लगातार निगरानी करते हैं। हमें अपना अनुरोध भेजते समय, कृपया अपना पूरा नाम, कंपनी का नाम और अपनी संपर्क जानकारी शामिल करना सुनिश्चित करें, ताकि आपके अनुरोध को प्रभावी ढंग से संसाधित किया जा सके।
तकनीकी सहायता ईमेल पता है soc_tech@microsemi.com.

मेरे मामले
माइक्रोसेमी एसओसी उत्पाद समूह के ग्राहक माय केस में जाकर तकनीकी मामलों को ऑनलाइन सबमिट और ट्रैक कर सकते हैं।

यूएस से बाहर
यूएस टाइम ज़ोन के बाहर सहायता की आवश्यकता वाले ग्राहक या तो ईमेल के माध्यम से तकनीकी सहायता से संपर्क कर सकते हैं (soc_tech@microsemi.com) या किसी स्थानीय बिक्री कार्यालय से संपर्क करें। बिक्री कार्यालय लिस्टिंग और कॉर्पोरेट संपर्कों के लिए हमारे बारे में जाएँ।

आईटीएआर तकनीकी सहायता
आरएच और आरटी एफपीजीए पर तकनीकी सहायता के लिए जो शस्त्र विनियमों (आईटीएआर) में अंतर्राष्ट्रीय यातायात द्वारा विनियमित हैं, के माध्यम से हमसे संपर्क करें soc_tech@microsemi.com. वैकल्पिक रूप से, मेरे मामलों में, ITAR ड्रॉप-डाउन सूची में हां का चयन करें। ITAR-विनियमित माइक्रोसेमी FPGAs की पूरी सूची के लिए, ITAR पर जाएँ web पृष्ठ.

माइक्रोसेमी कॉर्पोरेट मुख्यालय
एक उद्यम, एलिसो वीजो,
सीए 92656 यूएसए
यूएसए के भीतर: +1 (800)
713-4113 बाहर
संयुक्त राज्य अमेरिका: +1 949-380-6100
बिक्री: +1 949-380-6136
फैक्स: +1 949-215-4996
ई-मेल: बिक्री.support@microsemi.com
© 2016 माइक्रोसेमी कॉर्पोरेशन।
सर्वाधिकार सुरक्षित। माइक्रोसेमी और माइक्रोसेमी लोगो माइक्रोसेमी कॉर्पोरेशन के ट्रेडमार्क हैं।
अन्य सभी ट्रेडमार्क और सेवा चिह्न उनके संबंधित स्वामियों की संपत्ति हैं।

माइक्रोसेमी कॉरपोरेशन (नैस्डैक: एमएससीसी) संचार, रक्षा और सुरक्षा, एयरोस्पेस और औद्योगिक बाजारों के लिए सेमीकंडक्टर और सिस्टम समाधानों का व्यापक पोर्टफोलियो पेश करता है। उत्पादों में उच्च-प्रदर्शन और विकिरण-कठोर एनालॉग मिश्रित-सिग्नल एकीकृत सर्किट, एफपीजीए, एसओसी और एएसआईसी शामिल हैं; बिजली प्रबंधन उत्पाद; समय और तुल्यकालन उपकरण और सटीक समय समाधान, समय के लिए दुनिया के मानक की स्थापना; आवाज प्रसंस्करण उपकरण; आरएफ समाधान; असतत घटक; उद्यम भंडारण और संचार समाधान, सुरक्षा प्रौद्योगिकियां और स्केलेबल एंटी-टीampएर उत्पाद; ईथरनेट समाधान; पावर-ओवर-ईथरनेट आईसी और मिडस्पैन; साथ ही कस्टम डिजाइन क्षमताओं और सेवाओं। माइक्रोसेमी का मुख्यालय एलिसो वीजो, कैलिफ़ोर्निया में है और वैश्विक स्तर पर इसके लगभग 4,800 कर्मचारी हैं। पर और जानें www.microsemi.com.

माइक्रोसेमी यहां निहित जानकारी या किसी विशेष उद्देश्य के लिए अपने उत्पादों और सेवाओं की उपयुक्तता के संबंध में कोई वारंटी, प्रतिनिधित्व या गारंटी नहीं देता है, और न ही माइक्रोसेमी किसी भी उत्पाद या सर्किट के आवेदन या उपयोग से उत्पन्न होने वाली किसी भी देयता को ग्रहण करता है। इसके तहत बेचे गए उत्पाद और माइक्रोसेमी द्वारा बेचे जाने वाले अन्य उत्पाद सीमित परीक्षण के अधीन हैं और मिशन-महत्वपूर्ण उपकरण या अनुप्रयोगों के संयोजन के साथ उपयोग नहीं किए जाने चाहिए। किसी भी प्रदर्शन विनिर्देशों को विश्वसनीय माना जाता है, लेकिन सत्यापित नहीं किया जाता है, और खरीदार को उत्पादों के सभी प्रदर्शन और अन्य परीक्षण अकेले और साथ में, या किसी भी अंतिम-उत्पादों में स्थापित करना चाहिए। खरीदार किसी भी डेटा और प्रदर्शन विनिर्देशों या माइक्रोसेमी द्वारा प्रदान किए गए मापदंडों पर भरोसा नहीं करेगा। किसी भी उत्पाद की उपयुक्तता का स्वतंत्र रूप से निर्धारण करना और उसका परीक्षण और सत्यापन करना क्रेता की जिम्मेदारी है। यहां माइक्रोसेमी द्वारा प्रदान की गई जानकारी "जैसा है, जहां है" और सभी दोषों के साथ प्रदान की जाती है, और ऐसी जानकारी से जुड़ा संपूर्ण जोखिम पूरी तरह से खरीदार के पास है। माइक्रोसेमी किसी भी पक्ष को, स्पष्ट रूप से या परोक्ष रूप से, कोई पेटेंट अधिकार, लाइसेंस, या कोई अन्य आईपी अधिकार प्रदान नहीं करता है, चाहे वह स्वयं ऐसी जानकारी के संबंध में हो या ऐसी जानकारी द्वारा वर्णित किसी भी चीज़ के संबंध में। इस दस्तावेज़ में प्रदान की गई जानकारी माइक्रोसेमी के स्वामित्व में है, और माइक्रोसेमी बिना किसी सूचना के किसी भी समय इस दस्तावेज़ या किसी भी उत्पाद और सेवाओं में जानकारी में कोई भी परिवर्तन करने का अधिकार सुरक्षित रखता है।

दस्तावेज़ / संसाधन

माइक्रोसेमी स्मार्टफ्यूजन2 एसओसी एफपीजीए कोड शैडोइंग एसपीआई फ्लैश से डीडीआर मेमोरी में [पीडीएफ] मालिक नियमावली SmartFusion2 SoC FPGA कोड शैडोइंग SPI फ्लैश से DDR मेमोरी में, SmartFusion2 SoC, FPGA कोड शैडोइंग SPI फ्लैश से DDR मेमोरी में, फ्लैश से DDR मेमोरी में

संदर्भ

• उपयोगकर्ता पुस्तिका