सामग्री लपवा
1 Microsemi SmartFusion2 SoC FPGA कोड SPI फ्लॅश पासून DDR मेमरी पर्यंत छाया
2 प्रस्तावना
3 SmartFusion2 SoC FPGA – SPI फ्लॅश पासून DDR मेमरी पर्यंत कोड शेडोइंग
3.1 परिचय
4 परिशिष्ट: DDR3 कॉन्फिगरेशन
5 परिशिष्ट: एक्झिक्युटेबल बिन तयार करणे File
6 पुनरावृत्ती इतिहास
7 उत्पादन समर्थन
7.1 तांत्रिक सहाय्य
8 कागदपत्रे / संसाधने
8.1 संदर्भ
9 संबंधित पोस्ट

Microsemi-SmartFusion2-SoC-FPGA-Code-SPI-Flash-to-DDR-Memory-logo

Microsemi SmartFusion2 SoC FPGA कोड SPI फ्लॅश पासून DDR मेमरी पर्यंत छाया

Microsemi-SmartFusion2-SoC-FPGA-Code-SPI-Flash-to-DDR-मेमरी-उत्पादन-iamge

प्रस्तावना

उद्देश
हा डेमो SmartFusion®2 सिस्टम-ऑन-चिप (SoC) फील्ड प्रोग्रामेबल गेट अॅरे (FPGA) उपकरणांसाठी आहे. हे संबंधित संदर्भ डिझाइन कसे वापरावे याबद्दल सूचना प्रदान करते.

अभिप्रेत प्रेक्षक
हे डेमो मार्गदर्शक यासाठी आहे:

  • FPGA डिझाइनर
  • एम्बेड केलेले डिझाइनर
  • सिस्टम-स्तरीय डिझाइनर

संदर्भ
खालील पहा web SmartFusion2 उपकरण दस्तऐवजीकरणाच्या पूर्ण आणि अद्ययावत सूचीसाठी पृष्ठ:
http://www.microsemi.com/products/fpga-soc/soc-fpga/smartfusion2#documentation

या डेमो मार्गदर्शकामध्ये खालील कागदपत्रे संदर्भित केली आहेत.

  • UG0331: SmartFusion2 मायक्रोकंट्रोलर सबसिस्टम वापरकर्ता मार्गदर्शक
  • SmartFusion2 सिस्टम बिल्डर वापरकर्ता मार्गदर्शक

SmartFusion2 SoC FPGA – SPI फ्लॅश पासून DDR मेमरी पर्यंत कोड शेडोइंग

परिचय

हे डेमो डिझाईन सीरियल पेरिफेरल इंटरफेस (SPI) फ्लॅश मेमरी डिव्हाईसपासून दुहेरी डेटा रेट (DDR) सिंक्रोनस डायनॅमिक रँडम ऍक्सेस मेमरी (SDRAM) आणि DDR SDRAM वरून कोड कार्यान्वित करण्यासाठी कोड शॅडोइंगसाठी SmartFusion2 SoC FPGA डिव्हाइस क्षमता दर्शवते.
आकृती 1 SPI फ्लॅश डिव्हाइसपासून DDR मेमरीपर्यंत कोड शॅडोइंगसाठी शीर्ष-स्तरीय ब्लॉक आकृती दर्शविते.

आकृती 1 • शीर्ष-स्तरीय ब्लॉक आकृती

Microsemi-SmartFusion2-SoC-FPGA-Code-SPI-Flash-to-DDR-मेमरी-01

कोड शॅडोइंग ही एक बूटिंग पद्धत आहे जी बाह्य, वेगवान आणि अस्थिर आठवणी (DRAM) पासून प्रतिमा चालविण्यासाठी वापरली जाते. अंमलबजावणीसाठी नॉन-व्होलॅटाइल मेमरीमधून अस्थिर मेमरीमध्ये कोड कॉपी करण्याची प्रक्रिया आहे.

जेव्हा प्रोसेसरशी संबंधित नॉन-व्होलॅटाइल मेमरी एक्झिक्यूट-इन-प्लेससाठी कोडमध्ये यादृच्छिक प्रवेशास समर्थन देत नाही किंवा अपुरी नॉन-व्होलॅटाइल रँडम ऍक्सेस मेमरी असते तेव्हा कोड शॅडोइंग आवश्यक असते. कार्यप्रदर्शन-महत्वपूर्ण ऍप्लिकेशन्समध्ये, कोड शॅडोइंगद्वारे अंमलबजावणीची गती सुधारली जाऊ शकते, जेथे जलद अंमलबजावणीसाठी कोड उच्च थ्रुपुट RAM वर कॉपी केला जातो.

सिंगल डेटा रेट (SDR)/DDR SDRAM मेमरी अशा ऍप्लिकेशन्समध्ये वापरल्या जातात ज्यात मोठ्या ऍप्लिकेशन एक्झिक्युटेबल इमेज असतात आणि त्यांना उच्च कार्यक्षमता आवश्यक असते. सामान्यतः, मोठ्या एक्झिक्युटेबल प्रतिमा NAND फ्लॅश किंवा SPI फ्लॅश सारख्या नॉन-व्होलॅटाइल मेमरीमध्ये संग्रहित केल्या जातात आणि अंमलबजावणीसाठी पॉवर अप असताना, SDR/DDR SDRAM मेमरी सारख्या अस्थिर मेमरीवर कॉपी केल्या जातात.

SmartFusion2 SoC FPGA उपकरणे चौथ्या पिढीतील फ्लॅश-आधारित FPGA फॅब्रिक, ARM® Cortex®-M3 प्रोसेसर आणि एकाच चिपवर उच्च कार्यक्षमता संप्रेषण इंटरफेस एकत्रित करतात. SmartFusion2 SoC FPGA उपकरणांमधील हाय स्पीड मेमरी कंट्रोलर्सचा वापर बाह्य DDR2/DDR3/LPDDR मेमरीशी संवाद साधण्यासाठी केला जातो. DDR2/DDR3 मेमरी 333 MHz च्या कमाल वेगाने ऑपरेट केल्या जाऊ शकतात. Cortex-M3 प्रोसेसर मायक्रोकंट्रोलर सबसिस्टम (MSS) DDR (MDDR) द्वारे बाह्य DDR मेमरीमधून थेट सूचना चालवू शकतो. FPGA कॅशे कंट्रोलर आणि MSS DDR ब्रिज चांगल्या कामगिरीसाठी डेटा प्रवाह हाताळतात.

रचना आवश्यकता
तक्ता 1 या डेमोसाठी डिझाइन आवश्यकता दर्शविते.

तक्ता 1 • डिझाइन आवश्यकता

डिझाइन आवश्यकता वर्णन
हार्डवेअर आवश्यकता
SmartFusion2 प्रगत विकास किट:
• 12 V अडॅप्टर
• FlashPro5
• USB A ते मिनी - B USB केबल		 रेव्ह ए किंवा नंतर
डेस्कटॉप किंवा लॅपटॉप Windows XP SP2 ऑपरेटिंग सिस्टम – 32-bit/64-bit Windows 7 ऑपरेटिंग सिस्टम – 32-bit/64-bit
सॉफ्टवेअर आवश्यकता
Libero® सिस्टम-ऑन-चिप (SoC) v11.7
फ्लॅशप्रो प्रोग्रामिंग सॉफ्टवेअर v11.7
SoftConsole v3.4 SP1*
पीसी ड्रायव्हर्स यूएसबी ते यूएआरटी ड्रायव्हर्स
Microsoft .NET Framework 4 क्लायंट डेमो GUI लाँच करण्यासाठी _
टीप: *या ट्युटोरियलसाठी, SoftConsole v3.4 SP1 वापरले आहे. SoftConsole v4.0 वापरण्यासाठी, पहा TU0546: SoftConsole v4.0 आणि Libero SoC v11.7 ट्यूटोरियल.

डेमो डिझाइन
परिचय
डेमो डिझाइन files मायक्रो सेमीमध्ये खालील मार्गावरून डाउनलोड करण्यासाठी उपलब्ध आहेत webसाइट:
http://soc.microsemi.com/download/rsc/?f=m2s_dg0386_liberov11p7_df

डेमो डिझाइन files समाविष्ट आहे:

  • लिबेरो एसओसी प्रकल्प
  • STAPL प्रोग्रामिंग files
  • GUI एक्झिक्युटेबल
  • Sample अनुप्रयोग प्रतिमा
  • लिंकर स्क्रिप्ट
  • डीडीआर कॉन्फिगरेशन files
  • Readme.txt file

readme.txt पहा file डिझाइनमध्ये प्रदान केले आहे fileसंपूर्ण निर्देशिका संरचनेसाठी s.

वर्णन
हे डेमो डिझाईन डीडीआर मेमरीमधून अॅप्लिकेशन इमेज बूट करण्यासाठी कोड शेडोइंग तंत्र लागू करते. हे डिझाईन SmartFusion2 SoC FPGA मल्टी-मोड युनिव्हर्सल एसिंक्रोनस/सिंक्रोनस रिसीव्हर/ट्रांसमीटर (MMUART) वर होस्ट इंटरफेस देखील प्रदान करते लक्ष्य अनुप्रयोग एक्झिक्युटेबल इमेज MSS SPI0 इंटरफेसशी कनेक्ट केलेल्या SPI फ्लॅशमध्ये लोड करण्यासाठी.
कोड शेडिंग खालील दोन पद्धतींमध्ये लागू केले आहे:

  1. मल्टी-एसtagकॉर्टेक्स-एम३ प्रोसेसर वापरून ई बूट प्रक्रिया पद्धत
  2. FPGA फॅब्रिक वापरून हार्डवेअर बूट इंजिन पद्धत

मल्टी-एसtage बूट प्रक्रिया पद्धत
खालील दोन बूट s मध्ये बाह्य डीडीआर मेमरीजमधून अॅप्लिकेशन इमेज चालवली जातेtages:

  • Cortex-M3 प्रोसेसर एम्बेडेड नॉन-व्होलॅटाइल मेमरी (eNVM) वरून सॉफ्ट बूट लोडर बूट करतो, जो SPI फ्लॅश डिव्हाइसवरून DDR मेमरीमध्ये कोड इमेज ट्रान्सफर करतो.
  • Cortex-M3 प्रोसेसर DDR मेमरीमधून ऍप्लिकेशन इमेज बूट करतो.

हे डिझाइन टार्गेट ऍप्लिकेशन एक्झीक्यूटेबल इमेज ला SPI फ्लॅश डिव्हाईसवरून DDR मेमरीमध्ये लोड करण्यासाठी बूटलोडर प्रोग्राम लागू करते. टार्गेट अॅप्लिकेशन इमेज डीडीआर मेमरीमध्ये कॉपी केल्यानंतर eNVM वरून चालणारा बूटलोडर प्रोग्राम DDR मेमरीमध्ये साठवलेल्या टार्गेट अॅप्लिकेशनवर जातो.
आकृती 2 डेमो डिझाइनचे तपशीलवार ब्लॉक आकृती दर्शवते.

आकृती 2 • कोड शॅडोइंग – मल्टी एसtage बूट प्रक्रिया डेमो ब्लॉक आकृती

Microsemi-SmartFusion2-SoC-FPGA-Code-SPI-Flash-to-DDR-मेमरी-02

MDDR 3 MHz वर ऑपरेट करण्यासाठी DDR320 साठी कॉन्फिगर केले आहे. पृष्ठ 3 वरील “परिशिष्ट: DDR22 कॉन्फिगरेशन्स” DDR3 कॉन्फिगरेशन सेटिंग्ज दर्शविते. मुख्य अनुप्रयोग कोड कार्यान्वित करण्यापूर्वी DDR कॉन्फिगर केले आहे.

बूटलोडर
बूटलोडर खालील ऑपरेशन्स करतो:

  1. लक्ष्य अनुप्रयोग प्रतिमा SPI फ्लॅश मेमरी वरून DDR मेमरीमध्ये कॉपी करत आहे.
  2. DDR_CR सिस्टम रजिस्टर कॉन्फिगर करून 0xA0000000 ते 0x00000000 पर्यंत DDR मेमरी सुरू होणारा पत्ता रीमॅप करणे.
  3. लक्ष्य अनुप्रयोगानुसार कॉर्टेक्स-एम3 प्रोसेसर स्टॅक पॉइंटर सुरू करत आहे. लक्ष्य ऍप्लिकेशन वेक्टर टेबलच्या पहिल्या स्थानामध्ये स्टॅक पॉइंटर मूल्य असते. लक्ष्य अनुप्रयोगाची वेक्टर सारणी 0x00000000 पत्त्यापासून उपलब्ध आहे.
  4. DDR मेमरीमधून लक्ष्य ऍप्लिकेशन प्रतिमा चालविण्यासाठी लक्ष्य अनुप्रयोगाचा हँडलर रीसेट करण्यासाठी प्रोग्राम काउंटर (PC) लोड करत आहे. लक्ष्य अनुप्रयोगाचा रीसेट हँडलर 0x00000004 पत्त्यावर वेक्टर टेबलमध्ये उपलब्ध आहे.
    आकृती 3 डेमो डिझाइन दर्शवते.
    आकृती 3 • मल्टी-एस साठी डिझाइन फ्लोtage बूट प्रक्रिया पद्धत
    Microsemi-SmartFusion2-SoC-FPGA-Code-SPI-Flash-to-DDR-मेमरी-03

हार्डवेअर बूट इंजिन पद्धत
या पद्धतीमध्ये, कॉर्टेक्स-एम3 बाह्य डीडीआर मेमरीमधून लक्ष्य अनुप्रयोग प्रतिमा थेट बूट करते. हार्डवेअर बूट इंजिन, कॉर्टेक्स-एम3 प्रोसेसर रीसेट सोडण्यापूर्वी, SPI फ्लॅश डिव्हाइसवरून DDR मेमरीमध्ये ऍप्लिकेशन प्रतिमा कॉपी करते. रीसेट सोडल्यानंतर, कॉर्टेक्स-एम3 प्रोसेसर थेट डीडीआर मेमरीमधून बूट होतो. या पद्धतीसाठी मल्टी-s पेक्षा कमी बूट-अप वेळ आवश्यक आहेtage बूट प्रक्रिया कारण ती एकाधिक बूट टाळतेtages आणि कमी वेळेत DDR मेमरीमध्ये ऍप्लिकेशन इमेज कॉपी करते.

हे डेमो डिझाइन एफपीजीए फॅब्रिकमध्ये बूट इंजिन लॉजिक लागू करते ज्यामुळे टार्गेट अॅप्लिकेशन एक्झिक्यूटेबल इमेज एसपीआय फ्लॅशवरून डीडीआर मेमरीमध्ये कॉपी केली जाते. हे डिझाइन SPI फ्लॅश लोडर देखील लागू करते, जे SmartFusion3 SoC FPGA MMUART_2 वर प्रदान केलेल्या होस्ट इंटरफेसचा वापर करून लक्ष्य अनुप्रयोग एक्झिक्युटेबल प्रतिमा SPI फ्लॅश डिव्हाइसमध्ये लोड करण्यासाठी कॉर्टेक्स-M0 प्रोसेसरद्वारे कार्यान्वित केले जाऊ शकते. SmartFusion1 Advanced Development Kit वरील DIP switch2 चा वापर SPI फ्लॅश उपकरण प्रोग्राम करायचा की DDR मेमरीमधून कोड कार्यान्वित करायचा हे निवडण्यासाठी केला जाऊ शकतो.

एक्झिक्युटेबल टार्गेट ऍप्लिकेशन SPI फ्लॅश डिव्हाईसमध्ये उपलब्ध असल्यास, SPI फ्लॅश डिव्हाईसपासून DDR मेमरीमध्ये कोड शेडोइंग डिव्हाइस पॉवर-अपवर सुरू होतो. बूट इंजिन MDDR सुरू करते, SPI फ्लॅश डिव्हाइसवरून DDR मेमरीमध्ये प्रतिमा कॉपी करते, आणि Cortex-M0 प्रोसेसर रीसेट करून DDR मेमरी स्पेस 00000000x3 वर रीमॅप करते. बूट इंजीन कॉर्टेक्स-एम३ रिसेट रिलीझ केल्यानंतर, कॉर्टेक्स-एम३ डीडीआर मेमरीमधून टार्गेट अॅप्लिकेशन कार्यान्वित करते.

FIC_0 हे FPGA फॅब्रिक AHB मास्टर वरून MSS SPI_0 मध्ये प्रवेश करण्यासाठी स्लेव्ह मोडमध्ये कॉन्फिगर केले आहे. MDDR AXI इंटरफेस (DDR_FIC) FPGA फॅब्रिक AXI मास्टर वरून DDR मेमरी ऍक्सेस करण्यासाठी सक्षम आहे.

आकृती 4 डेमो डिझाइनचे तपशीलवार ब्लॉक आकृती दर्शवते.
आकृती 4 • कोड शॅडोइंग - हार्डवेअर बूट इंजिन डेमो ब्लॉक आकृती

Microsemi-SmartFusion2-SoC-FPGA-Code-SPI-Flash-to-DDR-मेमरी-04

बूट इंजिन
कोड शेडोइंग डेमोचा हा प्रमुख भाग आहे जो SPI फ्लॅश डिव्हाइसवरून DDR मेमरीवर ऍप्लिकेशन प्रतिमा कॉपी करतो. बूट इंजिन खालील ऑपरेशन्स करते:

  1. Cortex-M3 प्रोसेसर रीसेट करून 320 MHz वर DDR3 ऍक्सेस करण्यासाठी MDDR सुरू करणे.
  2. MDDR AXI इंटरफेसद्वारे FPGA फॅब्रिकमधील AXI मास्टर वापरून SPI फ्लॅश मेमरी डिव्हाइसवरून DDR मेमरीमध्ये लक्ष्य अनुप्रयोग प्रतिमा कॉपी करणे.
  3. DDR_CR सिस्टीम रजिस्टरवर लिहून DDR मेमरी 0xA0000000 पासून 0x00000000 पर्यंत सुरू होणारा पत्ता रीमॅप करणे.
  4. डीडीआर मेमरीमधून बूट करण्यासाठी कॉर्टेक्स-एम3 प्रोसेसरवर रीसेट सोडत आहे.

आकृती 5 डेमो डिझाइन प्रवाह दर्शविते.
आकृती 5 • शीर्ष-स्तरीय ब्लॉक आकृती

Microsemi-SmartFusion2-SoC-FPGA-Code-SPI-Flash-to-DDR-मेमरी-05

आकृती 6 • हार्डवेअर बूट इंजिन पद्धतीसाठी डिझाइन फ्लो

Microsemi-SmartFusion2-SoC-FPGA-Code-SPI-Flash-to-DDR-मेमरी-06

Microsemi-SmartFusion2-SoC-FPGA-Code-SPI-Flash-to-DDR-मेमरी-07

DDR मेमरी साठी लक्ष्य अनुप्रयोग प्रतिमा तयार करणे
डेमो चालविण्यासाठी डीडीआर मेमरीमधून कार्यान्वित करता येणारी प्रतिमा आवश्यक आहे. “production-execute-in-place-externalDDR.ld” लिंकर वर्णन वापरा file जे डिझाइनमध्ये समाविष्ट आहे fileअनुप्रयोग प्रतिमा तयार करण्यासाठी s. लिंकरचे वर्णन file बूटलोडर/बूट इंजिन 0xA00000000 ते 0x0000000 पर्यंत DDR मेमरी रीमॅपिंग करत असल्याने DDR मेमरी सुरू होणारा पत्ता 0x00000000 म्हणून परिभाषित करते. लिंकर स्क्रिप्ट मेमरीमधील सूचना, डेटा आणि BSS विभागांसह अनुप्रयोग प्रतिमा तयार करते ज्याचा प्रारंभिक पत्ता 0x00000000 आहे. एक साधा प्रकाश-उत्सर्जक डायोड (LED) ब्लिंकिंग, टाइमर आणि स्विच आधारित इंटरप्ट जनरेशन अॅप्लिकेशन इमेज file या डेमोसाठी प्रदान केले आहे.

SPI फ्लॅश लोडर
SPI फ्लॅश लोडर MMUART_0 इंटरफेसद्वारे होस्ट PC वरून एक्झिक्युटेबल टार्गेट ऍप्लिकेशन इमेजसह ऑन-बोर्ड SPI फ्लॅश मेमरी लोड करण्यासाठी लागू केले आहे. Cortex-M3 प्रोसेसर MMUART_0 इंटरफेसवर येणार्‍या डेटासाठी बफर बनवतो आणि MSS_SPI0 द्वारे बफर केलेला डेटा SPI फ्लॅशमध्ये लिहिण्यासाठी पेरिफेरल DMA (PDMA) सुरू करतो.

डेमो चालवित आहे
SPI फ्लॅशमध्ये अॅप्लिकेशन इमेज कशी लोड करायची आणि बाह्य DDR मेमरीमधून ती अॅप्लिकेशन इमेज कशी कार्यान्वित करायची हे डेमो दाखवते. हे एक माजी प्रदान करतेample अनुप्रयोग प्रतिमा “sample_image_DDR3.bin”. ही प्रतिमा सिरीयल कन्सोलवर स्वागत संदेश आणि टाइमर व्यत्यय संदेश दर्शवते आणि SmartFusion1 Advanced Development Kit वर LED8 ते LED2 ब्लिंक करते. सीरियल कन्सोलवर GPIO व्यत्यय संदेश पाहण्यासाठी, SW2 किंवा SW3 स्विच दाबा.

डेमो डिझाइन सेट अप करत आहे
SmartFusion2 Advanced Development Kit बोर्ड साठी डेमो कसा सेट करायचा याचे खालील चरण वर्णन करतात:

  1. USB A ते mini-B केबल वापरून होस्ट PC ला J33 कनेक्टरशी जोडा. यूएसबी ते यूएआरटी ब्रिज ड्रायव्हर्स स्वयंचलितपणे शोधले जातात. आकृती 7 मध्ये दाखवल्याप्रमाणे डिव्हाईस मॅनेजरमध्ये डिटेक्शन केले आहे का ते तपासा.
  2. जर यूएसबी ड्रायव्हर्स स्वयंचलितपणे आढळले नाहीत, तर यूएसबी ड्राइव्हर स्थापित करा.
  3. FTDI मिनी USB केबलद्वारे सीरियल टर्मिनल संप्रेषणासाठी, FTDI D2XX ड्राइव्हर स्थापित करा. येथून ड्राइव्हर्स आणि स्थापना मार्गदर्शक डाउनलोड करा:
    http://www.microsemi.com/soc/documents/CDM_2.08.24_WHQL_Certified.zip.
    आकृती 7 • USB ते UART ब्रिज ड्रायव्हर्स
    Microsemi-SmartFusion2-SoC-FPGA-Code-SPI-Flash-to-DDR-मेमरी-08
  4. तक्ता 2 मध्ये दर्शविल्याप्रमाणे, SmartFusion2 प्रगत विकास किट बोर्डवर जंपर्स कनेक्ट करा.
    खबरदारी: जंपर्स कनेक्ट करताना वीज पुरवठा स्विच, SW7 बंद करा.
    तक्ता 2 • SmartFusion2 प्रगत विकास किट जंपर सेटिंग्ज
    जम्पर पिन (प्रेषक) पिन (ला) टिप्पण्या
    J116, J353, J354, J54 1 2 हे प्रगत विकास किट बोर्डच्या डिफॉल्ट जंपर सेटिंग्ज आहेत. हे जंपर्स त्यानुसार सेट केले आहेत याची खात्री करा.
    J123 2 3
    J124, J121, J32 1 2 JTAG FTDI द्वारे प्रोग्रामिंग
    जे 118, जे 119 1 2 प्रोग्रामिंग SPI फ्लॅश
  5. SmartFusion2 Advanced Development Kit मध्ये, वीज पुरवठा J42 कनेक्टरशी जोडा.
    आकृती 8. SmartFusion3 Advanced Development Kit वर SPI फ्लॅश ते DDR2 डेमो पर्यंत कोड शॅडोइंग चालवण्यासाठी बोर्ड सेटअप दाखवते.
    आकृती 8 • SmartFusion2 प्रगत विकास किट सेटअप
    Microsemi-SmartFusion2-SoC-FPGA-Code-SPI-Flash-to-DDR-मेमरी-09

SPI फ्लॅश लोडर आणि कोड शेडोइंग डेमो GUI
कोड शेडोइंग डेमो चालविण्यासाठी GUI आवश्यक आहे. SPI Flash Loader आणि Code Shadowing Demo GUI हा एक साधा ग्राफिक वापरकर्ता इंटरफेस आहे जो SPI फ्लॅश प्रोग्राम करण्यासाठी होस्ट PC वर चालतो आणि SmartFusion2 Advanced Development Kit वर कोड शेडोइंग डेमो चालवतो. UART हा होस्ट PC आणि SmartFusion2 Advanced Development Kit मधील संप्रेषण प्रोटोकॉल आहे. हे UART इंटरफेसवर अनुप्रयोगाकडून प्राप्त झालेले डीबग संदेश मुद्रित करण्यासाठी सिरीयल कन्सोल विभाग देखील प्रदान करते.
आकृती 9. SPI फ्लॅश लोडर आणि कोड शेडोइंग डेमो विंडो दाखवते.
आकृती 9 • SPI फ्लॅश लोडर आणि कोड शेडोइंग डेमो विंडो

Microsemi-SmartFusion2-SoC-FPGA-Code-SPI-Flash-to-DDR-मेमरी-10

GUI खालील वैशिष्ट्यांना समर्थन देते:

  • प्रोग्राम SPI फ्लॅश: प्रतिमा प्रोग्राम करते file SPI फ्लॅश मध्ये.
  • SPI फ्लॅश पासून DDR पर्यंत प्रोग्राम आणि कोड शेडिंग: इमेज प्रोग्राम करते file एसपीआय फ्लॅशमध्ये, डीडीआर मेमरीमध्ये कॉपी करते आणि डीडीआर मेमरीमधून प्रतिमा बूट करते.
  • SPI फ्लॅश पासून SDR पर्यंत प्रोग्राम आणि कोड शेडिंग: इमेज प्रोग्राम करते file SPI फ्लॅशमध्ये, ते SDR मेमरीमध्ये कॉपी करते आणि SDR मेमरीमधून प्रतिमा बूट करते.
  • कोड शॅडोइंग टू डीडीआर: विद्यमान इमेज कॉपी करते file SPI फ्लॅश वरून DDR मेमरी आणि DDR मेमरी मधून प्रतिमा बूट करते.
  • कोड शेडोइंग टू SDR: विद्यमान इमेज कॉपी करते file SPI फ्लॅश वरून SDR मेमरी आणि SDR मेमरी वरून प्रतिमा बूट करते. GUI वर अधिक माहितीसाठी मदत वर क्लिक करा.

मल्टी-एस साठी डेमो डिझाइन चालवणेtage बूट प्रक्रिया पद्धत
मल्टी-एस साठी डेमो डिझाइन कसे चालवायचे याचे खालील चरण वर्णन करतातtagई बूट प्रक्रिया पद्धत:

  1. वीज पुरवठा स्विच चालू करा, SW7.
  2. प्रोग्रामिंगसह SmarFusion2 SoC FPGA डिव्हाइस प्रोग्राम करा file डिझाइनमध्ये प्रदान केले आहे files (SF2_CodeShadowing_DDR3_DF\Programming Files\MultiStagFlashPro डिझाइन सॉफ्टवेअर वापरून eBoot_meothod\CodeShadowing_top.stp).
  3. SPI फ्लॅश लोडर आणि कोड शेडोइंग डेमो GUI एक्झिक्युटेबल लाँच करा file डिझाइनमध्ये उपलब्ध files (SF2_CodeShadowing_DDR3_DF\GUI एक्झिक्युटेबल\SF2_FlashLoader.exe).
  4. COM पोर्ट ड्रॉप-डाउन सूचीमधून योग्य COM पोर्ट (ज्याकडे USB सिरीयल ड्रायव्हर्स निर्देशित केले आहेत) निवडा.
  5. कनेक्ट वर क्लिक करा. कनेक्शन स्थापित केल्यानंतर, डिस्कनेक्टमध्ये बदल कनेक्ट करा.
  6. माजी निवडण्यासाठी ब्राउझ क्लिक कराampले लक्ष्य एक्झिक्युटेबल इमेज file डिझाइनसह प्रदान केले आहे files
    (SF2_Codeshadowing_DDR3_DF/Sample अनुप्रयोग प्रतिमा/सेample_image_DDR3.bin).
    टीप: अॅप्लिकेशन इमेज बिन तयार करण्यासाठी file, “परिशिष्ट: एक्झिक्युटेबल बिन तयार करणे पहा Fileपृष्ठ 25 वर.
  7. SPI फ्लॅश मेमरीचा प्रारंभिक पत्ता डीफॉल्ट म्हणून 0x00000000 वर ठेवा.
  8. प्रोग्राम आणि कोड शेडोइंग मधून SPI फ्लॅश ते DDR पर्याय निवडा.
  9. एक्झिक्युटेबल इमेज एसपीआय फ्लॅशमध्ये लोड करण्यासाठी आकृती 10 मध्ये दाखवल्याप्रमाणे स्टार्ट वर क्लिक करा आणि डीडीआर मेमरीमधून कोड शेडोइंग करा.
    आकृती 10 • डेमो सुरू करणे
    Microsemi-SmartFusion2-SoC-FPGA-Code-SPI-Flash-to-DDR-मेमरी-11
  10. SmartFusion2 SoC FPGA डिव्हाइस STAPL सह प्रोग्राम केलेले असल्यास file ज्यामध्ये MDDR हे DDR मेमरी साठी कॉन्फिगर केलेले नाही तर ते आकृती 11 मध्ये दाखवल्याप्रमाणे त्रुटी संदेश दाखवते.
    आकृती 11 • चुकीचे उपकरण किंवा पर्यायी संदेश
    Microsemi-SmartFusion2-SoC-FPGA-Code-SPI-Flash-to-DDR-मेमरी-12
  11. GUI वरील सिरीयल कन्सोल विभाग डीबग संदेश दाखवतो आणि SPI फ्लॅश यशस्वीरित्या पुसून टाकल्यावर प्रोग्रामिंग SPI फ्लॅश सुरू करतो. आकृती 12 SPI फ्लॅश लेखनाची स्थिती दर्शवते
    आकृती 12 • फ्लॅश लोडिंग
    Microsemi-SmartFusion2-SoC-FPGA-Code-SPI-Flash-to-DDR-मेमरी-13
  12. SPI फ्लॅशचे यशस्वीरित्या प्रोग्रामिंग केल्यावर, SmartFusion2 SoC FPGA वर चालणारा बूटलोडर अनुप्रयोग प्रतिमा SPI फ्लॅश वरून DDR मेमरीमध्ये कॉपी करतो आणि अनुप्रयोग प्रतिमा बूट करतो. जर प्रदान केलेली प्रतिमा एसample_image_DDR3.bin निवडले आहे, सिरीयल कन्सोल स्वागत संदेश, स्विच इंटरप्ट आणि टाइमर व्यत्यय संदेश दर्शविते जसे की आकृती 13 मध्ये पृष्ठ 18 वर आणि आकृती 14 मध्ये पृष्ठ 18 वर दाखवले आहे. SmartFusion1 प्रगत विकास वर LED8 ते LED2 वर एक चालू LED पॅटर्न प्रदर्शित केला जातो. किट.
  13. सीरियल कन्सोलवर व्यत्यय येणारे संदेश पाहण्यासाठी SW2 आणि SW3 स्विच दाबा.
    आकृती 13 • DDR3 मेमरी वरून लक्ष्य ऍप्लिकेशन प्रतिमा चालवणे
    Microsemi-SmartFusion2-SoC-FPGA-Code-SPI-Flash-to-DDR-मेमरी-14आकृती 14 • सिरीयल कन्सोलमध्ये टाइमर आणि व्यत्यय संदेश
    Microsemi-SmartFusion2-SoC-FPGA-Code-SPI-Flash-to-DDR-मेमरी-15

हार्डवेअर बूट इंजिन पद्धत डिझाइन चालवणे
हार्डवेअर बूट इंजिन पद्धतीचे डिझाइन कसे चालवायचे याचे खालील चरण वर्णन करतात:

  1. वीज पुरवठा स्विच चालू करा, SW7.
  2. प्रोग्रामिंगसह SmarFusion2 SoC FPGA डिव्हाइस प्रोग्राम करा file डिझाइनमध्ये प्रदान केले आहे files (SF2_CodeShadowing_DDR3_DF\Programming
    Files\HWBootEngine_method\CodeShadowing_Fabric.stp FlashPro डिझाइन सॉफ्टवेअर वापरून).
  3. SPI फ्लॅश प्रोग्राम करण्यासाठी DIP स्विच SW5-1 ला चालू स्थितीत करा. ही निवड eNVM वरून Cortex-M3 बूट करते. SmartFusion6 डिव्हाइस रीसेट करण्यासाठी SW2 दाबा.
  4. SPI फ्लॅश लोडर आणि कोड शेडोइंग डेमो GUI एक्झिक्युटेबल लाँच करा file डिझाइनमध्ये उपलब्ध files (SF2_CodeShadowing_DDR3_DF\GUI एक्झिक्युटेबल\SF2_FlashLoader.exe).
  5. COM पोर्ट ड्रॉप-डाउन सूचीमधून योग्य COM पोर्ट (ज्याकडे USB सिरीयल ड्रायव्हर्स निर्देशित केले आहेत) निवडा.
  6. कनेक्ट वर क्लिक करा. कनेक्शन स्थापित केल्यानंतर, डिस्कनेक्टमध्ये बदल कनेक्ट करा.
  7. माजी निवडण्यासाठी ब्राउझ क्लिक कराampले लक्ष्य एक्झिक्युटेबल इमेज file डिझाइनसह प्रदान केले आहे files
    (SF2_Codeshadowing_DDR3_DF/Sample अनुप्रयोग प्रतिमा/सेample_image_DDR3.bin).
    टीप: अॅप्लिकेशन इमेज बिन तयार करण्यासाठी file, “परिशिष्ट: एक्झिक्युटेबल बिन तयार करणे पहा Fileपृष्ठ 25 वर.
  8. कोड शेडोइंग मेथडमध्ये हार्डवेअर बूट इंजिन पर्याय निवडा.
  9. पर्याय मेनूमधून प्रोग्राम SPI फ्लॅश पर्याय निवडा.
  10. एक्झिक्युटेबल इमेज SPI फ्लॅशमध्ये लोड करण्यासाठी आकृती 15 मध्ये दाखवल्याप्रमाणे, Start वर क्लिक करा.
    आकृती 15 • डेमो सुरू करणे
    Microsemi-SmartFusion2-SoC-FPGA-Code-SPI-Flash-to-DDR-मेमरी-16
  11. आकृती 16 मध्ये दाखवल्याप्रमाणे GUI वरील सिरीयल कन्सोल विभाग डीबग संदेश आणि SPI फ्लॅश लेखनाची स्थिती दर्शवितो.
    आकृती 16 • फ्लॅश लोडिंग
    Microsemi-SmartFusion2-SoC-FPGA-Code-SPI-Flash-to-DDR-मेमरी-17
  12. SPI फ्लॅशचे यशस्वीरित्या प्रोग्रामिंग केल्यानंतर, DIP स्विच SW5-1 बंद स्थितीत बदला. ही निवड DDR मेमरीमधून Cortex-M3 प्रोसेसर बूट करते.
  13. SmartFusion6 डिव्हाइस रीसेट करण्यासाठी SW2 दाबा. बूट इंजिन एसपीआय फ्लॅशवरून डीडीआर मेमरीमध्ये अॅप्लिकेशन इमेज कॉपी करते आणि कॉर्टेक्स-एम3 वर रीसेट करते, जे डीडीआर मेमरीमधून अॅप्लिकेशन इमेज बूट करते. जर प्रदान केलेली प्रतिमा “sample_image_DDR3.bin” SPI फ्लॅशवर लोड केले आहे, सिरीयल कन्सोल स्वागत संदेश, स्विच इंटरप्ट (SW2 किंवा SW3 दाबा) आणि आकृती 17 मध्ये दर्शविल्याप्रमाणे टाइमर व्यत्यय संदेश दर्शविते आणि SmartFusion1 Advanced वर LED8 ते LED2 वर एक रनिंग LED पॅटर्न प्रदर्शित केला जातो. विकास किट.
    आकृती 17 • DDR3 मेमरी वरून लक्ष्य ऍप्लिकेशन प्रतिमा चालवणे
    Microsemi-SmartFusion2-SoC-FPGA-Code-SPI-Flash-to-DDR-मेमरी-18

निष्कर्ष
हा डेमो SmartFusion2 SoC FPGA डिव्‍हाइसची DDR मेमरीशी इंटरफेस करण्‍याची आणि SPI फ्लॅश मेमरी डिव्‍हाइसमधील कोड शेडोंग करून DDR मेमरीमधून एक्‍झिक्यूटेबल इमेज रन करण्‍याची क्षमता दाखवतो. हे SmartFusion2 डिव्हाइसवर कोड शेडोइंग अंमलबजावणीच्या दोन पद्धती देखील दर्शवते.

परिशिष्ट: DDR3 कॉन्फिगरेशन

खालील आकडे DDR3 कॉन्फिगरेशन सेटिंग्ज दर्शवतात.
आकृती 18 • सामान्य DDR कॉन्फिगरेशन सेटिंग्ज

Microsemi-SmartFusion2-SoC-FPGA-Code-SPI-Flash-to-DDR-मेमरी-19

आकृती 19 • DDR मेमरी इनिशियलायझेशन सेटिंग्ज

Microsemi-SmartFusion2-SoC-FPGA-Code-SPI-Flash-to-DDR-मेमरी-20

आकृती 20 • DDR मेमरी टाइमिंग सेटिंग्ज

Microsemi-SmartFusion2-SoC-FPGA-Code-SPI-Flash-to-DDR-मेमरी-21

परिशिष्ट: एक्झिक्युटेबल बिन तयार करणे File

एक्झिक्युटेबल बिन file कोड शेडोइंग डेमो चालविण्यासाठी SPI फ्लॅश प्रोग्राम करणे आवश्यक आहे. एक्झिक्युटेबल बिन तयार करण्यासाठी file "s पासूनample_image_DDR3” सॉफ्ट कन्सोल, खालील चरणे करा:

  1. लिंकर स्क्रिप्ट उत्पादन-एक्झिक्युट-इन-प्लेस-बाह्य DDR सह सॉफ्ट कन्सोल प्रकल्प तयार करा.
  2. सॉफ्ट कन्सोल इंस्टॉलेशन पथ जोडा, उदाहरणार्थample, C:\Microsemi\Libero_v11.7\SoftConsole\Sourcery-G++\bin, आकृती 21 मध्ये दाखवल्याप्रमाणे 'पर्यावरण व्हेरिएबल्स' पर्यंत.
    आकृती 21 • सॉफ्ट कन्सोल इंस्टॉलेशन पथ जोडणे
    Microsemi-SmartFusion2-SoC-FPGA-Code-SPI-Flash-to-DDR-मेमरी-22
  3. बॅचवर डबल-क्लिक करा file डबा-File-Generator.bat येथे स्थित आहे:
    SoftConsole/CodeShadowing_MSS_CM3/Sample_image_DDR3 फोल्डर, आकृती 22 मध्ये दाखवल्याप्रमाणे.
    आकृती 22 • बिन File जनरेटर
    Microsemi-SmartFusion2-SoC-FPGA-Code-SPI-Flash-to-DDR-मेमरी-23
  4. डबा-File-जनरेटर s तयार करतोample_image_DDR3.bin file.

पुनरावृत्ती इतिहास

खालील तक्ता प्रत्येक पुनरावृत्तीसाठी या दस्तऐवजात केलेले महत्त्वाचे बदल दर्शविते.

उजळणी बदल
पुनरावृत्ती 7
(मार्च २०२१)		 Libero SoC v11.7 सॉफ्टवेअर प्रकाशन (SAR 77816) साठी दस्तऐवज अद्यतनित केले.
पुनरावृत्ती 6
(ऑक्टोबर २०२२)		 Libero SoC v11.6 सॉफ्टवेअर प्रकाशन (SAR 72424) साठी दस्तऐवज अद्यतनित केले.
पुनरावृत्ती 5
(सप्टेंबर २०२४)		 Libero SoC v11.4 सॉफ्टवेअर प्रकाशन (SAR 60592) साठी दस्तऐवज अद्यतनित केले.
पुनरावृत्ती 4
(मे २०२२)		 Libero SoC 11.3 सॉफ्टवेअर प्रकाशन (SAR 56851) साठी दस्तऐवज अद्यतनित केले.
पुनरावृत्ती 3
(डिसेंबर 2013)		 Libero SoC v11.2 सॉफ्टवेअर प्रकाशन (SAR 53019) साठी दस्तऐवज अद्यतनित केले.
पुनरावृत्ती 2
(मे २०२२)		 Libero SoC v11.0 सॉफ्टवेअर प्रकाशन (SAR 47552) साठी दस्तऐवज अद्यतनित केले.
पुनरावृत्ती 1
(मार्च २०२१)		 Libero SoC v11.0 beta SP1 सॉफ्टवेअर रिलीझ (SAR 45068) साठी दस्तऐवज अद्यतनित केले.

उत्पादन समर्थन

मायक्रोसेमी एसओसी उत्पादने समूह आपल्या उत्पादनांना ग्राहक सेवा, ग्राहक तांत्रिक सहाय्य केंद्र, यासह विविध समर्थन सेवांसह पाठींबा देतो. webसाइट, इलेक्ट्रॉनिक मेल आणि जगभरातील विक्री कार्यालये. या परिशिष्टात Microsemi SoC उत्पादने समूहाशी संपर्क साधण्याबद्दल आणि या समर्थन सेवा वापरण्याबद्दल माहिती आहे.

ग्राहक सेवा
गैर-तांत्रिक उत्पादन समर्थनासाठी ग्राहक सेवेशी संपर्क साधा, जसे की उत्पादनाची किंमत, उत्पादन अपग्रेड, अपडेट माहिती, ऑर्डर स्थिती आणि अधिकृतता.

  • उत्तर अमेरिकेतून, 800.262.1060 वर कॉल करा
  • उर्वरित जगातून, 650.318.4460 वर कॉल करा
  • फॅक्स, जगातील कोठूनही, 408.643.6913

ग्राहक तांत्रिक सहाय्य केंद्र
मायक्रोसेमी एसओसी उत्पादने समूह आपल्या ग्राहक तांत्रिक सहाय्य केंद्रामध्ये उच्च कुशल अभियंते आहेत जे आपल्या हार्डवेअर, सॉफ्टवेअर आणि मायक्रोसेमी एसओसी उत्पादनांबद्दलच्या डिझाइन प्रश्नांची उत्तरे देण्यात मदत करू शकतात. ग्राहक तांत्रिक सहाय्य केंद्र अनुप्रयोग नोट्स, सामान्य डिझाइन सायकल प्रश्नांची उत्तरे, ज्ञात समस्यांचे दस्तऐवजीकरण आणि विविध FAQ तयार करण्यात बराच वेळ घालवते. म्हणून, आपण आमच्याशी संपर्क साधण्यापूर्वी, कृपया आमच्या ऑनलाइन संसाधनांना भेट द्या. आम्ही तुमच्या प्रश्नांची उत्तरे आधीच दिली असण्याची शक्यता आहे.

तांत्रिक सहाय्य

मायक्रोसेमी एसओसी उत्पादनांच्या समर्थनासाठी, भेट द्या
http://www.microsemi.com/products/fpga-soc/design-support/fpga-soc-support.

Webसाइट
तुम्ही मायक्रोसेमी एसओसी प्रॉडक्ट्स ग्रुपच्या मुख्यपृष्ठावर विविध तांत्रिक आणि गैर-तांत्रिक माहिती ब्राउझ करू शकता. http://www.microsemi.com/products/fpga-soc/fpga-and-soc.

ग्राहक तांत्रिक सहाय्य केंद्राशी संपर्क साधणे
तांत्रिक सहाय्य केंद्रामध्ये उच्च कुशल अभियंते कर्मचारी. तांत्रिक सहाय्य केंद्राशी ईमेलद्वारे किंवा मायक्रोसेमी SoC उत्पादने गटाद्वारे संपर्क साधला जाऊ शकतो webसाइट

ईमेल
तुम्ही तुमचे तांत्रिक प्रश्न आमच्या ईमेल पत्त्यावर कळवू शकता आणि ईमेल, फॅक्स किंवा फोनद्वारे उत्तरे मिळवू शकता. तसेच, तुम्हाला डिझाइन समस्या असल्यास, तुम्ही तुमचे डिझाइन ईमेल करू शकता files मदत प्राप्त करण्यासाठी. आम्ही दिवसभर ईमेल खात्याचे सतत निरीक्षण करतो. आम्हाला तुमची विनंती पाठवताना, कृपया तुमच्या विनंतीवर कार्यक्षम प्रक्रिया करण्यासाठी तुमचे पूर्ण नाव, कंपनीचे नाव आणि तुमची संपर्क माहिती समाविष्ट करण्याचे सुनिश्चित करा.
तांत्रिक समर्थन ईमेल पत्ता आहे soc_tech@microsemi.com.

माझी प्रकरणे
मायक्रोसेमी एसओसी प्रॉडक्ट्स ग्रुपचे ग्राहक माय केसेसवर जाऊन तांत्रिक प्रकरणे ऑनलाइन सबमिट करू शकतात आणि ट्रॅक करू शकतात.

यूएस बाहेर
यूएस टाइम झोनच्या बाहेर सहाय्याची आवश्यकता असलेले ग्राहक एकतर ईमेलद्वारे तांत्रिक समर्थनाशी संपर्क साधू शकतात (soc_tech@microsemi.com) किंवा स्थानिक विक्री कार्यालयाशी संपर्क साधा. विक्री कार्यालय सूची आणि कॉर्पोरेट संपर्कांसाठी आमच्याबद्दल भेट द्या.

ITAR तांत्रिक सहाय्य
इंटरनॅशनल ट्रॅफिक इन आर्म्स रेग्युलेशन (ITAR) द्वारे नियंत्रित केलेल्या RH आणि RT FPGA वरील तांत्रिक समर्थनासाठी, आमच्याशी संपर्क साधा soc_tech@microsemi.com. वैकल्पिकरित्या, माझ्या केसेसमध्ये, ITAR ड्रॉप-डाउन सूचीमध्ये होय निवडा. ITAR-नियमित मायक्रोसेमी FPGA च्या संपूर्ण यादीसाठी, ITAR ला भेट द्या web पृष्ठ

मायक्रोसेमी कॉर्पोरेट मुख्यालय
वन एंटरप्राइझ, अलिसो व्हिएजो,
सीए 92656 यूएसए
यूएसए मध्ये: +1 (800)
713-4113 च्या बाहेर
यूएसए: +1 ५७४-५३७-८९००
विक्री: +1 ५७४-५३७-८९००
फॅक्स: +1 ५७४-५३७-८९००
ई-मेल: sales.support@microsemi.com
© 2016 मायक्रोसेमी कॉर्पोरेशन.
सर्व हक्क राखीव. मायक्रोसेमी आणि मायक्रोसेमी लोगो हे मायक्रोसेमी कॉर्पोरेशनचे ट्रेडमार्क आहेत.
इतर सर्व ट्रेडमार्क आणि सेवा चिन्ह त्यांच्या संबंधित मालकांची मालमत्ता आहेत.

मायक्रोसेमी कॉर्पोरेशन (Nasdaq: MSCC) संचार, संरक्षण आणि सुरक्षा, एरोस्पेस आणि औद्योगिक बाजारपेठांसाठी सेमीकंडक्टर आणि सिस्टम सोल्यूशन्सचा एक व्यापक पोर्टफोलिओ ऑफर करते. उत्पादनांमध्ये उच्च-कार्यक्षमता आणि रेडिएशन-कडक अॅनालॉग मिश्रित-सिग्नल इंटिग्रेटेड सर्किट्स, FPGAs, SoCs आणि ASICs समाविष्ट आहेत; ऊर्जा व्यवस्थापन उत्पादने; वेळ आणि समक्रमण साधने आणि अचूक वेळ उपाय, वेळेसाठी जागतिक मानक सेट करणे; व्हॉइस प्रोसेसिंग उपकरणे; आरएफ उपाय; स्वतंत्र घटक; एंटरप्राइझ स्टोरेज आणि कम्युनिकेशन सोल्यूशन्स, सुरक्षा तंत्रज्ञान आणि स्केलेबल अँटी-टीamper उत्पादने; इथरनेट सोल्यूशन्स; पॉवर-ओव्हर-इथरनेट आयसी आणि मिडस्पॅन्स; तसेच सानुकूल डिझाइन क्षमता आणि सेवा. Microsemi चे मुख्यालय Aliso Viejo, Calif येथे आहे आणि जगभरात सुमारे 4,800 कर्मचारी आहेत. येथे अधिक जाणून घ्या www.microsemi.com.

Microsemi कोणतीही हमी, प्रतिनिधित्व, किंवा कोणतीही हमी देत ​​नाही यामधील माहिती किंवा त्याची उत्पादने आणि सेवा कोणत्याही विशिष्ट उद्देशासाठी उपयुक्तता, किंवा Microsemi कोणत्याही उत्पादन किंवा सर्किटच्या वापरामुळे उद्भवणारे कोणतेही दायित्व स्वीकारत नाही. येथे विकली जाणारी उत्पादने आणि Microsemi द्वारे विकली जाणारी इतर कोणतीही उत्पादने मर्यादित चाचणीच्या अधीन आहेत आणि मिशन-गंभीर उपकरणे किंवा अनुप्रयोगांच्या संयोगाने वापरली जाऊ नयेत. कोणतीही कार्यप्रदर्शन वैशिष्ट्ये विश्वासार्ह असल्याचे मानले जाते परंतु ते सत्यापित केले जात नाही आणि खरेदीदाराने उत्पादनांचे सर्व कार्यप्रदर्शन आणि इतर चाचणी आयोजित करणे आणि पूर्ण करणे आवश्यक आहे, एकट्याने आणि कोणत्याही अंतिम उत्पादनांसह, किंवा स्थापित केले पाहिजे. खरेदीदार मायक्रोसेमी द्वारे प्रदान केलेल्या कोणत्याही डेटा आणि कार्यप्रदर्शन वैशिष्ट्यांवर किंवा पॅरामीटर्सवर अवलंबून राहू नये. कोणत्याही उत्पादनांची योग्यता स्वतंत्रपणे निर्धारित करणे आणि त्याची चाचणी आणि पडताळणी करणे ही खरेदीदाराची जबाबदारी आहे. Microsemi द्वारे प्रदान केलेली माहिती "जशी आहे, कुठे आहे" आणि सर्व दोषांसह प्रदान केली आहे आणि अशा माहितीशी संबंधित संपूर्ण जोखीम पूर्णपणे खरेदीदारावर आहे. मायक्रोसेमी कोणत्याही पक्षाला कोणतेही पेटंट अधिकार, परवाने किंवा इतर कोणतेही IP अधिकार, स्पष्टपणे किंवा अप्रत्यक्षपणे मंजूर करत नाही, मग ते अशा माहितीच्या संदर्भात किंवा अशा माहितीद्वारे वर्णन केलेल्या कोणत्याही गोष्टीबाबत. या दस्तऐवजात प्रदान केलेली माहिती मायक्रोसेमीच्या मालकीची आहे आणि या दस्तऐवजातील माहितीमध्ये किंवा कोणत्याही उत्पादन आणि सेवांमध्ये कोणत्याही वेळी सूचना न देता कोणतेही बदल करण्याचा अधिकार मायक्रोसेमी राखून ठेवते.

कागदपत्रे / संसाधने

Microsemi SmartFusion2 SoC FPGA कोड SPI फ्लॅश पासून DDR मेमरी पर्यंत छाया [pdf] मालकाचे मॅन्युअल
SmartFusion2 SoC FPGA कोड SPI Flash वरून DDR मेमरी, SmartFusion2 SoC, FPGA कोड SPI फ्लॅश वरून DDR मेमरी, फ्लॅश वरून DDR मेमरी पर्यंत सावली

संदर्भ

संबंधित पोस्ट

एक टिप्पणी द्या

तुमचा ईमेल पत्ता प्रकाशित केला जाणार नाही. आवश्यक फील्ड चिन्हांकित आहेत *