Microsemi SmartFusion2 SoC FPGA Code Shadowing 從 SPI 閃存到 DDR 存儲器用戶手冊

此演示設計展示了 SmartFusion2 SoC FPGA 器件功能，用於從串行外設接口 (SPI) 閃存器件到雙倍數據速率 (DDR) 同步動態隨機存取存儲器 (SDRAM) 的代碼映射以及從 DDR SDRAM 執行代碼。
圖 1 顯示了從 SPI 閃存設備到 DDR 存儲器的代碼映射的頂層框圖。

圖 1 • 頂層框圖

代碼隱藏是一種引導方法，用於從外部更快的易失性存儲器 (DRAM) 運行映像。是將代碼從非易失性存儲器複製到易失性存儲器執行的過程。

當與處理器關聯的非易失性存儲器不支持隨機訪問代碼以進行就地執行，或者非易失性隨機存取存儲器不足時，需要代碼陰影。在性能關鍵型應用程序中，執行速度可以通過代碼隱藏來提高，其中代碼被複製到更高吞吐量的 RAM 以加快執行速度。

單數據速率 (SDR)/DDR SDRAM 存儲器用於具有大型應用程序可執行映像並需要更高性能的應用程序。通常，大型可執行映像存儲在非易失性存儲器中，例如 NAND 閃存或 SPI 閃存，並在上電時復製到易失性存儲器中，例如 SDR/DDR SDRAM 存儲器以供執行。

SmartFusion2 SoC FPGA 設備在單個芯片上集成了第四代基於閃存的 FPGA 結構、ARM® Cortex®-M3 處理器和高性能通信接口。 SmartFusion2 SoC FPGA 器件中的高速內存控制器用於連接外部 DDR2/DDR3/LPDDR 內存。 DDR2/DDR3 內存的最高運行速度為 333 MHz。 Cortex-M3 處理器可以通過微控制器子系統 (MSS) DDR (MDDR) 直接運行來自外部 DDR 存儲器的指令。 FPGA 緩存控制器和 MSS DDR 橋處理數據流以獲得更好的性能。

設計要求
表 1 顯示了此演示的設計要求。

表 1 • 設計要求

設計要求	描述
硬體需求
SmartFusion2 高級開發套件： • 12 伏適配器 • FlashPro5 • USB A 轉 Mini – B USB 數據線	修訂版 A 或更高版本
台式機或筆記本電腦	Windows XP SP2 操作系統 – 32 位/64 位 Windows 7 操作系統 – 32 位/64 位
軟體要求
Libero® 片上系統 (SoC)	v11.7
FlashPro 編程軟件	v11.7
軟件控制台	v3.4 SP1*
電腦驅動程式	USB 到 UART 驅動程序
Microsoft .NET Framework 4 客戶端用於啟動演示 GUI	_
*筆記：* 本教程使用 SoftConsole v3.4 SP1。要使用 SoftConsole v4.0，請參閱 TU0546：軟件控制台* v4.0 和 Libero SoC v11.7 教程.

演示設計
介紹
演示設計 files 可從 Micro semi 中的以下路徑下載 web地點：
http://soc.microsemi.com/download/rsc/?f=m2s_dg0386_liberov11p7_df

演示設計 file包括：

Libero SoC項目
STAPL編程 files

GUI 可執行文件
Samp應用程序圖像

鏈接器腳本
內存配置 files

自述文件.txt file

參見 readme.txt file 在設計中提供 files 代表完整的目錄結構。

描述
此演示設計實施代碼隱藏技術以從 DDR 內存引導應用程序映像。該設計還通過 SmartFusion2 SoC FPGA 多模式通用異步/同步接收器/發送器 (MMUART) 提供主機接口，以將目標應用程序可執行映像加載到連接到 MSS SPI0 接口的 SPI 閃存中。
代碼隱藏通過以下兩種方法實現：

多頭tag使用 Cortex-M3 處理器的 e 啟動過程方法

使用 FPGA 架構的硬件啟動引擎方法

多Stage 啟動過程方法
應用程序映像在以下兩個啟動時從外部 DDR 存儲器運行tages:

Cortex-M3 處理器從嵌入式非易失性存儲器 (eNVM) 啟動軟啟動加載程序，該程序執行從 SPI 閃存設備到 DDR 存儲器的代碼映像傳輸。
Cortex-M3 處理器從 DDR 內存啟動應用程序映像。

該設計實現了一個引導加載程序，用於將目標應用程序可執行映像從 SPI 閃存設備加載到 DDR 存儲器以供執行。從eNVM 運行的bootloader 程序在目標應用程序映像被複製到DDR 內存後跳轉到存儲在DDR 內存中的目標應用程序。
圖 2 顯示了演示設計的詳細框圖。

圖 2 • 代碼陰影 – Multi Stage 引導過程演示框圖

MDDR 配置為 DDR3 以 320 MHz 運行。第 3 頁的“附錄：DDR22 配置”顯示了 DDR3 配置設置。 DDR 在執行主要應用程序代碼之前配置。

引導程式
引導加載程序執行以下操作：

將目標應用程序映像從 SPI 閃存複製到 DDR 存儲器。
通過配置 DDR_CR 系統寄存器將 DDR 內存起始地址從 0xA0000000 重新映射到 0x00000000。
根據目標應用程序初始化 Cortex-M3 處理器堆棧指針。目標應用程序向量表的第一個位置包含堆棧指針值。目標應用程序的向量表從地址 0x00000000 開始可用。
加載程序計數器 (PC) 以重置目標應用程序的處理程序，以從 DDR 內存運行目標應用程序映像。目標應用程序的複位處理程序在地址 0x00000004 處的向量表中可用。
圖 3 顯示了演示設計。
圖 3 • Multi-S 的設計流程tage 啟動過程方法

硬件引導引擎方法
在這種方法中，Cortex-M3 直接從外部 DDR 存儲器啟動目標應用程序映像。在釋放 Cortex-M3 處理器復位之前，硬件引導引擎將應用程序映像從 SPI 閃存設備複製到 DDR 內存。釋放復位後，Cortex-M3 處理器直接從 DDR 內存啟動。這種方法比 multi-s 需要更少的啟動時間tage 引導過程，因為它避免了多次引導tages 並在更短的時間內將應用程序映像複製到 DDR 內存。

該演示設計在 FPGA 架構中實現引導引擎邏輯，將目標應用程序可執行映像從 SPI 閃存複製到 DDR 存儲器以供執行。該設計還實現了 SPI 閃存加載程序，它可以由 Cortex-M3 處理器執行，使用 SmartFusion2 SoC FPGA MMUART_0 上提供的主機接口將目標應用程序可執行映像加載到 SPI 閃存設備中。 SmartFusion1 高級開發套件上的 DIP 開關 2 可用於選擇是對 SPI 閃存設備進行編程還是從 DDR 存儲器執行代碼。

如果可執行目標應用程序在 SPI 閃存設備中可用，則在設備上電時啟動從 SPI 閃存設備到 DDR 存儲器的代碼映射。引導引擎初始化 MDDR，將 Image 從 SPI 閃存設備複製到 DDR 內存，並通過保持 Cortex-M0 處理器復位將 DDR 內存空間重新映射到 00000000x3。引導引擎釋放 Cortex-M3 復位後，Cortex-M3 從 DDR 內存執行目標應用程序。

FIC_0 配置為從模式以從 FPGA 架構 AHB 主設備訪問 MSS SPI_0。啟用 MDDR AXI 接口 (DDR_FIC) 以從 FPGA 架構 AXI 主控器訪問 DDR 存儲器。

圖 4 顯示了演示設計的詳細框圖。
圖 4 • 代碼跟踪 – 硬件引導引擎演示框圖

引導引擎
這是將應用映像從 SPI 閃存設備複製到 DDR 存儲器的代碼投影演示的主要部分。引導引擎執行以下操作：

通過將 Cortex-M3 處理器保持在重置狀態來初始化 MDDR 以訪問 320 MHz 的 DDR3。
通過 MDDR AXI 接口使用 FPGA 架構中的 AXI 主控將目標應用程序映像從 SPI 閃存設備複製到 DDR 存儲器。
通過寫入 DDR_CR 系統寄存器將 DDR 內存起始地址從 0xA0000000 重新映射到 0x00000000。

釋放復位到 Cortex-M3 處理器以從 DDR 內存引導。

圖 5 顯示了演示設計流程。
圖 5 • 頂層框圖

圖 6 • 硬件引導引擎方法的設計流程

為 DDR 內存創建目標應用程序映像
運行演示需要可從 DDR 內存執行的映像。使用“production-execute-in-place-externalDDR.ld”鏈接器描述 file 包含在設計中 files 構建應用程序映像。鏈接器描述 file 將 DDR 內存起始地址定義為 0x00000000，因為引導加載程序/引導引擎執行 DDR 內存從 0xA0000000 到 0x00000000 的重新映射。鏈接器腳本在內存中創建一個包含指令、數據和 BSS 段的應用程序映像，其起始地址為 0x00000000。一個簡單的發光二極管 (LED) 閃爍、定時器和基於開關的中斷生成應用程序圖像 file 為這個演示提供。

SPI 閃存加載器
SPI 閃存加載器用於通過 MMUART_0 接口從主機 PC 加載帶有可執行目標應用程序映像的板載 SPI 閃存。 Cortex-M3 處理器為來自 MMUART_0 接口的數據做一個緩衝區，並啟動外圍 DMA (PDMA) 將緩衝的數據通過 MSS_SPI0 寫入 SPI 閃存。

運行演示
該演示展示瞭如何在 SPI 閃存中加載應用程序映像並從外部 DDR 存儲器執行該應用程序映像。它提供了一個前amp應用程序圖像“sample_image_DDR3.bin”。此圖顯示了串行控制台上的歡迎消息和定時器中斷消息，並使 SmartFusion1 高級開發套件上的 LED8 到 LED2 閃爍。要在串行控制台上查看 GPIO 中斷消息，請按 SW2 或 SW3 開關。

設置演示設計
以下步驟描述瞭如何設置 SmartFusion2 高級開發套件板的演示：

使用 USB A 轉 mini-B 電纜將主機 PC 連接到 J33 連接器。自動檢測 USB 到 UART 橋接驅動程序。驗證是否在設備管理器中進行了檢測，如圖 7 所示。
如果未自動檢測到 USB 驅動程序，請安裝 USB 驅動程序。

對於通過 FTDI 迷你 USB 電纜進行的串行終端通信，請安裝 FTDI D2XX 驅動程序。從以下位置下載驅動程序和安裝指南：
http://www.microsemi.com/soc/documents/CDM_2.08.24_WHQL_Certified.zip.
圖 7 • USB 轉 UART 橋接器驅動程序

連接SmartFusion2 Advanced Development Kit板上的跳線，如表2所示。
警告： 連接跳線時關閉電源開關 SW7。
表 2 • SmartFusion2 高級開發套件跳線設置

跳線	引腳（來自）	引腳（到）	評論
J116、J353、J354、J54	1	2	這些是高級開發套件板的默認跳線設置。確保相應地設置了這些跳線。
J123	2	3	這些是高級開發套件板的默認跳線設置。確保相應地設置了這些跳線。
J124、J121、J32	1	2	JTAG 通過 FTDI 編程
J118，J119	1	2	編程 SPI 閃存

在 SmartFusion2 高級開發套件中，將電源連接到 J42 連接器。
圖 8. 顯示了用於在 SmartFusion3 高級開發套件上運行從 SPI 閃存到 DDR2 演示的代碼映射的電路板設置。
圖 8 • SmartFusion2 高級開發套件設置

SPI 閃存加載程序和代碼跟踪演示 GUI
運行代碼跟踪演示需要 GUI。 SPI 閃存加載器和代碼投影演示 GUI 是一個簡單的圖形用戶界面，它在主機 PC 上運行以對 SPI 閃存進行編程，並在 SmartFusion2 高級開發套件上運行代碼投影演示。 UART 是主機 PC 和 SmartFusion2 高級開發套件之間的通信協議。它還提供串行控制台部分，用於打印通過 UART 接口從應用程序接收到的調試消息。
圖 9. 顯示了 SPI Flash Loader 和 Code Shadowing 演示窗口。
圖 9 • SPI Flash Loader 和 Code Shadowing 演示窗口

GUI 支持以下功能：

編程 SPI 閃存：編程圖像 file 進入 SPI 閃存。
從 SPI 閃存到 DDR 的程序和代碼跟踪：對映像進行編程 file 到 SPI 閃存，將其複製到 DDR 內存，並從 DDR 內存引導映像。
從 SPI 閃存到 SDR 的程序和代碼跟踪：對圖像進行編程 file 到 SPI 閃存，將其複製到 SDR 內存，並從 SDR 內存啟動映像。

Code Shadowing to DDR：複製現有圖像 file 從 SPI 閃存到 DDR 內存，並從 DDR 內存引導映像。
Code Shadowing to SDR：複製現有圖像 file 從 SPI 閃存到 SDR 內存，並從 SDR 內存啟動映像。單擊幫助以獲取有關 GUI 的更多信息。

運行 Multi-S 的演示設計tage 啟動過程方法
以下步驟描述瞭如何運行 multi-s 的演示設計tage 開機過程方法：

打開電源開關 SW7。
使用編程對 SmarFusion2 SoC FPGA 設備進行編程 file 在設計中提供 files (SF2_CodeShadowing_DDR3_DF\編程 Files\MultiStageBoot_meothod\CodeShadowing_top.stp 使用 FlashPro 設計軟件）。
啟動 SPI Flash Loader 和 Code Shadowing Demo GUI 可執行文件 file 在設計中可用 files (SF2_CodeShadowing_DDR3_DF\GUI Executable\SF2_FlashLoader.exe)。

從 COM 端口下拉列表中選擇適當的 COM 端口（USB 串行驅動程序指向的端口）。
單擊“連接”。建立連接後，Connect 變為 Disconnect。
單擊瀏覽選擇前ample 目標可執行映像 file 隨設計提供 files
（SF2_CodeShadowing_DDR3_DF/Samp文件應用圖像/sample_image_DDR3.bin）。
筆記： 生成應用程序圖像 bin file，見《附錄：生成可執行文件 File」第 25 頁。

保持 SPI 閃存的起始地址默認為 0x00000000。
選擇 Program and Code Shadowing from SPI Flash to DDR 選項。
單擊 Start，如圖 10 所示，將可執行映像加載到 SPI 閃存中，並從 DDR 內存中進行代碼映射。
圖 10 • 啟動演示

如果 SmartFusion2 SoC FPGA 器件使用 STAPL 編程 file 其中 MDDR 未配置 DDR 內存，然後顯示錯誤消息，如圖 11 所示。
圖 11 • 錯誤的設備或選項消息
GUI 上的串行控制台部分顯示調試消息並在成功擦除 SPI 閃存後開始對 SPI 閃存進行編程。圖 12 顯示 SPI flash 寫入狀態
圖 12 • 閃存加載
成功編程 SPI 閃存後，SmartFusion2 SoC FPGA 上運行的引導加載程序將應用程序映像從 SPI 閃存複製到 DDR 存儲器並啟動應用程序映像。如果提供的圖像amp選擇 le_image_DDR3.bin，串行控制台顯示歡迎消息、開關中斷和定時器中斷消息，如第 13 頁的圖 18 和第 14 頁的圖 18 所示。SmartFusion1 Advanced Development 上的 LED8 至 LED2 上顯示運行 LED 模式成套工具。

按 SW2 和 SW3 開關可在串行控制台上查看中斷消息。
圖 13 • 從 DDR3 內存運行目標應用程序映像
圖 14 • 串行控制台中的定時器和中斷消息

運行硬件引導引擎方法設計
以下步驟描述瞭如何運行硬件啟動引擎的方法設計：

打開電源開關 SW7。

使用編程對 SmarFusion2 SoC FPGA 設備進行編程 file 在設計中提供 files (SF2_CodeShadowing_DDR3_DF\編程
Files\HWBootEngine_method\CodeShadowing_Fabric.stp 使用 FlashPro 設計軟件）。
要對 SPI 閃存進行編程，請將 DIP 開關 SW5-1 撥到 ON 位置。該選擇使得從 eNVM 引導 Cortex-M3。按 SW6 重置 SmartFusion2 設備。
啟動 SPI Flash Loader 和 Code Shadowing Demo GUI 可執行文件 file 在設計中可用 files (SF2_CodeShadowing_DDR3_DF\GUI Executable\SF2_FlashLoader.exe)。

從 COM 端口下拉列表中選擇適當的 COM 端口（USB 串行驅動程序指向的端口）。
單擊“連接”。建立連接後，Connect 變為 Disconnect。
單擊瀏覽選擇前ample 目標可執行映像 file 隨設計提供 files
（SF2_CodeShadowing_DDR3_DF/Samp文件應用圖像/sample_image_DDR3.bin）。
筆記： 生成應用程序圖像 bin file，見《附錄：生成可執行文件 File」第 25 頁。

在 Code Shadowing Method 中選擇 Hardware Boot Engine 選項。
從選項菜單中選擇 Program SPI Flash 選項。
單擊 Start，如圖 15 所示，將可執行映像加載到 SPI 閃存中。
圖 15 • 啟動演示

GUI 上的串行控制台部分顯示調試消息和 SPI 閃存寫入的狀態，如圖 16 所示。
圖 16 • 閃存加載
成功編程 SPI 閃存後，將 DIP 開關 SW5-1 切換到 OFF 位置。該選擇使得 Cortex-M3 處理器從 DDR 內存啟動。
按 SW6 重置 SmartFusion2 設備。引導引擎將應用程序映像從 SPI 閃存複製到 DDR 內存，並向 Cortex-M3 釋放復位，從而從 DDR 內存引導應用程序映像。如果提供的圖像“sample_image_DDR3.bin”加載到 SPI 閃存，串行控制台顯示歡迎消息、開關中斷（按 SW2 或 SW3）和定時器中斷消息，如圖 17 所示，並且運行 LED 模式顯示在 SmartFusion1 Advanced 上的 LED8 至 LED2 上開發套件。
圖 17 • 從 DDR3 內存運行目標應用程序映像

結論
該演示展示了 SmartFusion2 SoC FPGA 設備與 DDR 存儲器接口的能力，以及通過從 SPI 閃存設備映射代碼來運行 DDR 存儲器中的可執行映像的能力。它還顯示了在 SmartFusion2 設備上實現代碼隱藏的兩種方法。

附錄：DDR3 配置

下圖顯示了 DDR3 配置設置。
圖 18 • 常規 DDR 配置設置

圖 19 • DDR 內存初始化設置

圖 20 • DDR 內存時序設置

附錄：生成可執行文件 File

可執行文件 file 需要對 SPI 閃存進行編程以運行代碼跟踪演示。生成可執行bin file 來自“sample_image_DDR3”軟控制台，執行以下步驟：

使用鏈接描述文件 production-execute-in-place-external DDR 構建 Soft Console 項目。

添加 Soft Console 安裝路徑，例如ample, C:\Microsemi\Libero_v11.7\SoftConsole\Sourcery-G++\bin，到“環境變量”，如圖 21 所示。
圖 21 • 添加軟控制台安裝路徑
雙擊批次 file 垃圾桶-File-Generator.bat 位於：
SoftConsole/CodeShadowing_MSS_CM3/Sample_image_DDR3文件夾，如圖22所示。
圖 22 • 垃圾箱 File 發電機
該斌-File-Generator 創建 sample_image_DDR3.bin file.

修訂歷史

下表顯示了本文檔中每次修訂所做的重要更改。

修訂	變化
修訂版7 （2016 年 XNUMX 月）	更新了 Libero SoC v11.7 軟件版本 (SAR 77816) 的文檔。
修訂版6 （2015 年 XNUMX 月）	更新了 Libero SoC v11.6 軟件版本 (SAR 72424) 的文檔。
修訂版5 （2014 年 XNUMX 月）	更新了 Libero SoC v11.4 軟件版本 (SAR 60592) 的文檔。
修訂版4 （2014 年 XNUMX 月）	更新了 Libero SoC 11.3 軟件版本 (SAR 56851) 的文檔。
修訂版3 （2013 年 XNUMX 月）	更新了 Libero SoC v11.2 軟件版本 (SAR 53019) 的文檔。
修訂版2 （2013 年 XNUMX 月）	更新了 Libero SoC v11.0 軟件版本 (SAR 47552) 的文檔。
修訂版1 （2013 年 XNUMX 月）	更新了 Libero SoC v11.0 beta SP1 軟件版本 (SAR 45068) 的文檔。

產品支援

美高森美 SoC 產品部為其產品提供各種支持服務，包括客戶服務、客戶技術支持中心、 web網站、電子郵件和全球銷售辦事處。本附錄包含有關聯繫 Microsemi SoC 產品組和使用這些支持服務的信息。

客戶服務
聯繫客戶服務以獲得非技術產品支持，例如產品定價、產品升級、更新信息、訂單狀態和授權。

來自北美，請致電 800.262.1060
來自世界其他地方，請致電 650.318.4460
傳真，來自世界任何地方，408.643.6913

客戶技術支持中心
美高森美 SoC 產品部在其客戶技術支持中心配備了技術精湛的工程師，他們可以幫助回答有關美高森美 SoC 產品的硬件、軟件和設計問題。客戶技術支持中心花費大量時間創建應用說明、常見設計週期問題的答案、已知問題的文檔以及各種常見問題解答。因此，在聯繫我們之前，請訪問我們的在線資源。我們很可能已經回答了您的問題。

技術支援

如需 Microsemi SoC 產品支持，請訪問
http://www.microsemi.com/products/fpga-soc/design-support/fpga-soc-support.

Web地點
您可以在 Microsemi SoC 產品組主頁上瀏覽各種技術和非技術信息，網址為 http://www.microsemi.com/products/fpga-soc/fpga-and-soc.

聯繫客戶技術支持中心
技術支持中心擁有高技能的工程師。可以通過電子郵件或通過 Microsemi SoC 產品組聯繫技術支持中心 web地點。

電子郵件
您可以將您的技術問題發送到我們的電子郵件地址，並通過電子郵件、傳真或電話收到回复。此外，如果您有設計問題，您可以通過電子郵件發送您的設計 file接受幫助。我們全天不斷地監控電子郵件帳戶。向我們發送您的請求時，請務必包含您的全名、公司名稱和您的聯繫信息，以便高效地處理您的請求。
技術支持電子郵件地址是 soc_tech@microsemi.com.

我的案例
美高森美 SoC 產品組客戶可以通過轉到“我的案例”在線提交和跟踪技術案例。

美國境外
在美國時區以外需要幫助的客戶可以通過電子郵件聯繫技術支持 (soc_tech@microsemi.com) 或聯繫當地的銷售辦事處。訪問關於我們以獲取銷售辦事處列表和公司聯繫方式。

ITAR 技術支持
有關受國際武器貿易條例 (ITAR) 監管的 RH 和 RT FPGA 的技術支持，請通過以下方式聯繫我們 soc_tech@microsemi.com. 或者，在我的案例中，在 ITAR 下拉列表中選擇是。如需 ITAR 監管的 Microsemi FPGA 的完整列表，請訪問 ITAR web 頁。

美高森美公司總部
一個企業，Aliso Viejo，
CA 92656美國
美國境內：+1 (800)
713-4113 外
美國：+1 949-380-6100
銷售額：+1 949-380-6136
傳真：+1 949-215-4996
電子郵件： sales.support@microsemi.com
© 2016 美高森美公司。
版權所有。 Microsemi 和 Microsemi 徽標是 Microsemi Corporation 的商標。
所有其他商標和服務標記均為其各自所有者的財產。

美高森美公司（納斯達克代碼：MSCC）為通信、國防與安全、航空航天和工業市場提供全面的半導體和系統解決方案組合。產品包括高性能和抗輻射模擬混合信號集成電路、FPGA、SoC 和 ASIC；電源管理產品；計時和同步設備以及精確的時間解決方案，為時間設定了世界標準；語音處理設備；射頻解決方案；分立元件；企業存儲和通信解決方案、安全技術和可擴展的反Tamp呃產品；以太網解決方案；以太網供電 IC 和中跨；以及定制設計能力和服務。 Microsemi 總部位於加州 Aliso Viejo，在全球擁有約 4,800 名員工。了解更多信息 www.microsemi.com.

Microsemi 對此處包含的信息或其產品和服務對任何特定目的的適用性不作任何保證、陳述或保證，Microsemi 也不承擔因應用或使用任何產品或電路而產生的任何責任。在此銷售的產品和 Microsemi 銷售的任何其他產品都經過了有限的測試，不應與任務關鍵型設備或應用程序一起使用。任何性能規格都被認為是可靠的，但未經驗證，買方必須單獨、與任何最終產品一起或安裝在任何最終產品中進行並完成產品的所有性能和其他測試。買方不得依賴 Microsemi 提供的任何數據和性能規格或參數。買方有責任獨立確定任何產品的適用性並對其進行測試和驗證。 Microsemi 在此提供的信息是“按原樣、在哪裡”提供的，並且存在所有錯誤，與此類信息相關的全部風險完全由買方承擔。 Microsemi 沒有明確或暗示地向任何一方授予任何專利權、許可或任何其他知識產權，無論是關於此類信息本身還是此類信息所描述的任何內容。本文檔中提供的信息是 Microsemi 的專有信息，Microsemi 保留隨時對本文檔中的信息或任何產品和服務進行任何更改的權利，恕不另行通知。

文件/資源

從 SPI 閃存到 DDR 存儲器的 Microsemi SmartFusion2 SoC FPGA 代碼投影 [pdf] 使用者手冊
從 SPI 閃存到 DDR 存儲器的 SmartFusion2 SoC FPGA 代碼映射，SmartFusion2 SoC，從 SPI 閃存到 DDR 存儲器的 FPGA 代碼映射，閃存到 DDR 存儲器

參考

使用者手冊

從 SPI 閃存到 DDR 存儲器的 Microsemi SmartFusion2 SoC FPGA 代碼投影

前言

SmartFusion2 SoC FPGA – 從 SPI 閃存到 DDR 存儲器的代碼投影

介紹