مطالب پنهان کردن
1 Shadowing کد FPGA Microsemi SmartFusion2 SoC از SPI Flash به حافظه DDR
2 پیشگفتار
3 SmartFusion2 SoC FPGA - سایه کد از SPI Flash به حافظه DDR
3.1 مقدمه
4 پیوست: تنظیمات DDR3
5 ضمیمه: Generating Executable Bin File
6 تاریخچه تجدید نظر
7 پشتیبانی محصول
7.1 پشتیبانی فنی
8 اسناد / منابع
8.1 مراجع
9 پست های مرتبط

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-logo

Shadowing کد FPGA Microsemi SmartFusion2 SoC از SPI Flash به حافظه DDR

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-product-iamge

پیشگفتار

هدف
این نسخه ی نمایشی برای دستگاه های آرایه گیت قابل برنامه ریزی میدانی (FPGA) سیستم روی تراشه (SoC) SmartFusion®2 است. دستورالعمل هایی در مورد نحوه استفاده از طرح مرجع مربوطه ارائه می دهد.

مخاطب مورد نظر
این راهنمای نسخه ی نمایشی برای موارد زیر در نظر گرفته شده است:

  • طراحان FPGA
  • طراحان جاسازی شده
  • طراحان در سطح سیستم

مراجع
موارد زیر را ببینید web صفحه فهرست کامل و به‌روز از اسناد دستگاه SmartFusion2:
http://www.microsemi.com/products/fpga-soc/soc-fpga/smartfusion2#documentation

اسناد زیر در این راهنمای آزمایشی ذکر شده است.

  • UG0331: راهنمای کاربر زیرسیستم میکروکنترلر SmartFusion2
  • راهنمای کاربر SmartFusion2 System Builder

SmartFusion2 SoC FPGA - سایه کد از SPI Flash به حافظه DDR

مقدمه

این طرح نمایشی قابلیت های دستگاه SmartFusion2 SoC FPGA را برای سایه زدن کد از دستگاه حافظه فلش رابط محیطی سریال (SPI) به حافظه دسترسی تصادفی دینامیکی همزمان (SDRAM) دو برابر نرخ داده (DDR) و اجرای کد از DDR SDRAM نشان می دهد.
شکل 1 بلوک دیاگرام سطح بالا را برای سایه زدن کد از دستگاه فلش SPI به حافظه DDR نشان می دهد.

شکل 1 • نمودار بلوک سطح بالا

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-01

سایه کد یک روش بوت است که برای اجرای یک تصویر از حافظه های خارجی، سریعتر و فرار (DRAM) استفاده می شود. این فرآیند کپی کردن کد از حافظه غیر فرار به حافظه فرار برای اجرا است.

زمانی که حافظه غیر فرار مرتبط با پردازنده از دسترسی تصادفی به کد برای اجرای در محل پشتیبانی نمی کند، یا حافظه دسترسی تصادفی غیر فرار کافی وجود ندارد، سایه کد مورد نیاز است. در برنامه‌های کاربردی حیاتی، سرعت اجرا را می‌توان با سایه‌گذاری کد بهبود داد، جایی که کد برای اجرای سریع‌تر در RAM با توان بالاتر کپی می‌شود.

حافظه های تک نرخ داده (SDR)/DDR SDRAM در برنامه هایی استفاده می شوند که تصویر اجرایی برنامه بزرگی دارند و به کارایی بالاتری نیاز دارند. به طور معمول، تصاویر اجرایی بزرگ در حافظه غیر فرار، مانند فلش NAND یا فلش SPI ذخیره می شوند و در هنگام روشن شدن برای اجرا در حافظه فرار مانند حافظه SDR/DDR SDRAM کپی می شوند.

دستگاه های FPGA SoC SmartFusion2 نسل چهارم پارچه FPGA مبتنی بر فلش، یک پردازنده ARM® Cortex®-M3 و رابط های ارتباطی با کارایی بالا را روی یک تراشه واحد یکپارچه می کنند. کنترل‌کننده‌های حافظه با سرعت بالا در دستگاه‌های SmartFusion2 SoC FPGA برای ارتباط با حافظه‌های خارجی DDR2/DDR3/LPDDR استفاده می‌شوند. حافظه های DDR2/DDR3 می توانند با حداکثر سرعت 333 مگاهرتز کار کنند. پردازنده Cortex-M3 می تواند مستقیماً دستورالعمل ها را از حافظه DDR خارجی از طریق زیرسیستم میکروکنترلر (MSS) DDR (MDDR) اجرا کند. کنترلر کش FPGA و پل MSS DDR جریان داده را برای عملکرد بهتر مدیریت می کنند.

طراحی الزامات
جدول 1 الزامات طراحی این دمو را نشان می دهد.

جدول 1 • الزامات طراحی

الزامات طراحی توضیحات
الزامات سخت افزاری
کیت توسعه پیشرفته SmartFusion2:
• آداپتور 12 ولت
• FlashPro5
• کابل USB A به Mini – B		 Rev A یا بالاتر
دسکتاپ یا لپ تاپ سیستم عامل Windows XP SP2 – 32 بیت/64 بیت سیستم عامل ویندوز 7 – 32 بیت/64 بیت
نرم افزار مورد نیاز
Libero® System-on-Chip (SoC) نسخه 11.7
نرم افزار برنامه نویسی FlashPro نسخه 11.7
SoftConsole نسخه 3.4 SP1*
درایورهای کامپیوتر درایورهای USB به UART
کلاینت Microsoft .NET Framework 4 برای راه اندازی رابط کاربری گرافیکی نسخه ی نمایشی _
توجه: *برای این آموزش از SoftConsole v3.4 SP1 استفاده شده است. برای استفاده از SoftConsole v4.0، به بخش مراجعه کنید TU0546: SoftConsole آموزش نسخه 4.0 و Libero SoC v11.7.

طراحی نسخه ی نمایشی
مقدمه
طراحی نسخه ی نمایشی files از مسیر زیر در Micro Semi برای دانلود موجود است webسایت:
http://soc.microsemi.com/download/rsc/?f=m2s_dg0386_liberov11p7_df

طراحی نسخه ی نمایشی files عبارتند از:

  • پروژه Libero SoC
  • برنامه نویسی STAPL files
  • رابط کاربری گرافیکی قابل اجرا
  • Sampتصاویر برنامه
  • اسکریپت های پیوند دهنده
  • پیکربندی DDR files
  • Readme.txt file

readme.txt را ببینید file در طراحی ارائه شده است files برای ساختار دایرکتوری کامل.

توضیحات
این طرح نمایشی تکنیک سایه کد را برای بوت کردن تصویر برنامه از حافظه DDR پیاده سازی می کند. این طراحی همچنین رابط میزبان را روی گیرنده/فرستنده ناهمزمان/همزمان جهانی چند حالته SmartFusion2 SoC FPGA (MMUART) برای بارگذاری تصویر اجرایی برنامه مورد نظر در فلش SPI متصل به رابط MSS SPI0 ارائه می‌کند.
سایه زدن کد به دو روش زیر پیاده سازی می شود:

  1. چند سtagروش فرآیند بوت با استفاده از پردازنده Cortex-M3
  2. روش موتور بوت سخت افزاری با استفاده از پارچه FPGA

Multi-Stagروش فرآیند بوت
تصویر برنامه از حافظه های DDR خارجی در دو بوت زیر اجرا می شودtages:

  • پردازنده Cortex-M3 بوت لودر نرم افزاری را از حافظه غیر فرار تعبیه شده (eNVM) بوت می کند که انتقال تصویر کد را از دستگاه فلش SPI به حافظه DDR انجام می دهد.
  • پردازنده Cortex-M3 تصویر برنامه را از حافظه DDR بوت می کند.

این طرح یک برنامه بوت لودر را پیاده سازی می کند تا تصویر اجرایی برنامه مورد نظر را از دستگاه فلش SPI به حافظه DDR برای اجرا بارگذاری کند. برنامه بوت لودر که از eNVM اجرا می شود، پس از کپی شدن تصویر برنامه مورد نظر در حافظه DDR به برنامه هدف ذخیره شده در حافظه DDR می پرد.
شکل 2 بلوک دیاگرام دقیق طرح دمو را نشان می دهد.

شکل 2 • سایه کد – Multi Stagدیاگرام بلوک آزمایشی فرآیند بوت

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-02

MDDR برای DDR3 پیکربندی شده است تا در فرکانس 320 مگاهرتز کار کند. "ضمیمه: تنظیمات DDR3" در صفحه 22 تنظیمات پیکربندی DDR3 را نشان می دهد. DDR قبل از اجرای کد برنامه اصلی پیکربندی می شود.

بوت لودر
بوت لودر عملیات زیر را انجام می دهد:

  1. کپی کردن تصویر برنامه مورد نظر از حافظه فلش SPI به حافظه DDR.
  2. نگاشت مجدد آدرس شروع حافظه DDR از 0xA0000000 به 0x00000000 با پیکربندی ثبت سیستم DDR_CR.
  3. راه اندازی نشانگر پشته پردازنده Cortex-M3 مطابق با برنامه مورد نظر. اولین مکان جدول برداری برنامه هدف حاوی مقدار نشانگر پشته است. جدول برداری برنامه هدف از آدرس 0x00000000 شروع می شود.
  4. بارگیری شمارنده برنامه (PC) برای بازنشانی کنترلر برنامه هدف برای اجرای تصویر برنامه هدف از حافظه DDR. کنترل کننده بازنشانی برنامه هدف در جدول برداری در آدرس 0x00000004 موجود است.
    شکل 3 طرح دمو را نشان می دهد.
    شکل 3 • جریان طراحی برای Multi-Stagروش فرآیند بوت
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-03

روش موتور بوت سخت افزاری
در این روش، Cortex-M3 مستقیماً تصویر برنامه مورد نظر را از حافظه های DDR خارجی بوت می کند. موتور راه‌اندازی سخت‌افزار، تصویر برنامه را از دستگاه فلش SPI در حافظه DDR کپی می‌کند، قبل از اینکه بازنشانی پردازنده Cortex-M3 را آزاد کند. پس از انتشار ریست، پردازنده Cortex-M3 مستقیماً از حافظه DDR بوت می شود. این روش به زمان بوت آپ کمتری نسبت به چند ثانیه نیاز داردtagفرآیند بوت e زیرا از بوت های متعدد جلوگیری می کندtages و تصویر برنامه را در زمان کمتری در حافظه DDR کپی می کند.

این طرح نمایشی منطق موتور بوت را در پارچه FPGA پیاده سازی می کند تا تصویر اجرایی برنامه مورد نظر را از فلش SPI در حافظه DDR برای اجرا کپی کند. این طرح همچنین بارگذار فلش SPI را اجرا می کند که می تواند توسط پردازنده Cortex-M3 برای بارگذاری تصویر اجرایی برنامه مورد نظر در دستگاه فلش SPI با استفاده از رابط میزبان ارائه شده روی SmartFusion2 SoC FPGA MMUART_0 اجرا شود. سوئیچ DIP1 در کیت توسعه پیشرفته SmartFusion2 می تواند برای انتخاب برنامه ریزی دستگاه فلش SPI یا اجرای کد از حافظه DDR استفاده شود.

اگر برنامه هدف قابل اجرا در دستگاه فلش SPI موجود باشد، سایه کد از دستگاه فلش SPI به حافظه DDR با روشن کردن دستگاه شروع می شود. موتور بوت MDDR را مقداردهی اولیه می کند، تصویر را از دستگاه فلش SPI در حافظه DDR کپی می کند و با تنظیم مجدد پردازنده Cortex-M0 فضای حافظه DDR را به 00000000x3 تغییر می دهد. پس از اینکه موتور بوت، تنظیم مجدد Cortex-M3 را آزاد کرد، Cortex-M3 برنامه مورد نظر را از حافظه DDR اجرا می کند.

FIC_0 در حالت Slave برای دسترسی به MSS SPI_0 از FPGA فابریک AHB master پیکربندی شده است. رابط MDDR AXI (DDR_FIC) برای دسترسی به حافظه DDR از FPGA فابریک AXI master فعال است.

شکل 4 بلوک دیاگرام دقیق طرح دمو را نشان می دهد.
شکل 4 • سایه کد – دیاگرام بلوک آزمایشی موتور بوت سخت افزار

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-04

موتور بوت
این بخش عمده ای از دموی سایه کد است که تصویر برنامه را از دستگاه فلش SPI به حافظه DDR کپی می کند. موتور بوت عملیات زیر را انجام می دهد:

  1. راه اندازی MDDR برای دسترسی به DDR3 در 320 مگاهرتز با تنظیم مجدد پردازنده Cortex-M3.
  2. کپی تصویر برنامه مورد نظر از دستگاه حافظه فلش SPI به حافظه DDR با استفاده از AXI master در پارچه FPGA از طریق رابط MDDR AXI.
  3. نگاشت مجدد آدرس شروع حافظه DDR از 0xA0000000 به 0x00000000 با نوشتن در رجیستر سیستم DDR_CR.
  4. بازنشانی به پردازنده Cortex-M3 برای بوت شدن از حافظه DDR.

شکل 5 جریان طراحی دمو را نشان می دهد.
شکل 5 • نمودار بلوک سطح بالا

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-05

شکل 6 • جریان طراحی برای روش موتور بوت سخت افزاری

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-06

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-07

ایجاد تصویر برنامه هدف برای حافظه DDR
برای اجرای دمو، تصویری که بتوان از حافظه DDR اجرا کرد لازم است. از توضیح پیوند دهنده «production-execute-in-place-externalDDR.ld» استفاده کنید file که در طرح گنجانده شده است files برای ساخت تصویر برنامه. توضیحات پیوند دهنده file آدرس شروع حافظه DDR را 0x00000000 تعریف می کند زیرا بوت لودر/بوت موتور نقشه برداری مجدد حافظه DDR را از 0xA0000000 تا 0x00000000 انجام می دهد. اسکریپت پیوند دهنده یک تصویر برنامه با دستورالعمل ها، داده ها و بخش های BSS در حافظه ایجاد می کند که آدرس شروع آن 0x00000000 است. یک دیود ساطع نور ساده (LED) چشمک زن، تایمر و تصویر برنامه تولید وقفه مبتنی بر سوئیچ file برای این دمو ارائه شده است.

SPI Flash Loader
بارگذار فلش SPI برای بارگیری حافظه فلش SPI داخلی با تصویر برنامه هدف اجرایی از رایانه میزبان از طریق رابط MMUART_0 پیاده سازی شده است. پردازنده Cortex-M3 یک بافر برای داده هایی که از طریق رابط MMUART_0 می آیند ایجاد می کند و DMA محیطی (PDMA) را برای نوشتن داده های بافر در فلش SPI از طریق MSS_SPI0 راه اندازی می کند.

اجرای نسخه ی نمایشی
دمو نحوه بارگذاری تصویر برنامه در فلش SPI و اجرای آن تصویر برنامه از حافظه های DDR خارجی را نشان می دهد. سابق را فراهم می کندampتصویر برنامه "sample_image_DDR3.bin». این تصویر پیام های خوش آمدگویی و پیام قطع تایمر را در کنسول سریال نشان می دهد و LED1 تا LED8 را در کیت توسعه پیشرفته SmartFusion2 چشمک می زند. برای مشاهده پیام های وقفه GPIO در کنسول سریال، کلید SW2 یا SW3 را فشار دهید.

راه اندازی طرح نمایشی
مراحل زیر نحوه تنظیم دمو برد کیت توسعه پیشرفته SmartFusion2 را شرح می دهد:

  1. کامپیوتر میزبان را با استفاده از کابل USB A به mini-B به رابط J33 متصل کنید. درایورهای پل USB به UART به طور خودکار شناسایی می شوند. همانطور که در شکل 7 نشان داده شده است، بررسی کنید که آیا تشخیص در مدیر دستگاه انجام شده است.
  2. اگر درایورهای USB به طور خودکار شناسایی نشدند، درایور USB را نصب کنید.
  3. برای ارتباط ترمینال سریال از طریق کابل FTDI mini USB، درایور FTDI D2XX را نصب کنید. درایورها و راهنمای نصب را از:
    http://www.microsemi.com/soc/documents/CDM_2.08.24_WHQL_Certified.zip.
    شکل 7 • درایورهای پل USB به UART
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-08
  4. جامپرهای روی برد SmartFusion2 Advanced Development Kit را همانطور که در جدول 2 نشان داده شده است وصل کنید.
    احتیاط: هنگام وصل کردن جامپرها، کلید منبع تغذیه، SW7 را خاموش کنید.
    جدول 2 • SmartFusion2 Advanced Development Kit Jumper Settings
    جامپر پین (از) پین (به) نظرات
    J116، J353، J354، J54 1 2 اینها تنظیمات جامپر پیش فرض Advanced Development Kit Board هستند. مطمئن شوید که این جامپرها بر اساس آن تنظیم شده اند.
    J123 2 3
    J124، J121، J32 1 2 JTAG برنامه نویسی از طریق FTDI
    J118 ، J119 1 2 برنامه نویسی SPI Flash
  5. در کیت توسعه پیشرفته SmartFusion2، منبع تغذیه را به کانکتور J42 وصل کنید.
    شکل 8 تنظیمات برد را برای اجرای سایه کد از فلش SPI به نسخه آزمایشی DDR3 در کیت توسعه پیشرفته SmartFusion2 نشان می دهد.
    شکل 8 • راه اندازی کیت توسعه پیشرفته SmartFusion2
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-09

SPI Flash Loader و کد Shadowing Demo GUI
رابط کاربری گرافیکی برای اجرای نسخه نمایشی سایه کد مورد نیاز است. SPI Flash Loader and Code Shadowing Demo Demo GUI یک رابط کاربری گرافیکی ساده است که روی کامپیوتر میزبان برای برنامه ریزی فلش SPI اجرا می شود و نسخه نمایشی سایه کد را روی کیت توسعه پیشرفته SmartFusion2 اجرا می کند. UART یک پروتکل ارتباطی بین کامپیوتر میزبان و کیت توسعه پیشرفته SmartFusion2 است. همچنین بخش Serial Console را برای چاپ پیام های اشکال زدایی دریافتی از برنامه از طریق رابط UART فراهم می کند.
شکل 9. SPI Flash Loader و Code Shadowing Demo Window را نشان می دهد.
شکل 9 • SPI Flash Loader and Code Shadowing Demo Window

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-10

رابط کاربری گرافیکی از ویژگی های زیر پشتیبانی می کند:

  • Program SPI Flash: تصویر را برنامه ریزی می کند file به فلش SPI
  • برنامه و کد سایه از SPI Flash به DDR: تصویر را برنامه ریزی می کند file در فلش SPI، آن را در حافظه DDR کپی می کند و تصویر را از حافظه DDR بوت می کند.
  • برنامه و کد سایه از SPI Flash به SDR: تصویر را برنامه ریزی می کند file در فلش SPI، آن را در حافظه SDR کپی می کند و تصویر را از حافظه SDR بوت می کند.
  • کد سایه به DDR: تصویر موجود را کپی می کند file از فلش SPI به حافظه DDR و تصویر را از حافظه DDR بوت می کند.
  • کد سایه به SDR: تصویر موجود را کپی می کند file از فلش SPI به حافظه SDR و تصویر را از حافظه SDR بوت می کند. برای اطلاعات بیشتر در مورد رابط کاربری گرافیکی، روی Help کلیک کنید.

اجرای طرح نمایشی برای Multi-Stagروش فرآیند بوت
مراحل زیر نحوه اجرای طرح دمو برای چند ثانیه را شرح می دهدtagروش فرآیند بوت الکترونیکی:

  1. سوئیچ منبع تغذیه، SW7 را روشن کنید.
  2. دستگاه SmarFusion2 SoC FPGA را با برنامه نویسی برنامه ریزی کنید file در طراحی ارائه شده است files (SF2_CodeShadowing_DDR3_DF\Programming Files\MultiStageBoot_meothod\CodeShadowing_top.stp با استفاده از نرم افزار طراحی FlashPro).
  3. فایل اجرایی SPI Flash Loader و Code Shadowing Demo GUI را اجرا کنید file موجود در طرح files (SF2_CodeShadowing_DDR3_DF\GUI Executable\SF2_FlashLoader.exe).
  4. پورت COM مناسب (که درایورهای سریال USB به آن اشاره شده است) را از لیست کشویی COM Port انتخاب کنید.
  5. روی Connect کلیک کنید. پس از برقراری اتصال، Connect به Disconnect تغییر می کند.
  6. برای انتخاب گزینه قبلی، روی Browse کلیک کنیدampتصویر اجرایی را هدف قرار دهید file با طرح ارائه شده است files
    (SF2_CodeShadowing_DDR3_DF/Sampتصاویر/ها برنامهample_image_DDR3.bin).
    توجه: برای تولید سطل تصویر برنامه fileضمیمه: Generating Executable Bin را ببینید File” در صفحه 25.
  7. آدرس شروع حافظه فلش SPI را به صورت پیش فرض روی 0x00000000 نگه دارید.
  8. گزینه Program and Code Shadowing from SPI Flash to DDR را انتخاب کنید.
  9. همانطور که در شکل 10 نشان داده شده است روی Start کلیک کنید تا تصویر اجرایی در فلش SPI و سایه کد از حافظه DDR بارگذاری شود.
    شکل 10 • شروع نسخه ی نمایشی
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-11
  10. اگر دستگاه SmartFusion2 SoC FPGA با STAPL برنامه ریزی شده باشد file که در آن MDDR برای حافظه DDR پیکربندی نشده است، همانطور که در شکل 11 نشان داده شده است، یک پیام خطا نشان می دهد.
    شکل 11 • پیام دستگاه یا گزینه اشتباه
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-12
  11. بخش Serial Console در رابط کاربری گرافیکی پیام های اشکال زدایی را نشان می دهد و با پاک کردن موفقیت آمیز فلش SPI برنامه نویسی فلش SPI را شروع می کند. شکل 12 وضعیت نوشتن فلش SPI را نشان می دهد
    شکل 12 • بارگذاری فلش
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-13
  12. با برنامه نویسی موفقیت آمیز فلش SPI، بوت لودری که روی SmartFusion2 SoC FPGA اجرا می شود، تصویر برنامه را از فلش SPI در حافظه DDR کپی می کند و تصویر برنامه را بوت می کند. اگر تصویر ارائه شده sample_image_DDR3.bin انتخاب شده است، کنسول سریال پیام های خوش آمدگویی، وقفه سوئیچ و پیام های وقفه تایمر را همانطور که در شکل 13 در صفحه 18 و شکل 14 در صفحه 18 نشان داده شده است نشان می دهد. یک الگوی LED در حال اجرا در LED1 تا LED8 در SmartFusion2 Advanced Development نمایش داده می شود. کیت.
  13. سوئیچ های SW2 و SW3 را فشار دهید تا پیام های وقفه را در کنسول سریال ببینید.
    شکل 13 • اجرای تصویر برنامه هدف از حافظه DDR3
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-14شکل 14 • تایمر و پیام های وقفه در کنسول سریال
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-15

اجرای روش طراحی موتور بوت سخت افزاری
مراحل زیر نحوه اجرای طراحی روش موتور بوت سخت افزاری را شرح می دهد:

  1. سوئیچ منبع تغذیه، SW7 را روشن کنید.
  2. دستگاه SmarFusion2 SoC FPGA را با برنامه نویسی برنامه ریزی کنید file در طراحی ارائه شده است files (SF2_CodeShadowing_DDR3_DF\Programming
    Files\HWBootEngine_method\CodeShadowing_Fabric.stp با استفاده از نرم افزار طراحی FlashPro).
  3. برای برنامه ریزی SPI Flash سوئیچ DIP SW5-1 را در وضعیت ON قرار دهید. این انتخاب باعث می شود که Cortex-M3 از eNVM بوت شود. SW6 را فشار دهید تا دستگاه SmartFusion2 ریست شود.
  4. فایل اجرایی SPI Flash Loader و Code Shadowing Demo GUI را اجرا کنید file موجود در طرح files (SF2_CodeShadowing_DDR3_DF\GUI Executable\SF2_FlashLoader.exe).
  5. پورت COM مناسب (که درایورهای سریال USB به آن اشاره شده است) را از لیست کشویی COM Port انتخاب کنید.
  6. روی Connect کلیک کنید. پس از برقراری اتصال، Connect به Disconnect تغییر می کند.
  7. برای انتخاب گزینه قبلی، روی Browse کلیک کنیدampتصویر اجرایی را هدف قرار دهید file با طرح ارائه شده است files
    (SF2_CodeShadowing_DDR3_DF/Sampتصاویر/ها برنامهample_image_DDR3.bin).
    توجه: برای تولید سطل تصویر برنامه fileضمیمه: Generating Executable Bin را ببینید File” در صفحه 25.
  8. گزینه Hardware Boot Engine را در Code Shadowing Method انتخاب کنید.
  9. از منوی Options گزینه Program SPI Flash را انتخاب کنید.
  10. همانطور که در شکل 15 نشان داده شده است روی Start کلیک کنید تا تصویر اجرایی در فلش SPI بارگذاری شود.
    شکل 15 • شروع نسخه ی نمایشی
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-16
  11. همانطور که در شکل 16 نشان داده شده است، بخش Serial Console در رابط کاربری گرافیکی، پیام های اشکال زدایی و وضعیت نوشتن فلش SPI را نشان می دهد.
    شکل 16 • بارگذاری فلش
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-17
  12. پس از برنامه ریزی موفقیت آمیز فلاش SPI، DIP سوئیچ SW5-1 را به حالت OFF تغییر دهید. این انتخاب باعث می شود که پردازنده Cortex-M3 از حافظه DDR بوت شود.
  13. SW6 را فشار دهید تا دستگاه SmartFusion2 ریست شود. موتور بوت تصویر برنامه را از فلش SPI در حافظه DDR کپی می کند و بازنشانی به Cortex-M3 را آزاد می کند، که تصویر برنامه را از حافظه DDR بوت می کند. اگر تصویر ارائه شده “sample_image_DDR3.bin» روی فلش SPI بارگذاری می‌شود، کنسول سریال پیام‌های خوش‌آمدگویی، وقفه سوئیچ (SW2 یا SW3 را فشار دهید) و پیام‌های قطع تایمر را همانطور که در شکل 17 نشان داده شده است نشان می‌دهد و یک الگوی LED در حال اجرا در LED1 تا LED8 در SmartFusion2 Advanced نمایش داده می‌شود. کیت توسعه.
    شکل 17 • اجرای تصویر برنامه هدف از حافظه DDR3
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-18

نتیجه گیری
این دمو توانایی دستگاه SmartFusion2 SoC FPGA را برای رابط با حافظه DDR و اجرای تصویر اجرایی از حافظه DDR با سایه زدن کد از دستگاه فلش مموری SPI نشان می دهد. همچنین دو روش اجرای سایه کد در دستگاه SmartFusion2 را نشان می دهد.

پیوست: تنظیمات DDR3

شکل های زیر تنظیمات پیکربندی DDR3 را نشان می دهد.
شکل 18 • تنظیمات پیکربندی عمومی DDR

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-19

شکل 19 • تنظیمات اولیه سازی حافظه DDR

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-20

شکل 20 • تنظیمات زمان بندی حافظه DDR

Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-21

ضمیمه: Generating Executable Bin File

سطل اجرایی file برای برنامه ریزی فلش SPI برای اجرای نسخه نمایشی سایه کد مورد نیاز است. برای تولید bin اجرایی file از «سampکنسول نرم le_image_DDR3، مراحل زیر را انجام دهید:

  1. پروژه Soft Console را با DDR اسکریپت پیوند دهنده تولید-اجرا-در محل-اکسترنال بسازید.
  2. برای مثال، مسیر نصب Soft Console را اضافه کنیدample، C:\Microsemi\Libero_v11.7\SoftConsole\Sourcery-G++\bin، به 'Environment Variables' همانطور که در شکل 21 نشان داده شده است.
    شکل 21 • افزودن مسیر نصب کنسول نرم
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-22
  3. روی دسته دوبار کلیک کنید file صندوقچه-File-Generator.bat واقع در:
    SoftConsole/CodeShadowing_MSS_CM3/Sampپوشه le_image_DDR3، همانطور که در شکل 22 نشان داده شده است.
    شکل 22 • بن File ژنراتور
    Microsemi-SmartFusion2-SoC-FPGA-Code-Shadowing-from-SPI-Flash-to-DDR-Memory-23
  4. صندوق-Fileژنراتور s را ایجاد می کندample_image_DDR3.bin file.

تاریخچه تجدید نظر

جدول زیر تغییرات مهم ایجاد شده در این سند را برای هر ویرایش نشان می دهد.

تجدید نظر تغییرات
تجدید نظر 7
(مارس 2016)		 سند برای انتشار نرم افزار Libero SoC v11.7 (SAR 77816) به روز شد.
تجدید نظر 6
(اکتبر 2015)		 سند برای انتشار نرم افزار Libero SoC v11.6 (SAR 72424) به روز شد.
تجدید نظر 5
(سپتامبر 2014)		 سند برای انتشار نرم افزار Libero SoC v11.4 (SAR 60592) به روز شد.
تجدید نظر 4
(مه 2014)		 سند برای انتشار نرم افزار Libero SoC 11.3 (SAR 56851) به روز شد.
تجدید نظر 3
(دسامبر 2013)		 سند برای انتشار نرم افزار Libero SoC v11.2 (SAR 53019) به روز شد.
تجدید نظر 2
(مه 2013)		 سند برای انتشار نرم افزار Libero SoC v11.0 (SAR 47552) به روز شد.
تجدید نظر 1
(مارس 2013)		 سند برای انتشار نرم افزار Libero SoC v11.0 beta SP1 (SAR 45068) به روز شد.

پشتیبانی محصول

گروه محصولات Microsemi SoC از محصولات خود با خدمات پشتیبانی مختلف از جمله خدمات مشتری، مرکز پشتیبانی فنی مشتری، پشتیبانی می کند. webسایت، پست الکترونیکی و دفاتر فروش در سراسر جهان. این پیوست حاوی اطلاعاتی در مورد تماس با گروه محصولات Microsemi SoC و استفاده از این خدمات پشتیبانی است.

خدمات مشتری
برای پشتیبانی غیر فنی محصول، مانند قیمت گذاری محصول، ارتقاء محصول، اطلاعات به روز رسانی، وضعیت سفارش و مجوز، با خدمات مشتری تماس بگیرید.

  • از آمریکای شمالی، با 800.262.1060 تماس بگیرید
  • از سایر نقاط جهان با شماره 650.318.4460 تماس بگیرید
  • فکس، از هر کجای دنیا، 408.643.6913

مرکز پشتیبانی فنی مشتریان
گروه محصولات Microsemi SoC مرکز پشتیبانی فنی مشتریان خود را با مهندسین بسیار ماهر تشکیل می دهد که می توانند به سوالات سخت افزاری، نرم افزاری و طراحی شما در مورد محصولات Microsemi SoC پاسخ دهند. مرکز پشتیبانی فنی مشتری زمان زیادی را صرف ایجاد یادداشت های برنامه، پاسخ به سؤالات رایج چرخه طراحی، مستندسازی مسائل شناخته شده و سؤالات متداول مختلف می کند. بنابراین، قبل از تماس با ما، لطفا از منابع آنلاین ما بازدید کنید. به احتمال زیاد ما قبلا به سوالات شما پاسخ داده ایم.

پشتیبانی فنی

برای پشتیبانی از محصولات Microsemi SoC، مراجعه کنید
http://www.microsemi.com/products/fpga-soc/design-support/fpga-soc-support.

Webسایت
شما می توانید انواع اطلاعات فنی و غیر فنی را در صفحه اصلی Microsemi SoC Products Group، در http://www.microsemi.com/products/fpga-soc/fpga-and-soc.

تماس با مرکز پشتیبانی فنی مشتریان
مهندسان بسیار ماهر مرکز پشتیبانی فنی را کار می کنند. با مرکز پشتیبانی فنی می توان از طریق ایمیل یا از طریق گروه محصولات Microsemi SoC تماس گرفت webسایت

ایمیل
شما می توانید سوالات فنی خود را به آدرس ایمیل ما در میان بگذارید و پاسخ ها را از طریق ایمیل، فکس یا تلفن دریافت کنید. همچنین اگر مشکل طراحی دارید می توانید طرح خود را ایمیل کنید fileبرای دریافت کمک. ما دائماً حساب ایمیل را در طول روز نظارت می کنیم. هنگام ارسال درخواست خود برای ما، لطفاً نام کامل، نام شرکت و اطلاعات تماس خود را برای پردازش کارآمد درخواست خود درج کنید.
آدرس ایمیل پشتیبانی فنی است soc_tech@microsemi.com.

موارد من
مشتریان Microsemi SoC Products Group می توانند با مراجعه به My Cases موارد فنی را به صورت آنلاین ارسال و پیگیری کنند.

خارج از آمریکا
مشتریانی که در خارج از مناطق زمانی ایالات متحده نیاز به کمک دارند می توانند از طریق ایمیل با پشتیبانی فنی تماس بگیرند (soc_tech@microsemi.com) یا با یک دفتر فروش محلی تماس بگیرید. برای فهرست های دفتر فروش و تماس های شرکتی، درباره ما دیدن کنید.

پشتیبانی فنی ITAR
برای پشتیبانی فنی در مورد FPGA های RH و RT که توسط مقررات بین المللی ترافیک اسلحه (ITAR) تنظیم می شوند، از طریق ما تماس بگیرید soc_tech@microsemi.com. یا در موارد من، بله را در لیست کشویی ITAR انتخاب کنید. برای لیست کاملی از FPGA های Microsemi تنظیم شده توسط ITAR، از ITAR دیدن کنید web صفحه

دفتر مرکزی شرکت میکروسمی
One Enterprise، Aliso Viejo،
CA 92656 ایالات متحده آمریکا
در ایالات متحده: +1 (800)
713-4113 خارج از
ایالات متحده آمریکا: +1 949-380-6100
فروش: +1 949-380-6136
فکس: +1 949-215-4996
ایمیل: sales.support@microsemi.com
© 2016 Microsemi Corporation.
تمامی حقوق محفوظ است. Microsemi و نشان Microsemi علائم تجاری Microsemi Corporation هستند.
سایر علائم تجاری و علائم خدماتی متعلق به صاحبان مربوطه می باشند.

Microsemi Corporation (Nasdaq: MSCC) مجموعه ای جامع از راه حل های نیمه هادی و سیستمی را برای بازارهای ارتباطات، دفاع و امنیت، هوافضا و صنعتی ارائه می دهد. محصولات شامل مدارهای مجتمع سیگنال مختلط آنالوگ با کارایی بالا و سخت شده با تشعشع، FPGA، SoC و ASIC هستند. محصولات مدیریت انرژی؛ دستگاه‌های زمان‌بندی و همگام‌سازی و راه‌حل‌های دقیق زمان، تعیین استاندارد جهانی برای زمان؛ دستگاه های پردازش صدا؛ راه حل های RF؛ اجزای گسسته؛ راه حل های ذخیره سازی و ارتباطات سازمانی، فناوری های امنیتی و ضد t مقیاس پذیرampمحصولات er; راه حل های اترنت؛ آی‌سی‌ها و میانی‌های برق با اترنت. و همچنین قابلیت ها و خدمات طراحی سفارشی. دفتر مرکزی Microsemi در Aliso Viejo، کالیفرنیا قرار دارد و تقریباً 4,800 کارمند در سراسر جهان دارد. بیشتر بدانید در www.microsemi.com.

Microsemi هیچ ضمانت، نمایندگی یا تضمینی در مورد اطلاعات مندرج در اینجا یا مناسب بودن محصولات و خدمات خود برای اهداف خاص نمی دهد، و همچنین Microsemi هیچ گونه مسئولیتی را که ناشی از کاربرد یا استفاده از هر محصول یا مداری باشد، بر عهده نمی گیرد. محصولات فروخته شده در اینجا و سایر محصولات فروخته شده توسط Microsemi تحت آزمایشات محدودی قرار گرفته اند و نباید در ارتباط با تجهیزات یا برنامه های کاربردی حیاتی استفاده شوند. اعتقاد بر این است که هر گونه مشخصات عملکرد قابل اعتماد است اما تأیید نشده است و خریدار باید تمام عملکرد و سایر آزمایشات محصولات را به تنهایی و همراه با یا نصب در هر محصول نهایی انجام دهد و کامل کند. خریدار نباید به داده ها و مشخصات عملکرد یا پارامترهای ارائه شده توسط Microsemi اعتماد کند. این مسئولیت خریدار است که به طور مستقل مناسب بودن هر محصول را تعیین کند و آن را آزمایش و تأیید کند. اطلاعات ارائه شده توسط Microsemi در این قسمت "همانطور که هست، کجاست" و با تمام ایرادات ارائه شده است و تمام خطرات مربوط به چنین اطلاعاتی کاملاً با خریدار است. Microsemi به هیچ یک از طرفین، به طور صریح یا ضمنی، هیچ گونه حق ثبت اختراع، مجوز، یا هر گونه حق مالکیت IP دیگر، اعم از خود این اطلاعات و یا هر چیزی که در آن اطلاعات توضیح داده شده است، اعطا نمی کند. اطلاعات ارائه شده در این سند متعلق به Microsemi است و Microsemi این حق را برای خود محفوظ می دارد که در هر زمان بدون اطلاع قبلی، هرگونه تغییر در اطلاعات این سند یا هر محصول و خدماتی را اعمال کند.

اسناد / منابع

Shadowing کد FPGA Microsemi SmartFusion2 SoC از SPI Flash به حافظه DDR [pdf] دفترچه راهنما
SmartFusion2 SoC کد FPGA از SPI Flash به DDR Memory، SmartFusion2 SoC، FPGA Code Shadowing از SPI Flash به DDR Memory، Flash to DDR Memory

مراجع

پست های مرتبط

نظر بدهید

آدرس ایمیل شما منتشر نخواهد شد. فیلدهای الزامی مشخص شده اند *