Microsemi SmartFusion2 SoC Stínování kódu FPGA z SPI Flash do DDR paměti

Předmluva

Účel
Tato ukázka je určena pro zařízení SmartFusion®2 system-on-chip (SoC) s programovatelným hradlovým polem (FPGA). Poskytuje pokyny, jak používat odpovídající referenční návrh.

Zamýšlené publikum
Tento demo průvodce je určen pro:

• Návrháři FPGA
• Vestavění návrháři
• Návrháři na systémové úrovni

Reference
Viz následující web stránka pro úplný a aktuální seznam dokumentace zařízení SmartFusion2:
http://www.microsemi.com/products/fpga-soc/soc-fpga/smartfusion2#documentation

V této ukázkové příručce se odkazuje na následující dokumenty.

• UG0331: Uživatelská příručka podsystému mikrokontroléru SmartFusion2
• Uživatelská příručka k nástroji SmartFusion2 System Builder

SmartFusion2 SoC FPGA – stínování kódu z SPI Flash do DDR paměti

Zavedení

Tento ukázkový návrh ukazuje schopnosti zařízení SmartFusion2 SoC FPGA pro stínování kódu ze sériového periferního rozhraní (SPI) flash paměti do synchronní dynamické paměti s náhodným přístupem (SDRAM) s dvojnásobnou přenosovou rychlostí (DDR) a spouštění kódu z DDR SDRAM.
Obrázek 1 ukazuje blokové schéma nejvyšší úrovně pro stínování kódu ze zařízení SPI flash do paměti DDR.

Obrázek 1 • Blokový diagram nejvyšší úrovně

Stínování kódu je metoda zavádění, která se používá ke spuštění obrazu z externích, rychlejších a nestálých pamětí (DRAM). Je to proces kopírování kódu z energeticky nezávislé paměti do energeticky nezávislé paměti pro provedení.

Stínování kódu je vyžadováno, když energeticky nezávislá paměť spojená s procesorem nepodporuje náhodný přístup ke kódu pro provádění na místě nebo je nedostatek energeticky nezávislé paměti s náhodným přístupem. V aplikacích kritických pro výkon lze rychlost provádění zlepšit stínováním kódu, kdy je kód zkopírován do paměti RAM s vyšší propustností pro rychlejší provádění.

Paměti Single Data Rate (SDR)/DDR SDRAM se používají v aplikacích, které mají velký spustitelný obrázek aplikace a vyžadují vyšší výkon. Typicky jsou velké spustitelné obrazy uloženy v energeticky nezávislé paměti, jako je NAND flash nebo SPI flash, a zkopírovány do energeticky závislé paměti, jako je paměť SDR/DDR SDRAM, při zapnutí k provedení.

Zařízení SmartFusion2 SoC FPGA integrují čtvrtou generaci FPGA na bázi flash, procesor ARM® Cortex®-M3 a vysoce výkonná komunikační rozhraní na jediném čipu. Vysokorychlostní paměťové řadiče v zařízeních SmartFusion2 SoC FPGA se používají k propojení s externími paměťmi DDR2/DDR3/LPDDR. Paměti DDR2/DDR3 lze provozovat na maximální rychlosti 333 MHz. Procesor Cortex-M3 může přímo spouštět instrukce z externí paměti DDR přes subsystém mikrořadiče (MSS) DDR (MDDR). Řadič mezipaměti FPGA a most MSS DDR zajišťují tok dat pro lepší výkon.

Design Požadavky
Tabulka 1 ukazuje požadavky na design pro toto demo.

Tabulka 1 • Požadavky na design

Požadavky na design	Popis
Hardwarové požadavky
SmartFusion2 Advanced Development Kit: • 12 V adaptér • FlashPro5 • USB A na Mini – B USB kabel	Rev A nebo novější
Desktop nebo Laptop	Operační systém Windows XP SP2 – 32bitový/64bitový operační systém Windows 7 – 32bitový/64bitový
Softwarové požadavky
Libero® System-on-Chip (SoC)	v11.7
Programovací software FlashPro	v11.7
SoftConsole	v3.4 SP1*
PC ovladače	Ovladače USB na UART
Klient Microsoft .NET Framework 4 pro spuštění demo GUI	_
Poznámka: *Pro tento výukový program se používá SoftConsole v3.4 SP1. Pro použití SoftConsole v4.0 viz TU0546: SoftConsole v4.0 a výukový program Libero SoC v11.7.

Demo design
Zavedení
Demo design files jsou k dispozici ke stažení z následující cesty v Micro semi webmísto:
http://soc.microsemi.com/download/rsc/?f=m2s_dg0386_liberov11p7_df

Demo design files zahrnují:

• Projekt Libero SoC
• Programování STAPL files
• Spustitelný GUI
• Sampobrázky aplikací
• Skripty linkeru
• Konfigurace DDR files
• Readme.txt file

Viz readme.txt file uvedeno v návrhu files pro úplnou strukturu adresářů.

Popis
Tento ukázkový návrh implementuje techniku ​​stínování kódu pro zavedení obrazu aplikace z paměti DDR. Tento design také poskytuje hostitelské rozhraní přes SmartFusion2 SoC FPGA multi-mode univerzální asynchronní/synchronní přijímač/vysílač (MMUART) pro načtení spustitelného obrazu cílové aplikace do SPI flash připojeného k rozhraní MSS SPI0.
Stínování kódu je implementováno následujícími dvěma metodami:

1. Multi-stage metoda procesu spouštění pomocí procesoru Cortex-M3
2. Metoda hardwarového spouštěcího enginu pomocí tkaniny FPGA

Multi-Stage Metoda procesu spouštění
Obraz aplikace se spouští z externích pamětí DDR v následujících dvou spouštěníchtages:

• Procesor Cortex-M3 spouští soft boot loader z vestavěné energeticky nezávislé paměti (eNVM), která provádí přenos obrazu kódu ze zařízení SPI flash do paměti DDR.
• Procesor Cortex-M3 spouští obraz aplikace z paměti DDR.

Tento návrh implementuje zaváděcí program pro načtení spustitelného obrazu cílové aplikace ze zařízení SPI flash do paměti DDR k provedení. Program bootloader spuštěný z eNVM skočí do cílové aplikace uložené v paměti DDR poté, co je obraz cílové aplikace zkopírován do paměti DDR.
Obrázek 2 ukazuje podrobné blokové schéma ukázkového návrhu.

Obrázek 2 • Stínování kódu – Multi Stage Blokový diagram ukázkového procesu spouštění

MDDR je nakonfigurováno pro DDR3 pro provoz na 320 MHz. „Dodatek: Konfigurace DDR3“ na stránce 22 zobrazuje nastavení konfigurace DDR3. DDR je nakonfigurováno před spuštěním hlavního aplikačního kódu.

Bootloader
Bootloader provádí následující operace:

1. Kopírování obrazu cílové aplikace z paměti SPI flash do paměti DDR.
2. Přemapování počáteční adresy paměti DDR z 0xA0000000 na 0x00000000 konfigurací systémového registru DDR_CR.
3. Inicializace ukazatele zásobníku procesoru Cortex-M3 podle cílové aplikace. První umístění cílové tabulky vektorů aplikace obsahuje hodnotu ukazatele zásobníku. Vektorová tabulka cílové aplikace je dostupná od adresy 0x00000000.
4. Načtení programového čítače (PC) pro resetování obslužné rutiny cílové aplikace pro spouštění obrazu cílové aplikace z paměti DDR. Obsluha resetu cílové aplikace je k dispozici ve vektorové tabulce na adrese 0x00000004.
   Obrázek 3 ukazuje ukázkový design.
   Obrázek 3 • Návrhový tok pro Multi-Stage Metoda procesu spouštění
   

Metoda hardwarového spouštěcího motoru
Při této metodě Cortex-M3 přímo nabootuje obraz cílové aplikace z externích pamětí DDR. Hardwarový spouštěcí stroj zkopíruje obraz aplikace ze zařízení SPI flash do paměti DDR před uvolněním resetu procesoru Cortex-M3. Po uvolnění resetu se procesor Cortex-M3 nabootuje přímo z paměti DDR. Tato metoda vyžaduje kratší dobu spouštění než multi-stage proces zavádění, protože se vyhýbá vícenásobnému spouštěnítages a zkopíruje obraz aplikace do paměti DDR za kratší dobu.

Tento ukázkový návrh implementuje logiku bootovacího enginu v FPGA látce pro zkopírování spustitelného obrazu cílové aplikace z SPI flash do paměti DDR pro spuštění. Tento návrh také implementuje SPI flash loader, který může být spuštěn procesorem Cortex-M3 pro načtení spustitelného obrazu cílové aplikace do SPI flash zařízení pomocí poskytnutého hostitelského rozhraní přes SmartFusion2 SoC FPGA MMUART_0. DIP přepínač1 na SmartFusion2 Advanced Development Kit lze použít k výběru, zda programovat SPI flash zařízení nebo spustit kód z paměti DDR.

Pokud je spustitelná cílová aplikace dostupná v zařízení SPI flash, při zapnutí zařízení se spustí stínování kódu ze zařízení SPI flash do paměti DDR. Spouštěcí modul inicializuje MDDR, zkopíruje obrázek ze zařízení SPI flash do paměti DDR a přemapuje paměťový prostor DDR na 0x00000000 tím, že ponechá procesor Cortex-M3 v resetu. Poté, co spouštěcí modul uvolní reset Cortex-M3, Cortex-M3 spustí cílovou aplikaci z paměti DDR.

FIC_0 je nakonfigurován v režimu Slave pro přístup k MSS SPI_0 z FPGA fabric AHB master. Rozhraní MDDR AXI (DDR_FIC) umožňuje přístup k paměti DDR z FPGA fabric AXI master.

Obrázek 4 ukazuje podrobné blokové schéma ukázkového návrhu.
Obrázek 4 • Stínování kódu – blokové schéma ukázkového hardwarového spouštěcího motoru

Spouštěcí motor
Toto je hlavní část ukázky stínování kódu, která kopíruje obraz aplikace ze zařízení SPI flash do paměti DDR. Spouštěcí stroj provádí následující operace:

1. Inicializace MDDR pro přístup k DDR3 na 320 MHz udržováním procesoru Cortex-M3 v resetu.
2. Kopírování cílového aplikačního obrazu z paměťového zařízení SPI flash do paměti DDR pomocí AXI master v FPGA látce přes rozhraní MDDR AXI.
3. Přemapování počáteční adresy paměti DDR z 0xA0000000 na 0x00000000 zápisem do systémového registru DDR_CR.
4. Uvolnění resetu na procesor Cortex-M3 pro zavedení z paměti DDR.

Obrázek 5 ukazuje postup návrhu ukázky.
Obrázek 5 • Blokový diagram nejvyšší úrovně

Obrázek 6 • Postup návrhu pro metodu hardwarového spouštěcího motoru

Vytvoření obrazu cílové aplikace pro paměť DDR
Ke spuštění ukázky je vyžadován obraz, který lze spustit z paměti DDR. Použijte popis linkeru „production-execute-in-place-externalDDR.ld“. file která je součástí návrhu files k vytvoření image aplikace. Popis linkeru file definuje počáteční adresu paměti DDR jako 0x00000000, protože zavaděč/zaváděcí stroj provádí přemapování paměti DDR z 0xA0000000 na 0x00000000. Skript linkeru vytvoří obraz aplikace s instrukcemi, daty a sekcemi BSS v paměti, jejichž počáteční adresa je 0x00000000. Jednoduchá blikající dioda (LED), časovač a obraz aplikace pro generování přerušení na bázi spínače file je k dispozici pro toto demo.

SPI Flash Loader
SPI flash loader je implementován pro načtení integrované SPI flash paměti s obrazem spustitelné cílové aplikace z hostitelského PC přes rozhraní MMUART_0. Procesor Cortex-M3 vytváří vyrovnávací paměť pro data přicházející přes rozhraní MMUART_0 a iniciuje periferní DMA (PDMA), aby zapsala data uložená ve vyrovnávací paměti do SPI flash přes MSS_SPI0.

Spuštění ukázky
Demo ukazuje, jak načíst obraz aplikace do SPI flash a spustit tento obraz aplikace z externích pamětí DDR. Poskytuje exampobrázek aplikace „sample_image_DDR3.bin“. Tento obrázek ukazuje uvítací zprávy a zprávu o přerušení časovače na sériové konzole a bliká LED1 až LED8 na SmartFusion2 Advanced Development Kit. Chcete-li zobrazit zprávy o přerušení GPIO na sériové konzoli, stiskněte přepínač SW2 nebo SW3.

Nastavení demo designu
Následující kroky popisují, jak nastavit demo pro desku SmartFusion2 Advanced Development Kit:

1. Připojte hostitelský počítač ke konektoru J33 pomocí kabelu USB A na mini-B. Ovladače můstku USB na UART jsou detekovány automaticky. Ověřte, zda je detekce provedena ve správci zařízení, jak je znázorněno na obrázku 7.
2. Pokud nejsou ovladače USB rozpoznány automaticky, nainstalujte ovladač USB.
3. Pro sériovou terminálovou komunikaci prostřednictvím kabelu FTDI mini USB nainstalujte ovladač FTDI D2XX. Stáhněte si ovladače a průvodce instalací z:
   http://www.microsemi.com/soc/documents/CDM_2.08.24_WHQL_Certified.zip.
   Obrázek 7 • Ovladače USB to UART Bridge
   
4. Připojte propojky na desce SmartFusion2 Advanced Development Kit, jak je znázorněno v tabulce 2.
   Pozor: Při zapojování propojek vypněte vypínač napájení SW7.
   Tabulka 2 • Nastavení propojky SmartFusion2 Advanced Development Kit

   Skokan	Připnout (od)	Připnout (komu)	Komentáře
   J116, J353, J354, J54	1	2	Toto jsou výchozí nastavení propojek modulu Advanced Development Kit Board. Ujistěte se, že jsou tyto propojky odpovídajícím způsobem nastaveny.
   J123	2	3
   J124, J121, J32	1	2	JTAG programování přes FTDI
   J118, J119	1	2	Programování SPI Flash

5. V sadě SmartFusion2 Advanced Development Kit připojte napájecí zdroj ke konektoru J42.
   Obrázek 8. ukazuje nastavení desky pro spuštění stínování kódu z SPI flash na ukázku DDR3 na SmartFusion2 Advanced Development Kit.
   Obrázek 8 • Nastavení sady SmartFusion2 Advanced Development Kit
   

SPI Flash Loader a Code Shadowing Demo GUI
Ke spuštění ukázky stínování kódu je vyžadováno grafické uživatelské rozhraní. SPI Flash Loader a Code Shadowing Demo GUI je jednoduché grafické uživatelské rozhraní, které běží na hostitelském PC pro programování SPI flash a spouští ukázku stínování kódu na SmartFusion2 Advanced Development Kit. UART je komunikační protokol mezi hostitelským PC a SmartFusion2 Advanced Development Kit. Poskytuje také sekci Serial Console pro tisk ladicích zpráv přijatých z aplikace přes rozhraní UART.
Obrázek 9. ukazuje ukázkové okno SPI Flash Loader a Code Shadowing.
Obrázek 9 • SPI Flash Loader a ukázkové okno Code Shadowing

GUI podporuje následující funkce:

• Program SPI Flash: Programuje obraz file do blesku SPI.
• Program a stínování kódu z SPI Flash na DDR: Programuje obraz file do SPI flash, zkopíruje jej do paměti DDR a spustí obraz z paměti DDR.
• Program a stínování kódu z SPI Flash na SDR: Programuje obraz file do SPI flash, zkopíruje jej do paměti SDR a spustí obraz z paměti SDR.
• Stínování kódu do DDR: Zkopíruje existující obrázek file z SPI flash do paměti DDR a spustí obraz z paměti DDR.
• Stínování kódu do SDR: Zkopíruje existující obrázek file z SPI flash do paměti SDR a zavede obraz z paměti SDR. Klepnutím na Nápověda získáte další informace o GUI.

Spuštění ukázkového návrhu pro Multi-Stage Metoda procesu spouštění
Následující kroky popisují, jak spustit ukázkový návrh pro multi-stage metoda procesu spouštění:

1. Zapněte vypínač napájení SW7.
2. Naprogramujte zařízení SmarFusion2 SoC FPGA pomocí programování file uvedeno v návrhu files (SF2_CodeShadowing_DDR3_DF\Programming Files\MultiStageBoot_meothod\CodeShadowing_top.stp pomocí návrhového softwaru FlashPro).
3. Spusťte spustitelný GUI SPI Flash Loader a Code Shadowing Demo file k dispozici v designu files (SF2_CodeShadowing_DDR3_DF\GUI Executable\SF2_FlashLoader.exe).
4. Z rozevíracího seznamu COM Port vyberte příslušný port COM (na který směřují ovladače USB Serial).
5. Klikněte na Připojit. Po navázání připojení se Connect změní na Disconnect.
6. Klikněte na Procházet a vyberte example cílový spustitelný obrázek file opatřený designem files
   (SF2_CodeShadowing_DDR3_DF/Sample Obrázky/sample_image_DDR3.bin).
   Poznámka: Chcete-li vygenerovat zásobník obrázků aplikace file, viz „Příloha: Generování spustitelného zásobníku File“ na straně 25.
7. Výchozí adresu SPI flash paměti ponechte jako výchozí na 0x00000000.
8. Vyberte možnost Stínování programů a kódu z SPI Flash na DDR.
9. Kliknutím na Start, jak je znázorněno na obrázku 10, načtete spustitelný obraz do SPI flash a stínování kódu z paměti DDR.
   Obrázek 10 • Spuštění ukázky
   
10. Pokud je zařízení SmartFusion2 SoC FPGA naprogramováno pomocí STAPL file ve kterém není MDDR nakonfigurováno pro paměť DDR, zobrazí se chybová zpráva, jak je znázorněno na obrázku 11.
    Obrázek 11 • Zpráva o nesprávném zařízení nebo volbě
    
11. Sekce Serial Console na GUI zobrazuje ladicí zprávy a po úspěšném vymazání SPI flash začne programovat SPI flash. Obrázek 12 ukazuje stav zápisu SPI flash
    Obrázek 12 • Flash Loading
    
12. Po úspěšném naprogramování SPI flash bootloader běžící na SmartFusion2 SoC FPGA zkopíruje obraz aplikace z SPI flash do paměti DDR a spustí obraz aplikace. Pokud poskytnutý obrázek sample_image_DDR3.bin, sériová konzole zobrazuje uvítací zprávy, zprávy o přerušení přepínače a zprávy o přerušení časovače, jak je znázorněno na Obrázku 13 na stránce 18 a Obrázek 14 na stránce 18. Na LED1 až LED8 se na SmartFusion2 Advanced Development zobrazí běžící vzor LED. Kit.
13. Stisknutím přepínačů SW2 a SW3 zobrazíte zprávy o přerušení na sériové konzoli.
    Obrázek 13 • Spuštění obrazu cílové aplikace z paměti DDR3
    Obrázek 14 • Zprávy časovače a přerušení v sériové konzoli
    

Spuštění návrhu metody hardwarového spouštěcího motoru
Následující kroky popisují, jak spustit návrh metody hardwarového spouštěcího modulu:

1. Zapněte vypínač napájení SW7.
2. Naprogramujte zařízení SmarFusion2 SoC FPGA pomocí programování file uvedeno v návrhu files (SF2_CodeShadowing_DDR3_DF\Programming
   Files\HWBootEngine_method\CodeShadowing_Fabric.stp pomocí návrhového softwaru FlashPro).
3. Pro naprogramování SPI Flash přepněte DIP přepínač SW5-1 do polohy ON. Tento výběr umožňuje zavést Cortex-M3 z eNVM. Stisknutím SW6 resetujte zařízení SmartFusion2.
4. Spusťte spustitelný GUI SPI Flash Loader a Code Shadowing Demo file k dispozici v designu files (SF2_CodeShadowing_DDR3_DF\GUI Executable\SF2_FlashLoader.exe).
5. Z rozevíracího seznamu COM Port vyberte příslušný port COM (na který směřují ovladače USB Serial).
6. Klikněte na Připojit. Po navázání připojení se Connect změní na Disconnect.
7. Klikněte na Procházet a vyberte example cílový spustitelný obrázek file opatřený designem files
   (SF2_CodeShadowing_DDR3_DF/Sample Obrázky/sample_image_DDR3.bin).
   Poznámka: Chcete-li vygenerovat zásobník obrázků aplikace file, viz „Příloha: Generování spustitelného zásobníku File“ na straně 25.
8. Vyberte možnost Hardware Boot Engine v metodě stínování kódu.
9. Vyberte možnost Program SPI Flash z nabídky Možnosti.
10. Klepnutím na Start, jak je znázorněno na obrázku 15, načtěte spustitelný obraz do SPI flash.
    Obrázek 15 • Spuštění ukázky
    
11. Sekce Serial Console na GUI zobrazuje ladicí zprávy a stav zápisu SPI flash, jak je znázorněno na obrázku 16.
    Obrázek 16 • Flash Loading
    
12. Po úspěšném naprogramování blesku SPI přepněte přepínač DIP SW5-1 do polohy OFF. Tato volba umožňuje zavést procesor Cortex-M3 z paměti DDR.
13. Stisknutím SW6 resetujte zařízení SmartFusion2. Spouštěcí jádro zkopíruje obraz aplikace z paměti SPI flash do paměti DDR a uvolní reset na Cortex-M3, který zavede obraz aplikace z paměti DDR. Pokud poskytnutý obrázek „sample_image_DDR3.bin” se načte do SPI flash, sériová konzole zobrazí uvítací zprávy, zprávy o přerušení spínače (stiskněte SW2 nebo SW3) a zprávy o přerušení časovače, jak je znázorněno na obrázku 17, a na LED1 až LED8 na SmartFusion2 Advanced se zobrazí běžící vzor LED. Vývojová sada.
    Obrázek 17 • Spuštění obrazu cílové aplikace z paměti DDR3
    

Závěr
Tato ukázka ukazuje schopnost zařízení SmartFusion2 SoC FPGA propojit se s pamětí DDR a spouštět spustitelný obraz z paměti DDR pomocí stínového kódu z paměťového zařízení SPI flash. Ukazuje také dvě metody implementace stínování kódu na zařízení SmartFusion2.

Dodatek: Konfigurace DDR3

Následující obrázky ukazují nastavení konfigurace DDR3.
Obrázek 18 • Obecná nastavení konfigurace DDR

Obrázek 19 • Nastavení inicializace paměti DDR

Obrázek 20 • Nastavení časování paměti DDR

Dodatek: Generování spustitelného zásobníku File

Spustitelný zásobník file je vyžadován k naprogramování SPI flash pro spuštění ukázky stínování kódu. Chcete-li vygenerovat spustitelný zásobník file od „sample_image_DDR3” Soft Console, proveďte následující kroky:

1. Sestavte projekt Soft Console s linker script production-execute-in-place-external DDR.
2. Přidejte instalační cestu Soft Console, napřample, C:\Microsemi\Libero_v11.7\SoftConsole\Sourcery-G++\bin, do 'Proměnné prostředí', jak je znázorněno na obrázku 21.
   Obrázek 21 • Přidání instalační cesty softwarové konzole
   
3. Dvakrát klikněte na dávku file Zásobník-File-Generator.bat se nachází na adrese:
   SoftConsole/CodeShadowing_MSS_CM3/Sampsložka le_image_DDR3, jak je znázorněno na obrázku 22.
   Obrázek 22 • Koš File Generátor
   
4. Koš-File-Generátor vytvoří sample_image_DDR3.bin file.

Historie revizí

Následující tabulka ukazuje důležité změny provedené v tomto dokumentu pro každou revizi.

Revize	Změny
Revize 7 (březen 2016)	Aktualizován dokument pro vydání softwaru Libero SoC v11.7 (SAR 77816).
Revize 6 (říjen 2015)	Aktualizován dokument pro vydání softwaru Libero SoC v11.6 (SAR 72424).
Revize 5 (září 2014)	Aktualizován dokument pro vydání softwaru Libero SoC v11.4 (SAR 60592).
Revize 4 (květen 2014)	Aktualizován dokument pro vydání softwaru Libero SoC 11.3 (SAR 56851).
Revize 3 (prosinec 2013)	Aktualizován dokument pro vydání softwaru Libero SoC v11.2 (SAR 53019).
Revize 2 (květen 2013)	Aktualizován dokument pro vydání softwaru Libero SoC v11.0 (SAR 47552).
Revize 1 (březen 2013)	Aktualizován dokument pro vydání softwaru Libero SoC v11.0 beta SP1 (SAR 45068).

Podpora produktu

Microsemi SoC Products Group podporuje své produkty různými podpůrnými službami, včetně zákaznických služeb, zákaznického centra technické podpory, a webmísto, elektronickou poštu a celosvětové prodejní kanceláře. Tento dodatek obsahuje informace o kontaktování Microsemi SoC Products Group a používání těchto služeb podpory.

Služby zákazníkům
Obraťte se na zákaznický servis pro netechnickou podporu produktu, jako je cena produktu, aktualizace produktu, informace o aktualizaci, stav objednávky a autorizace.

• Ze Severní Ameriky volejte 800.262.1060
• Ze zbytku světa volejte 650.318.4460
• Fax odkudkoli na světě, 408.643.6913 XNUMX XNUMX

Centrum zákaznické technické podpory
Microsemi SoC Products Group zaměstnává své centrum zákaznické technické podpory vysoce kvalifikovanými inženýry, kteří vám mohou pomoci zodpovědět vaše hardwarové, softwarové a konstrukční otázky týkající se produktů Microsemi SoC. Centrum zákaznické technické podpory tráví spoustu času vytvářením poznámek k aplikacím, odpovědí na běžné otázky cyklu návrhu, dokumentace známých problémů a různých často kladených otázek. Než nás tedy budete kontaktovat, navštivte naše online zdroje. Je velmi pravděpodobné, že jsme již zodpověděli vaše otázky.

Technická podpora

Pro podporu produktů Microsemi SoC navštivte
http://www.microsemi.com/products/fpga-soc/design-support/fpga-soc-support.

Webmísto
Na domovské stránce Microsemi SoC Products Group můžete procházet různé technické i netechnické informace na adrese http://www.microsemi.com/products/fpga-soc/fpga-and-soc.

Kontaktování střediska technické podpory zákazníků
Středisko technické podpory zaměstnávají vysoce kvalifikovaní inženýři. Centrum technické podpory lze kontaktovat e-mailem nebo prostřednictvím skupiny produktů Microsemi SoC webmísto.

E-mail
Své technické dotazy můžete sdělit na naši e-mailovou adresu a získat odpovědi zpět e-mailem, faxem nebo telefonicky. Také, pokud máte problémy s návrhem, můžete svůj návrh poslat e-mailem files získat pomoc. E-mailový účet neustále monitorujeme po celý den. Když nám zasíláte svůj požadavek, nezapomeňte uvést své celé jméno, název společnosti a své kontaktní údaje pro efektivní zpracování vaší žádosti.
E-mailová adresa technické podpory je soc_tech@microsemi.com.

Moje případy
Zákazníci Microsemi SoC Products Group mohou předkládat a sledovat technické případy online na stránce Moje případy.

Mimo USA
Zákazníci, kteří potřebují pomoc mimo časová pásma USA, mohou kontaktovat technickou podporu prostřednictvím e-mailu (soc_tech@microsemi.com) nebo kontaktujte místní prodejní kancelář. Navštivte O nás pro seznamy prodejních kanceláří a firemní kontakty.

Technická podpora ITAR
Pro technickou podporu na RH a RT FPGA, které jsou regulovány Mezinárodními předpisy pro obchod se zbraněmi (ITAR), nás kontaktujte prostřednictvím soc_tech@microsemi.com. Případně v rámci My Cases vyberte Yes v rozevíracím seznamu ITAR. Pro úplný seznam ITAR-regulovaných Microsemi FPGA navštivte ITAR web strana.

Sídlo společnosti Microsemi
Jedna Enterprise, Aliso Viejo,
CA 92656 USA
V rámci USA: +1 (800)
713-4113 Mimo
USA: +1 949-380-6100
Prodej: +1 949-380-6136
Fax: +1 949-215-4996
E-mail: sales.support@microsemi.com
© 2016 Microsemi Corporation.
Všechna práva vyhrazena. Microsemi a logo Microsemi jsou ochranné známky společnosti Microsemi Corporation.
Všechny ostatní ochranné známky a servisní známky jsou majetkem příslušných vlastníků.

Microsemi Corporation (Nasdaq: MSCC) nabízí komplexní portfolio polovodičových a systémových řešení pro komunikační, obranné a bezpečnostní, letecké a průmyslové trhy. Produkty zahrnují vysoce výkonné a radiací zesílené analogové integrované obvody se smíšeným signálem, FPGA, SoC a ASIC; produkty pro řízení spotřeby; časovací a synchronizační zařízení a přesná časová řešení, stanovující světový standard pro čas; Zařízení pro zpracování hlasu; RF řešení; diskrétní součásti; podniková úložiště a komunikační řešení, bezpečnostní technologie a škálovatelný anti-tamper produkty; Ethernetová řešení; Integrované obvody Power-over-Ethernet a střední rozpětí; stejně jako možnosti a služby vlastního návrhu. Microsemi má centrálu v Aliso Viejo v Kalifornii a má přibližně 4,800 XNUMX zaměstnanců po celém světě. Více se dozvíte na www.microsemi.com.

Microsemi neposkytuje žádnou záruku, prohlášení ani záruku týkající se informací zde obsažených nebo vhodnosti svých produktů a služeb pro jakýkoli konkrétní účel, ani nepřebírá žádnou odpovědnost vyplývající z aplikace nebo použití jakéhokoli produktu nebo okruhu. Zde prodávané produkty a jakékoli další produkty prodávané společností Microsemi byly podrobeny omezenému testování a neměly by být používány ve spojení s kritickým vybavením nebo aplikacemi. Jakékoli výkonnostní specifikace jsou považovány za spolehlivé, ale nejsou ověřeny, a Kupující musí provést a dokončit veškeré výkonnostní a další testování produktů, a to samostatně a společně s jakýmikoli koncovými produkty nebo v nich instalované. Kupující se nebude spoléhat na žádná data a výkonové specifikace nebo parametry poskytnuté společností Microsemi. Je odpovědností kupujícího nezávisle určit vhodnost jakýchkoli produktů a testovat a ověřit je. Informace poskytované společností Microsemi níže jsou poskytovány „tak, jak jsou, kde jsou“ a se všemi chybami a veškerá rizika spojená s těmito informacemi nese výhradně Kupující. Microsemi neuděluje, explicitně ani implicitně, žádné straně žádná patentová práva, licence nebo jakákoli jiná práva duševního vlastnictví, ať už se jedná o takové informace samotné nebo cokoli popsaného v těchto informacích. Informace uvedené v tomto dokumentu jsou majetkem společnosti Microsemi a společnost Microsemi si vyhrazuje právo kdykoli bez upozornění provést jakékoli změny informací v tomto dokumentu nebo jakýchkoli produktů a služeb.

Dokumenty / zdroje

Microsemi SmartFusion2 SoC Stínování kódu FPGA z SPI Flash do DDR paměti [pdfUživatelská příručka SmartFusion2 SoC FPGA stínování kódu z SPI Flash do DDR paměti, SmartFusion2 SoC, FPGA stínování kódu z SPI Flash do DDR paměti, Flash do DDR paměti

Reference

• Uživatelská příručka