Բովանդակություն թաքցնել
1 Microsemi SmartFusion2 SoC FPGA ծածկագրի ստվերում SPI Flash-ից մինչև DDR հիշողություն
2 Նախաբան
3 SmartFusion2 SoC FPGA – Կոդի ստվերում SPI Flash-ից մինչև DDR հիշողություն
3.1 Ներածություն
4 Հավելված՝ DDR3 կոնֆիգուրացիաներ
5 Հավելված. Գեներացնող գործարկվող աղբարկղ File
6 Վերանայման պատմություն
7 Ապրանքի աջակցություն
7.1 Տեխնիկական աջակցություն
8 Փաստաթղթեր / ռեսուրսներ
8.1 Հղումներ
9 Առնչվող գրառումներ

Microsemi-SmartFusion2-SoC-FPGA-Code-Sdowing-from-SPI-Flash-to-DDR-Memory-logo

Microsemi SmartFusion2 SoC FPGA ծածկագրի ստվերում SPI Flash-ից մինչև DDR հիշողություն

Microsemi-SmartFusion2-SoC-FPGA-Code-Sdowing-from-SPI-Flash-to-DDR-Memory-product-iamge

Նախաբան

Նպատակը
Այս ցուցադրությունը նախատեսված է SmartFusion®2 համակարգ-չիպի ​​վրա (SoC) դաշտային ծրագրավորվող դարպասների զանգվածի (FPGA) սարքերի համար: Այն տալիս է հրահանգներ, թե ինչպես օգտագործել համապատասխան տեղեկատու դիզայնը:

Նախատեսված հանդիսատես
Այս ցուցադրական ուղեցույցը նախատեսված է.

  • FPGA դիզայներներ
  • Ներկառուցված դիզայներներ
  • Համակարգի մակարդակի դիզայներներ

Հղումներ
Տես հետևյալը web էջ SmartFusion2 սարքի փաստաթղթերի ամբողջական և արդի ցանկի համար.
http://www.microsemi.com/products/fpga-soc/soc-fpga/smartfusion2#documentation

Հետևյալ փաստաթղթերը ներկայացված են այս ցուցադրական ուղեցույցում:

  • UG0331: SmartFusion2 միկրոկոնտրոլեր ենթահամակարգի օգտագործման ուղեցույց
  • SmartFusion2 System Builder Օգտագործողի ուղեցույց

SmartFusion2 SoC FPGA – Կոդի ստվերում SPI Flash-ից մինչև DDR հիշողություն

Ներածություն

Այս ցուցադրական դիզայնը ցույց է տալիս SmartFusion2 SoC FPGA սարքի հնարավորությունները սերիական ծայրամասային ինտերֆեյսի (SPI) ֆլեշ հիշողության սարքից կոդի ստվերում դեպի տվյալների կրկնակի արագության (DDR) համաժամանակյա դինամիկ պատահական մուտքի հիշողության (SDRAM) և կոդը DDR SDRAM-ից գործարկելու համար:
Նկար 1-ը ցույց է տալիս SPI ֆլեշ սարքից դեպի DDR հիշողություն կոդի ստվերավորման վերին մակարդակի բլոկ դիագրամը:

Նկար 1 • Վերին մակարդակի բլոկային դիագրամ

Microsemi-SmartFusion2-SoC-FPGA-Code-Sdowing-from-SPI-Flash-to-DDR-Memory-01

Կոդի ստվերավորումը բեռնման մեթոդ է, որն օգտագործվում է արտաքին, ավելի արագ և անկայուն հիշողություններից (DRAM) պատկերը գործարկելու համար: Դա անկայուն հիշողությունից կոդի պատճենման գործընթաց է դեպի անկայուն հիշողություն՝ կատարման համար:

Կոդի ստվերում պահանջվում է, երբ պրոցեսորի հետ կապված ոչ անկայուն հիշողությունը չի աջակցում պատահական մուտք դեպի կոդի տեղում գործարկելու համար, կամ կա անբավարար ոչ անկայուն պատահական մուտքի հիշողություն: Կատարման համար կարևոր հավելվածներում կատարման արագությունը կարող է բարելավվել կոդի ստվերավորման միջոցով, որտեղ կոդը պատճենվում է ավելի բարձր թողունակությամբ RAM-ում՝ ավելի արագ կատարման համար:

Տվյալների մեկ արագություն (SDR)/DDR SDRAM հիշողություններն օգտագործվում են հավելվածներում, որոնք ունեն մեծ գործարկվող ծրագրային պատկեր և պահանջում են ավելի բարձր կատարողականություն: Սովորաբար, մեծ գործարկվող պատկերները պահվում են ոչ անկայուն հիշողության մեջ, ինչպիսիք են NAND ֆլեշը կամ SPI ֆլեշը, և պատճենվում են անկայուն հիշողության մեջ, օրինակ՝ SDR/DDR SDRAM հիշողության մեջ, երբ միացված է կատարման համար:

SmartFusion2 SoC FPGA սարքերը միավորում են չորրորդ սերնդի ֆլեշ վրա հիմնված FPGA գործվածքը, ARM® Cortex®-M3 պրոցեսորը և բարձր արդյունավետության հաղորդակցման միջերեսները մեկ չիպի վրա: SmartFusion2 SoC FPGA սարքերի բարձր արագությամբ հիշողության կարգավորիչները օգտագործվում են արտաքին DDR2/DDR3/LPDDR հիշողությունների հետ ինտերֆեյսի համար: DDR2/DDR3 հիշողությունները կարող են աշխատել 333 ՄՀց առավելագույն արագությամբ: Cortex-M3 պրոցեսորը կարող է ուղղակիորեն գործարկել հրահանգները արտաքին DDR հիշողությունից միկրոկոնտրոլերի ենթահամակարգի (MSS) DDR (MDDR) միջոցով: FPGA քեշի կարգավորիչը և MSS DDR կամուրջը մշակում են տվյալների հոսքը ավելի լավ կատարման համար:

Դիզայն Պահանջներ
Աղյուսակ 1-ում ներկայացված են այս ցուցադրության նախագծման պահանջները:

Աղյուսակ 1 • Դիզայնի պահանջներ

Դիզայնի պահանջներ Նկարագրություն
Սարքավորումների պահանջներ
SmartFusion2 Ընդլայնված զարգացման հավաքածու.
• 12 Վ ադապտեր
• FlashPro5
• USB A-ից Mini – B USB մալուխ		 Rev A կամ ավելի ուշ
Աշխատասեղան կամ նոութբուք Windows XP SP2 օպերացիոն համակարգ – 32 բիթ/64 բիթ Windows 7 օպերացիոն համակարգ – 32 բիթ/64 բիթ
Ծրագրային ապահովման պահանջներ
Libero® System-on-Chip (SoC) v11.7
FlashPro ծրագրավորման ծրագիր v11.7
SoftConsole v3.4 SP1*
PC վարորդներ USB դեպի UART վարորդներ
Microsoft .NET Framework 4 հաճախորդ դեմո GUI գործարկելու համար _
Նշում. *Այս ձեռնարկի համար օգտագործվում է SoftConsole v3.4 SP1: SoftConsole v4.0-ի օգտագործման համար տե՛ս TU0546՝ Soft Console v4.0 և Libero SoC v11.7 ձեռնարկ.

Դեմո դիզայն
Ներածություն
Դեմո դիզայն files-ները հասանելի են ներբեռնման համար Micro semi-ի հետևյալ ուղուց webկայքը:
http://soc.microsemi.com/download/rsc/?f=m2s_dg0386_liberov11p7_df

Դեմո դիզայն fileները ներառում են.

  • Libero SoC նախագիծ
  • STAPL ծրագրավորում files
  • GUI գործարկվող
  • Sampհավելվածի պատկերներ
  • Linker սկրիպտներ
  • DDR կոնֆիգուրացիա files
  • Readme.txt file

Տես readme.txt file նախատեսված է նախագծում files ամբողջական գրացուցակի կառուցվածքի համար:

Նկարագրություն
Այս ցուցադրական դիզայնը կիրառում է կոդի ստվերավորման տեխնիկան՝ հավելվածի պատկերը DDR հիշողությունից բեռնելու համար: Այս դիզայնը տրամադրում է նաև հյուրընկալող միջերես SmartFusion2 SoC FPGA բազմաֆունկցիոնալ ունիվերսալ ասինխրոն/սինխրոն ընդունիչ/հաղորդիչ (MMUART)՝ նպատակային հավելվածի գործարկվող պատկերը բեռնելու համար SPI ֆլեշ միացված MSS SPI0 ինտերֆեյսին:
Կոդի ստվերավորումն իրականացվում է հետևյալ երկու եղանակներով.

  1. Մուլտի-ներtage boot process մեթոդը Cortex-M3 պրոցեսորով
  2. Սարքավորումների բեռնման շարժիչի մեթոդը, օգտագործելով FPGA գործվածքը

Մուլտի-Սtage Boot Process Method
Հավելվածի պատկերը գործարկվում է արտաքին DDR հիշողություններից հետևյալ երկու բեռնախցումներումtages:

  • Cortex-M3 պրոցեսորը բեռնում է փափուկ բեռնիչը ներկառուցված ոչ անկայուն հիշողությունից (eNVM), որն իրականացնում է ծածկագրի պատկերի փոխանցումը SPI ֆլեշ սարքից DDR հիշողություն:
  • Cortex-M3 պրոցեսորը բեռնում է հավելվածի պատկերը DDR հիշողությունից:

Այս դիզայնը իրականացնում է bootloader ծրագիր՝ նպատակային հավելվածի գործարկվող պատկերը SPI ֆլեշ սարքից բեռնելու համար DDR հիշողություն՝ կատարման համար: eNVM-ից աշխատող bootloader ծրագիրը ցատկում է դեպի DDR հիշողության մեջ պահվող թիրախային հավելվածը այն բանից հետո, երբ նպատակային հավելվածի պատկերը պատճենվում է DDR հիշողության մեջ:
Նկար 2-ը ցույց է տալիս ցուցադրական դիզայնի մանրամասն բլոկային դիագրամը:

Նկար 2 • Code Shadowing – Multi Stage Boot Process Demo Block Diagram

Microsemi-SmartFusion2-SoC-FPGA-Code-Sdowing-from-SPI-Flash-to-DDR-Memory-02

MDDR-ը կազմաձևված է DDR3-ի համար, որպեսզի աշխատի 320 ՄՀց հաճախականությամբ: «Հավելված. DDR3 կոնֆիգուրացիաներ» էջում 22-ում ցուցադրվում են DDR3-ի կազմաձևման կարգավորումները: DDR-ը կազմաձևվում է մինչև հիմնական հավելվածի կոդը գործարկելը:

Bootloader
Bootloader-ը կատարում է հետևյալ գործողությունները.

  1. Նպատակային հավելվածի պատկերի պատճենումը SPI ֆլեշ հիշողությունից DDR հիշողության մեջ:
  2. DDR հիշողության սկզբնական հասցեն 0xA0000000-ից մինչև 0x00000000 վերարտագրելով՝ կարգավորելով DDR_CR համակարգի ռեգիստրը:
  3. Նախաձեռնելով Cortex-M3 պրոցեսորի կույտի ցուցիչը՝ ըստ թիրախային հավելվածի: Թիրախային հավելվածի վեկտորային աղյուսակի առաջին տեղը պարունակում է կույտի ցուցիչի արժեքը: Թիրախային հավելվածի վեկտորային աղյուսակը հասանելի է՝ սկսած 0x00000000 հասցեից։
  4. Ծրագրի հաշվիչը (PC) բեռնում է նպատակային հավելվածի մշակիչը վերակայելու համար՝ նպատակային հավելվածի պատկերը DDR հիշողությունից գործարկելու համար: Թիրախային հավելվածի վերակայման մշակիչը հասանելի է վեկտորային աղյուսակում՝ 0x00000004 հասցեով:
    Նկար 3-ը ցույց է տալիս ցուցադրական դիզայնը:
    Նկար 3 • Դիզայնի հոսք Multi-S-ի համարtage Boot Process Method
    Microsemi-SmartFusion2-SoC-FPGA-Code-Sdowing-from-SPI-Flash-to-DDR-Memory-03

Hardware Boot Engine մեթոդը
Այս մեթոդով Cortex-M3-ը ուղղակիորեն բեռնում է թիրախային հավելվածի պատկերը արտաքին DDR հիշողություններից: Սարքավորումների բեռնման շարժիչը պատճենում է հավելվածի պատկերը SPI ֆլեշ սարքից DDR հիշողության մեջ՝ նախքան Cortex-M3 պրոցեսորի վերականգնումը թողարկելը: Վերակայումը թողնելուց հետո Cortex-M3 պրոցեսորը բեռնվում է անմիջապես DDR հիշողությունից: Այս մեթոդը պահանջում է ավելի քիչ բեռնման ժամանակ, քան բազմաբնակարանtage boot գործընթացը, քանի որ այն խուսափում է բազմաթիվ boot stages և ավելի քիչ ժամանակում պատճենում է հավելվածի պատկերը DDR հիշողության մեջ:

Այս ցուցադրական դիզայնը կիրառում է բեռնման շարժիչի տրամաբանությունը FPGA գործվածքում՝ նպատակային հավելվածի գործարկվող պատկերը SPI ֆլեշից պատճենելու համար DDR հիշողության մեջ՝ կատարման համար: Այս դիզայնը նաև իրականացնում է SPI ֆլեշ բեռնիչ, որը կարող է գործարկվել Cortex-M3 պրոցեսորի կողմից՝ նպատակային հավելվածի գործարկվող պատկերը SPI ֆլեշ սարքում բեռնելու համար՝ օգտագործելով տրամադրված հյուրընկալող միջերեսը SmartFusion2 SoC FPGA MMUART_0-ի միջոցով: SmartFusion1 Advanced Development Kit-ի DIP անջատիչը2 կարող է օգտագործվել SPI ֆլեշ սարքը ծրագրավորելու կամ DDR հիշողությունից կոդը գործարկելու համար ընտրելու համար:

Եթե ​​գործարկվող թիրախային հավելվածը հասանելի է SPI ֆլեշ սարքում, ապա SPI ֆլեշ սարքից դեպի DDR հիշողության ստվերում ծածկագիրը գործարկվում է սարքի միացման ժամանակ: Բեռնախցիկի շարժիչը սկզբնավորում է MDDR-ը, Պատկերը SPI ֆլեշ սարքից պատճենում է DDR հիշողության մեջ և վերափոխում է DDR հիշողության տարածքը մինչև 0x00000000՝ Cortex-M3 պրոցեսորը զրոյացված վիճակում պահելով: Այն բանից հետո, երբ բեռնախցիկի շարժիչը թողարկում է Cortex-M3 վերակայումը, Cortex-M3-ը կատարում է թիրախային հավելվածը DDR հիշողությունից:

FIC_0-ը կազմաձևված է Slave ռեժիմում՝ FPGA գործվածքի AHB վարպետից MSS SPI_0 մուտք գործելու համար: MDDR AXI ինտերֆեյսը (DDR_FIC) միացված է FPGA գործվածքների AXI վարպետից DDR հիշողություն մուտք գործելու համար:

Նկար 4-ը ցույց է տալիս ցուցադրական դիզայնի մանրամասն բլոկային դիագրամը:
Նկար 4 • Կոդի ստվերում – Սարքավորումների բեռնման շարժիչի ցուցադրական բլոկ դիագրամ

Microsemi-SmartFusion2-SoC-FPGA-Code-Sdowing-from-SPI-Flash-to-DDR-Memory-04

Boot Engine
Սա կոդի ստվերային ցուցադրության հիմնական մասն է, որը պատճենում է հավելվածի պատկերը SPI ֆլեշ սարքից դեպի DDR հիշողություն: Բեռնախցիկի շարժիչը կատարում է հետևյալ գործողությունները.

  1. Նախնականացնելով MDDR՝ 3 ՄՀց հաճախականությամբ DDR320 մուտք գործելու համար՝ Cortex-M3 պրոցեսորը զրոյացված վիճակում պահելով:
  2. Նպատակային հավելվածի պատկերի պատճենումը SPI ֆլեշ հիշողության սարքից DDR հիշողության մեջ՝ օգտագործելով AXI վարպետը FPGA գործվածքում MDDR AXI ինտերֆեյսի միջոցով:
  3. DDR հիշողության սկզբնական հասցեն 0xA0000000-ից մինչև 0x00000000 վերարտագրելով՝ գրելով DDR_CR համակարգի ռեգիստրին:
  4. Վերակայում է Cortex-M3 պրոցեսորը՝ DDR հիշողությունից բեռնելու համար:

Նկար 5-ը ցույց է տալիս ցուցադրական դիզայնի հոսքը:
Նկար 5 • Վերին մակարդակի բլոկային դիագրամ

Microsemi-SmartFusion2-SoC-FPGA-Code-Sdowing-from-SPI-Flash-to-DDR-Memory-05

Նկար 6 • Դիզայնի հոսք ապարատային բեռնախցիկի շարժիչի մեթոդի համար

Microsemi-SmartFusion2-SoC-FPGA-Code-Sdowing-from-SPI-Flash-to-DDR-Memory-06

Microsemi-SmartFusion2-SoC-FPGA-Code-Sdowing-from-SPI-Flash-to-DDR-Memory-07

DDR հիշողության համար թիրախային հավելվածի պատկերի ստեղծում
Դեմո գործարկելու համար պահանջվում է պատկեր, որը կարող է կատարվել DDR հիշողությունից: Օգտագործեք «production-execute-in-place-externalDDR.ld» կապող նկարագրությունը file որը ներառված է դիզայնի մեջ files կառուցել հավելվածի պատկերը: Կապակցիչի նկարագրությունը file սահմանում է DDR հիշողության մեկնարկային հասցեն որպես 0x00000000, քանի որ bootloader/boot engine-ը կատարում է DDR հիշողության վերափոխում 0xA0000000-ից մինչև 0x00000000: Կապակցող սկրիպտը ստեղծում է հավելվածի պատկեր՝ հիշողության մեջ հրահանգներով, տվյալների և BSS բաժիններով, որոնց մեկնարկային հասցեն 0x00000000 է: Պարզ լուսարձակող դիոդ (LED) թարթող, ժամանակաչափ և անջատիչի վրա հիմնված ընդհատումների ստեղծման հավելվածի պատկեր file տրամադրվում է այս ցուցադրության համար:

SPI Flash Loader
SPI ֆլեշ բեռնիչը ներդրված է SPI ֆլեշ հիշողությունը բեռնելու համար հյուրընկալող համակարգչից կատարվող թիրախային հավելվածի պատկերով MMUART_0 ինտերֆեյսի միջոցով: Cortex-M3 պրոցեսորը ստեղծում է բուֆեր MMUART_0 ինտերֆեյսի միջոցով եկող տվյալների համար և սկսում է ծայրամասային DMA-ն (PDMA)՝ բուֆերացված տվյալները SPI ֆլեշ-ում MSS_SPI0-ի միջոցով գրելու համար:

Դեմոյի վարում
Դեմո ցուցադրությունը ցույց է տալիս, թե ինչպես կարելի է բեռնել հավելվածի պատկերը SPI ֆլեշ-ում և կատարել այդ հավելվածի պատկերը արտաքին DDR հիշողություններից: Այն ապահովում է նախկինample application image «sample_image_DDR3.bin»: Այս պատկերը ցույց է տալիս ողջույնի հաղորդագրությունները և ժամանակաչափի ընդհատման հաղորդագրությունը սերիական վահանակի վրա և թարթում է LED1-ից մինչև LED8 SmartFusion2 Advanced Development Kit-ում: GPIO-ի ընդհատման հաղորդագրությունները սերիական վահանակում տեսնելու համար սեղմեք SW2 կամ SW3 անջատիչը:

Դեմո դիզայնի կարգավորում
Հետևյալ քայլերը նկարագրում են, թե ինչպես կարգավորել ցուցադրությունը SmartFusion2 Advanced Development Kit տախտակի համար.

  1. Միացրեք հյուրընկալող համակարգիչը J33 միակցիչին՝ օգտագործելով USB A-ից մինի-B մալուխը: USB դեպի UART կամուրջի վարորդներն ավտոմատ կերպով հայտնաբերվում են: Ստուգեք, արդյոք հայտնաբերումը կատարվել է սարքի կառավարիչում, ինչպես ցույց է տրված Նկար 7-ում:
  2. Եթե ​​USB վարորդներն ավտոմատ կերպով չեն հայտնաբերվում, տեղադրեք USB վարորդը:
  3. FTDI mini USB մալուխի միջոցով սերիական տերմինալային հաղորդակցության համար տեղադրեք FTDI D2XX դրայվերը: Ներբեռնեք դրայվերները և տեղադրման ուղեցույցը հետևյալից.
    http://www.microsemi.com/soc/documents/CDM_2.08.24_WHQL_Certified.zip.
    Նկար 7 • USB դեպի UART կամուրջի վարորդներ
    Microsemi-SmartFusion2-SoC-FPGA-Code-Sdowing-from-SPI-Flash-to-DDR-Memory-08
  4. Միացրեք ցատկերները SmartFusion2 Advanced Development Kit-ի տախտակի վրա, ինչպես ցույց է տրված Աղյուսակ 2-ում:
    Զգուշացում. Թռիչքները միացնելիս անջատեք սնուցման անջատիչը, SW7:
    Աղյուսակ 2 • SmartFusion2 Advanced Development Kit Jumper Settings
    Թռիչք Ամրացնել (From) Ամրացնել (դեպի) Մեկնաբանություններ
    J116, J353, J354, J54 1 2 Սրանք Advanced Development Kit Board-ի լռելյայն jumper կարգավորումներն են: Համոզվեք, որ այս ցատկերները տեղադրված են համապատասխանաբար:
    J123 2 3
    J124, J121, J32 1 2 JTAG ծրագրավորում FTDI-ի միջոցով
    J118, J119 1 2 Ծրագրավորում SPI Flash
  5. SmartFusion2 Advanced Development Kit-ում միացրեք սնուցման աղբյուրը J42 միակցիչին:
    Նկար 8-ը ցույց է տալիս տախտակի կարգավորումը SmartFusion3 Advanced Development Kit-ի վրա SPI ֆլեշ-ից մինչև DDR2 ցուցադրական կոդի ստվերում գործարկելու համար:
    Նկար 8 • SmartFusion2 Ընդլայնված զարգացման հավաքածուի կարգավորում
    Microsemi-SmartFusion2-SoC-FPGA-Code-Sdowing-from-SPI-Flash-to-DDR-Memory-09

SPI Flash Loader և Code Shadowing Demo GUI
Կոդի ստվերային ցուցադրությունը գործարկելու համար անհրաժեշտ է GUI-ն: SPI Flash Loader-ը և Code Shadowing Demo GUI-ն օգտատիրոջ պարզ գրաֆիկական ինտերֆեյս է, որն աշխատում է հյուրընկալող համակարգչում SPI ֆլեշ-ը ծրագրավորելու համար և գործարկում է կոդի ստվերավորման ցուցադրությունը SmartFusion2 Advanced Development Kit-ի վրա: UART-ը հաղորդակցման արձանագրություն է հյուրընկալող ԱՀ-ի և SmartFusion2 Advanced Development Kit-ի միջև: Այն նաև տրամադրում է Serial Console բաժինը՝ UART ինտերֆեյսի միջոցով հավելվածից ստացված վրիպազերծման հաղորդագրությունները տպելու համար:
Նկար 9. ցույց է տալիս SPI Flash Loader-ը և Code Shadowing Demo Window-ը:
Նկար 9 • SPI Flash Loader և Code Shadowing Demo պատուհան

Microsemi-SmartFusion2-SoC-FPGA-Code-Sdowing-from-SPI-Flash-to-DDR-Memory-10

GUI-ն աջակցում է հետևյալ հատկանիշներին.

  • Ծրագիր SPI Flash. Ծրագրավորում է պատկերը file SPI ֆլեշի մեջ:
  • Ծրագրի և կոդի ստվերում SPI Flash-ից DDR. Ծրագրավորում է պատկերը file SPI ֆլեշ-ի մեջ, պատճենում է այն DDR հիշողության մեջ և նկարը բեռնում է DDR հիշողությունից:
  • Ծրագրի և կոդի ստվերում SPI Flash-ից SDR. Ծրագրավորում է պատկերը file SPI ֆլեշ-ի մեջ, պատճենում է այն SDR հիշողության մեջ և նկարը բեռնում SDR հիշողությունից:
  • Կոդի ստվերում DDR-ում. պատճենում է գոյություն ունեցող պատկերը file SPI ֆլեշ-ից մինչև DDR հիշողություն և նկարը բեռնում է DDR հիշողությունից:
  • Code Shadowing to SDR. պատճենում է գոյություն ունեցող պատկերը file SPI ֆլեշ-ից մինչև SDR հիշողություն և նկարը բեռնում է SDR հիշողությունից: Սեղմեք Օգնություն՝ GUI-ի մասին լրացուցիչ տեղեկությունների համար:

Multi-S-ի համար ցուցադրական դիզայնի գործարկումtage Boot Process Method
Հետևյալ քայլերը նկարագրում են, թե ինչպես գործարկել ցուցադրական դիզայնը բազմաֆունկցիոնալների համարtagէլեկտրոնային բեռնման գործընթացի մեթոդ.

  1. Միացրեք էլեկտրամատակարարման անջատիչը, SW7:
  2. Ծրագրավորեք SmarFusion2 SoC FPGA սարքը ծրագրավորման հետ file նախատեսված է նախագծում files (SF2_CodeShadowing_DDR3_DF\Ծրագրավորում Files\MultiStageBoot_meothod\CodeShadowing_top.stp օգտագործելով FlashPro դիզայնի ծրագրակազմը):
  3. Գործարկեք SPI Flash Loader-ը և Code Shadowing Demo GUI-ը file առկա է դիզայնի մեջ files (SF2_CodeShadowing_DDR3_DF\GUI Executable\SF2_FlashLoader.exe):
  4. Ընտրեք համապատասխան COM պորտը (որին ուղղված են USB սերիական դրայվերները) COM Port բացվող ցանկից:
  5. Սեղմեք Միացեք: Կապը հաստատելուց հետո Connect-ը փոխվում է Disconnect-ի:
  6. Սեղմեք Թերթել՝ նախկինը ընտրելու համարample թիրախ գործարկվող պատկեր file տրված դիզայնով files
    (SF2_CodeShadowing_DDR3_DF/Sample Application Images/sample_image_DDR3.bin):
    Նշում. Հավելվածի պատկերի աղբարկղ ստեղծելու համար file, տես «Հավելված Fileէջ 25։
  7. Պահպանեք SPI ֆլեշ հիշողության մեկնարկային հասցեն որպես լռելյայն 0x00000000:
  8. Ընտրեք Program and Code Shadowing-ից SPI Flash-ից դեպի DDR տարբերակը:
  9. Կտտացրեք «Սկսել», ինչպես ցույց է տրված Նկար 10-ում, գործարկվող պատկերը բեռնելու համար SPI ֆլեշ և կոդի ստվերում DDR հիշողությունից:
    Նկար 10 • Դեմո ցուցադրության մեկնարկը
    Microsemi-SmartFusion2-SoC-FPGA-Code-Sdowing-from-SPI-Flash-to-DDR-Memory-11
  10. Եթե ​​SmartFusion2 SoC FPGA սարքը ծրագրավորված է STAPL-ով file որտեղ MDDR-ը կազմաձևված չէ DDR հիշողության համար, այն ցույց է տալիս սխալի հաղորդագրություն, ինչպես ցույց է տրված Նկար 11-ում:
    Նկար 11 • Սխալ սարքի կամ տարբերակի հաղորդագրություն
    Microsemi-SmartFusion2-SoC-FPGA-Code-Sdowing-from-SPI-Flash-to-DDR-Memory-12
  11. Serial Console բաժինը GUI-ում ցույց է տալիս վրիպազերծման հաղորդագրությունները և սկսում է SPI ֆլեշ-ի ծրագրավորումը SPI ֆլեշ-ը հաջողությամբ ջնջելու դեպքում: Նկար 12-ը ցույց է տալիս SPI ֆլեշ գրելու կարգավիճակը
    Նկար 12 • Flash Loading
    Microsemi-SmartFusion2-SoC-FPGA-Code-Sdowing-from-SPI-Flash-to-DDR-Memory-13
  12. SPI ֆլեշ-ը հաջողությամբ ծրագրավորելու դեպքում SmartFusion2 SoC FPGA-ով աշխատող բեռնիչը պատճենում է հավելվածի պատկերը SPI ֆլեշ-ից DDR հիշողության մեջ և բեռնում հավելվածի պատկերը: Եթե ​​տրամադրված պատկերը sample_image_DDR3.bin-ը ընտրված է, սերիական վահանակը ցույց է տալիս ողջույնի հաղորդագրությունները, անջատիչի ընդհատման և ժամանակաչափի ընդհատման հաղորդագրությունները, ինչպես ցույց է տրված Նկար 13-ում 18-րդ էջում և Նկար 14-ում՝ 18-րդ էջում: LED1-ից մինչև LED8-ի վրա ցուցադրվում է գործող LED նախշը SmartFusion2 Advanced Development-ում: Հավաքածու.
  13. Սեղմեք SW2 և SW3 անջատիչները՝ սերիական վահանակի վրա ընդհատման հաղորդագրությունները տեսնելու համար:
    Նկար 13 • Թիրախային հավելվածի պատկերի գործարկում DDR3 հիշողությունից
    Microsemi-SmartFusion2-SoC-FPGA-Code-Sdowing-from-SPI-Flash-to-DDR-Memory-14Նկար 14 • Ժամանակաչափ և ընդհատման հաղորդագրություններ Սերիական Վահանակում
    Microsemi-SmartFusion2-SoC-FPGA-Code-Sdowing-from-SPI-Flash-to-DDR-Memory-15

Սարքավորումների բեռնախցիկի շարժիչի մեթոդի նախագծում
Հետևյալ քայլերը նկարագրում են, թե ինչպես գործարկել ապարատային բեռնախցիկի շարժիչի մեթոդի ձևավորումը.

  1. Միացրեք էլեկտրամատակարարման անջատիչը, SW7:
  2. Ծրագրավորեք SmarFusion2 SoC FPGA սարքը ծրագրավորման հետ file նախատեսված է նախագծում files (SF2_CodeShadowing_DDR3_DF\Ծրագրավորում
    Files\HWBootEngine_method\CodeShadowing_Fabric.stp օգտագործելով FlashPro դիզայնի ծրագրակազմը):
  3. SPI Flash-ը ծրագրավորելու համար DIP անջատիչը SW5-1 դարձրեք միացված դիրքի: Այս ընտրությունը թույլ է տալիս բեռնել Cortex-M3-ը eNVM-ից: Սեղմեք SW6՝ SmartFusion2 սարքը վերականգնելու համար:
  4. Գործարկեք SPI Flash Loader-ը և Code Shadowing Demo GUI-ը file առկա է դիզայնի մեջ files (SF2_CodeShadowing_DDR3_DF\GUI Executable\SF2_FlashLoader.exe):
  5. Ընտրեք համապատասխան COM պորտը (որին ուղղված են USB սերիական դրայվերները) COM Port բացվող ցանկից:
  6. Սեղմեք Միացեք: Կապը հաստատելուց հետո Connect-ը փոխվում է Disconnect-ի:
  7. Սեղմեք Թերթել՝ նախկինը ընտրելու համարample թիրախ գործարկվող պատկեր file տրված դիզայնով files
    (SF2_CodeShadowing_DDR3_DF/Sample Application Images/sample_image_DDR3.bin):
    Նշում. Հավելվածի պատկերի աղբարկղ ստեղծելու համար file, տես «Հավելված Fileէջ 25։
  8. Ընտրեք Hardware Boot Engine տարբերակը Code Shadowing Method-ում:
  9. Ընտրեք «Ծրագիր SPI Flash» տարբերակը «Ընտրանքներ» ցանկից:
  10. Կտտացրեք «Սկսել», ինչպես ցույց է տրված Նկար 15-ում՝ գործարկվող պատկերը SPI ֆլեշ-ում բեռնելու համար:
    Նկար 15 • Դեմո ցուցադրության մեկնարկը
    Microsemi-SmartFusion2-SoC-FPGA-Code-Sdowing-from-SPI-Flash-to-DDR-Memory-16
  11. GUI-ի Serial Console բաժինը ցույց է տալիս վրիպազերծման հաղորդագրությունները և SPI ֆլեշ գրելու կարգավիճակը, ինչպես ցույց է տրված Նկար 16-ում:
    Նկար 16 • Flash Loading
    Microsemi-SmartFusion2-SoC-FPGA-Code-Sdowing-from-SPI-Flash-to-DDR-Memory-17
  12. SPI ֆլեշ-ը հաջողությամբ ծրագրավորելուց հետո փոխեք DIP անջատիչը SW5-1-ը OFF դիրքի: Այս ընտրությունը թույլ է տալիս բեռնել Cortex-M3 պրոցեսորը DDR հիշողությունից:
  13. Սեղմեք SW6՝ SmartFusion2 սարքը վերականգնելու համար: Բեռնախցիկի շարժիչը պատճենում է հավելվածի պատկերը SPI ֆլեշ-ից DDR հիշողության մեջ և վերականգնում է Cortex-M3, որը բեռնում է հավելվածի պատկերը DDR հիշողությունից: Եթե ​​տրամադրված պատկերը «սample_image_DDR3.bin»-ը բեռնված է SPI ֆլեշ-ում, սերիական վահանակը ցույց է տալիս ողջույնի հաղորդագրությունները, անջատիչի ընդհատման (սեղմեք SW2 կամ SW3) և ժմչփի ընդհատման հաղորդագրությունները, ինչպես ցույց է տրված Նկար 17-ում, և LED1-ից LED8-ի վրա ցուցադրվում է գործող LED նախշը SmartFusion2 Advanced-ում: Զարգացման հավաքածու.
    Նկար 17 • Թիրախային հավելվածի պատկերի գործարկում DDR3 հիշողությունից
    Microsemi-SmartFusion2-SoC-FPGA-Code-Sdowing-from-SPI-Flash-to-DDR-Memory-18

Եզրակացություն
Այս ցուցադրությունը ցույց է տալիս SmartFusion2 SoC FPGA սարքի կարողությունը DDR հիշողության հետ ինտերֆեյսով և գործարկվող պատկերը DDR հիշողությունից՝ ստվերելով ծածկագիրը SPI ֆլեշ հիշողության սարքից: Այն նաև ցույց է տալիս SmartFusion2 սարքի վրա կոդի ստվերավորման իրականացման երկու եղանակ:

Հավելված՝ DDR3 կոնֆիգուրացիաներ

Հետևյալ նկարները ցույց են տալիս DDR3-ի կազմաձևման կարգավորումները:
Նկար 18 • DDR-ի ընդհանուր կազմաձևման կարգավորումներ

Microsemi-SmartFusion2-SoC-FPGA-Code-Sdowing-from-SPI-Flash-to-DDR-Memory-19

Նկար 19 • DDR հիշողության սկզբնավորման կարգավորումներ

Microsemi-SmartFusion2-SoC-FPGA-Code-Sdowing-from-SPI-Flash-to-DDR-Memory-20

Նկար 20 • DDR հիշողության ժամանակի կարգավորումներ

Microsemi-SmartFusion2-SoC-FPGA-Code-Sdowing-from-SPI-Flash-to-DDR-Memory-21

Հավելված. Գեներացնող գործարկվող աղբարկղ File

Գործարկվող աղբարկղ file պահանջվում է SPI ֆլեշ-ը ծրագրավորելու համար կոդի ստվերային ցուցադրությունը գործարկելու համար: Գործարկվող աղբարկղ ստեղծելու համար file սկսած «սample_image_DDR3» Soft Console, կատարեք հետևյալ քայլերը.

  1. Կառուցեք Soft Console նախագիծը կապող սկրիպտի արտադրություն-կատարում-տեղում-արտաքին DDR-ով:
  2. Ավելացրեք Soft Console-ի տեղադրման ուղին, օրինակample, C:\Microsemi\Libero_v11.7\SoftConsole\Sourcery-G++\bin, «Environment Variables»-ին, ինչպես ցույց է տրված Նկար 21-ում:
    Նկար 21 • Փափուկ վահանակի տեղադրման ուղու ավելացում
    Microsemi-SmartFusion2-SoC-FPGA-Code-Sdowing-from-SPI-Flash-to-DDR-Memory-22
  3. Կրկնակի սեղմեք խմբաքանակի վրա file Աղբարկղ-File-Generator.bat, որը գտնվում է.
    SoftConsole/CodeShadowing_MSS_CM3/Sample_image_DDR3 թղթապանակը, ինչպես ցույց է տրված Նկար 22-ում:
    Նկար 22 • Աղբարկղ File Գեներատոր
    Microsemi-SmartFusion2-SoC-FPGA-Code-Sdowing-from-SPI-Flash-to-DDR-Memory-23
  4. Աղբաման -File-Գեներատորը ստեղծում է սample_image_DDR3.bin file.

Վերանայման պատմություն

Հետևյալ աղյուսակը ցույց է տալիս այս փաստաթղթում կատարված կարևոր փոփոխությունները յուրաքանչյուր վերանայման համար:

Վերանայման Փոփոխություններ
Վերանայում 7
(Մարտ 2016)		 Թարմացվել է Libero SoC v11.7 ծրագրային ապահովման թողարկման փաստաթուղթը (SAR 77816):
Վերանայում 6
(Հոկտեմբեր 2015)		 Թարմացվել է Libero SoC v11.6 ծրագրային ապահովման թողարկման փաստաթուղթը (SAR 72424):
Վերանայում 5
(սեպտեմբեր 2014)		 Թարմացվել է Libero SoC v11.4 ծրագրային ապահովման թողարկման փաստաթուղթը (SAR 60592):
Վերանայում 4
(մայիս 2014)		 Թարմացվել է Libero SoC 11.3 ծրագրային ապահովման թողարկման փաստաթուղթը (SAR 56851):
Վերանայում 3
(դեկտեմբեր 2013)		 Թարմացվել է Libero SoC v11.2 ծրագրային ապահովման թողարկման փաստաթուղթը (SAR 53019):
Վերանայում 2
(մայիս 2013)		 Թարմացվել է Libero SoC v11.0 ծրագրային ապահովման թողարկման փաստաթուղթը (SAR 47552):
Վերանայում 1
(Մարտ 2013)		 Թարմացվել է Libero SoC v11.0 բետա SP1 ծրագրաշարի թողարկման փաստաթուղթը (SAR 45068):

Ապրանքի աջակցություն

Microsemi SoC Products Group-ը աջակցում է իր արտադրանքին տարբեր աջակցության ծառայություններով, ներառյալ Հաճախորդների սպասարկումը, Հաճախորդների տեխնիկական աջակցության կենտրոնը, webկայք, էլեկտրոնային փոստ և վաճառքի գրասենյակներ ամբողջ աշխարհում: Այս հավելվածը պարունակում է տեղեկատվություն Microsemi SoC Products Group-ի հետ կապվելու և այս աջակցության ծառայություններից օգտվելու մասին:

Հաճախորդների սպասարկում
Կապվեք Հաճախորդների սպասարկման ծառայության հետ՝ արտադրանքի ոչ տեխնիկական աջակցության համար, ինչպիսիք են՝ ապրանքի գնագոյացումը, արտադրանքի արդիականացումը, թարմացման տվյալները, պատվերի կարգավիճակը և թույլտվությունը:

  • Հյուսիսային Ամերիկայից զանգահարեք 800.262.1060
  • Մնացած աշխարհից զանգահարեք 650.318.4460 հեռախոսահամարով
  • Ֆաքս, աշխարհի ցանկացած կետից, 408.643.6913

Հաճախորդների տեխնիկական աջակցության կենտրոն
Microsemi SoC Products Group-ը համալրում է իր Հաճախորդների տեխնիկական աջակցության կենտրոնը բարձր հմուտ ինժեներներով, որոնք կարող են օգնել պատասխանել Microsemi SoC արտադրանքի վերաբերյալ ձեր ապարատային, ծրագրային ապահովման և դիզայնի հարցերին: Հաճախորդների տեխնիկական աջակցության կենտրոնը մեծ ժամանակ է ծախսում հավելվածի նշումներ ստեղծելու, նախագծային ցիկլի ընդհանուր հարցերի պատասխանների, հայտնի խնդիրների փաստաթղթավորման և տարբեր ՀՏՀ-ների վրա: Այսպիսով, նախքան մեզ հետ կապ հաստատելը, խնդրում ենք այցելել մեր առցանց ռեսուրսները: Շատ հավանական է, որ մենք արդեն պատասխանել ենք ձեր հարցերին:

Տեխնիկական աջակցություն

Microsemi SoC Products Support-ի համար այցելեք
http://www.microsemi.com/products/fpga-soc/design-support/fpga-soc-support.

Webկայք
Դուք կարող եք թերթել տարբեր տեխնիկական և ոչ տեխնիկական տեղեկատվություն Microsemi SoC Products Group-ի գլխավոր էջում՝ http://www.microsemi.com/products/fpga-soc/fpga-and-soc.

Կապվեք Հաճախորդների տեխնիկական աջակցության կենտրոնի հետ
Բարձր որակավորում ունեցող ինժեներները աշխատում են Տեխնիկական աջակցության կենտրոնում: Տեխնիկական աջակցության կենտրոնի հետ կարելի է կապ հաստատել էլ. փոստով կամ Microsemi SoC Products Group-ի միջոցով webկայք։

Էլ
Դուք կարող եք ձեր տեխնիկական հարցերը փոխանցել մեր էլ. հասցեին և ստանալ պատասխաններ էլ. փոստով, ֆաքսով կամ հեռախոսով: Բացի այդ, եթե դիզայնի հետ կապված խնդիրներ ունեք, կարող եք էլ files օգնություն ստանալու համար: Մենք անընդհատ վերահսկում ենք էլփոստի հաշիվը ողջ օրվա ընթացքում: Ձեր հարցումը մեզ ուղարկելիս խնդրում ենք անպայման ներառել ձեր լրիվ անվանումը, ընկերության անվանումը և ձեր կոնտակտային տվյալները՝ ձեր հարցումն արդյունավետ մշակելու համար:
Տեխնիկական աջակցության էլփոստի հասցեն է soc_tech@microsemi.com.

Իմ գործերը
Microsemi SoC Products Group-ի հաճախորդները կարող են առցանց ներկայացնել և հետևել տեխնիկական դեպքերին՝ այցելելով Իմ գործերը:

ԱՄՆ-ից դուրս
ԱՄՆ ժամային գոտիներից դուրս օգնության կարիք ունեցող հաճախորդները կարող են կապվել տեխնիկական աջակցության հետ էլ.soc_tech@microsemi.com) կամ կապվեք տեղական վաճառքի գրասենյակի հետ: Այցելեք «Մեր մասին» վաճառքի գրասենյակի ցուցակների և կորպորատիվ կոնտակտների համար:

ITAR տեխնիկական աջակցություն
RH և RT FPGA-ների տեխնիկական աջակցության համար, որոնք կարգավորվում են Զենքի միջազգային շրջանառության կանոնակարգերով (ITAR), կապվեք մեզ հետ soc_tech@microsemi.com. Որպես այլընտրանք, «Իմ դեպքերը» ընտրեք Այո ITAR բացվող ցանկում: ITAR-ով կարգավորվող Microsemi FPGA-ների ամբողջական ցանկի համար այցելեք ITAR web էջ.

Microsemi կորպորատիվ գլխամասային գրասենյակ
One Enterprise, Aliso Viejo,
CA 92656 ԱՄՆ
ԱՄՆ-ում` +1 (800)
713-4113 Դրսում
ԱՄՆ՝ +1 949-380-6100
Վաճառք՝ +1 949-380-6136
Ֆաքս՝ +1 949-215-4996
Էլ. փոստ: sales.support@microsemi.com
© 2016 Microsemi Corporation.
Բոլոր իրավունքները պաշտպանված են: Microsemi-ն և Microsemi լոգոն Microsemi Corporation-ի ապրանքանիշերն են:
Բոլոր այլ ապրանքային և սպասարկման նշանները պատկանում են իրենց համապատասխան սեփականատերերին:

Microsemi Corporation-ը (Nasdaq: MSCC) առաջարկում է կիսահաղորդչային և համակարգային լուծումների համապարփակ պորտֆոլիո կապի, պաշտպանության և անվտանգության, օդատիեզերական և արդյունաբերական շուկաների համար: Արտադրանքները ներառում են բարձր արդյունավետություն և ճառագայթման միջոցով կարծրացած անալոգային խառը ազդանշանային ինտեգրալ սխեմաներ, FPGA-ներ, SoC-ներ և ASIC-ներ; էներգիայի կառավարման արտադրանք; ժամանակի և համաժամացման սարքեր և ժամանակի ճշգրիտ լուծումներ՝ սահմանելով ժամանակի համաշխարհային ստանդարտը. ձայնի մշակման սարքեր; ՌԴ լուծումներ; դիսկրետ բաղադրիչներ; ձեռնարկությունների պահեստավորման և հաղորդակցման լուծումներ, անվտանգության տեխնոլոգիաներ և լայնածավալ հակատտamper ապրանքներ; Ethernet լուծումներ; Power-over-Ethernet IC-ներ և միջնաժամկետներ; ինչպես նաև անհատական ​​դիզայնի հնարավորություններ և ծառայություններ: Microsemi-ի գլխամասային գրասենյակը գտնվում է Կալիֆոռնիայի Ալիսո Վիեխոյում և ունի մոտավորապես 4,800 աշխատակից ամբողջ աշխարհում: Իմացեք ավելին այստեղ www.microsemi.com.

Microsemi-ն որևէ երաշխիք, ներկայացուցչություն կամ երաշխիք չի տալիս այստեղ պարունակվող տեղեկատվության կամ որևէ կոնկրետ նպատակի համար իր արտադրանքի և ծառայությունների համապատասխանության վերաբերյալ, ինչպես նաև չի ստանձնում որևէ պատասխանատվություն, որը բխում է որևէ արտադրանքի կամ շղթայի կիրառումից կամ օգտագործումից: Սույնով վաճառվող ապրանքները և Microsemi-ի կողմից վաճառվող ցանկացած այլ ապրանքներ ենթարկվել են սահմանափակ փորձարկման և չպետք է օգտագործվեն առաքելության համար կարևոր սարքավորումների կամ հավելվածների հետ համատեղ: Ենթադրվում է, որ կատարողականի ցանկացած տեխնիկական բնութագրերը հուսալի են, բայց չեն ստուգվում, և Գնորդը պետք է կատարի և կատարի արտադրանքի բոլոր կատարողականության և այլ փորձարկումները՝ միայնակ և ցանկացած վերջնական արտադրանքի հետ միասին կամ տեղադրված: Գնորդը չպետք է հենվի Microsemi-ի կողմից տրամադրված որևէ տվյալների և կատարողականի բնութագրերի կամ պարամետրերի վրա: Գնորդի պարտականությունն է ինքնուրույն որոշել ցանկացած ապրանքի համապատասխանությունը և նույնը ստուգել և հաստատել: Microsemi-ի կողմից սույն ստորև բերված տեղեկատվությունը տրամադրվում է «ինչպես կա, որտեղ կա» և բոլոր անսարքություններով, և նման տեղեկատվության հետ կապված ողջ ռիսկն ամբողջությամբ պատկանում է Գնորդին: Microsemi-ն բացահայտորեն կամ անուղղակիորեն որևէ կողմի չի տրամադրում արտոնագրային իրավունքներ, լիցենզիաներ կամ որևէ այլ ՄՍ իրավունք՝ անկախ այդ տեղեկատվության կամ նման տեղեկատվության մեջ նկարագրված որևէ այլ բանի հետ: Սույն փաստաթղթում ներկայացված տեղեկատվությունը պատկանում է Microsemi-ին, և Microsemi-ն իրեն իրավունք է վերապահում ցանկացած պահի առանց ծանուցման ցանկացած փոփոխություն կատարել այս փաստաթղթի տեղեկատվության կամ որևէ ապրանքի և ծառայության մեջ:

Փաստաթղթեր / ռեսուրսներ

Microsemi SmartFusion2 SoC FPGA ծածկագրի ստվերում SPI Flash-ից մինչև DDR հիշողություն [pdf] Սեփականատիրոջ ձեռնարկ
SmartFusion2 SoC FPGA կոդի ստվերում SPI Flash-ից դեպի DDR հիշողություն, SmartFusion2 SoC, FPGA կոդի ստվերում SPI Flash-ից DDR հիշողություն, Flash-ից DDR հիշողություն

Հղումներ

Առնչվող գրառումներ

Թողնել մեկնաբանություն

Ձեր էլփոստի հասցեն չի հրապարակվի: Պարտադիր դաշտերը նշված են *