Microsemi SmartFusion2 SoC FPGA Code Shadowing fan SPI Flash nei DDR Unthâld

Foarwurd

Doel
Dizze demo is foar SmartFusion®2-systeem-op-chip (SoC) fjildprogrammabere poarte-array (FPGA)-apparaten. It jout ynstruksjes oer hoe't jo it korrespondearjende referinsjeûntwerp brûke.

Bedoeld publyk
Dizze demo-gids is bedoeld foar:

• FPGA ûntwerpers
• Ynbêde ûntwerpers
• Systeem-nivo ûntwerpers

Referinsjes
Sjoch it folgjende web side foar in folsleine en aktuele list fan SmartFusion2 apparaat dokumintaasje:
http://www.microsemi.com/products/fpga-soc/soc-fpga/smartfusion2#documentation

De folgjende dokuminten wurde ferwiisd yn dizze demo-gids.

• UG0331: SmartFusion2 Microcontroller Subsystem User Guide
• SmartFusion2 System Builder User Guide

SmartFusion2 SoC FPGA - Code Shadowing fan SPI Flash nei DDR Unthâld

Ynlieding

Dit demo-ûntwerp toant SmartFusion2 SoC FPGA-apparaat mooglikheden foar koade shadowing fan de serial perifeare ynterface (SPI) flash ûnthâld apparaat nei dûbele gegevens rate (DDR) syngroane dynamyske willekeurich tagong ûnthâld (SDRAM) en it útfieren fan de koade út DDR SDRAM.
Figuer 1 toant it boppeste nivo blokdiagram foar koade shadowing fan SPI flash apparaat nei DDR ûnthâld.

figuer 1 • Top-Level Block Diagram

Code shadowing is in opstartmetoade dy't brûkt wurdt om in ôfbylding út te fieren fan eksterne, flugger en flechtich oantinkens (DRAM). It is it proses fan it kopiearjen fan de koade fan net-flechtich ûnthâld nei it flechtich ûnthâld foar útfiering.

Code shadowing is nedich as it net-flechtich ûnthâld ferbûn mei in prosessor net stipet willekeurige tagong ta de koade foar útfiere-in-plak, of der is net genôch net-flechtich willekeurich tagong ûnthâld. Yn prestaasje-krityske applikaasjes, de útfiering snelheid kin wurde ferbettere troch koade shadowing, dêr't koade wurdt kopiearre nei hegere trochfier RAM foar flugger útfiering.

Single data rate (SDR) / DDR SDRAM oantinkens wurde brûkt yn applikaasjes dy't hawwe in grutte applikaasje útfierbere ôfbylding en fereaskje hegere prestaasjes. Typysk, de grutte útfierbere ôfbyldings wurde opslein yn net-flechtich ûnthâld, lykas NAND flash of SPI flash, en kopiearre nei flechtich ûnthâld, lykas SDR / DDR SDRAM ûnthâld, by macht up foar útfiering.

SmartFusion2 SoC FPGA-apparaten yntegrearje fjirde generaasje flash-basearre FPGA-stof, in ARM® Cortex®-M3-prosessor, en kommunikaasje-ynterfaces mei hege prestaasjes op ien chip. De hege snelheid ûnthâld controllers yn de SmartFusion2 SoC FPGA apparaten wurde brûkt om ynterface mei de eksterne DDR2 / DDR3 / LPDDR oantinkens. De DDR2 / DDR3 oantinkens kinne wurde eksploitearre op in maksimum snelheid fan 333 MHz. De Cortex-M3-prosessor kin de ynstruksjes direkt útfiere fan eksterne DDR-ûnthâld fia it mikrocontroller-subsysteem (MSS) DDR (MDDR). De FPGA-cache-controller en MSS DDR-brêge behannelje de gegevensstream foar in bettere prestaasjes.

Ûntwerp Requirements
Tabel 1 toant de ûntwerpeasken foar dizze demo.

tabel 1 • Design Requirements

Design Requirements	Beskriuwing
Hardware easken
SmartFusion2 Advanced Development Kit: • 12 V adapter • FlashPro5 • USB A to Mini - B USB kabel	Rev A of letter
Desktop of laptop	Windows XP SP2 bestjoeringssysteem - 32-bit/64-bit Windows 7 bestjoeringssysteem - 32-bit/64-bit
Software easken
Libero® System-on-Chip (SoC)	v11.7
FlashPro Programming Software	v11.7
SoftConsole	v3.4 SP1*
PC-bestjoerders	USB nei UART-bestjoerders
Microsoft .NET Framework 4 client foar it lansearjen fan demo GUI	_
Noat: *Foar dizze tutorial wurdt SoftConsole v3.4 SP1 brûkt. Foar it brûken fan SoftConsole v4.0, sjoch de TU0546: SoftConsole v4.0 en Libero SoC v11.7 Tutorial.

Demo ûntwerp
Ynlieding
De demo-ûntwerp files binne beskikber foar download fan it folgjende paad yn 'e Micro semi website:
http://soc.microsemi.com/download/rsc/?f=m2s_dg0386_liberov11p7_df

De demo-ûntwerp files befetsje:

• Libero SoC projekt
• STAPL programmearring files
• GUI útfierber
• Sample applikaasje ôfbyldings
• Linker skripts
• DDR konfiguraasje files
• Readme.txt file

Sjoch de readme.txt file foarsjoen yn it ûntwerp files foar de folsleine triemtafelstruktuer.

Beskriuwing
Dit demo-ûntwerp ymplementearret koade-skaadtechnyk om de applikaasjeôfbylding fan DDR-ûnthâld op te starten. Dit ûntwerp leveret ek hostynterface oer SmartFusion2 SoC FPGA multi-modus universele asynchrone / syngroane ûntfanger / stjoerder (MMUART) om de útfierbere ôfbylding fan 'e doelapplikaasje te laden yn SPI-flitser ferbûn mei de MSS SPI0-ynterface.
De koade skaad wurdt ymplementearre yn 'e folgjende twa metoaden:

1. Multi-stage bootprosesmetoade mei de Cortex-M3-prosessor
2. Hardware boot motor metoade mei help fan de FPGA stof

Multi-Stage Bootprosesmetoade
De applikaasje ôfbylding wurdt útfierd út eksterne DDR oantinkens yn de folgjende twa boot stages:

• De Cortex-M3-prosessor bootet de sêfte bootlader fan ynbêde net-flechtich ûnthâld (eNVM), dy't de koadeôfbyldingsoerdracht útfiert fan SPI-flash-apparaat nei DDR-ûnthâld.
• De Cortex-M3-prosessor bootet de applikaasjeôfbylding út fan DDR-ûnthâld.

Dit ûntwerp ymplementearret in bootloader-programma om de útfierbere ôfbylding fan 'e doelapplikaasje te laden fan SPI-flashapparaat nei DDR-ûnthâld foar útfiering. It bootloaderprogramma dat rint fan eNVM springt nei de doelapplikaasje opslein yn DDR-ûnthâld neidat it doelapplikaasjeôfbylding is kopieare nei DDR-ûnthâld.
Figuer 2 toant it detaillearre blokdiagram fan it demo-ûntwerp.

Ofbylding 2 • Code Shadowing - Multi Stage Boot Process Demo Block Diagram

De MDDR is konfigureare foar DDR3 om te wurkjen op 320 MHz. "Appendix: DDR3 konfiguraasjes" op side 22 toant de DDR3 konfiguraasje ynstellings. DDR is konfigurearre foar it útfieren fan de haadapplikaasjekoade.

Bootloader
De bootloader fiert de folgjende operaasjes út:

1. It kopiearjen fan it doelapplikaasjeôfbylding fan SPI-flashûnthâld nei DDR-ûnthâld.
2. It startadres fan it DDR-ûnthâld opnij oanpasse fan 0xA0000000 nei 0x00000000 troch it DDR_CR-systeemregister te konfigurearjen.
3. Inisjalisearjen fan de Cortex-M3 prosessor stack pointer neffens de doelapplikaasje. De earste lokaasje fan 'e doelapplikaasjevektortabel befettet de stapelwizerwearde. De fektortabel fan 'e doelapplikaasje is beskikber fanôf it adres 0x00000000.
4. It laden fan de programmateller (PC) om de handler fan 'e doelapplikaasje werom te setten foar it útfieren fan it doelapplikaasjeôfbylding fan it DDR-ûnthâld. Reset handler fan de doel applikaasje is beskikber yn de vector tabel op it adres 0x00000004.
   Figuer 3 lit it demo-ûntwerp sjen.
   figuer 3 • Design Flow foar Multi-Stage Bootprosesmetoade
   

Hardware Boot Engine Metoade
Yn dizze metoade bootet de Cortex-M3 it doelapplikaasjeôfbylding direkt út fan eksterne DDR-ûnthâld. De hardware-bootmotor kopiearret de applikaasjeôfbylding fan it SPI-flash-apparaat nei DDR-ûnthâld, foardat de Cortex-M3-prosessor reset wurdt frijlitten. Nei it frijlitten fan de reset, bootet de Cortex-M3-prosessor direkt fan DDR-ûnthâld. Dizze metoade fereasket minder opstarttiid dan multi-stage bootproses, om't it meardere boot s foarkomttages en kopiearret applikaasjeôfbylding nei DDR-ûnthâld yn minder tiid.

Dit demo-ûntwerp ymplementearret bootmotorlogika yn FPGA-stof om de útfierbere ôfbylding fan 'e doelapplikaasje te kopiearjen fan SPI-flitser nei it DDR-ûnthâld foar útfiering. Dit ûntwerp ymplementearret ek SPI flash loader, dy't kin wurde útfierd troch Cortex-M3 prosessor te laden it doel applikaasje útfierbere ôfbylding yn SPI flash apparaat mei help fan de levere host ynterface oer SmartFusion2 SoC FPGA MMUART_0. De DIP-switch1 op 'e SmartFusion2 Advanced Development Kit kin brûkt wurde om te selektearjen of it SPI-flitsapparaat te programmearjen of de koade út te fieren fan DDR-ûnthâld.

As de útfierbere doelapplikaasje beskikber is yn it SPI-flash-apparaat, wurdt de koade-shadowing fan it SPI-flash-apparaat nei DDR-ûnthâld begon by it opstarten fan it apparaat. De bootmotor inisjalisearret de MDDR, kopiearret de ôfbylding fan SPI-flash-apparaat nei DDR-ûnthâld, en remapet de DDR-ûnthâldromte nei 0x00000000 troch de Cortex-M3-prosessor yn reset te hâlden. Nei't bootmotor de Cortex-M3-reset frijlitte, fiert de Cortex-M3 de doelapplikaasje út fan DDR-ûnthâld.

De FIC_0 is konfigureare yn Slave-modus om tagong te krijen ta de MSS SPI_0 fan FPGA-stof AHB-master. De MDDR AXI-ynterface (DDR_FIC) is ynskeakele om tagong te krijen ta it DDR-ûnthâld fan FPGA-stof AXI-master.

Figuer 4 toant it detaillearre blokdiagram fan it demo-ûntwerp.
figuer 4 • Code Shadowing - Hardware Boot Engine Demo Block Diagram

Boot Engine
Dit is it grutste part fan 'e koade shadowing-demo dy't de applikaasjeôfbylding kopiearret fan it SPI-flashapparaat nei it DDR-ûnthâld. De bootmotor docht de folgjende operaasjes:

1. MDDR inisjalisearje foar tagong ta DDR3 op 320 MHz troch de Cortex-M3-prosessor yn reset te hâlden.
2. It kopiearjen fan it doelapplikaasjeôfbylding fan SPI-flash-ûnthâldapparaat nei DDR-ûnthâld mei de AXI-master yn 'e FPGA-stof fia de MDDR AXI-ynterface.
3. It startadres fan it DDR-ûnthâld opnij fan 0xA0000000 nei 0x00000000 troch te skriuwen nei it DDR_CR-systeemregister.
4. Reset loslitte nei Cortex-M3-prosessor om te booten fan DDR-ûnthâld.

Figuer 5 toant de demo-ûntwerpstream.
figuer 5 • Top-Level Block Diagram

figuer 6 • Design Flow foar Hardware Boot Engine Metoade

It meitsjen fan doelapplikaasjeôfbylding foar DDR-ûnthâld
In ôfbylding dy't kin wurde útfierd út it DDR-ûnthâld is nedich om de demo út te fieren. Brûk de "production-execute-in-place-externalDDR.ld" linker beskriuwing file dat is opnommen yn it ûntwerp files om de applikaasjeôfbylding te bouwen. De linker beskriuwing file definiearret it startadres fan it DDR-ûnthâld as 0x00000000, om't de bootloader / bootmotor de DDR-ûnthâld-remapping útfiert fan 0xA0000000 nei 0x00000000. It linkerskript makket in applikaasjeôfbylding mei ynstruksjes, gegevens en BSS-seksjes yn it ûnthâld wêrfan it startadres 0x00000000 is. In ienfâldige ljocht-emittearjende diode (LED) blinkend, timer en switch basearre interrupt generaasje applikaasje ôfbylding file wurdt foarsjoen foar dizze demo.

SPI Flash Loader
De SPI flash loader wurdt ymplementearre om it onboard SPI flash ûnthâld te laden mei de útfierbere doel applikaasje ôfbylding fan de host PC fia de MMUART_0 ynterface. De Cortex-M3-prosessor makket in buffer foar de gegevens dy't oer de MMUART_0-ynterface komme en inisjearret de perifeare DMA (PDMA) om de bufferde gegevens yn SPI-flits te skriuwen fia de MSS_SPI0.

De demo útfiere
De demo lit sjen hoe't jo de applikaasjeôfbylding yn 'e SPI-flitser laden en dat applikaasjeôfbylding útfiere fan eksterne DDR-ûnthâld. It jout in eksample applikaasjeôfbylding "sample_image_DDR3.bin". Dizze ôfbylding toant de wolkomberjochten en timer-ûnderbrekkingsberjocht op 'e seriële konsole en blinkt LED1 nei LED8 op' e SmartFusion2 Advanced Development Kit. Om de GPIO-ûnderbrekkingsberjochten op 'e seriële konsole te sjen, druk op SW2 of SW3 switch.

Demo-ûntwerp ynstelle
De folgjende stappen beskriuwe hoe't jo de demo ynstelle foar SmartFusion2 Advanced Development Kit board:

1. Ferbine de Host PC mei de J33 Connector mei de USB A nei mini-B kabel. De USB nei UART-brêgebestjoerders wurde automatysk ûntdutsen. Kontrolearje as de deteksje is makke yn 'e apparaatbehearder lykas werjûn yn figuer 7.
2. As USB-bestjoerders net automatysk wurde ûntdutsen, ynstallearje dan de USB-bestjoerder.
3. Foar seriële terminalkommunikaasje fia de FTDI mini USB-kabel, ynstallearje de FTDI D2XX-bestjoerder. Download de bestjoerders en ynstallaasjegids fan:
   http://www.microsemi.com/soc/documents/CDM_2.08.24_WHQL_Certified.zip.
   figuer 7 • USB nei UART Bridge Drivers
   
4. Ferbine de jumpers op it SmartFusion2 Advanced Development Kit-board, lykas werjûn yn Tabel 2.
   Foarsichtigens: Skeakelje OFF de macht oanbod switch, SW7 wylst ferbinen de jumpers.
   Tabel 2 • SmartFusion2 Advanced Development Kit Jumper ynstellings

   Jumper	Pin (fan)	Pin (oan)	Comments
   J116, J353, J354, J54	1	2	Dit binne de standert jumperynstellingen fan it Advanced Development Kit Board. Soargje derfoar dat dizze jumpers binne ynsteld neffens.
   J123	2	3
   J124, J121, J32	1	2	JTAG programmearring fia FTDI
   j118, j119	1	2	Programming SPI Flash

5. Yn 'e SmartFusion2 Advanced Development Kit, ferbine de stroomfoarsjenning mei de J42-ferbining.
   figuer 8. toant it bestjoer opset foar in run de koade shadowing út SPI flash nei DDR3 demo op de SmartFusion2 Advanced Development Kit.
   figuer 8 • SmartFusion2 Advanced Development Kit Setup
   

SPI Flash Loader en Code Shadowing Demo GUI
De GUI is ferplichte om de koade shadowing demo út te fieren. SPI Flash Loader en Code Shadowing Demo GUI is in ienfâldige grafyske brûkersynterface dy't rint op 'e host PC om de SPI flash te programmearjen en de koade shadowing demo útfiert op' e SmartFusion2 Advanced Development Kit. UART is in kommunikaasjeprotokol tusken de host PC en SmartFusion2 Advanced Development Kit. It leveret ek de seksje Serial Console om de debug-berjochten te printsjen dy't ûntfongen binne fan 'e applikaasje oer de UART-ynterface.
figuer 9. toant de SPI Flash Loader en Code Shadowing Demo Finster.
figuer 9 • SPI Flash Loader en Code Shadowing Demo Finster

De GUI stipet de folgjende funksjes:

• Programma SPI Flash: Programmearret de ôfbylding file yn de SPI flash.
• Programma en Code Shadowing fan SPI Flash nei DDR: Programmearret de ôfbylding file yn SPI flash, kopiearret it nei it DDR-ûnthâld, en bootet de ôfbylding út it DDR-ûnthâld.
• Programma en Code Shadowing fan SPI Flash nei SDR: Programmearret de ôfbylding file yn SPI-flash, kopiearret it nei it SDR-ûnthâld, en bootet de ôfbylding út it SDR-ûnthâld.
• Code Shadowing nei DDR: Kopiearje de besteande ôfbylding file fan SPI flash nei it DDR ûnthâld en bootet de ôfbylding út de DDR ûnthâld.
• Code Shadowing nei SDR: Kopiearje de besteande ôfbylding file fan SPI flash nei it SDR ûnthâld en bootet de ôfbylding út de SDR ûnthâld. Klikje op Help foar mear ynformaasje oer de GUI.

It Demo-ûntwerp foar Multi-S útfieretage Bootprosesmetoade
De folgjende stappen beskriuwe hoe't jo it demo-ûntwerp foar multi-s útfieretage boot proses metoade:

1. Skeakelje ON de macht oanbod switch, SW7.
2. Programmearje it SmarFusion2 SoC FPGA-apparaat mei de programmearring file foarsjoen yn it ûntwerp files (SF2_CodeShadowing_DDR3_DF\Programming Files\MultiStageBoot_meothod\CodeShadowing_top.stp mei de FlashPro-ûntwerpsoftware).
3. Starte de SPI Flash Loader en Code Shadowing Demo GUI útfierber file beskikber yn it ûntwerp files (SF2_CodeShadowing_DDR3_DF\GUI Executable\SF2_FlashLoader.exe).
4. Selektearje de passende COM-poarte (dêr't de USB Serial-bestjoerders nei wiisd binne) út de COM-poarte útklaplist.
5. Klik Ferbine. Nei it oprjochtsjen fan de ferbining feroaret Ferbine nei Disconnect.
6. Klikje op Blêdzje om de eks te selektearjenample doel útfierbere ôfbylding file foarsjoen fan it ûntwerp files
   (SF2_CodeShadowing_DDR3_DF/Sample Applikaasje Images / sample_image_DDR3.bin).
   Noat: Om de applikaasje image bin te generearjen file, sjoch "Appendix: It generearjen fan útfierbere bin File" op side 25.
7. Hâld it startadres fan it SPI-flashûnthâld as standert op 0x00000000.
8. Selektearje de Programma en Code Shadowing fan SPI Flash nei DDR opsje.
9. Klikje op Start lykas werjûn yn figuer 10 foar it laden fan de útfierbere ôfbylding yn SPI flash en koade shadowing út DDR ûnthâld.
   figuer 10 • De demo begjinne
   
10. As it SmartFusion2 SoC FPGA-apparaat is programmearre mei in STAPL file wêryn MDDR net is konfigureare foar DDR-ûnthâld, dan toant it in flaterberjocht, lykas werjûn yn figuer 11.
    figuer 11 • Ferkearde apparaat of opsje Berjocht
    
11. De seksje Serial Console op 'e GUI toant de debug-berjochten en begjint SPI-flitser te programmearjen by it suksesfol wiskjen fan de SPI-flitser. figuer 12 toant de status fan SPI flash skriuwen
    figuer 12 • Flash Loading
    
12. By it programmearjen fan de SPI-flitser mei súkses, kopiearret de bootloader dy't rint op SmartFusion2 SoC FPGA de applikaasjeôfbylding fan SPI-flash nei it DDR-ûnthâld en bootet de applikaasjeôfbylding op. As de levere ôfbylding sample_image_DDR3.bin is selektearre, de serial konsole toant de wolkom berjochten, switch interrupt en timer ûnderbrekking berjochten lykas werjûn yn figuer 13 op side 18 en figuer 14 op side 18. In rinnende LED patroan wurdt werjûn op LED1 oan LED8 op de SmartFusion2 Advanced Development Kit.
13. Druk op SW2- en SW3-skeakels om ûnderbrekkingsberjochten te sjen op seriële konsole.
    figuer 13 • It útfieren fan de doelapplikaasjeôfbylding fan DDR3-ûnthâld
    figuer 14 • Timer en ûnderbrekke berjochten yn Serial Console
    

It útfieren fan it Hardware Boot Engine-metoadeûntwerp
De folgjende stappen beskriuwe hoe't jo it ûntwerp fan 'e hardware-bootmotormetoade útfiere:

1. Skeakelje ON de macht oanbod switch, SW7.
2. Programmearje it SmarFusion2 SoC FPGA-apparaat mei de programmearring file foarsjoen yn it ûntwerp files (SF2_CodeShadowing_DDR3_DF\Programming
   Files\HWBootEngine_method\CodeShadowing_Fabric.stp mei de FlashPro-ûntwerpsoftware).
3. Om programmearje de SPI Flash meitsje DIP switch SW5-1 nei ON posysje. Dizze seleksje makket om Cortex-M3 te booten fan eNVM. Druk op SW6 om it SmartFusion2-apparaat werom te setten.
4. Starte de SPI Flash Loader en Code Shadowing Demo GUI útfierber file beskikber yn it ûntwerp files (SF2_CodeShadowing_DDR3_DF\GUI Executable\SF2_FlashLoader.exe).
5. Selektearje de passende COM-poarte (dêr't de USB Serial-bestjoerders nei wiisd binne) út de COM-poarte útklaplist.
6. Klik Ferbine. Nei it oprjochtsjen fan de ferbining feroaret Ferbine nei Disconnect.
7. Klikje op Blêdzje om de eks te selektearjenample doel útfierbere ôfbylding file foarsjoen fan it ûntwerp files
   (SF2_CodeShadowing_DDR3_DF/Sample Applikaasje Images / sample_image_DDR3.bin).
   Noat: Om de applikaasje image bin te generearjen file, sjoch "Appendix: It generearjen fan útfierbere bin File" op side 25.
8. Selektearje Hardware Boot Engine opsje yn Code Shadowing Method.
9. Selektearje de Program SPI Flash opsje út Opsjes menu.
10. Klikje op Start, lykas werjûn yn figuer 15 om de útfierbere ôfbylding yn SPI-flitser te laden.
    figuer 15 • De demo begjinne
    
11. De seksje Serial Console op 'e GUI toant de debug-berjochten en de status fan SPI-flash skriuwen, lykas werjûn yn figuer 16.
    figuer 16 • Flash Loading
    
12. Nei it programmearjen fan de SPI-flitser mei súkses, feroarje DIP-switch SW5-1 nei OFF-posysje. Dizze seleksje makket om de Cortex-M3-prosessor te booten fan DDR-ûnthâld.
13. Druk op SW6 om it SmartFusion2-apparaat werom te setten. De bootmotor kopiearret de applikaasjeôfbylding fan SPI-flash nei it DDR-ûnthâld en jout reset nei Cortex-M3 frij, dy't de applikaasjeôfbylding fan DDR-ûnthâld opstart. As de levere ôfbylding "sample_image_DDR3.bin" wurdt laden nei SPI flash, de seriële konsole toant de wolkom berjochten, switch interrupt (parse SW2 of SW3) en timer ûnderbrekking berjochten lykas werjûn yn figuer 17 en in rinnende LED patroan wurdt werjûn op LED1 to LED8 op de SmartFusion2 Advanced Untwikkeling Kit.
    figuer 17 • It útfieren fan de doelapplikaasjeôfbylding fan DDR3-ûnthâld
    

Konklúzje
Dizze demo toant de mooglikheid fan SmartFusion2 SoC FPGA-apparaat om ynterface te meitsjen mei DDR-ûnthâld en de útfierbere ôfbylding út it DDR-ûnthâld út te fieren troch koade te skaadjen fan SPI-flash-ûnthâldapparaat. It toant ek twa metoaden foar ymplemintaasje fan koade skaad op it SmartFusion2-apparaat.

Taheakke: DDR3 konfiguraasjes

De folgjende sifers litte de DDR3-konfiguraasjeynstellingen sjen.
figuer 18 • Algemiene DDR konfiguraasje ynstellings

figuer 19 • DDR Unthâld inisjalisaasje ynstellings

figuer 20 • DDR Unthâld Timing ynstellings

Taheakke: It generearjen fan útfierbere bin File

De útfierbere bak file is nedich om de SPI-flitser te programmearjen foar it útfieren fan de koade-skaaddemo. Om de útfierbere bin te generearjen file fan "sample_image_DDR3” Soft Console, fier de folgjende stappen:

1. Bou it Soft Console-projekt mei it linkerskriptproduksje-útfiere-op-plak-eksterne DDR.
2. Foegje it ynstallaasjepaad fan Soft Console ta, bygelyksample, C:\Microsemi\Libero_v11.7\SoftConsole\Sourcery-G++\bin, nei de 'Omjouwingsfariabelen' lykas werjûn yn figuer 21.
   figuer 21 • Adding Soft Console Ynstallaasje Paad
   
3. Dûbelklikke op de batch file bin-File-Generator.bat leit op:
   SoftConsole/CodeShadowing_MSS_CM3/Sample_image_DDR3 map, lykas werjûn yn figuer 22.
   figuer 22 • Bin File Generator
   
4. De Bin-File-Generator makket sample_image_DDR3.bin file.

Revision Skiednis

De folgjende tabel toant wichtige feroarings makke yn dit dokumint foar elke revyzje.

Revyzje	Feroarings
Ferzje 7 (maart 2016)	Updated it dokumint foar Libero SoC v11.7 software release (SAR 77816).
Ferzje 6 (oktober 2015)	Updated it dokumint foar Libero SoC v11.6 software release (SAR 72424).
Ferzje 5 (septimber 2014)	Updated it dokumint foar Libero SoC v11.4 software release (SAR 60592).
Ferzje 4 (mei 2014)	Updated it dokumint foar Libero SoC 11.3 software release (SAR 56851).
Ferzje 3 (desimber 2013)	Updated it dokumint foar Libero SoC v11.2 software release (SAR 53019).
Ferzje 2 (mei 2013)	Updated it dokumint foar Libero SoC v11.0 software release (SAR 47552).
Ferzje 1 (maart 2013)	Updated it dokumint foar Libero SoC v11.0 beta SP1 software release (SAR 45068).

Produkt Support

Microsemi SoC Products Group stipet har produkten mei ferskate stipe tsjinsten, ynklusyf Customer Service, Customer Technical Support Center, in webside, elektroanyske post, en wrâldwide ferkeapkantoaren. Dizze taheaksel befettet ynformaasje oer kontakt opnimme mei Microsemi SoC Products Group en it brûken fan dizze stipe tsjinsten.

Klant Service
Nim kontakt op mei Customer Service foar net-technyske produktstipe, lykas produktprizen, produktupgrades, update-ynformaasje, bestelstatus en autorisaasje.

• Ut Noard-Amearika, skilje 800.262.1060
• Fan 'e rest fan' e wrâld, ring 650.318.4460
• Fax, fan oeral yn 'e wrâld, 408.643.6913

Customer Technical Support Center
Microsemi SoC Products Group bemannet har Customer Technical Support Center mei heechoplate yngenieurs dy't kinne helpe beantwurdzjen fan jo fragen oer hardware, software en ûntwerp oer Microsemi SoC Products. It Customer Technical Support Center besteget in protte tiid oan it meitsjen fan applikaasjenotysjes, antwurden op mienskiplike fragen oer ûntwerpsyklus, dokumintaasje fan bekende problemen, en ferskate FAQ's. Dat, foardat jo kontakt mei ús opnimme, besykje asjebleaft ús online boarnen. It is heul wierskynlik dat wy jo fragen al beantwurde hawwe.

Technyske stipe

Foar Microsemi SoC Products Support, besykje
http://www.microsemi.com/products/fpga-soc/design-support/fpga-soc-support.

Website
Jo kinne in ferskaat oan technyske en net-technyske ynformaasje blêdzje op 'e thússide fan Microsemi SoC Products Group, by http://www.microsemi.com/products/fpga-soc/fpga-and-soc.

Kontakt opnimme mei de Customer Technical Support Center
Heech betûfte yngenieurs personiel it Technical Support Center. It Technical Support Center kin kontakt opnommen wurde mei fia e-post of fia de Microsemi SoC Products Group website.

Email
Jo kinne jo technyske fragen oan ús e-mailadres kommunisearje en antwurden werom krije fia e-post, faks of tillefoan. Ek as jo ûntwerpproblemen hawwe, kinne jo jo ûntwerp e-post stjoere files om help te ûntfangen. Wy kontrolearje it e-postakkount konstant de hiele dei. As jo ​​​​jo fersyk nei ús ferstjoere, wês dan wis dat jo jo folsleine namme, bedriuwsnamme en jo kontaktynformaasje opnimme foar effisjinte ferwurking fan jo oanfraach.
It e-postadres foar technyske stipe is soc_tech@microsemi.com.

Myn gefallen
Klanten fan Microsemi SoC Products Group kinne technyske gefallen online yntsjinje en folgje troch nei My Cases te gean.

Bûten de FS
Klanten dy't bystân nedich binne bûten de Amerikaanske tiidsônes kinne kontakt opnimme mei technyske stipe fia e-post (soc_tech@microsemi.com) of nim kontakt op mei in pleatslik ferkeapkantoar. Besykje Oer Us foar ferkeapkantoarlisten en bedriuwskontakten.

ITAR Technyske stipe
Foar technyske stipe op RH- en RT FPGA's dy't wurde regele troch International Traffic in Arms Regulations (ITAR), nim dan kontakt mei ús op fia soc_tech@microsemi.com. As alternatyf, yn My Cases, selektearje Ja yn 'e útklaplist ITAR. Foar in folsleine list fan ITAR-regulearre Microsemi FPGA's, besykje de ITAR web side.

Microsemi Corporate Headquarters
One Enterprise, Aliso Viejo,
CA 92656 Feriene Steaten
Binnen de FS: +1 (800)
713-4113 Bûten de
Feriene Steaten: +1 949-380-6100
Ferkeap: +1 949-380-6136
Fax: +1 949-215-4996
E-post: sales.support@microsemi.com
© 2016 Microsemi Corporation.
Alle rjochten foarbehâlden. Microsemi en it Microsemi-logo binne hannelsmerken fan Microsemi Corporation.
Alle oare hannelsmerken en tsjinstmerken binne it eigendom fan har respektive eigners.

Microsemi Corporation (Nasdaq: MSCC) biedt in wiidweidige portefúlje fan semiconductor- en systeemoplossingen foar kommunikaasje, definsje en feiligens, loftfeart en yndustriële merken. Produkten befetsje hege-optreden en strieling-ferhurde analoge mingd-sinjaal yntegrearre circuits, FPGAs, SoCs en ASICs; produkten foar enerzjybehear; timing- en syngronisaasjeapparaten en krekte tiidoplossingen, it ynstellen fan 'e wrâldstandert foar tiid; apparaten foar stimferwurking; RF oplossings; diskrete komponinten; enterprise opslach- en kommunikaasje oplossings, feiligens technologyen en scalable anty-tamper produkten; Ethernet oplossings; Power-over-Ethernet IC's en midspans; lykas oanpaste ûntwerpmooglikheden en tsjinsten. Microsemi hat it haadkantoar yn Aliso Viejo, Kalifornje, en hat wrâldwiid sawat 4,800 meiwurkers. Learje mear op www.microsemi.com.

Microsemi makket gjin garânsje, fertsjinwurdiging of garânsje oangeande de ynformaasje befette hjiryn of de geskiktheid fan har produkten en tsjinsten foar in bepaald doel, noch nimt Microsemi gjin oanspraaklikens oan dy't fuortkomme út 'e applikaasje of gebrûk fan in produkt of circuit. De produkten ferkocht hjirûnder en alle oare produkten ferkocht troch Microsemi binne ûnderwurpen oan beheinde testen en moatte net brûkt wurde yn kombinaasje mei missy-krityske apparatuer of applikaasjes. Alle prestaasjesspesifikaasjes wurde leaud betrouber te wêzen, mar wurde net ferifiearre, en Keaper moat alle prestaasjes en oare testen fan 'e produkten útfiere en foltôgje, allinich en tegearre mei, of ynstalleare yn, alle einprodukten. Keaper sil net fertrouwe op gegevens en prestaasjesspesifikaasjes of parameters levere troch Microsemi. It is de ferantwurdlikens fan 'e keaper om selsstannich de geskiktheid fan alle produkten te bepalen en itselde te testen en te ferifiearjen. De ynformaasje levere troch Microsemi hjirûnder wurdt levere "as is, wêr is" en mei alle fouten, en it folsleine risiko ferbûn mei sokke ynformaasje is folslein by de keaper. Microsemi jout net, eksplisyt of ymplisyt, oan ien partij gjin oktroairjochten, lisinsjes, of hokker oare IP-rjochten, itsij oangeande sokke ynformaasje sels as alles beskreaun troch sokke ynformaasje. Ynformaasje levere yn dit dokumint is eigendom fan Microsemi, en Microsemi behâldt it rjocht foar om op elts momint feroarings oan te bringen oan 'e ynformaasje yn dit dokumint of oan produkten en tsjinsten op elk momint sûnder notice.

Dokuminten / Resources

Microsemi SmartFusion2 SoC FPGA Code Shadowing fan SPI Flash nei DDR Unthâld [pdf] Hânlieding foar brûkers SmartFusion2 SoC FPGA Code Shadowing fan SPI Flash nei DDR Memory, SmartFusion2 SoC, FPGA Code Shadowing fan SPI Flash nei DDR Memory, Flash nei DDR Memory

Referinsjes

• User Manual